CN115527998A - 具有集成的和屏蔽的变压器的半导体封装 - Google Patents

具有集成的和屏蔽的变压器的半导体封装 Download PDF

Info

Publication number
CN115527998A
CN115527998A CN202211119496.5A CN202211119496A CN115527998A CN 115527998 A CN115527998 A CN 115527998A CN 202211119496 A CN202211119496 A CN 202211119496A CN 115527998 A CN115527998 A CN 115527998A
Authority
CN
China
Prior art keywords
transformer coil
transformer
coil
ferrite
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211119496.5A
Other languages
English (en)
Inventor
吴植伟
贺观元
蔡其轩
胡天豪
苏伟杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Technology Co ltd
Original Assignee
Core Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Core Technology Co ltd filed Critical Core Technology Co ltd
Publication of CN115527998A publication Critical patent/CN115527998A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2871—Pancake coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/288—Shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/366—Electric or magnetic shields or screens made of ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H01L2224/48249—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

集成电路(IC)封装在平面变压器线圈和半导体芯片之间有一个铁氧体‑电介质屏蔽层。屏蔽层阻止由变压器线圈中的电流产生的电磁干扰(EMI)到达半导体芯片。作为初级或次级线圈的多层平面变压器线圈，可以使用中心柱和(从外侧线圈绕组到引线框架立柱的)线圈延长线，串联或并联在一起，引线框架立柱也具有外部封装连接器，如引脚或焊球。上变压器线圈的中心绕组通过中心柱连接到芯片贴装焊盘上的半导体芯片，中心柱穿过变压器线圈中心空芯上方的屏蔽层的开口。焊线将半导体芯片上的焊盘连接到引线框架立柱上的引线框架焊盘，引线框架立柱的末端是外部封装连接器。

Description

具有集成的和屏蔽的变压器的半导体封装
【技术领域】
本发明涉及半导体-变压器封装，特别涉及一种能屏蔽集成变压器的半导体芯片的封装。
【背景技术】
半导体芯片应用广泛，通常都被封装在引线框架(lead-frame)塑料封装内。焊线(Bonding wires)位于半导体芯片上的焊盘(bonding pads)和引线框架上的焊盘之间。然后用塑料封装引线框架和芯片，覆盖并保护焊线以及芯片和引线框架。引线框架的末端从塑料中突出来，形成引脚(pins)。从引脚、通过引线框架到引线框架的焊盘、通过焊线到芯片上的焊盘，形成了一条电路径。
虽然使用互补金属氧化物半导体(CMOS)工艺等技术可以轻松地将晶体管、电阻器和电容器集成到半导体芯片中，但变压器却不行，无法集成，因为电感值太小或面积太大。
所以通常使用外部变压器。通常情况下，在金属芯周围多次缠绕金属线，而形成一个金属芯变压器。空芯变压器的电感比金属芯变压器的电感低，但更容易制造。一个空芯变压器可以由一个小的、扁平的螺旋线圈形成。这种平面变压器的能量损耗较低，对高频开关很有用，但对于某些应用(如电源转换器)来说，电感太低了。
这种平面空芯变压器在物理上可能能够与半导体芯片集成，也许集成在单个封装中。然而，变压器线圈产生的电磁场可以在附近的金属导线中感应出电流。当变压器放置在半导体芯片附近时，电磁场会在半导体芯片的金属迹线中感应出不必要的电流。这些不必要的电流会干扰所需的信号，并导致半导体芯片不能正常运行。对于更高的电感和线圈电流，以及与芯片的紧密间距，芯片中的感应电流甚至可能损坏芯片。因此，由线圈产生的这种电磁干扰(EMI)会妨碍与芯片集成在半导体封装中。
封装可以做得更大，以便半导体芯片和变压器间隔足够远，以使EMI不会伤害到半导体芯片。然而，这个间距可能是变压器或芯片尺寸的几倍。封装不得不比期望的大许多倍。
多芯片模块或许可以有集成变压器，但这些模块比单芯片封装大很多倍。如此大的模块成本高昂，并且在安装它们的印刷电路板(PCB)上占用面积太大。某些应用，如物联网(Internet-of-Things,IoT)，在面积和成本上受到限制，无法使用大型封装。
希望有一种同时包含半导体芯片和变压器的半导体封装。希望能为半导体芯片屏蔽掉线圈产生的电磁干扰。还希望能提高线圈的电感。希望在半导体封装中增加一种结构，既能保护芯片免受EMI影响，又可以提高变压器的电感。
【附图说明】
图1是一个屏蔽式变压器半导体封装的简化截面图。
图2A、2B、2C是图1的屏蔽式变压器半导体封装的截面的电磁场强度图。
图3是一个屏蔽式变压器半导体封装的三维图。
图4是去除了上铁氧体-电介质屏蔽层以显示出变压器线圈的屏蔽式变压器半导体封装的三维图。
图5是一个屏蔽式变压器半导体封装的三维图，其中上铁氧体-电介质屏蔽层和中间电介质层是透明的，以显示出上变压器线圈和下变压器线圈。
图6是图3-5的屏蔽式变压器半导体封装的俯视图。
图7是图3-5的屏蔽式变压器半导体封装的俯视图，其中去除了上铁氧体-电介质屏蔽层以显示出变压器线圈。
图8是图3-5的屏蔽式变压器半导体封装的俯视图，中去除了一些层以显示出上变压器线圈。
图9是图3-5的屏蔽式变压器半导体封装的俯视图，中去除了一些层以显示出下变压器线圈。
图10是使用表面安装焊球安装到PCB上的屏蔽式变压器半导体封装的截面图。
图11是另一种具有焊球的倒装芯片屏蔽式变压器半导体封装。
图12显示了图11的具有焊球的倒装芯片屏蔽式变压器半导体封装的底部。
图13是另一种具有两个线圈的屏蔽式变压器半导体封装的截面图。
图14是另一种具有四个线圈的屏蔽式变压器半导体封装的截面图。
图15是又一种具有四个线圈的屏蔽式变压器半导体封装的截面图。
图16是一种四线圈屏蔽式变压器半导体封装的三维图。
【具体实施方式】
本发明涉及一种半导体-变压器封装的改进。下面的描述是为了使本领域普通技术人员能够在特定应用及其要求的背景下制造和使用本发明。对于本领域的技术人员来说，对优选实施例的各种修改是显而易见的，本文定义的一般原则也可应用于其它实施例。因此，本发明并不打算局限于所示和所述的特定实施例，而是要给予符合本文所公开的原则和新颖特征的最广泛的范围。
图1是一个屏蔽式变压器半导体封装的简化截面图。半导体芯片30和变压器线圈10、11一起集成在一个封装中(未示出)。变压器线圈10在其中心有空芯14，并且是垂直于图1平面的螺旋状。虽然这个截面显示出的是断裂的变压器线圈10，但是变压器线圈10实际上是一个垂直于图1平面的连续线圈。
上变压器线圈10可以是变压器的初级绕组，而下变压器线圈11可以是变压器的次级绕组，其中流经初级变压器线圈10的电流产生磁场，该磁场在次级变压器线圈11中感应出电流。变压器线圈10、11由电介质层21彼此隔开。
上铁氧体-电介质屏蔽层24屏蔽了变压器线圈10的顶部，而下铁氧体-电介质屏蔽层26屏蔽了变压器线圈11的底部。变压器线圈10中心的空芯14与变压器线圈11中心的空芯15对齐。半导体芯片30可以放置在上铁氧体-电介质屏蔽层24的上方或下铁氧体-电介质屏蔽层26的下方。
当初级电流流过变压器线圈10时，会产生一个电磁场，这可能会在半导体芯片30中引起电磁干扰(EMI)。然而，上铁氧体-电介质屏蔽层24被置于变压器线圈10上方，在变压器线圈10和半导体芯片30之间。上铁氧体-电介质屏蔽层24包含铁氧体层12，铁氧体层12在其顶部和底部被电介质层20夹在中间。
铁氧体层12是含有磁化铁或铁氧体金属颗粒的陶瓷层，如锰锌铁氧体(MnZn，分子式为MnaZn(1-a)Fe2O4)、或镍锌铁氧体(NiZn，分子式为NiaZn(1-a)Fe2O4)。电介质层20可以是塑料层压板或其他绝缘体，例如FR4或PI，它们是NEMA等级的玻璃增强环氧树脂层压材料。FR-4是一种复合材料，由编织玻璃纤维布和环氧树脂粘合剂组成，具有阻燃性(自熄灭)。PI是一种聚酰亚胺，它是属于高性能塑料类的酰亚胺单体的聚合物。经典的聚酰亚胺是Kapton，它是由均苯四甲酸二酐(pyromellitic dianhydride)和4,4'-二胺基二苯醚(4,4'-oxydianiline)缩合而成。上铁氧体-电介质屏蔽层24可以制成片状的铁氧体层12，在其顶部和底部上覆盖有电介质层20，可以根据需要切割大小。
第二屏蔽是由下铁氧体-电介质屏蔽层26提供，以防止电磁场从变压器线圈10、11的底部逸出并可能绕过上铁氧体-电介质屏蔽层24的边缘到达半导体芯片30。由于变压器线圈10、11被上铁氧体-电介质屏蔽层24和下铁氧体-电介质屏蔽层26夹在中间，由变压器线圈10产生的电磁场被限制在上铁氧体-电介质屏蔽层24中的铁氧体层12和下铁氧体-电介质屏蔽层26中的铁氧体层12之间的一个小区域。
铁氧体层12对电磁场的这种限制也增加了变压器线圈10、11的电感。即使变压器线圈10是一个空芯变压器，因为变压器线圈10的中心是空芯14，在变压器线圈10平面上方和下方的铁氧体层12的存在也会增加其电感。
上铁氧体-电介质屏蔽层24可以接触变压器线圈10的顶部，因为电介质层20可以防止变压器线圈10和铁氧体层12之间的电短路。因此，铁氧体层12可以放置得非常靠近变压器线圈10。电介质层20的厚度可以仅为0.1mm，因此可以非常严格地限制电磁场。电磁场的这种紧密间隔和限制可以进一步增强变压器线圈10、11的电感。虽然是空芯变压器，但被铁氧体-电介质屏蔽层24、26包围的变压器线圈10、11可以具有可观的电感值，接近磁芯变压器的电感值。
图2A、2B、2C显示了图1的屏蔽式变压器半导体封装的截面上的电磁场强度图。当交流电通过变压器线圈10时，会产生一个时变电磁场，在次级变压器线圈11中感应出电流。当铁氧体层12不存在时，如图2A所示，该电磁场的强度如图2C中的曲线104所示。
图2B中铁氧体12的存在导致电磁场集中在铁氧体层12内，并在包围每个铁氧体层12的电介质层20内迅速下降。图2C中的曲线102显示电磁场强度的下降是如此之快，以至于在厚度各为0.1mm的电介质层20和铁氧体层12之外电磁场接近于零。在半导体芯片30附近，曲线102所示的具有铁氧体层12的电磁场远小于曲线104所示的不具有铁氧体层12的电磁场。
虽然铁氧体层12内的电磁场尖峰很大，如曲线102所示，但这些尖峰在电介质层20外部，如在半导体芯片30的表面附近，提供较低的电磁场强度。因此，由于铁氧体层12的存在，在半导体芯片30处的EMI减少了。
铁氧体层12将半导体芯片30看到的电磁场降低了大约2,000倍。
图3是一个屏蔽式变压器半导体封装的三维图。例如通过环氧树脂或其他键合，半导体芯片30贴附到芯片贴装焊盘34(die attach pad)上。焊线42在半导体芯片30上的焊盘和引线框架焊盘40之间布线。一些焊线则从半导体芯片30上的焊盘走线到芯片贴装焊盘34上。在空芯14上方的上铁氧体-电介质屏蔽层24上有一个开口，允许中心柱36穿过。
引线框架焊盘40、50、52、54位于引线框架立柱46、45、55的顶部，这些立柱连接到从封装底部突出的封装引脚，并且在被焊接到较大系统的PCB上时可以安置在PCB上的孔中。引线框架立柱46、45、55可以弯曲或连接到引线框架的其他部分(未示出)，这些部分通向外部封装引脚、焊球或其他外部连接器(未示出)。
引线框架立柱46、45、55形成一个矩形，围绕着半导体芯片30、芯片贴装焊盘34和变压器线圈10、11，变压器线圈10、11大部分被上铁氧体-电介质屏蔽层24遮挡隐藏。变压器线圈10顶部被上铁氧体-电介质屏蔽层24覆盖，而变压器线圈11底部被下铁氧体-电介质屏蔽层26覆盖。根据所需的电感值，变压器线圈10的面积可以大于芯片贴装焊盘34和半导体芯片30的面积。
图4是一个屏蔽式变压器半导体封装的三维图，其中去除了上铁氧体-电介质屏蔽层以显示出变压器线圈。在图4中，上铁氧体-电介质屏蔽层24已被移除。变压器线圈10是一个平面线圈，从其中心的中心柱36向外盘绕，中心柱36将芯片贴装焊盘34电连接到变压器线圈10的中心绕组。变压器线圈10的最外侧绕组通过线圈延长线58连接到引线框架焊盘52下的引线框架立柱46。
变压器线圈10、11由电介质层21彼此隔开。下变压器线圈11是一个平面线圈，从其中心的下中心柱56向外盘绕，该中心柱56在下变压器线圈11下方、向外延伸到引线框架立柱55，其电连接到引线框架焊盘54。下变压器线圈11的最外侧绕组通过线圈延长线48连接到引线框架焊盘50下的引线框架立柱45。
半导体芯片30上的大多数焊盘通过焊线42和引线框架焊盘40、50、52、54与引线框架立柱45、46、55末端的封装引脚形成电连接。然而，半导体芯片30的几个焊盘通过焊线连接到芯片贴装焊盘34的上表面。然后从芯片贴装焊盘34的上表面到芯片贴装焊盘34的下表面再到中心柱36形成电连接。芯片贴装焊盘34可以是导电或金属迹线，芯片贴装焊盘34上的孔或通孔可以形成从半导体芯片30到中心柱36的电连接。因此，从半导体芯片30到变压器线圈10的中心绕组形成了电连接。
变压器线圈10的外侧绕组通过线圈延长线58连接到引线框架外立柱46，该立柱在顶部有引线框架焊盘52，在底部连接到外部封装引脚。引线框架焊盘52不接收来自半导体芯片30的焊线42。
下变压器线圈11的外侧绕组通过线圈延长线48连接到引线框架外立柱45，引线框架外立柱45在顶部有引线框架焊盘50，在底部连接到外部封装引脚。引线框架焊盘50不接收来自半导体芯片30的焊线42。
因此，变压器线圈10在半导体芯片30的几个焊盘和外部封装引脚之间提供了一个串联电感。当变化的电流流过上变压器线圈10时，产生的电磁场被上铁氧体-电介质屏蔽层24(图3)屏蔽，以免在半导体芯片30中引起EMI。由作为初级线圈的上变压器线圈10产生的该电磁场，在作为变压器次级线圈的下变压器线圈11中感应出电流。
图5是一个屏蔽式变压器半导体封装的三维图，其中上铁氧体-电介质屏蔽层和中间电介质层被制成透明的，以显示出上和下变压器线圈。在图5中，上铁氧体-电介质屏蔽层24和中间电介质层21被制成透明的，以便更好地显示出下变压器线圈11。
当一个变化的电流流经上变压器线圈10时，作为初级线圈的上变压器线圈10产生的电磁场在作为变压器次级线圈的下变压器线圈11中感应出电流。
下变压器线圈11是一个平面线圈，从其中心的下中心柱56向外盘绕，该中心柱56在下变压器线圈11下方向外延伸到引线框架立柱55，其电连接到引线框架焊盘54。下变压器线圈11的最外侧绕组通过线圈延长线48连接到引线框架焊盘50下方的引线框架立柱45。感应的次级电流在引线框焊盘50、54之间流动。
图6是图3-5的屏蔽式变压器半导体封装的俯视图。半导体芯片30贴附到芯片贴装焊盘34的顶部，并通过焊线42电连接到引线框架焊盘40。在该俯视图中，引线框架立柱46被引线框架焊盘40遮挡隐藏。
变压器线圈10、11的大部分被位于芯片贴装焊盘34和上变压器线圈10之间的上铁氧体-电介质屏蔽层24遮挡隐藏，并为半导体芯片30提供EMI屏蔽。然而，变压器线圈10的部分外侧绕组可见。变压器线圈10的外侧绕组的末端通过线圈延长线58连接到引线框架外立柱46(未示出)，然后连接到引线框架焊盘52。变压器线圈10的内侧绕组连接到芯片贴装焊盘34的下侧，然后通过焊线43连接到半导体芯片30。
此外，下变压器线圈11的外侧绕组的一部分是可见的。下变压器线圈11的外侧绕组的末端通过线圈延伸部48连接到引线框架外立柱45(未示出)，然后连接到引线框架焊盘50。在半导体芯片30下方，下变压器线圈11的内侧绕组连接到下中心柱56。下中心柱56在下变压器线圈11下方、从中心向外延伸，到达引线框架立柱55(未示出)，其电连接到引线框焊盘54。在图6中，在引线框架焊盘54附近，下中心柱56的一小部分是可见的。
图7是图3-5的屏蔽式变压器半导体封装的俯视图，其中去除了上铁氧体-电介质屏蔽层以显示出变压器线圈。上变压器线圈10从其中心向外盘绕直到其最外侧绕组，该中心被半导体芯片30和芯片贴装焊盘34遮挡隐藏。变压器线圈10的外侧绕组的末端通过线圈延长线58连接到引线框架外立柱46(未示出)，然后连接到引线框架焊盘52。
下变压器线圈11从其中心向外盘绕直到其最外侧绕组，该中心被半导体芯片30和芯片贴装焊盘34遮挡隐藏。下变压器线圈11的外侧绕组的末端通过线圈延长线48连接到引线框架外立柱45(未示出)，然后连接到引线框架焊盘50。下变压器线圈11的内侧绕组连接到下中心柱56，其隐藏在半导体芯片30的下方。下中心柱56在下变压器线圈11下方、从中心向外延伸，到达引线框架立柱55(未示出)，其电连接到引线框架焊盘54。在图7中，在引线框架焊盘54附近，下中心柱56的较多部分是可见的。
图8是图3-5的屏蔽式变压器半导体封装的俯视图，其中去除了一些层以显示出上变压器线圈。上变压器线圈10从其中心向外盘绕直到其最外侧绕组，该中心被半导体芯片30和芯片贴装焊盘34遮挡隐藏。变压器线圈10的外侧绕组的末端通过线圈延长线58连接到引线框架外立柱46(未示出)，然后连接到引线框架焊盘52。在图8中，下变压器线圈11已被移除。
图9是图3-5的屏蔽式变压器半导体封装的俯视图，其中去除了一些层以显示出下变压器线圈。在图9中，上变压器线圈10已被移除。
下变压器线圈11从其中心向外盘绕直到其最外侧绕组，该中心被半导体芯片30和芯片贴装焊盘34遮挡隐藏。下变压器线圈11的外侧绕组的末端通过线圈延长线48连接到引线框架外立柱45(未示出)，然后连接到引线框架焊盘50。下变压器线圈11的内侧绕组连接到下中心柱56，其隐藏在半导体芯片30下方。下中心柱56在下变压器线圈11下方、从中心向外延伸，到达引线框架立柱55(未示出)，其电连接到引线框架焊盘54。在图9中，除了下中心柱56的入口部分外，几乎所有部分都是可见的。请注意，下中心柱56位于比下变压器线圈11平面更低的一个平面上，因此图中所示的交叉点不是下变压器线圈11和下中心柱56之间的电连接。
图10是使用表面贴装焊球将屏蔽式变压器半导体封装安装到PCB上的截面图。上变压器线圈10夹在上铁氧体-电介质屏蔽层24和电介质层21之间，而下变压器线圈11夹在电介质层21和下铁氧体-电介质屏蔽层26之间。这些层形成可弯曲的柔性层板。
变压器线圈10内的线圈可以相对于其平面向上或向下移动，因为变压器线圈10不是一片连续的金属片而是形成金属绕组的线圈。同样，下变压器线圈11内的线圈也可以相对于其平面向上或向下移动，因为下变压器线圈11不是一片连续的金属片而是形成金属绕组的线圈。
上铁氧体-电介质屏蔽层24和下铁氧体-电介质屏蔽层26分别包含被电介质层20夹住的铁氧体层12。电介质层20防止铁氧体层12与变压器线圈10、11短路。图10显示了变压器线圈10、11的最大弯曲或曲率。
芯片贴装焊盘34上的半导体芯片30通过焊线42连接到引线框架立柱46顶部的引线框架焊盘40。在本实施例中，引线框架立柱46的顶部可以用作引线框架焊盘40。半导体芯片30安装在芯片贴装焊盘34上，其位于上铁氧体-电介质屏蔽层24的顶部上方。铁氧体层12阻止由变压器线圈10、11产生的磁通量到达半导体芯片30并导致EMI。
引线框架立柱46的底部连接有焊球60，其可以是在加热时形成与PCB 62上的表面安装焊盘形成焊合的焊球。塑料封装剂(未示出)可以封装半导体芯片30并保护焊线42。
图11是另一种具有焊球的倒装芯片屏蔽式变压器半导体封装。半导体芯片30是一个表面安装芯片，它被翻转并通过焊球62连接到封装基板35的顶部。封装基板35上图案化的金属迹线将芯片焊球62连接到更大的外部焊球60，该更大的外部焊球60将屏蔽式变压器半导体封装连接到系统PCB。
上变压器线圈10和下变压器线圈11被电介质层21隔开。上铁氧体-电介质屏蔽层24屏蔽了变压器线圈10的顶部，而下铁氧体-电介质屏蔽层26屏蔽了变压器线圈11的底部。上变压器线圈10中心的空芯与下变压器线圈11中心的空芯对齐。线圈立柱16将上变压器线圈10的外侧绕组连接到封装基板35，然后到焊球60或半导体芯片30。可以添加焊线65以将半导体芯片30上的芯片焊球62之一连接到焊球60，焊球60连接到变压器线圈10外端的线圈立柱16。
下变压器线圈11的中心绕组连接到下中心柱56，然后到焊线66，再到封装基板35上的焊球64。下变压器线圈11的外侧绕组可以用另一条焊线67以类似的方式连接到封装基板35上的另一焊球65。
图12显示了图11的具有焊球的倒装芯片屏蔽式变压器半导体封装的底部。在该底视图中，下变压器线圈11是可见的，其中下中心柱56连接到下变压器线圈11的中心绕组。焊线66从下中心柱56的外端连接到封装基板35，然后到焊球64。
半导体芯片30是一个表面安装芯片，它被翻转并通过焊球62连接到封装基板35的顶部。封装基板35上图案化的金属迹线将芯片焊球62连接到更大的外部焊球60，外部焊球60将屏蔽式变压器半导体封装连接到系统PCB。
线圈立柱16将上变压器线圈10的外侧绕组连接到封装基板35，然后封装基板35上的迹线可以连接到焊球60或到半导体芯片30。可以添加焊线65以将半导体芯片30上的芯片焊球62之一连接到焊球60，焊球60连接到变压器线圈10的外端的线圈立柱16。
图13是具有两个线圈的另一种屏蔽式变压器半导体封装的截面图。两个变压器线圈10、11被电介质层21隔开。在该变体中，空芯14和空芯15通过一个较大的孔连接在一起，该孔延伸穿过铁氧体层12和电介质层20、21。尽管铁氧体层12中有一个开口，磁通量可能会从这里泄漏并在半导体芯30中引起EMI，但该开口仍然是相对较小的，而且位于线圈中间，所以泄漏很小。较大的孔为连接线圈10、11提供了更多空间。中央开口允许中心柱36穿过半导体芯片30和变压器线圈10之间的铁氧体层12和电介质层20。
图14是具有四个线圈的另一种屏蔽式变压器半导体封装的截面图。上变压器线圈10、10’比下变压器线圈11、11’的绕组少。当初级电流被施加到上变压器线圈10、10’时，在作为次级线圈的下变压器线圈11、11’中通过互感感应出一个电压。
上变压器线圈10、10’可以串联连接，上变压器线圈10的中心通过中心柱36连接到半导体芯片30，上变压器线圈10的外侧绕组连接到上变压器线圈10’的内侧绕组，例如通过类似于下中心柱56的附加柱。然后，上变压器线圈10’的外侧绕组通过线圈延长线58和引线框架立柱46连接到引线框架焊盘52。
或者，上变压器线圈10、10’可以并联连接，两个上变压器线圈10、10’的中心通过中心柱36连接到半导体芯片30，并且两个上变压器线圈10、10’的外侧绕组通过线圈延长线58和引线框架立柱46连接到引线框架焊盘52。
线圈的串联提供了更多的绕组和电感，但线圈电阻更高。线圈的并联提供了更少的绕组和更少的电感，但线圈电阻更低。
同样，下变压器线圈11、11’可以串联连接，下变压器线圈11的中心通过下中心柱56和引线框架立柱55连接到引线框架焊盘54，下变压器线圈11的外侧绕组连接到下变压器线圈11’的内侧绕组，例如通过类似于下中心柱56的附加柱。然后，下变压器线圈11’的外侧绕组通过线圈延长线48和引线框架立柱45连接到引线框架焊盘50。感应的次级电流在引线框架焊盘50、54之间流动。
或者，下变压器线圈11、11’可以并联连接，两个下变压器线圈11、11'的中心通过下中心柱56和引线框架立柱55连接到引线框架焊盘54。两个下变压器线圈11、11’的外侧绕组通过线圈延长线48和引线框架立柱45连接到引线框架焊盘50。感应的次级电流在引线框架焊盘50、54之间流动。
从初级到次级的电压变化特别取决于上变压器线圈10、10’的串联匝数与下变压器线圈11、11’的串联匝数之比。通过改变每层平面线圈的匝数和平面线圈的层数，可以实现不同的电压比。
上变压器线圈10和下变压器线圈11是配对的，由电介质层21隔开，但它们的互感被上铁氧体-电介质屏蔽层24和中间铁氧体-电介质屏蔽层28增加。同样，上变压器线圈10’和下变压器线圈11’是配对的，由另一个电介质层21隔开，并且它们的互感通过围绕该线圈对的下铁氧体-电介质屏蔽层26和中间铁氧体-电介质屏蔽层28增加。中间铁氧体-电介质屏蔽层28包含铁氧体层13，铁氧体层13被两个电介质层21包围。
空芯14、14’和空芯15、15’对齐，并且可以通过一个较大的孔(未显示，见图13)连接在一起，该孔延伸穿过铁氧体层12、13和电介质层20、21。该中央开口允许中心柱36和下中心柱56穿过铁氧体层12、13和电介质层20、21。
图15是具有四个线圈的另一种屏蔽式变压器半导体封装的截面图。上变压器线圈10、10’比下变压器线圈11、11’的绕组或匝数更少。当初级电流被施加到上变压器线圈10、10’时，在作为次级线圈的下变压器线圈11、11’中通过互感感应出一个电压。
上变压器线圈10、10’可以串联或并联连接，下变压器线圈11、11’同样可以串联或并联连接，如前面对图14的描述。
在该变体中，中间铁氧体-电介质屏蔽层28被电介质层21代替，因此线圈之间没有铁氧体屏蔽层。相反，电介质层21位于每对相邻线圈之间。
此外，上变压器线圈10、10’叠在一起，而下变压器线圈11、11’则与上变压器线圈10、10’分开叠在一起。由于没有中间的铁氧体层13，所有四个线圈10、10’、11、11’之间的互感都很高。上铁氧体-电介质屏蔽层24和下铁氧体-电介质屏蔽层26中的铁氧体层12的作用是集中上铁氧体-电介质屏蔽层24和下铁氧体-电介质屏蔽层26之间的磁通量，增加位于它们之间的任何线圈的互感。
图16是一个四线圈的屏蔽式变压器半导体封装的三维图。在该实施例中，与图15一样，有四层线圈，即上变压器线圈10、10’和下变压器线圈11、11’，它们依次堆叠。电介质层21将每个线圈层与其相邻的线圈层分开。只显示了一个电介质层21，在上变压器线圈10’和下变压器线圈11之间，但是在上变压器线圈10、10’之间、以及在下变压器线圈11、11’之间也存在另一电介质层21(未示出)。
变压器线圈10、10’、11、11’之间的间距在图16中被扩大了，以便于更好地观察，但实际上它们之间的间距会更近得多，如图15的截面所示。因此，即使有四层变压器线圈10、10’、11、11'，也可以获得一个相对平坦的、薄型封装。
例如通过环氧树脂或其他键合，半导体芯片30被贴附到芯片贴装焊盘34上。焊线42在半导体芯片30上的焊盘和引线框架焊盘40、53之间布线。一些焊线则从半导体芯片30上的焊盘走线到芯片贴装焊盘34。
引线框架焊盘40、50、52、53、54位于引线框架立柱45、46、55的顶部，这些立柱连接到从封装底部突出的封装引脚，并且在焊接到更大系统的PCB时可以安置在PCB中的孔中。引线框架立柱45、46、55可以弯曲或连接到引线框架的其他部分(未示出)，这些部分通向外部封装引脚、焊球或其他外部连接器(未示出)。
引线框架立柱45、46、55形成一个矩形，围绕着半导体芯片30、芯片贴装焊盘34和变压器线圈10、10’、11、11'。变压器线圈10被上铁氧体-电介质屏蔽层24覆盖。下铁氧体-电介质屏蔽层26贴附在下变压器线圈11’的底部。
芯片贴装焊盘34的底部连接到中心柱36，中心柱36穿过上铁氧体-电介质屏蔽层24的靠近空芯14的中央开口。上铁氧体-电介质屏蔽层24的这个开口允许中心柱36将芯片贴装焊盘34连接到变压器线圈10的中心绕组。当变压器线圈10、10’并联电连接时，中心柱36可以向下延伸并连接到上变压器线圈10、10’的中心绕组。
上变压器线圈10、10’串联连接，上变压器线圈10的中心通过中心柱36连接到半导体芯片30，上变压器线圈10的外侧绕组连接到上变压器线圈10’的内侧绕组，通过线圈延长线连接到引线框架立柱，再到引线框架焊盘52，以及通过一个类似于下中心柱56的附加柱(不可见)，从引线框架焊盘52下方的引线框架立柱到上变压器线圈10’的中心绕组。上变压器线圈10’的外侧绕组通过线圈延长线和引线框架立柱46连接到引线框架焊盘53。
下变压器线圈11、11’并联连接，两个下变压器线圈11、11’的中心通过下中心柱56和引线框架立柱55连接到引线框架焊盘54。两个下变压器线圈11、11’的外侧绕组通过通过线圈延长线48和引线框架立柱45连接到引线框架焊盘50。感应的次级电流在引线框架焊盘50、54之间流动。
引线框架焊盘50、52、54不接收来自半导体芯片30的焊线42，而是通过线圈延长线48或其他线圈延长线连接到变压器线圈10、11、11’。引线框架焊盘50、52、54除了用于封装对称性之外没有任何功能，可以删除。
因此，上变压器线圈10、10’向下变压器线圈11、11’提供了一个来自半导体芯片30和外部封装管脚的初级电流的互感。当变化的电流流经变压器线圈10、10’、11、11’时，产生的电磁场被上铁氧体-电介质屏蔽层24屏蔽，以免在半导体芯片30中引起EMI。
【替代实施例】
发明人补充了若干其他实施例。例如，半导体芯片可以是硅芯片，如标准的CMOS芯片，也可以是另一衬底上的硅，或其他材料，如GaAs。可以有一个以上的半导体芯片30和一个以上的变压器。可以用其他封装技术来代替，这些技术使用引线框架或类似物，或者是无引线的。
半导体芯30是一个集成电路(IC)或分立元件，如MOSFET，并且可以是各种类型，如互补金属氧化物半导体(CMOS)或BiCMOS。典型的IC有数以千计的晶体管，它们在衬底上的半导体材料中一起形成，这些晶体管通过集成布线(如金属迹线)连接。功率IC可能有更大但更少的晶体管，例如只有10个晶体管。半导体芯片30可以有功率晶体管，其连接到变压器以形成功率转换器。
虽然已经描述了将屏蔽式变压器半导体封装安装到PCB系统板上的引脚和球，但还有许多变化是可能的。引脚可以是引线、弯曲引线或弯曲引脚、平面的表面安装焊盘，并且可以安装到PCB上的孔中或PCB表面上的焊盘上。
虽然外部封装引脚已被描述为放置在屏蔽式变压器半导体封装的周边，但这些引脚、球或连接器中的一些或全部可以是网格或阵列，如在球栅阵列(BGA)封装中。
虽然已经描述了塑料封装的封装，但屏蔽式变压器半导体封装可以是陶瓷封装或混合封装。PCB可以是刚性的或柔性的，也可以是系统中的一些其他类型的基板或更大的模块或支架或框架。
虽然在图6中变压器线圈10显示为延伸超过上铁氧体-电介质屏蔽层24，但上铁氧体-电介质屏蔽层24也可以完全覆盖变压器线圈10。上铁氧体-电介质屏蔽层24和下铁氧体-电介质屏蔽层26都可以延伸超过变压器线圈10、11，并被挤压或捏在一起，相互接触，以密封变压器线圈10、11的周边边缘。
对于典型的谐振转换器拓扑结构，例如半桥LLC谐振转换器，初级匝数与次级匝数的比例(匝数比)可以约为16:1。这可以用8个上变压器线圈10、10’和一个下变压器线圈11来实现，下变压器线圈11每层的匝数仅为上变压器线圈10、10’的一半。对于不同的期望输入和输出电压，许多其他变化是可能的。
虽然已经显示了变压器线圈10、10’的并联连接，但上变压器线圈10、10’可以使用额外的引线框架元件或立柱，将上变压器线圈10的外侧绕组与上变压器线圈10’的中心绕组连接起来，而串联连接。同样，下变压器线圈11、11’也可以串联或并联连接。可以上变压器线圈10、10’串联，而下变压器线圈11、11’并联，或者反之亦然。
没有使用引线框架外立柱45从变压器线圈10进行外部连接，而是在封装内进行内部连接，从变压器线圈10的外侧绕组返回到没有外部连接的引线框架立柱46之一，通过焊线42到半导体芯片30上的焊盘。其他内部连接也是可能的。半导体芯片30内部和封装管脚外部的连接都是可能的。
变压器线圈10、11被认为是空芯变压器，因为平面线圈中心的空芯14没有铁氧体，即使铁氧体层12在变压器线圈10的平面上方和下方，像铁氧体磁芯一样增加了线圈的电感。中心柱36可以在变压器线圈10中心的空芯内。尽管中心柱36是连接到变压器线圈10，但它不被认为是变压器线圈10的金属芯。
变压器线圈10是金属线圈，通过中心柱36和芯片贴装焊盘34连接到半导体芯片30，另一端通过引线框架外立柱45连接到外部封装引脚，因此变压器线圈10可以被认为是封装的引线框架的一部分，同时还有引线框架焊盘40和引线框架立柱46。因此，变压器线圈10是与封装引线框架集成的。
可以有两个以上的上变压器线圈10、10’，也可以有两个以上的下变压器线圈11、11’。初级和次级的线圈数量不必相同。虽然上变压器线圈10、10’已被描述为初级，但下变压器线圈11、11’也可以作为初级。
初级和次级可以共用一个地，也可以有单独的地。当使用共享地线时，可以在初级线圈和次级线圈之间建立内部连接。当半导体芯片30是功率转换器中初级回路的一部分时，将上变压器线圈10作为初级是有用的，因为上变压器线圈10比下变压器线圈11更靠近半导体芯片30。或者，当半导体芯片30是在功率转换器的次级侧电路一部分时，上变压器线圈10由于靠近半导体芯片30而可以作为次级，下变压器线圈11可以作为初级。可以在上变压器线圈10或下变压器线圈11与功率转换器的初级侧或次级侧电路之间进行各种外部连接。
通过使用铁氧体层12，由流过变压器线圈10的电流产生的、并被半导体芯片30上的金属迹线或其他元件接收的EMI至少减少90％。电磁通量被置于变压器线圈10和半导体芯片30之间的铁氧体层12阻挡。电介质层20防止变压器线圈10与半导体芯片30或其他导体发生短路。
本发明的背景部分可以包含关于本发明问题或环境的背景资料，而不是描述他人的现有技术。因此，在背景技术部分中包含的材料并不是申请人对现有技术的承认。
本文描述的任何方法或过程都是机器实施的或计算机实施的，旨在由机器、计算机或其他设备来执行，而不打算在没有机器辅助的情况下仅由人类执行。产生的有形结果可以包括报告或其他机器生成的显示在诸如计算机显示器、投影设备、音频生成设备和相关媒体设备的显示设备上，可以包括也是机器生成的硬拷贝打印输出。其他机器的计算机控制是另一个有形的结果。
所述的任何优点和好处不一定适用于本发明的所有实施例。通常，在“装置”一词前面的一个或多个词是一个标签，目的是为了便于权利要求元素的引用，而不是为了表达结构上的限制。这种装置加功能的权利要求不仅要涵盖本文所述的用于执行该功能的结构及其结构等同物，而且要涵盖等效结构。例如，虽然钉子和螺钉具有不同的构造，但它们是等效结构，因为它们都执行紧固功能。信号通常是电子信号，但也可以是光信号，例如可以通过光纤线路传输。
对本发明实施例的上述描述是为了说明和描述的目的而提出的。它并不打算是详尽的，也不打算将本发明限制在所公开的精确形式中。根据上述教学，许多修改和变化是可能的。其目的是本发明的范围不受本详细说明的限制，而是受附于权利要求书的限制。

Claims (20)

1.一种具有集成和屏蔽的引线框架变压器的半导体封装，包括：
半导体芯片，其具有在半导体材料中形成的晶体管，并在芯片衬底上集成有集成布线；
芯片焊盘，其连接到所述集成布线并形成在所述芯片衬底的周边上；
第一变压器线圈，其具有空芯，所述第一变压器线圈是一个平面变压器，其基本上位于所述第一变压器线圈的平面内，所述第一变压器线圈的平面平行于所述半导体芯片的平面；
第二变压器线圈，其就有第二空芯，所述第二变压器线圈是一个平面变压器，其基本上位于所述第二变压器线圈的平面内，所述第二变压器线圈的平面平行于所述半导体芯片的平面；
上铁氧体-电介质屏蔽层，其具有铁氧体层和位于所述铁氧体层上方的电介质层以及位于所述铁氧体层下方的电介质层，所述第一变压器线圈通过所述电介质层与所述铁氧体层电隔离；
其中，所述上铁氧体-电介质屏蔽层位于平行于所述第一变压器线圈平面和所述半导体芯片平面之间的一个平面内；
第二电介质层，其用于将所述第一变压器线圈与所述第二变压器线圈电隔离，所述电介质层位于所述第一变压器线圈和所述第二变压器线圈之间；
多个引线框架焊盘，其被放置在所述第一变压器线圈的周边以及所述第二变压器线圈的周边，并围绕着所述半导体芯片；
焊线，其将所述半导体芯片上的所述芯片焊盘连接到所述多个引线框架焊盘；
多个引线框架立柱，其将所述多个引线框架焊盘连接到封装引脚，以便与外部系统电连接；
中心柱，其连接到所述第一变压器线圈的内端并电连接到所述半导体芯片；
引线框架外立柱，其将所述第一变压器线圈的外端连接到封装引脚，以便与所述外部系统电连接；
第二中心柱，其连接到所述第二变压器线圈的内端，并连接到第二封装引脚，以便与外部系统电连接；
第二引线框架外立柱，其将所述第二变压器线圈的外端连接到第三封装引脚，以便与外部系统电连接。
2.根据权利要求1所述的具有集成和屏蔽的引线框架变压器的半导体封装，其中，在所述第一变压器线圈的内端和外端之间流经所述第一变压器线圈的电流产生的电磁通量至少90％被所述铁氧体层屏蔽在所述半导体芯片之外；
其中，电流流经所述第一变压器线圈所产生的电磁通量产生一个感应电流，流经所述第二变压器线圈；
从而，所述铁氧体层将由所述第一变压器线圈产生并由所述半导体芯片接收的电磁干扰(EMI)减少至少90％。
3.根据权利要求2所述的具有集成和屏蔽的引线框架变压器的半导体封装，其中，所述多个引线框架立柱在所述第一变压器线圈的周边之外穿过所述第一变压器线圈的平面；
其中，所述多个引线框架立柱在所述第二变压器线圈的周边之外穿过所述第二变压器线圈的平面。
4.根据权利要求3所述的具有集成和屏蔽的引线框架变压器的半导体封装，还包括：
下铁氧体-电介质屏蔽层，其具有铁氧体层和位于所述铁氧体层上方的电介质层以及位于所述铁氧体层下方的电介质层，所述第二变压器线圈通过所述电介质层与所述铁氧体层电隔离；
其中，所述下铁氧体-电介质屏蔽层位于与所述第二变压器线圈平面和所述第一变压器线圈平面以及所述半导体芯片平面平行且在其下方的一个下平面内。
5.根据权利要求4所述的具有集成和屏蔽的引线框架变压器的半导体封装，还包括：
芯片贴装焊盘，其贴附到所述半导体芯片的底部；
其中，所述中心柱通过所述芯片贴装焊盘电连接到所述半导体芯片。
6.根据权利要求5所述的具有集成和屏蔽的引线框架变压器的半导体封装，还包括：
从所述芯片焊盘到所述芯片贴装焊盘的焊线，以便形成从所述半导体芯片到所述芯片贴装焊盘、并通过所述中心柱到所述第一变压器线圈的中心端的电连接。
7.根据权利要求6所述的具有集成和屏蔽的引线框架变压器的半导体封装，其中，所述封装引脚包括用于焊接到印刷电路板(PCB)上的焊盘的焊球。
8.根据权利要求7所述的具有集成和屏蔽的引线框架变压器的半导体封装，还包括：
封装剂，其放置在所述焊线周围和所述焊线之间，并用于将所述半导体芯片封装起来。
9.根据权利要求6所述的具有集成和屏蔽的引线框架变压器的半导体封装，其中所述空芯位于所述第一变压器线圈的中心，其中所述中心柱穿过所述空芯上方的上铁氧体-电介质屏蔽层中的孔，以将所述半导体芯片连接到所述第一变压器线圈的内端，
其中所述第二空芯位于所述第二变压器线圈的中心；
其中，所述第一变压器线圈和所述第二变压器线圈构成一个空芯变压器。
10.根据权利要求9所述的具有集成和屏蔽的引线框架变压器的半导体封装，
其中所述第二中心柱还包括一横柱，其从所述第二变压器线圈中心连接到位于所述第二变压器线圈外侧绕组之外的一个引线框架立柱，所述横柱位于所述第二变压器平面的上方或下方。
11.根据权利要求9所述的具有集成和屏蔽的引线框架变压器的半导体封装，还包括：
第三变压器线圈，其具有空芯，所述第三变压器线圈是一个平面变压器，其基本上位于所述第三变压器线圈的平面内，所述第三变压器线圈的平面平行于所述半导体芯片的平面；
其中，所述中心柱还从所述第一变压器线圈的内端向下延伸至所述第三变压器线圈的内端；
其中，所述引线框架外立柱还包括一个线圈立柱，其连接到所述第三变压器线圈的外端；
其中，所述第一变压器线圈和所述第三变压器线圈并联连接在所述半导体芯片和所述引线框架外立柱之间。
12.根据权利要求9所述的具有集成和屏蔽的引线框架变压器的半导体封装，还包括：
第三变压器线圈，其具有空芯，所述第三变压器线圈是一个平面变压器，其基本上位于所述第三变压器线圈的平面内，所述第三变压器线圈的平面平行于所述第二变压器线圈的平面；
第三中心柱，其连接到所述第三变压器线圈的内端，并连接到所述第二封装引脚；
第三引线框架外立柱，其将所述第三变压器线圈的外端连接到第三封装引脚，以便与外部系统电连接；
其中，所述第三变压器线圈与所述第二变压器线圈串联连接。
13.一种屏蔽电磁干扰(EMI)的半导体-变压器封装，包括：
半导体芯片，其具有芯片焊盘，所述芯片焊盘通过互连层连接到半导体晶体管，所述互连层全部集成在芯片衬底上；
芯片贴装焊盘，所述半导体芯片安装到所述芯片贴装焊盘；
第一变压器线圈，其位于所述芯片贴装焊盘下方；
第二变压器线圈，其位于所述第一变压器线圈下方；
电介质层，其位于所述第一变压器线圈和所述第二变压器线圈之间；
第一铁氧体-电介质屏蔽层，其位于所述第一变压器线圈和所述芯片贴装焊盘之间，用于为所述半导体芯片屏蔽掉所述第一变压器线圈产生的电磁干扰；
其中，所述第一铁氧体-电介质屏蔽层包括位于上电介质层和下电介质层之间的铁氧体层，所述电介质层将所述铁氧体层与所述半导体芯片电隔离；
所述第一铁氧体-电介质屏蔽层中的开口，所述开口位于芯片贴装焊盘下方，所述开口位于所述第一变压器线圈的中心空芯上方，所述第一变压器线圈有一个金属线圈，从所述中心空芯处的内端向外盘绕到外端；
引线框架立柱，其位于所述第一变压器线圈和所述半导体芯片周围，每个引线框架立柱都有一个顶部焊盘，用于接收来自所述半导体芯片上的芯片焊盘的焊线，每个引线框架立柱都有一个外部连接端，用于与外部系统建立电连接；
从而，所述铁氧体层保护半导体芯片免受所述第一变压器线圈产生的电磁干扰。
14.根据权利要求13所述的屏蔽EMI的半导体-变压器封装，还包括：
第一中心柱，其穿过所述第一铁氧体-电介质屏蔽层中的所述开口，以将所述芯片贴装焊盘连接到所述第一变压器线圈的内端；
其中所述芯片贴装焊盘还包括从所述半导体芯片到所述第一中心柱的电连接，
从而，所述半导体芯片通过所述芯片贴装焊盘和所述第一中心柱电连接到所述第一变压器线圈的内端。
15.根据权利要求14所述的屏蔽EMI的半导体-变压器封装，还包括：
第一引线框架外立柱，其连接到所述第一变压器线圈的外端，所述第一引线框架外立柱有一个外部连接端，用于与外部系统电连接；
第二引线框架外立柱，其连接到所述第二变压器线圈的外端，所述第二引线框架外立柱有一个外部连接端，用于与外部系统电连接；
第三引线框架外立柱，其具有一延伸部，其连接到所述第二变压器线圈内端，所述第三引线框外立柱有一个外部连接器端，用于与外部系统电连接；
其中，所述第一变压器线圈电连接在所述半导体芯片与所述第一引线框架外立柱的外部连接器端之间；
其中，所述第二变压器线圈电连接在所述第二引线框架外立柱的外部连接端与所述第三引线框架外立柱的外部连接端之间。
16.根据权利要求15所述的屏蔽EMI的半导体-变压器封装，还包括：
第二铁氧体-电介质屏蔽层，其位于所述第二变压器线圈下方；
其中，所述第二铁氧体-电介质屏蔽层包括位于上电介质层和下电介质层之间的铁氧体层，所述电介质层将所述铁氧体层电隔离。
17.根据权利要求13所述的屏蔽EMI的半导体-变压器封装，其中，所述第一变压器线圈是柔性的，可弯曲到所述第一变压器线圈的平面之外；所述第二变压器线圈是柔性的，可弯曲到所述第二变压器线圈的平面之外。
18.一种具有集成和屏蔽的变压器的集成电路(IC)封装，包括：
第一变压器线圈，其具有第一空芯，所述第一变压器线圈是一个平面电感，位于第一线圈平面内；
第二变压器线圈，其具有第二空芯，所述第二变压器线圈是一个平面电感，位于平行于第一线圈平面的第二线圈平面内；
上铁氧体-电介质屏蔽层，其位于所述第一变压器线圈上方；
下铁氧体-电介质屏蔽层，其位于所述第二变压器线圈下方；
电介质层，其位于所述第一变压器线圈和所述第二变压器线圈之间；
其中，所述上铁氧体-电介质屏蔽层和所述下铁氧体-电介质屏蔽层各自包括一个被上电介质层和下电介质层包围的铁氧体层；
封装衬底，其用于贴附到半导体芯片；
外部封装连接器，其用于将所述IC封装焊接到外部印刷电路板(PCB)；
其中，所述铁氧体层保护所述半导体芯片免受由流过所述第一变压器线圈的电流产生的电磁干扰(EMI)。
19.根据权利要求18所述的IC封装，其中，所述外部封装连接器包括焊球，其位于所述封装衬底上，用于进行外部连接。
20.根据权利要求18所述的IC封装，其中，所述半导体芯片被表面安装到所述封装衬底上。
CN202211119496.5A 2022-03-14 2022-09-13 具有集成的和屏蔽的变压器的半导体封装 Pending CN115527998A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/693,576 2022-03-14
US17/693,576 US20230290736A1 (en) 2022-03-14 2022-03-14 Air-Core Transformer Package with Ferrite Electro-Magnetic Interference (EMI) Shielding of Integrated-Circuit (IC) Chip

Publications (1)

Publication Number Publication Date
CN115527998A true CN115527998A (zh) 2022-12-27

Family

ID=84697782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211119496.5A Pending CN115527998A (zh) 2022-03-14 2022-09-13 具有集成的和屏蔽的变压器的半导体封装

Country Status (2)

Country Link
US (1) US20230290736A1 (zh)
CN (1) CN115527998A (zh)

Also Published As

Publication number Publication date
US20230290736A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
US11094449B2 (en) Methods and apparatus for isolation barrier with integrated magnetics for high power modules
US8217748B2 (en) Compact inductive power electronics package
US8592944B2 (en) Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
US6998952B2 (en) Inductive device including bond wires
US20200211961A1 (en) Transformer guard trace
CN109891592B (zh) 引线框架电感器
US20100230784A1 (en) Semiconductor Packaging with Integrated Passive Componentry
CN112992476B (zh) 变压器，以及封装模块
US20160113141A1 (en) Inductor
TWM406265U (en) Inductance IC chip packaging multi-layer substrate
US11967566B2 (en) Isolated transformer with integrated shield topology for reduced EMI
CN115527998A (zh) 具有集成的和屏蔽的变压器的半导体封装
US11990422B2 (en) Ferrite electro-magnetic interference (EMI) shield between an integrated-circuit (IC) chip and an air-core inductor all inside a hybrid lead-frame package
TWI681414B (zh) 電子模組
US20230138281A1 (en) Symmetric Air-core Planar Transformer with Partial Electromagnetic Interference Shielding
TWI386119B (zh) 緊湊型電感功率電子器件封裝
US20230335511A1 (en) Packaging Substrate
US20230005652A1 (en) Laminate Transformer with Overlapping Lead Frame
US20240161959A1 (en) Module structure and its manufacturing method
JPH0718424U (ja) 変成器付混成回路
US20230335335A1 (en) Embedded magnetic device including multilayer windings
US12027572B2 (en) Integrated semiconductor device isolation package
JP2023046880A (ja) 半導体装置
CN116646147A (zh) 一种电源模块的封装结构及封装方法
CN113474860A (zh) 具有用于降低的emi的集成屏蔽拓扑结构的隔离变压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination