CN115524888A - 阵列基板及液晶显示屏 - Google Patents

阵列基板及液晶显示屏 Download PDF

Info

Publication number
CN115524888A
CN115524888A CN202211145813.0A CN202211145813A CN115524888A CN 115524888 A CN115524888 A CN 115524888A CN 202211145813 A CN202211145813 A CN 202211145813A CN 115524888 A CN115524888 A CN 115524888A
Authority
CN
China
Prior art keywords
pixel
electrode
shielding
array substrate
signal transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211145813.0A
Other languages
English (en)
Inventor
杨远界
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202211145813.0A priority Critical patent/CN115524888A/zh
Publication of CN115524888A publication Critical patent/CN115524888A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

本申请公开了阵列基板及液晶显示屏，该阵列基板包括阵列排布的多个像素单元；多个所述像素单元所在的区域划分为第一像素区域和第二像素区域，所述第一像素区域围绕所述第二像素区域四周设置；在所述第二像素区域内，相邻的两个所述像素单元之间均设置有屏蔽电极，所有所述屏蔽电极串联连接；在所述第一像素区域内，至少有位于所述第二像素区域一侧的所有所述像素单元的像素电极串联连接，且与所述屏蔽电极串联连接。基于上述方式，能够有效提高阵列基板所对应显示画面的对比度，改善显示效果。

Description

阵列基板及液晶显示屏
技术领域
本申请涉及显示技术领域，特别是涉及阵列基板及液晶显示屏。
背景技术
现有技术中，通常会在阵列基板中的彩膜基板上设置有网状的黑色矩阵层(BM，Black Matrix)，黑色矩阵层由遮光材料构成，以通过黑色矩阵层分隔彩膜基板中的不同色阻层所对应的色光，进而提高阵列基板所对应显示画面的对比度。然而，基于上述黑色矩阵的做法，在阵列基板受到碰撞后或对阵列基板进行一定程度的弯曲时，均易使得黑色矩阵层的位置发生偏移，从而导致阵列基板中需要进行遮光的位置漏光。
为避免上述状况的发生，技术人员提出了一种屏蔽电极的技术，通过在阵列基板中需要进行遮光的位置设置屏蔽电极，并通过对屏蔽电极发送相应的屏蔽信号，以使得相应的液晶层部分的液晶分子处于不透光状态，进而使得阵列基板中需要进行遮光的位置能够通过液晶层进行遮光，从而降低传统黑色矩阵层存在的漏光风险。
现有技术的缺陷在于，由于阵列基板通常尺寸较大，导致阵列基板中处于相距较远的不同位置的屏蔽电极所接收到的屏蔽信号的电压存在较大压差，进而使得阵列基板中的部分遮光位置出现漏光现象，使得现有的阵列基板所对应显示画面的对比度较差，显示效果较差。
发明内容
本申请主要解决的技术问题是如何提高阵列基板所对应显示画面的对比度，改善显示效果。
为了解决上述技术问题，本申请采用的第一个技术方案是：一种阵列基板，其特征在于，包括阵列排布的多个像素单元；多个像素单元所在的区域划分为第一像素区域和第二像素区域，第一像素区域围绕第二像素区域四周设置；在第二像素区域内，相邻的两个像素单元之间均设置有屏蔽电极，所有屏蔽电极串联连接；在第一像素区域内，至少有位于第二像素区域一侧的所有像素单元的像素电极串联连接，且与屏蔽电极串联连接。
其中，在第一像素区域内，位于第二像素区域四周的所有像素单元的像素电极串联连接，且与屏蔽电极串联连接。
其中，所有屏蔽电极串联连接形成阵列排布的若干行和若干列屏蔽电极，每一行屏蔽电极和每一列屏蔽电极分别与像素电极串联连接。
其中，像素电极包括像素电极主干和像素电极分支；在串联连接的相邻的两个像素电极之间，一像素电极的像素电极主干与另一像素电极的像素电极主干串联连接，一像素电极的像素电极分支与另一像素电极的像素电极分支串联连接。
其中，阵列基板包括多条信号传输线，且多条信号传输线包括与位于第一像素区域内的像素单元的像素电极电性连接的第一信号传输线，和与屏蔽电极电性连接的第二信号传输线。
其中，多条信号传输线包括近端信号传输线和远端信号传输线，信号传输线包括第一端和第二端，第一端用于连接驱动单元，近端信号传输线为第二端连接全部屏蔽电极中最靠近驱动单元的一侧的屏蔽电极的信号传输线，远端信号传输线为第二端连接全部屏蔽电极中最远离驱动单元的一侧的屏蔽电极的信号传输线。
其中，远端信号传输线的第二端通过所连接的屏蔽电极，连接像素电极。
其中，第一像素区域内位于第二像素区域一侧的所有像素单元为一行或一列像素单元。
其中，第一像素区域中的像素单元为虚拟像素单元，第二像素区域中的像素单元为显示像素单元。
为了解决上述技术问题，本申请采用的第二个技术方案是：一种液晶显示屏，包括背光模组和上述阵列基板。
本申请的有益效果在于：区别于现有技术，在本申请的技术方案中，将阵列排布的多个像素单元所在的区域划分为第二像素区域，和围绕第二像素区域四周设置的第一像素区域，第二像素区域中每两个相邻像素单元之间均设有屏蔽电极，所有屏蔽电极串联连接，而第一像素区域中的至少有位于第二像素区域一侧的所有像素单元的像素电极串联连接，像素电极与屏蔽电极串联连接。基于上述方式，使得阵列基板能够通过对第一像素区域中的至少有位于第二像素区域的一侧的所有像素单元发送相应的屏蔽信号，以达到能够通过串联连接的第一像素区域内的像素电极向各屏蔽电极分别发送幅值较为一致的屏蔽信号，以使各屏蔽电极位置处的液晶层的液晶分子保持不透光状态，避免处于相距较远的不同位置的屏蔽电极所接收到的屏蔽信号的电压存在较大压差的状况发生，进而避免阵列基板出现漏光，提高了阵列基板所对应显示画面的对比度，改善了显示效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请阵列基板的一实施例结构示意图；
图2是本申请相邻的两个像素电极的一实施例结构示意图；
图3是本申请阵列基板的一实施例剖面示意图；
图4是本申请液晶显示屏的一实施例的结构示意图。
附图标记：像素单元11，第一像素单元111，像素电极主干1111，像素电极分支1112，第二像素单元112，屏蔽电极113，液晶层114，像素电极115，公共电极116，数据线117，彩膜基板118，驱动单元12，信号传输线13，第一信号传输线131，第二信号传输线132，第三信号传输线133，液晶显示屏20，阵列基板21，背光模组22。
具体实施方式
下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其他实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其他实施例相结合。
本申请的描述中，需要说明书的是，除非另外明确的规定和限定，术语“安装”、“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，可以是可拆卸连接，或一体地连接；可以是机械来能接，也可以是电连接；可以是直接相连，也可以通过中间媒介间隔相连。对于本领域的普通技术人员而言，可以具体情况连接上述属于在本申请的具体含义。
本申请首先提出一种阵列基板，参见图1，图1是本申请阵列基板的一实施例结构示意图，如图1所示，阵列基板包括阵列排布的多个像素单元11，多个像素单元所在的区域划分为第一像素区域和第二像素区域，第一像素区域围绕第二像素区域四周设置。
其中，如图1所示，多个像素单元11可包括位于第一像素区域中的第一像素单元111和位于第二像素区域中的第二像素单元112，其中，第一像素单元111可以是指图1中用斜杠标记的像素单元11，而第二像素单元112可以是指图1中无任何标记的像素单元11，由第一像素单元111构成的第一像素区域围绕由第二像素单元112构成的第二像素区域的四周进行设置，具体地，第一像素区域可以是指阵列排布的多个像素单元中的全部位于阵列边缘处的像素单元11所在的区域。
在第二像素区域内，相邻的两个像素单元11之间均设置有屏蔽电极113，所有屏蔽电极113串联连接。
其中，如图1所示，在第二像素区域中，任意两个相邻像素单元11之间，均设置有用图1所示粗线表示的屏蔽电极113，具体地，第二像素区域中的全部屏蔽电极113串联连接所形成的形状可以是如图1所示的网状，也即，所有屏蔽电极113串联连接后形成网状结构。
在第一像素区域内，至少有位于第二像素区域一侧的所有像素单元11的像素电极串联连接，且位于第一像素区域内的像素单元11的像素电极与屏蔽电极113串联连接，像素电极与屏蔽电极113均位于阵列基板的液晶层的同一侧。
其中，第一像素区域内位于第二像素区域一侧的所有像素单元可以是串联连接的一行或一列像素单元11，该一行或一列像素单元11与所述屏蔽电极串联连接，或者，
在所述第一像素区域内，位于所述第二像素区域四周的所有所述像素单元的像素电极串联连接，且与所述屏蔽电极串联连接。
具体地，如图1所示，在第一像素区域中，可仅在第二像素区域的至少一侧(如上侧、下侧、左侧和右侧中的至少一侧)处设置有像素电极串联连接的像素单元11，例如，可仅在第二像素区域的下侧设置一行像素电极串联连接的像素单元11，也可同时在第二像素区域的左侧和右侧分别设置一列像素电极串联连接的像素单元11，还可在第二像素区域的四侧分别设置一行/列像素电极串联连接的像素单元11，也即第一像素区域内围绕第二像素区域四周设置的像素单元的像素电极均串联连接，具体可根据实际需求而定，此处不作限定。
第一像素区域中的所有像素单元11的像素电极与屏蔽电极113位于阵列基板的液晶层的同一侧，而液晶层的另一侧可设置有对应的公共电极，从而能够通过使公共电极上的电压分别与第一像素区域中的所有像素单元11的像素电极与屏蔽电极113上的电压相等，而使得第一像素区域中的所有像素单元11的像素电极与屏蔽电极113所对应区域的液晶层中的部分液晶分子保持不透光状态，进而能够通过第一像素区域中的所有像素单元11的像素电极与屏蔽电极113所对应区域，对相应彩膜基板中的不同色阻层所对应的色光进行分隔，确保阵列基板所对应显示画面中各颜色的色光被分隔开来。
需明确的是，通过位于第二像素区域的全部屏蔽电极113的至少一侧处的串联连接的第一像素区域内的像素单元的像素电极，对全部屏蔽电极113进行相应电压信号的供电，能够通过至少一侧串联连接的像素电极对全部屏蔽电极113中与串联连接的像素电极相邻的屏蔽电极113进行直接供电，能够使得全部屏蔽电极113中各个屏蔽电极113处的电压尽可能保持一致，进而确保各屏蔽电极113的电压均能与公共电极上的电压保持相同或相近，避免出现全部屏蔽电极113中的部分屏蔽电极113因与其他屏蔽电极113电压不同而导致液晶层出现部分漏光的现象，进一步提高阵列基板所对应显示画面的对比度。
此外，所有屏蔽电极113可串联连接形成阵列排布的若干行和若干列屏蔽电极113，每一行屏蔽电极113和每一列屏蔽电极113分别与像素电极串联连接。
区别于现有技术，在本申请的技术方案中，将阵列排布的多个像素单元所在的区域划分为第二像素区域，和围绕第二像素区域四周设置的第一像素区域，第二像素区域中每两个相邻像素单元之间均设有屏蔽电极，所有屏蔽电极串联连接，而第一像素区域中的至少有位于第二像素区域一侧的所有像素单元的像素电极串联连接，像素电极与屏蔽电极串联连接。基于上述方式，使得阵列基板能够通过对第一像素区域中的至少有位于第二像素区域的一侧的所有像素单元发送相应的屏蔽信号，以达到能够通过串联连接的第一像素区域内的像素电极向各屏蔽电极分别发送幅值较为一致的屏蔽信号，以使各屏蔽电极位置处的液晶层的液晶分子保持不透光状态，避免处于相距较远的不同位置的屏蔽电极所接收到的屏蔽信号的电压存在较大压差的状况发生，进而避免阵列基板出现漏光，提高了阵列基板所对应显示画面的对比度，改善了显示效果。
在一实施例中，参见图2，图2是本申请相邻的两个像素电极的一实施例结构示意图，如图2所示，像素电极包括像素电极主干1111和像素电极分支1112。
在串联连接的相邻的两个像素电极之间，一像素电极的像素电极主干1111与另一像素电极的像素电极主干1111串联连接，一像素电极的像素电极分支1112与另一像素电极的像素电极分支1112串联连接。
具体地，如图2所示，像素电极M的像素电极主干1111与像素电极N的像素电极主干1111串联连接，像素电极M的像素电极分支1112与像素电极N的像素电极分支1112串联连接。
基于上述方式，能够使得两个像素电极之间的连接更为稳固，进而提高所有串联连接的像素电极的稳固性，降低像素电极之间的串联连接断裂的风险，提高阵列基板的可靠性。
在一实施例中，参见图3，图3是本申请阵列基板的一实施例剖面示意图，多个像素单元11包括液晶层114，屏蔽电极113和像素电极115均设置于液晶层114的一侧面上，液晶层114的另一侧面上设置有公共电极116。
阵列基板还可包括驱动单元12，驱动单元12用于向公共电极116发送共电极电压信号，以及，向位于第一像素区域内的像素单元11的像素电极115发送屏蔽信号，屏蔽信号与共电极电压信号之间的电压幅值差值不大于第一预设差值阈值。
具体地，图3具体可以是用于表示阵列基板中的两个像素单元11及其之间的屏蔽电极113的剖面示意图，如图3所示，两个像素单元11的像素电极115与该两个像素单元11之间的屏蔽电极113位于同一层，也即均位于液晶层114的一侧面上，而公共电极116则位于液晶层114的另一侧面上，数据线(DATA线)117用于向像素电极115提供相应的像素电压信号，公共电极116被夹设于彩膜基板118与液晶层114之间。
驱动单元12可以是信号驱动芯片，也可以是其它类型的具有驱动信号提供能力的器件，具体可根据实际需求而定，此处不作限定。
在一实施例中，阵列基板包括多条信号传输线13，且多条信号传输线13包括与位于第一像素区域内的像素单元的像素电极电性连接的第一信号传输线131，和与屏蔽电极113电性连接的第二信号传输线132。
具体地，第一信号传输线131可通过与位于第一像素区域内的像素单元的像素电极的电性连接，实现与屏蔽电极113的电性连接，而第二信号传输线132则可直接与屏蔽电极113电性连接。
此外，如图1所示，多条信号传输线13还可包括第三信号传输线133，第三信号传输线133可包括用于向第二像素区域内的像素单元的像素电极传输相应的数据信号(DATA)的信号传输线和用于传输其它驱动信号的信号传输线，具体可根据实际需求而定，此处不作限定。
可选地，多条信号传输线13包括近端信号传输线和远端信号传输线，信号传输线包括第一端和第二端，第一端用于连接驱动单元12，近端信号传输线为第二端连接全部屏蔽电极中最靠近驱动单元12的一侧的屏蔽电极的信号传输线，远端信号传输线为第二端连接全部屏蔽电极中最远离驱动单元12的一侧的屏蔽电极的信号传输线。
进一步地，远端信号传输线的第二端通过所连接的屏蔽电极，连接像素电极。
如图1所示，可将远端信号传输线的第二端与相应屏蔽电极的电性连接处记作目标监测补偿点A，目标监测补偿点A通过相应的像素电极连接相应的第一信号传输线131，目标监测补偿点A为用于进行电压的检测和补偿的电性连接点。
前文实施例提及的驱动单元12还可用于监测目标监测补偿点A的电压，并基于监测的结果对目标监测补偿点A的电压进行补偿，以使目标监测补偿点A的电压与预设期望电压之间的差值不大于第二预设差值阈值。
具体地，需要说明的是，虽然通过驱动单元12向各第二信号传输线132所期望传递的电压信号的初始条件均相同，但由于各第二信号传输线132的信号传输距离的不同，导致各第二信号传输线132最终输出的电压信号的电压与预设期望电压易出现较大压差。
因此，可对全部第二信号传输线132中的远端信号传输线与相应的屏蔽电极113电性连接的点位进行电压监测，也即对目标监测补偿点A进行电压监测，并通过连接该目标监测补偿点A的第一信号传输线131和/或第二信号传输线132持续对目标监测补偿点A的电压进行补偿，确保目标监测补偿点A的电压与预设期望电压之间的差值不大于第二预设差值阈值，即可使得全部屏蔽电极113中对应不同信号传输距离的电极上的电压均能相同或相近，也即，使得各屏蔽电极113之间的压差能够保持在第二预设差值阈值内，减少了阵列基板因各屏蔽电极113之间存在较大压差而漏光的情况发生，进一步提高了阵列基板的可靠性并改善了显示效果。
预设期望电压具体可以是公共电极116上的共电极电压信号的电压幅值。第二预设差值阈值可以是0，也可以是其它电压差值，此处不作限定。
在一实施例中，上述任意一实施例所述的阵列基板应用于弧面显示屏或柔性显示屏，也即，上述阵列基板为弧面显示屏或柔性显示屏中的阵列基板。
通过在弧面显示屏或柔性显示屏中采用上述阵列基板，能够避免因显示屏弯曲而导致传统黑色矩阵层位置偏移，进而导致漏光的现象发生，提高了显示屏的显示画面的对比度。
在一实施例中，第一像素区域中的像素单元11可以是虚拟像素单元，而第二像素区域中的像素单元11为显示像素单元。
具体地，虚拟像素单元具体可以是指dummy像元，也即dummy pixel，而显示像素单元可以是指dummy像元所包围的有效显示区域的像元。
通过使虚拟像素单元围绕显示像素单元四周的设置，能够在制造多个像素单元11所对应的模组的过程中确保位于有效显示区域的显示像素单元的制程均一性，进而保证阵列基板的与有效显示区域对应的显示画面区域的显示效果的良好。
此外，能够通过利用串联连接的全部虚拟像素单元的像素电极所对应的信号传输线路传输相应的与共电极电压信号压差为零或接近零的像素电压信号，进而使得屏蔽电极上的电压与公共电极的电压之间的压差为零或接近零，实现屏蔽电极所在区域对应的液晶分子维持不透光状态。基于该方式提供屏蔽电极相应电压信号，能够减少除虚拟像素单元的像素电极所对应的信号传输线路以外的用于传输屏蔽电极的电压信号的线路的设置，进而减小阵列基板中的信号传输线路的总量/总宽度，从而减小阵列基板所对应的显示屏的整体宽度，改善用户的使用体验。
本申请提出一种液晶显示屏，参见图4，图4是本申请液晶显示屏的一实施例的结构示意图，如图4所示，液晶显示屏20包括背光模组22和阵列基板21，阵列基板21为前文任意一实施例所述的阵列基板。
区别于现有技术，在本申请的技术方案中，将阵列排布的多个像素单元所在的区域划分为第二像素区域，和围绕第二像素区域四周设置的第一像素区域，第二像素区域中每两个相邻像素单元之间均设有屏蔽电极，所有屏蔽电极串联连接，而第一像素区域中的至少有位于第二像素区域一侧的所有像素单元的像素电极串联连接，像素电极与屏蔽电极串联连接。基于上述方式，使得阵列基板能够通过对第一像素区域中的至少有位于第二像素区域的一侧的所有像素单元发送相应的屏蔽信号，以达到能够通过串联连接的第一像素区域内的像素电极向各屏蔽电极分别发送幅值较为一致的屏蔽信号，以使各屏蔽电极位置处的液晶层的液晶分子保持不透光状态，避免处于相距较远的不同位置的屏蔽电极所接收到的屏蔽信号的电压存在较大压差的状况发生，进而避免阵列基板出现漏光，提高了阵列基板所对应显示画面的对比度，改善了显示效果。
具体地，液晶显示屏20具体可以是弧面液晶显示屏或柔性液晶显示屏，还可以是其他任意类型的显示屏，此处不作限定。
在本申请的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(可以是个人计算机，服务器，网络设备或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种阵列基板，其特征在于，包括阵列排布的多个像素单元；
多个所述像素单元所在的区域划分为第一像素区域和第二像素区域，所述第一像素区域围绕所述第二像素区域四周设置；
在所述第二像素区域内，相邻的两个所述像素单元之间均设置有屏蔽电极，所有所述屏蔽电极串联连接；
在所述第一像素区域内，至少有位于所述第二像素区域一侧的所有所述像素单元的像素电极串联连接，且与所述屏蔽电极串联连接。
2.根据权利要求1所述的阵列基板，其特征在于，在所述第一像素区域内，位于所述第二像素区域四周的所有所述像素单元的像素电极串联连接，且与所述屏蔽电极串联连接。
3.根据权利要求2所述的阵列基板，其特征在于，所有所述屏蔽电极串联连接形成阵列排布的若干行和若干列所述屏蔽电极，每一行所述屏蔽电极和每一列所述屏蔽电极分别与所述像素电极串联连接。
4.根据权利要求1至3任一项所述的阵列基板，其特征在于，所述像素电极包括像素电极主干和像素电极分支；
在串联连接的相邻的两个所述像素电极之间，一所述像素电极的所述像素电极主干与另一所述像素电极的所述像素电极主干串联连接，一所述像素电极的所述像素电极分支与另一所述像素电极的所述像素电极分支串联连接。
5.根据权利要求1至3任一项所述的阵列基板，其特征在于，所述阵列基板包括多条信号传输线，且多条所述信号传输线包括与位于所述第一像素区域内的像素单元的像素电极电性连接的第一信号传输线，和与所述屏蔽电极电性连接的第二信号传输线。
6.根据权利要求5所述的阵列基板，其特征在于，多条所述信号传输线包括近端信号传输线和远端信号传输线，所述信号传输线包括第一端和第二端，所述第一端用于连接驱动单元，所述近端信号传输线为所述第二端连接全部所述屏蔽电极中最靠近所述驱动单元的一侧的所述屏蔽电极的所述信号传输线，所述远端信号传输线为所述第二端连接全部所述屏蔽电极中最远离所述驱动单元的一侧的所述屏蔽电极的所述信号传输线。
7.根据权利要求6所述的阵列基板，其特征在于，所述远端信号传输线的所述第二端通过所连接的所述屏蔽电极，连接所述像素电极。
8.根据权利要求1至3任一项所述的阵列基板，其特征在于，所述第一像素区域内位于所述第二像素区域一侧的所有像素单元为一行或一列像素单元。
9.根据权利要求1至3任一项所述的阵列基板，其特征在于，所述第一像素区域中的像素单元为虚拟像素单元，所述第二像素区域中的像素单元为显示像素单元。
10.一种液晶显示屏，其特征在于，包括背光模组和如权利要求1至9任一项所述的阵列基板。
CN202211145813.0A 2022-09-20 2022-09-20 阵列基板及液晶显示屏 Pending CN115524888A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211145813.0A CN115524888A (zh) 2022-09-20 2022-09-20 阵列基板及液晶显示屏

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211145813.0A CN115524888A (zh) 2022-09-20 2022-09-20 阵列基板及液晶显示屏

Publications (1)

Publication Number Publication Date
CN115524888A true CN115524888A (zh) 2022-12-27

Family

ID=84697199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211145813.0A Pending CN115524888A (zh) 2022-09-20 2022-09-20 阵列基板及液晶显示屏

Country Status (1)

Country Link
CN (1) CN115524888A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010145454A (ja) * 2008-12-16 2010-07-01 Seiko Epson Corp 電気光学装置および電子機器
CN102456333A (zh) * 2010-10-25 2012-05-16 精工爱普生株式会社 电光装置以及电子设备
CN103018985A (zh) * 2012-11-26 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及显示装置
KR20130040504A (ko) * 2011-10-14 2013-04-24 삼성디스플레이 주식회사 표시 장치
CN206096715U (zh) * 2016-10-24 2017-04-12 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN107037904A (zh) * 2015-12-30 2017-08-11 乐金显示有限公司 集成触摸显示面板及具有其的显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010145454A (ja) * 2008-12-16 2010-07-01 Seiko Epson Corp 電気光学装置および電子機器
CN102456333A (zh) * 2010-10-25 2012-05-16 精工爱普生株式会社 电光装置以及电子设备
KR20130040504A (ko) * 2011-10-14 2013-04-24 삼성디스플레이 주식회사 표시 장치
CN103018985A (zh) * 2012-11-26 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN107037904A (zh) * 2015-12-30 2017-08-11 乐金显示有限公司 集成触摸显示面板及具有其的显示装置
CN206096715U (zh) * 2016-10-24 2017-04-12 京东方科技集团股份有限公司 一种阵列基板及显示装置

Similar Documents

Publication Publication Date Title
KR100881357B1 (ko) 액정표시장치
US7298430B2 (en) Liquid crystal display device
US9470942B2 (en) Pixel structure comprising a black matrix having first and second portions wherein the second portion is in exact alignment with an edge of a pixel electrode and liquid crystal display panel having same
US9835895B2 (en) Display panel and display device
US20190096911A1 (en) Array substrate, display panel and display device
KR20020071764A (ko) 액정 표시 장치
CN111443532A (zh) 液晶显示面板及显示装置
JP2008003557A (ja) 液晶表示装置及びその薄膜トランジスタ基板
CN113109972A (zh) 阵列基板、显示面板及显示装置
CN111090199A (zh) 一种tft阵列基板和显示面板
KR20130034168A (ko) 액정표시장치
CN110806653A (zh) 液晶显示面板及液晶显示装置
CN111381404A (zh) 液晶显示装置
US20140176889A1 (en) Liquid Crystal Display Device
CN110716336A (zh) 显示装置
CN108490705B (zh) 阵列基板、液晶显示面板与显示装置
CN115524888A (zh) 阵列基板及液晶显示屏
CN110703526A (zh) 液晶显示面板和液晶显示装置
JPH1152420A (ja) 液晶表示装置
JP2008242374A (ja) 電気光学装置及び電子機器
CN101153987A (zh) 显示设备
CN109557737B (zh) 一种阵列基板及显示面板
KR100568014B1 (ko) 타일드 액정표시장치의 엘씨디 패널
JP6904889B2 (ja) 液晶表示パネル
US9035190B2 (en) Flexible circuit board and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination