CN115516470A - 量子计算阵列 - Google Patents

量子计算阵列 Download PDF

Info

Publication number
CN115516470A
CN115516470A CN202180031153.0A CN202180031153A CN115516470A CN 115516470 A CN115516470 A CN 115516470A CN 202180031153 A CN202180031153 A CN 202180031153A CN 115516470 A CN115516470 A CN 115516470A
Authority
CN
China
Prior art keywords
qubit
qubits
control electronics
temperature
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180031153.0A
Other languages
English (en)
Inventor
S.查克拉博蒂
R.乔希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN115516470A publication Critical patent/CN115516470A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Semiconductor Lasers (AREA)
  • Logic Circuits (AREA)

Abstract

一种量子处理系统包括在第一温度处操作的第一组控制电子器件。第二组控制电子器件通信地耦合至第一组控制电子器件并且在低于第一温度的第二受控温度处操作。该第二组控制电子器件包括被配置为对一个或多个量子位执行写入和读取操作的一个或多个电路。存在量子位阵列，该量子位阵列包括该一个或多个量子位并且在低于该第二温度的第三受控温度处操作。该量子位阵列由该第二组控制电子器件控制。

Description

量子计算阵列
技术领域
本公开总体上涉及超导器件，并且更具体地涉及可缩放的量子位(qubit)架构。
背景技术
超导量子计算是超导电子电路中的量子计算机的实现。量子计算研究量子现象在信息处理和通信中的应用。存在量子计算的不同模型，并且最流行的模型包括量子位和量子门的概念。量子位是具有两种可能的状态的位的概括，但可以处于两种状态的量子叠加。量子门是逻辑门的概括，然而该量子门描述了在给定其初始状态的情况下一个或多个量子位在该门被施加在它们上之后将经历的变换。
发明内容
根据不同的实施例，提供了一种用于控制量子处理系统中的量子位的方法和系统。存在在第一温度处操作的第一组控制电子器件。存在第二组控制电子器件，第二组控制电子器件通信地耦合至第一组控制电子器件并且在低于第一温度的第二受控温度处操作。该第二组控制电子器件包括被配置为对一个或多个量子位执行写入操作的一个或多个电路、以及被配置为对该一个或多个量子位执行读取操作的一个或多个电路。存在量子位阵列，该量子位阵列包括该一个或多个量子位并且在低于该第二温度的第三受控温度处操作。该量子位阵列由该第二组控制电子器件控制。
在一个实施例中，第一温度基本上处于室温。
在一个实施例中，在该第一组控制电子器件与该第二组控制电子器件之间存在第一组互连，该第一组互连被配置为用于以下各项中的至少一项：控制、监测、或者提供到该第二组控制电子器件的一个或多个参考信号，该参考信号包括不与该量子位阵列中的量子位的数量成比例的电压参考、电流参考、或者时钟参考中的至少一项。在该第二组控制电子器件与该量子位阵列之间可以存在第二组互连，该第二组互连被配置为用于以下各项中的至少一项：监测或者提供到该量子位阵列的该一个或多个量子位的动态信号，其中在该第二组互连中存在用于该量子位阵列的该一个或多个量子位中的每一个的一个互连。
在一个实施例中，该第二组控制电子器件包括多个写入控制器，其中每个写入控制器包括独立可编程的量子位控制电路。可以存在第一信号处理元件，该第一信号处理元件被配置为针对振幅和相位处理波形形状的共同部分，其中，每个写入控制器包括第二信号处理元件，该第二信号处理元件被配置为处理对于量子位是单独的部分。写入控制器的每个独立可编程元件可以被配置为处理该量子位阵列中的对应的量子位的波形形状的振幅和相位的独特组合。
在一个实施例中，第一信号处理元件包括高分辨率数模转换器，并且第二信号处理元件包括分辨率低于第一信号处理元件的低分辨率数模转换器。
在一个实施例中，该量子位阵列包括多个集群(cluster)，每个集群被布置为提供其对应的量子位的谐振频率的最大间隔以便将该多个集群的相邻集群之间的串扰最小化。
在一个实施例中，第二组控制电子器件采用互补金属氧化物半导体(CMOS)技术。
在一个实施例中，第二组控制电子器件还被配置为为该量子位阵列提供功率管理电路。
在一个实施例中，第二受控温度是在1开尔文至4开尔文(Kelvin)之间的低温。
在一个实施例中，第三受控温度为约240mK的低温。
在一个实施例中，该量子位阵列被分成多个组，每个组包括一组不同的量子位中心频率，使得相邻量子位之间的串扰减少。
在一个实施例中，被配置为执行写入操作的一个或多个电路中的至少一个包括用于分别获得上边带(sideband)和下边带的两个单独的乘法器混频器。
根据一个实施例，提供了一种控制量子位阵列的方法。第一组控制电子器件在第一温度处操作。通信地耦合至第一组控制电子器件的第二组控制电子器件在低于第一温度的第二受控温度处操作。该第二组控制电子器件包括被配置为对一个或多个量子位执行写入操作的一个或多个电路、以及被配置为对该一个或多个量子位执行读取操作的一个或多个电路。包括该一个或多个量子位的量子位阵列在低于该第二温度的第三受控温度处操作。该量子位阵列由该第二组控制电子器件控制。
在一个实施例中，第一温度基本上处于室温。第二受控温度是在1开尔文至4开尔文之间的低温。该第三受控温度是约240mK的低温温度。
在一个实施例中，在该第一组控制电子器件与该第二组控制电子器件之间提供第一组互连以进行以下各项中的至少一项：控制、监测、或者提供到该第二组控制电子器件的一个或多个参考信号，该参考信号包括不与该量子位阵列中的量子位的数量成比例的电压参考、电流参考、或者时钟参考中的至少一项。第二组互连被提供在该第二组控制电子器件与该量子位阵列之间以便进行以下各项中的至少一项：监测或者提供到该量子位阵列的该一个或多个量子位的动态信号。对于该量子位阵列的该一个或多个量子位中的每一个量子位在该第二组互连中存在一个互连。
在一个实施例中，用在多个写入控制器外部的第一信号处理元件处理波形形状的共同部分的振幅和相位。用多个写入控制器中的写入控制器本地的第二信号处理元件处理波形信号的单独的部分。
在一个实施例中，该量子位阵列被分成多个组，每个组包括一组不同的量子位中心频率，使得相邻量子位之间的串扰减少。
从以下将结合附图阅读的对其说明性实施例的详细描述，这些和其他特征将变得显而易见。
附图说明
附图是说明性实施例。它们没有示出所有实施例。另外或替代地，可使用其他实施例。可省略可明显或不必要的细节以节省空间或用于更有效说明。一些实施例可用附加的组件或步骤和/或不用示出的所有组件或步骤来实践。当在不同的附图中出现相同的数字时，它指代相同或相似的组件或步骤。
图1示出与说明性实施例一致的量子计算系统的示例架构。
图2说明了与说明性实施例一致的具有三个主要组件的量子位系统。
图3A示出了常规的量子位架构。
图3B示出了标准控制和读出硬件。
图4是与说明性实施例一致的用于量子计算的动态范围和功率优化的可编程量子位阵列的框图。
图5A示出了与量子位通信的常规方法的示例性波形。
图5B示出了根据说明性实施例的与量子位进行通信的更有效的方法。
图6是与说明性实施例一致的用于量子计算的动态范围和功率优化可编程阵列的概念框图。
图7示出了与说明性实施例一致的低功率、单边带写入控制器。
图8展示了与说明性实施例一致的低功率、单边带写入控制器系统。
图9是与说明性实施例一致的基于量子位阵列的量子位的中心频率的量子位的示例频率规划的框图。
具体实施方式
在以下详细说明中，通过举例的方式阐述了许多具体细节以便提供对相关传授内容的透彻理解。然而，应当清楚的是，可以在没有此类细节的情况下实践本传授内容。在其他情况下，众所周知的方法、过程、组件和/或电路已经以相对高级别描述，而没有细节，以避免不必要地模糊本教导的方面。
本公开总体上涉及超导器件，并且更具体地涉及功率有效且可缩放的量子位架构。与量子位相关联的电磁能量可以被存储在所谓的约瑟夫逊结(Josephson junction)中以及存储在用于形成该量子位的电容性和电感性元件中。在一个实例中，为了读出该量子位状态，将微波信号施加到该微波读出空腔上，该微波读出空腔在该空腔频率处耦联到该量子位上。例如，量子位可以由具有预定的振幅、相位和频率的电波形直接激励。该激励波形的频率可以是该量子位的共振频率，并且该波形的形状可以是高斯的或其一组派生物(derivative)。每个量子位也可以被使用电容机制弱耦合的另一个量子位激发。
发送的微波信号通过多个热隔离级和低噪声放大器，用于阻断或降低噪声并提高信噪比。大部分过程是在冷的环境中(例如，在低温腔室中)执行的，而量子位的微波信号最终是在室温下测量的。返回的/输出的微波信号的振幅和/或相位携带了关于量子位状态的信息，诸如该量子位是否已经退相(dephase)到地状态或激发状态。携带关于量子位状态的量子信息的微波信号通常是弱的(例如，在几个微波光子的数量级上)。为了用室温电子器件(即，在冷冻环境之外)测量该弱信号，低噪声量子限幅放大器(QLA)(诸如约瑟夫逊放大器和行波参数放大器(TWPA))可以用作该量子系统的输出处的前置放大器(即，第一放大级)来增强该量子信号，同时添加由量子力学指定的最小量的噪声，以便提高该输出链的信噪比。除了约瑟夫逊放大器之外，使用约瑟夫逊放大器或约瑟夫逊混频器的某些约瑟夫逊微波组件(诸如约瑟夫逊循环器、约瑟夫逊隔离器、以及约瑟夫逊混频器)可以用于可缩放的量子处理器中。
包括更多量子位的能力对于能够实现量子计算机的潜力是显著的。该计算环境的温度降低至低温温度用于该量子处理器起作用。总体上，随着温度降低，性能增加，例如通过减少剩余的热激发态量子位群体并且减少这些量子位转变频率的热拓宽。因而，温度越低，量子处理器的性能越好。
申请人已经认识到，为了增加量子计算机的计算能力和可靠性，可以沿着两个主要维度进行改进。首先，是量子位计数本身。量子处理器中的量子位越多，原则上可以操纵并存储越多的状态。其次是低错误率，它涉及准确地操纵量子位状态并且执行顺序操作，其提供一致的结果而不仅仅是不可靠的数据。由此，为了改进量子计算机的容错，应该使用大量的物理量子位来存储逻辑量子位。以此方式，该局部信息是离域的，使得该量子计算机不易受局部误差以及在量子位的本征基中的测量的性能的影响，类似于经典计算机的奇偶校验，由此前进到更容错的量子位。
示例架构
图1说明了与说明性实施例一致的量子计算系统的示例架构100。架构100包括量子位阵列112，该量子位阵列包括多个量子位114。量子位阵列112被定位在制冷单元110中，该制冷单元可以是稀释制冷器。该制冷单元还可以容纳控制电路块113，该控制电路块在此有时被称为第二组控制电子器件。例如，控制电路块113可以被配置为提供不同功能，诸如对量子位阵列112中的一个或多个量子位执行写入和/或读取操作。在一个实施例中，控制电路块113也被配置为为控制电路块113的控制电路和读出电路提供电源管理，这在图6中更详细地讨论。
应当注意，由于第二受控温度中的温度特性，在这样的区域中实现带隙参考系统是具有挑战性的。因此，在一个实施例中，在室温(T1)处实现带隙(bandgap)参考系统，而通过使用在室温处实现的带隙参考信号，在低T下实现功率管理系统的其他部分(诸如电压到电流转换器、电压或电阻(V/R)或其他定制电流发生器)。因此，通过使用功率管理系统的这种划分，本文描述的架构能够实现高准确度带隙参考，同时通过在第二受控温度(T2)的低温环境中提供功率管理电路的显著部分来提供低噪声功率管理系统。
在一个实施例中，制冷单元110可以具有多个腔室(chamber)或区域，每个腔室或区域具有不同的受控温度。例如，控制电路块113可以处于1K到4K的受控温度，而量子位阵列112处于240mK或更低的受控温度。稀释制冷器是提供连续冷却至低至2mK的温度的低温设备。结构100的大部分物理体积是由于制冷单元110的大的大小。可以在最低温度处获得这些量子位的最佳性能。然而，由于热力学效率，从室温开始在一个步骤中可能不容易实现最冷的温度。在这点上，申请人已经确定，在240mK下操作辅助电子器件是能量低效的，并且因此不放置在第三受控温度环境(T2)中，而是放置在第二受控温度环境(T2)中。在这些温度范围的每一个中使用的冷却材料/试剂(例如，77K的液氮、4K以及更低的液He)也可以是不同的。
在一个实施例中，为了达到系统操作的接近绝对零温度，制冷单元110可以使用液氦作为冷却剂。例如，“干燥”制冷单元可以用两种气态封闭循环来操作：一种是He-4，其将冰箱放低至3K(“脉冲管”循环)；另一种是He-3/He-4混合物，其将冰箱放低至10mK，或最低温度(“稀释”循环)。系统中的独特液体在冰箱内部，其中He-3/He-4混合物冷凝。
存在位于制冷单元110外部的测量和控制单元130(在此有时被称为第一组控制电子器件)。例如，测量和控制单元130可以在室温下操作。该测量和控制单元130能够通过开口116(有时被称为稀释制冷器110的隔板)与该量子处理器通信，该开口还形成气密密封，该气密密封将操作中的该低温恒温器的环境大气压与真空压力分开。容纳量子位114的已知制冷设备中的实际挑战是可被容纳在该制冷单元中的量子位的数量由于测量和控制单元130与由此测量的量子位114之间的导线的数量而受到限制。
随着量子位阵列114中的量子位的数量增加，例如在53个量子位以上增加到数百、数千或更多，开口116可能不够大到在稀释制冷器110中容纳支持量子位阵列112的所有线(例如，导线)120。换言之，对稀释制冷器110的真空环境的进入限于可穿过隔板开口116装配的连接器的数量。
因而，在一个方面，在此提供的是一种架构，该架构实质性地减少了测量和控制单元130与被容纳在制冷环境中的量子位阵列112之间的线120的数量。在一个实施例中，线120的数量减少到大约10(例如，功率管理接口、时钟接口、仪器接口、数字接口等)，而不管量子位阵列112的大小。
现在参见图2，它说明了具有三个主要组件的量子位系统200，这三个主要组件被分成三个不同的温度区域，即：(i)第一组控制电子器件202(表示图1中的测量和控制电子器件130)，其在第一温度(例如，室温)处操作；(ii)第二组控制电子器件204(表示图1中的控制单元113)，其在第二温度(例如，1K至4K)处操作；以及(iii)量子位阵列206(表示图1中的量子位阵列112)，其在低于第二温度的第三温度(例如，240mK)处操作。在一个实施例中，第二组控制电子器件采用互补金属氧化物半导体(CMOS)技术。
在该第一组控制电子器件与第二组控制电子器件之间存在第一组互连203，该第一组互连可操作用于控制、监测、或提供一个或多个参考信号中的至少一项，该参考信号包括不与该量子位阵列206中的量子位的数量成比例(scale)的电压参考、电流参考、或时钟参考中的至少一项。在该第二组控制电子器件204与该量子位阵列206之间存在第二组互连205，该第二组互连可操作用于以下各项中的至少一项：监测或者提供到该量子位阵列的一个或多个量子位的动态信号，其中在该第二组互连中存在用于该量子位阵列的该一个或多个量子位中的每一个的一个互连。
不同电路组件的这种划分和互连提供了电子器件202和204的有利使用，以使系统200的每单位功耗的动态范围最大化。
返回参考图1，在一个实施例中，测量和控制电子器件130包括数字I/O。它可以进一步包括功率管理单元(PMU)，该功率管理单元包括一个或多个带隙参考和参考电流。控制电路块113可以包括被保持在低温处的一个或多个集成电路，该一个或多个集成电路向量子位阵列112中的量子位114提供高保真度信号。控制电路块的许多部分在低温-温度(cryo-temperature)处提供优异的性能，从而在控制电路块113内提供显著的功率降低。例如，控制电路的部分可以包括任意波形发生器、时钟电路、(一个或多个)混频器、(一个或多个)输出驱动器等。晶体管的迁移率增大，晶体管的导通(ON)电阻减小，并且热噪声在低温温度处减小。进一步，降低了衬底导电率，这改善了电感器的品质因数，从而有利于与室温相比对于相同性能而言更低的功耗。使用该多温度区域方法，测量和控制电子器件块130和控制电路块113之间的信令使用显著减少数量的连接器发生，从而大大简化系统设计和仪器方面，诸如更少数量的电缆和组件的组装。进一步，这种多温度区域方法有利于量子位114对于大的量子位阵列112系统的可扩展性。在一个方面，从测量和控制电子器件块130到控制电路块113的接口保持相同，即使当114的数量增加时。
该控制电路块113在该第一低温处使用几种方法来实现低功率并且提供高保真度信令给这些量子位114，稍后更详细地讨论。在一个实施例中，控制电路块包括数模转换器(DAC)对、混频器对、衰减器、以及稍后更详细地讨论的阻抗匹配网络。
示例框图
为了理解本公开的特征，将它们与已知技术对比可能是有帮助的。为此，图3A和图3B分别说明了常规的量子位架构300A以及标准的控制和读出硬件300B。如图3A所示，有三个主要的操作的温度，包括在室温处的软件和控制逻辑304、在3K处的第一控制层306、以及在10mK处的量子位芯片308。架构300A耗散大量电力且涉及控制逻辑304与低温环境306和308之间的大量接口，由此阻碍可缩放性。例如，每个数模转换器(DAC)消耗大量的功率并且在室温处是不可扩展的。在这方面，要注意的是，功率与动态范围成比例，该动态范围与信噪比相关。对于相同的信号，热噪声与绝对温度成比例，由此对于相同的信号振幅改善低温度处的信噪比。因此，在室温下实现类似的信噪比将涉及高得多的功耗。
与图3A和图3B的已知架构相比，在各种实施例中，本文中的教导提供以下各项中的一个或多个：(i)DAC的低采样频率；导致实质上更低的功率消耗，(ii)通过使用在此讨论的多个系统/电路/算法方法(例如，用于激发每个量子位的波形的波形特征的组合，并且使用低功率波形发生器提供共同特征)来增加每毫瓦功率消耗的动态范围，以及(iii)内置校准，用于通过在电流模式下处理DAC信号来增强动态范围。例如，每个块可使用内置自校准。换言之，每个块可包括它自己的独立信号分析过程以确保它消耗最少量的功率。
现在参考图4，图4是与说明性实施例一致的用于量子计算的动态范围和功率优化的可编程量子位阵列的框图。系统400包括多个量子位集群402(A)至402(D)。稍后更详细地讨论有利的聚类。该系统包括用于每个写入/读取通道控制器410的本地通道低功率锁相环(PLL)，诸如416。存在用于整个系统400的共同参考时钟。存在可在集群之间共享的数字控制块，诸如420。每组本地通道低功率PLL经由其对应的缓冲器从参考时钟接收信号。
如图4所示，架构400为量子位阵列的多个通道提供了一种布置。每个写入/读取控制器(例如，410)为单个量子位提供频带受限的单边带脉冲。每个WR/RD通道控制器与其对应的量子位接口连接并且提供写入脉冲并且读取对应的集群的状态信息。使用CMOS晶体管电平电路进行信号处理。与架构400相比，现有方法利用信号的直接数字化。例如，数模转换器负责提供除用于与每个量子位通信的特定波形之外的频率偏移。传统的方法导致产生独特波形，这些波形用于控制每个量子位，其中中心频率典型地是在4-8GHz之间。在传统方法中，波形以及特定的频率偏移两者都使用数模转换器来实现，从而使用更高的电流。
例如，数模转换器可提供100MHz信号，该信号被置于偏离其中心的450MHz处。因此，信号的最高带宽是450+0.5*100＝500MHz。根据奈奎斯特取样定理，时钟频率应为至少1000MHz(即，信号带宽的两倍)。如果不存在该偏移，则带宽将仅为100MHz，并且200MHz时钟应当是足够的。由此，对于相同的带宽(即，信号的信息内容)，频率偏移导致更高的功耗。涉及较高功率DAC和较高采样频率以提供DAC的期望分辨率(例如，12-14比特)。典型地，较高分辨率的DAC意味着要在低温腔室与在低温腔室外部的控制逻辑(例如，室温)之间通信的许多通道。可替代地，可以存在对于所有量子位具有显著扇出(fanout)的一个通道。这些都不是量子系统的功率、面积(area)和可扩展性的最佳选择。
与已知架构相比，本文中的教导提供了在基带处具有小得多的带宽的信号，并且使用从本地PLL产生的不同偏移频率来上变频这些信号。使用先前实例，相对于没有偏移的100MHz，在450MHz偏移处提供100MHz带宽。在一个方面，本文的教导防止了具有高功率的宽带数字化，并且更适合于低温度。在一个实施例中，使用DAC的零或低频偏实现，并且使用混频器将信息从一个频率转换成另一个频率。例如，获得中心频率为5.5GHz左右的100MHz信号的方式有两种。在第一种方法中，信号被数字化高达1GHz，并且使用具有6.5GHz本地振荡器(LO)频率的混频器进行上变频。在第二种方法中，信号被数字化高达200MHz，并且使用5.7GHz LO(下边带，5.7-0.2＝5.5GHz)或5.3GHz LO(上边带，5.3+0.2＝5.5GHz)。所以，混频器的使用减少了数模转换器中所使用的时钟频率，并降低了功耗。
低温腔室中的室温电子器件和低温度电子器件使用非常少的导线。例如，由于在一个方面，DAC以低功耗实现，则其可驻留在低温环境T2中，并且在第一温度区域T1与低温腔室之间需要提供非常少的互连/电缆。WR/RD控制器的所有组件集成在低温环境110内的控制电路块113中，从而在室温处消除低温环境与第一组控制电子器件之间的大量导线。
现在参考图5A，图5A示出了与量子位通信的常规方法的示例性波形500A。每个梯形表示量子位的中心频率，它可以位于4.5GHz与5.5GHz之间。由此，对于不同的量子位，谐振频率存在宽的范围。在现今的技术中，量子位的中心频率Fc可能不是精确地已知的。量子位技术仍然处于初期，并且开发出具有高精度的预定频率的量子位是挑战。例如，在一些场景中，可以不重复地实现具有5.20GHz中心频率的量子位的一致制造。
典型地存在中心频率，诸如5GHz，并且在数字域中实现频率偏移，其中中心频率偏移(例如，梯形的中点之间的差)以及信号的信息内容(例如，梯形的宽度)被组合(例如，两个波形相乘)以提供每个量子位的必要的中心频率。由于频率偏移导致较高频率内容被数字化的事实，导致高功率消耗。原则上，与更少的数字化和其后的混频相比，数字化是更加耗电的，如下面在图5B的上下文中讨论的。
相比之下，图5B说明了与说明性实施例一致的与量子位进行通信的一种更加功率有效的方法。可以测量每个量子位以确定可以使用什么频率来激发量子位(例如5.27GHz)。这个确定可以用于逻辑地对如在此描述的这些量子位进行分组。在其他情况中，在制造器件更容易控制量子位的中心频率，这些量子位可以如在此所说明的被物理地分组。
一旦确定了量子位阵列的每个量子位的中心频率，该量子位阵列就被分成不同的组，其中每个组包括一组最不同的量子位中心频率。以此方式，可以给每个量子位提供具有更好保真度和更少干扰的信号。例如，16个量子位的阵列可以包括具有4GHz中心频率的4个量子位、具有5.5GHz中心频率的4个量子位、具有6GHz中心频率的4个量子位、以及具有7GHz中心频率的4个量子位。16的量子位阵列可以分为4个组，每个组具有中心频率为4GHz、5.5GHz、6GHz和7GHz的量子位。以此方式，实质上减小了这些量子位之间的干扰。在不同的实施例中，在此讨论的分组可以是逻辑分组(基于阵列中量子位的每个中心频率的确定，而这些量子位是在芯片的不同位置)或物理分组，其中量子位被确切地配置为具有预定的中心频率。随着量子位制造技术的改进，后者变得越来越显著。
在与波形500B相关的架构中，使用两个混频器516和518。两个混频器516和518用于创建频率的不同组合，包括它们的和与差。以此方式，节省了功率。
图6是与说明性实施例一致的用于量子计算的动态范围和功率优化可编程阵列的概念框图。系统600包括在三个不同温度处操作的组件。在系统600的示例性实施例中，第一组控制电子器件630在第一温度处操作，第一温度可以是室温。例如，第一组控制电子器件630表示图1的测量和控制电子器件130。其余的组件处于不同水平的低温温度。在一个实施例中，读取控制器(RXIQ)640是在第一低温温度(例如，1至4K)(在本文中有时被称为第二受控温度)处操作的控制电路块的一部分。框608针对相位(I)和正交(Q)的相位参考频率提供时钟源。其包括耦合至分频器网络(例如，除以2)的锁相环(PLL)。写入控制器和读取控制器需要正交时钟，因此，使用2分频电路来提供具有50％占空比的分频和正交产生。
该第二控制温度包括在框602中描绘的不同组件，不包括在低于该第二受控温度(例如，1K至4K)的第三受控温度(例如，240mK)处操作的量子位阵列650。例如，第二控制温度可以包括锁相环(PLL)或延迟锁相环(DLL)606，以及用于量子位阵列650的每个量子位的功率管理单元604、写入控制器660。可以有耦合到PLL/DLL块606的时钟源610。可以存在单个低功率和低抖动振荡器668。可存在耦合在PLL/DLL块606与写入控制器660之间的缓冲器670。可以存在如在图6中描绘的另外的组件。将理解，框602的组件仅通过示例而非限制的方式来呈现。在第二受控温度中也可使用替代组件以及附加组件。
现在参见图7和图8，图7和图8说明了与说明性实施例一致的低功率单边带写入控制器700和具有多个写入控制器800的控制器系统。图7和图8基本上相似，主要差异是说明了多个写入控制器802(1)到802(N)的图8。为了简单起见，主要讨论将参照图7，而将理解的是，类似的概念也适用于图8。
在图7中，写入控制器具有可编程输出振幅并且提供低抖动输出。在一个实施例中，抖动小于100fsec。写入控制器700具有正交架构，因为其提供偏移90度的同相输入通道I和正交输入通道Q，其分别由重定时(retime)电路(R)704接收。每个通道被提供给对应的DAC706A/B。在一个实施例中，每个DAC 706A/B是电流模式。每个DAC 706A/B向对应的量子位提供波状的“独特”部分。举例来讲，关于术语“独特”，考虑存在五个波形：X1、X2、X3、X4和X5，其中，每个波状在其包络形状上不同，在其他方面相似。在这种情况下，该波形的独特部分被给出为这N个波形的平均值。这意味着独特部分由Xu＝0.2*sum(X1：X5)给出，并且每通道DAC表示波形Xdi＝Xi-Xu中的差，其中i＝1：1：5。
在一个实施例中，使用与采样率(例如，速度)、分辨率(例如，比特数)和电源电压(例如，影响模拟电流源的实现选择)相关的参数中的至少一个，DAC 706A和706B可编程用于动态范围。
图8中的单独的写入控制器802(1)到802(N)向量子位提供信号。所有的写入控制器802(1)到802(N)使用来自该单个PLL的单个时钟，以便确保这些信号到达这些单独的量子位的基本上相似的时间。写入控制器中的第一块包括用于每个同相(I)和正交(Q)路径的数模转换器(DAC)(即，DACS 706A和706B)，其将在其对应的输入处接收的波形的数字表示转换成代表性模拟波形。除了提供信号的基带模拟表示之外，每个DAC 706A/B可提供以低中频为中心的模拟信号。例如，DAC 706A可提供在450MHz的频率偏移处具有100MHz带宽的信号。这意味着信号占据400-500MHz的频率内容。在这个过程中，存在应当使用基带滤波器滤除的时钟杂散音调。因而，每个写入控制器802(1)到802(N)包括被配置为处理用于振幅和相位的波形形状的共同部分的第一信号处理元件(例如，706C和706D)，以及被配置为处理对于量子位是独立的部分的第二信号处理元件(例如，706A和706B)。在图8的示例中，这些处理元件被描述为DAC 706A至706D。
在基带滤波器(例如，708A/B)之后的干净信号被提供给混频器(例如，710A-D)，该混频器上变频到该量子位的所期望的频率。在上变频之后，可编程增益函数(例如，712A-712D)为量子位提供适当的振幅。在数字模拟转换的过程中，在系统中也产生各种奈奎斯特图像频率，应当使用基带滤波器将其滤除。对于具有带宽fBB和采样时钟频率fS的信号，奈奎斯特图像项位于m*fS±n*fBB处，其中，m和n是整数，其中{m，n}＝{1，2，…}。
在混合过程中，可获得单边带混合和双边带混合。双边带混合的示例由下面的等式1提供：
Y＝G*ABB*cos(ωBBt)*cos(ωLOt)＝G*ABB*{cos(ωLO+ωBB)t+cos(ωLO-ωBB)t}。(等式1)
其中：
G表示混频器的增益；以及
ABB表示混频器输入处的基带信号的振幅。
因此，在双边带中，存在两个频率分量(ωLO+ωBB)和(ωLO-ωBB)。为了减少带宽，可以使用单边带，该单边带分别使用来自基带和LO的同相和正交相位，导致以下等式2中提供的以下输出：
YLSB＝G*ABB[cos(ωBBt)*cos(ωLOt)+sin(ωBBt)*sin(ωLOt)]＝G*ABB*cos(ωLO-ωBB)t。
(等式2)
通过以下等式3的关系提供另一个实现：
YLSB＝G*ABB[-sin(ωBBt)*cos(ωLOt)+cos(ωBBt)*sin(ωLOt)]＝G*ABB*sin(ωLO-ωBB)t。
(等式3)
以上等式3的关系是下边带，因为所得到的频率(ωLO-ωBB)低于LO频率ωLO。类似地，通过重新布置相位，还可以实现上边带，如下面的等式4所提供的：
YUSB＝G*ABB[sin(ωBBt)*cos(ωLOt)+cos(ωBBt)*sin(ωLOt)]＝G*ABB*sin(ωLO+ωBB)t。
(等式4)
上边带的另一实现由以下等式5提供：
YUSB＝G*ABB[cos(ωBBt)*cos(ωLOt)-cos(ωBBt)*cos(ωLOt)]＝G*ABB*cos(ωLO+ωBB)t。
(等式5)
因此，通过使用上边带和下边带两者，与仅使用任一边带相比，可以实现两倍的频率覆盖。例如，与仅可以提供(ωLO+ωBB)(上边带)和(ωLO-ωBB)(下边带)的系统相比，可以提供(ωLO±ωBB)两者的频率的系统覆盖2ωBB频率范围。
在一个实施例中，DAC 706A/B的每个输出由抗混叠滤波器708A/B(在本文中有时称为可编程集成滤波器)滤波。每个滤波器708A/B可以针对增益、带宽和供电电压编程。
将滤波器708A的输出与对应的本地振荡器信号(例如，分别为LO2-I和LO2-Q)混合(710A)，可基于期望的中心频率对本地振荡器信号进行求和或减去。在一个实施例中，每个集成乘法器710A/B可针对单边带对双边带编程。在这两种模式之间，集成乘法器710A/B提供信号调节和增益步长。在不同实施例中，每个集成乘法器710A/B可以配置用于上边带和下边带，和/或提供上边带和下边带中的任一个。在一个实施例中，使用两个单独的乘法器混频器来分别获得上边带和下边带。这些边带之一以低延迟被选择到输出。
算术运算的输出提供给可编程增益放大器(PGA)块714。可编程增益放大器714被配置为处理用于振幅和相位的波形形状的独特部分以激励量子位。例如，代替如图7中那样放置PGA 714，在一个实施例中，在完成整个混合操作之后，一个PGA可耦合至图8中PGA714A和714B所示的每个混合器。因此，向量加法可以由每个写入控制器802(1)到802(N)执行，如通过以下等式6举例提供的：
Y＝αXi+βXq (等式6)
其中，X1和Xq是彼此90度相移形式的正交信号。
线性驱动器716连接到PGA 714的输出，用于提供附加的驱动和数字地启用/禁用驱动器718的不同级。在一些实施例中，PGA 714可使用用不同电流电平偏置的单个电路来实现，其中输出信号被提供给驱动器，该驱动器包括N级，使用数字控制来选择其中的M级，或者PGA 714内部的可切换单元阵列，该可切换单元阵列缩放输入信号并被数字编程。存在匹配网络(MN)718以向耦合到线性驱动器716的输出的负载(即DUT或量子位)提供最大功率传输。
应注意，量子位通常使用两种类型的波状来激发，即：(i)对称的高斯，以及(ii)通过绝热栅极框架进行派生物去除(DRAG)。DRAG是反绝热驱动的多转变变体，其中绝热演算中的多个低位间隙状态可以同时避免，与绝热极限相比大大减少了操作时间。DRAG脉冲可被认为是具有附加扰动的最大高斯脉冲。如果在量子位阵列中的所有量子位使用相同的波状，则可以仅使用一个可编程的DAC，这可以在N个量子位之间共享，从而导致更低的功耗。共同共享的DAC(例如，具有可重新配置的分辨率(例如，位数)和功耗)可提供最大高斯形状。这种DAC可以是电流模式。在一个实施例中，DAC包括两个部分：(i)电流源的阵列，以及(ii)在电流导引DAC的上下文中激活这些电流源的一组数字解码器，其中信号的单元元件是电流。本文讨论的重新配置的两个示例实现可被实现。第一种方法包括保持相同的分辨率(例如，位数)，可以调整DAC的全缩放电流(full scale current)。该方法导致总输出电流的改变并且通过降低通过模拟部分的总电流来降低功耗。
第二种方法包括保持相同的全缩放电流电平(例如，当所有电流源导通时DAC可提供的最大电流)，其中DAC中的位数可被调整。第二种方法导致数字区段以及模拟区段的电流消耗的调整。
在一个实施例中，可以独立于共同(例如，共享的)DAC对每通道DAC706进行编程。例如，存在用于同相信号的共同DAC 706C和用于正交信号的共同DAC 706D。这些信号在多个写入控制器802(1)到802(N)之间共享。总基带电流被获得为共同共享的DAC和每通道独特DAC(例如，708A和708B)的总和，并且该总和被提供给混频器用于上变频。
在一个实施例中，(例如，每个写入控制器802(1)到802(N)的)集成电路处理元件的每个集群共享相同的时钟元件(例如，PLL724)724。在包括组件704、706A/B、708A/B、710A-D、712A-D、714A/B、716、718和720的集成电路处理元件802(1)到802(2)的每个集群中，共享多个时钟元件，将多个时钟参考切换到独特信号通道内的时钟接收和正交发生器块722。
在一个实施例中，每个集成电路信号处理元件802(1)至802(N)包括可编程数模转换器(DAC)706A和706B，以处理同相信号(I)和/或正交相位信号Q。存在与同相DAC 706A耦合的可编程集成滤波器708A和与正交相位DAC 706B耦合的可编程集成滤波器708B。存在可编程集成乘法器710A，其耦合到同相模拟滤波器708A。可编程集成乘法器710B耦合至正交相位模拟滤波器708B。可编程集成乘法器710C与正交相位模拟滤波器708C耦合。可编程集成乘法器710D耦合至正交相位模拟滤波器708D。可变增益衰减器(例如，712A-D)被配置为缩放从对应的混频器(例如，710A-D)输出的信号。存在用于每个同相(I)和正交(Q)路径的可编程组合器(例如，714A和714B)，该可编程组合器被配置为组合来自同相和正交相位乘法器710A和710B的信号并创建下边带(LO-RF)和上边带(LO+RF)的单边带信号。低延迟选择元件716在上边带信号和下边带信号之间进行选择并提供给最终驱动器718。最终驱动器718被配置为向匹配网络元件720提供信号。在替代实施例中，匹配网络720在通道(即，写入控制器802(1)到802(N))之间共享，从而节省附加的面积和功率。
在一个实施例中，图7的基带滤波器708(以及图8的基带滤波器708A/B)可各自逐通道地实现为低功率基带滤波器，而适中的功率基带滤波器可在写入控制器802(1)到802(N)的所有通道之间共享以减小功耗。
可调谐网络元件，在本文中有时称为匹配网络720，被配置为在每个写入控制器802(1)到802(N)与其对应的量子位之间提供最大的功率传输，在图8中由Qx-Qk表示。
在一个实施例中，该量子位阵列包括多个集群，每个集群被布置为提供谐振频率的最大间隔以最小化相邻集群之间的串扰。在此方面，参见图9，该图是与说明性实施例一致的基于量子位阵列的多个量子位的中心频率的多个量子位的示例频率规划的框图。这种等距间隔开的、共同的形心六边形布置提供了在每个量子位与其相邻量子位之间的相等量的物理分离。布置900中的每个框表示量子位。每个框式图案代表量子位的独特中心频率。维持预定的物理距离以使这些不同的量子位之间的串扰最小化。具有相似中心频率的每个量子位之间的距离被最大化。以此方式，减少了一个量子位与另一个量子位之间的确定性串扰。
在一个实施例中，当制造过程受到更多控制并且可以配置中心频率时，可以通过制造过程本身来设置中心频率。在其他情况中，其中制造过程不能预先确定该量子位的准确的中心频率，在此讨论的分组是逻辑(即，不是物理)分组。例如，中心频率的确定是通过在频率处提供某个振幅的波形并且启用读出电路系统(例如，图6中的640)来执行的。调谐量子位的中心频率的机构包括通量耦连的布置，其中附加的磁场被叠加在所考虑的量子位上。
例如，所确定的量子位的中心频率被用于对这些量子位进行分组。更确切地说，确定量子位阵列的每个量子位的中心频率，并且将该量子位阵列在逻辑上分成不同的组，其中每个组包括一组最不同的量子位中心频率。
表示量子位的每个框的图案表示不同的中心频率。在制造过程被更加控制并且可以准确地指示中心频率的实施例中，这些量子位可以在空间上被布置以便对这些相邻的以及交替的相邻量子位提供最小的干扰。这提高了计算的保真度。以此方式，可以给每个量子位提供具有更好保真度和更少干扰的信号。因而，该量子位芯片以空间方式实现量子位以最小化量子位之间的串扰并且提供信号保真度。这些布置可以遵循这些量子位谐振器的均匀的空间放置。每个量子位与其相邻量子位相隔相等的距离。例如，如果量子位Qn被多个量子位QA、QB、QC、QD、以及QE包围，{Qn，Qx}的每对之间的干扰项保持相同，x＝A，B，C，D，E。所以，当量子位Qn是有源的时，仅发送一个抵消项(例如，主信号的复制)就足够了。因此，如果期望信号是Yqn，那么消除项作为α*Yqn给出。此项(信号＝α*Yqn)被发送至Qx中的每一个，并且与相应的Qx信号相加以消除从Qn的空间干扰引起的x通话效应。
鉴于用于图9的静态往复消除的圆形布置轮廓，因为x-talk是静态分量，所以这种布置提供确定性信号耦合，其可以容易地在当前域中消除。这种布置的另一个优点涉及以下事实：仅一个项足以消除遍及该阵列的串扰(因为任何两个盒式图案之间的空间距离遍及该量子位阵列是恒定的)。这样的布置便于串扰消除项，串扰消除项可在当前模式中实现以保持线性。
结论
已经出于说明的目的呈现了本传授内容的不同实施例的描述，但并不旨在是详尽的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对本领域普通技术人员将是显而易见的。这里使用的术语被选择来最好地解释实施例的原理、实际应用或对在市场中找到的技术的技术改进，或者使得本领域普通技术人员能够理解这里公开的实施例。
虽然上文已描述了被视为最佳状态和/或其他实例的内容，但应理解，可在其中进行不同修改，且本文所公开的主题可在不同形式和实例中实施，且教示可应用于许多应用中，本文仅描述了其中的一些应用。所附权利要求旨在要求保护落入本传授内容的真实范围内的任何和所有应用、修改和变化。
在此已经讨论的组件、步骤、特征、目的、益处和优点仅是说明性的。它们以及与其相关的讨论都不旨在限制保护范围。虽然本文已经论述了各种优点，但是将理解，并非所有实施例都必须包括所有优点。除非另外说明，否则在本说明书(包括在以下权利要求书中)中阐述的所有测量、值、评级、位置、幅值、大小、以及其他规范都是近似的、不准确的。它们旨在具有与它们有关的功能以及与它们所属领域惯用的功能相一致的合理范围。
还构想了许多其他实施例。这些包括具有更少的、附加的和/或不同的组件、步骤、特征、目的、益处和优点的实施例。这些还包括组件和/或步骤被不同地布置和/或排序的实施例。
本文中的图中的调用流程、流程图和框图示出了根据本公开的不同实施例的系统、方法和计算机程序产品的可能实现的架构、功能和操作。对此，流程图或框图中的每个框可表示指令的模块、段或部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些备选实现中，框中标注的功能可以不按照图中标注的顺序发生。例如，取决于所涉及的功能，连续示出的两个块实际上可以基本上同时执行，或者这些块有时可以以相反的顺序执行。也要注意的是，框图和/或流程图中的每个框、以及框图和/或流程图中的框的组合，可以用执行规定的功能或动作或执行专用硬件与计算机指令的组合的专用的基于硬件的系统来实现。
尽管已经结合示例性实施例描述了上述内容，然而，应当理解的是，术语“示例性的”仅意味着作为实例，而非最佳或者最佳。除了以上立即陈述的之外，已经陈述或展示的任何内容都不旨在或应该被解释为引起任何组件、步骤、特征、对象、益处、优点的奉献或与公众等效，而不管它是否在权利要求中陈述。
应当理解，本文所使用的术语和表达具有普通含义，如对于它们相应的相应查询和研究领域的这些术语和表达所赋予的，除非本文另外阐述具体含义。诸如第一和第二等的关系术语可仅用来将一个实体或动作与另一个实体或动作区分开来，而不必要求或暗示这些实体或动作之间的任何实际此类关系或次序。术语“包括(comprises)”、“包括(comprising)”或其任何其他变型旨在覆盖非排他性的包括，从而使得包括一系列要素的过程、方法、物品或装置不仅仅包括那些要素，而且还可以包括未明确列出的或对此类过程、方法、物品或装置固有的其他要素。在没有进一步限制的情况下，由“一”或“一个/种”开始的元件不排除在包括该元件的过程、方法、物品或装置中存在另外的相同元件。
提供本公开的摘要以允许读者快速确定本技术公开的性质。在理解其不用于解释或限制权利要求的范围或含义的情况下提交。此外，在以上具体实施例中，可以看出，出于精简本公开的目的，各个特征在各个实施例中被组合在一起。本公开的该方法不应被解释为反映所要求保护的实施例具有比每个权利要求中明确记载的特征更多的特征的意图。相反，如以下权利要求所反映的，发明主题在于少于单个公开的实施例的所有特征。因此，以下权利要求由此并入详细说明中，其中每个权利要求独立地作为单独要求保护的主题。

Claims (20)

1.一种量子处理系统，包括：
第一组控制电子器件，在第一温度处操作；
第二组控制电子器件，所述第二组控制电子器件通信地耦合至所述第一组控制电子器件并且在低于所述第一温度的第二受控温度处操作，所述第二组控制电子器件包括：
一个或多个电路，被配置为对一个或多个量子位执行写入操作；以及
一个或多个电路，被配置为对所述一个或多个量子位执行读取操作；以及
量子位阵列，所述量子位阵列包括所述一个或多个量子位并且在低于所述第二温度的第三受控温度处操作，其中所述量子位阵列由所述第二组控制电子器件控制。
2.根据权利要求1所述的量子处理系统，其中，所述第一温度基本上处于室温。
3.根据前述权利要求中任一项所述的量子处理系统，还包括在所述第一组控制电子器件与所述第二组控制电子器件之间的第一组互连，所述第一组互连被配置为用于以下各项中的至少一项：控制、监测、或者提供到所述第二组控制电子器件的一个或多个参考信号，所述一个或多个参考信号包括不与所述量子位阵列中的量子位的数量成比例的电压参考、电流参考、或者时钟参考中的至少一项。
4.根据前述权利要求中任一项所述的量子处理系统，还包括在所述第二组控制电子器件与所述量子位阵列之间的第二组互连，所述第二组互连被配置为进行以下各项中的至少一项：监测或者提供到所述量子位阵列的一个或多个量子位的动态信号，其中在所述第二组互连中对于所述量子位阵列的一个或多个量子位中的每一个有一个互连。
5.根据前述权利要求中任一项所述的系统，其中，所述第二组控制电子器件包括多个写入控制器，其中每个写入控制器包括独立可编程的量子位控制电路。
6.根据权利要求5所述的系统，还包括第一信号处理元件，所述第一信号处理元件被配置为针对振幅和相位处理波形形状的共同部分，其中，每个写入控制器包括第二信号处理元件，所述第二信号处理元件被配置为处理对于量子位是单独的部分。
7.根据权利要求6所述的系统，其中，写入控制器的每个独立可编程元件被配置为处理用于所述量子位阵列中的对应的量子位的波形形状的幅值和相位的独特组合。
8.根据权利要求6至7中任一项所述的系统，其中：
所述第一信号处理元件包括高分辨率数模转换器；以及
所述第二信号处理元件包括分辨率低于所述第一信号处理元件的低分辨率数模转换器。
9.根据前述权利要求中任一项所述的系统，其中，所述量子位阵列包括多个集群，每个集群被布置为提供其对应的量子位的谐振频率的最大间隔以将在所述多个集群的相邻集群之间的串扰最小化。
10.根据前述权利要求中任一项所述的系统，其中，所述第二组控制电子器件采用互补金属氧化物半导体(CMOS)技术。
11.根据前述权利要求中任一项所述的系统，其中，所述第二组控制电子器件还被配置为为所述量子位阵列提供功率管理电路。
12.根据前述权利要求中任一项所述的系统，其中，所述第二受控温度是在1开尔文至4开尔文之间的低温。
13.根据前述权利要求中任一项所述的系统，其中，所述第三受控温度是约240mK的低温温度。
14.根据前述权利要求中任一项所述的量子处理系统，其中，所述量子位阵列被分成多个组，每个组包括一组不同的量子位中心频率，使得相邻量子位之间的串扰被减少。
15.根据前述权利要求中任一项所述的系统，其中，被配置为执行所述写入操作的一个或多个电路中的至少一个电路包括两个单独的乘法器混频器以分别获得上边带和下边带。
16.一种控制量子位阵列的方法，包括：
在第一温度处操作第一组控制电子器件；
在低于所述第一温度的第二受控温度处操作通信地耦合至所述第一组控制电子器件的第二组控制电子器件，所述第二组控制电子器件包括：
一个或多个电路，被配置为对一个或多个量子位执行写入操作；以及
一个或多个电路，被配置为对所述一个或多个量子位执行读取操作；以及
在低于所述第二温度的第三受控温度处操作包括所述一个或多个量子位的一个量子位阵列，其中所述量子位阵列由所述第二组控制电子器件控制。
17.根据权利要求16所述的方法，其中：
所述第一温度基本上处于室温；
所述第二受控温度是在1开尔文至4开尔文之间的低温；以及
所述第三受控温度是约240mK的低温温度。
18.根据权利要求16至17中任一项所述的方法，还包括：
在所述第一组控制电子器件与所述第二组控制电子器件之间提供第一组互连以进行以下各项中的至少一项：控制、监测、或者提供到所述第二组控制电子器件的一个或多个参考信号，所述一个或多个参考信号包括不与所述量子位阵列中的量子位的数量成比例的电压参考、电流参考、或者时钟参考中的至少一项；以及
在所述第二组控制电子器件与所述量子位阵列之间提供第二组互连以进行以下各项中的至少一项：监测或者提供到所述量子位阵列的一个或多个量子位的动态信号，其中在所述第二组互连中对于所述量子位阵列的一个或多个量子位中的每一个存在一个互连。
19.根据权利要求16至18中任一项所述的方法，还包括：
用在多个写入控制器外部的第一信号处理元件处理波形形状的共同部分的振幅和相位；以及
用所述多个写入控制器中的写入控制器本地的第二信号处理元件处理所述波形信号的单独的部分。
20.根据权利要求16至19中任一项所述的方法，将所述量子位阵列划分为多个组，每一组包括一组不同的量子位中心频率，使得相邻量子位之间的串扰被减少。
CN202180031153.0A 2020-05-02 2021-04-16 量子计算阵列 Pending CN115516470A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/865,330 US11409343B2 (en) 2020-05-02 2020-05-02 Quantum computing array
US16/865,330 2020-05-02
PCT/EP2021/059968 WO2021223983A1 (en) 2020-05-02 2021-04-16 Quantum computing array

Publications (1)

Publication Number Publication Date
CN115516470A true CN115516470A (zh) 2022-12-23

Family

ID=75625553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180031153.0A Pending CN115516470A (zh) 2020-05-02 2021-04-16 量子计算阵列

Country Status (7)

Country Link
US (1) US11409343B2 (zh)
EP (1) EP4143753A1 (zh)
JP (1) JP2023523196A (zh)
KR (1) KR20220160014A (zh)
CN (1) CN115516470A (zh)
AU (1) AU2021268448B2 (zh)
WO (1) WO2021223983A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230153148A1 (en) * 2021-11-18 2023-05-18 Red Hat, Inc. Quantum isolation zones
WO2023110072A1 (en) * 2021-12-15 2023-06-22 Zurich Instruments Ag Phase-accurate generation of quantum-computing control signals

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098179B2 (en) 2007-05-14 2012-01-17 D-Wave Systems Inc. Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals
US8503546B1 (en) 2008-01-31 2013-08-06 Quantum XTEL, Inc. Multiple layer overlay modulation
WO2009114738A2 (en) 2008-03-12 2009-09-17 Hypres, Inc. Digital radio-frequency tranceiver system and method
US8571614B1 (en) 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US8861644B2 (en) 2011-06-24 2014-10-14 Mediatek Inc. Devices of IQ mismatch calibration, and methods thereof
WO2015178991A2 (en) * 2014-02-28 2015-11-26 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
US9331875B2 (en) 2014-04-04 2016-05-03 Nxgen Partners Ip, Llc System and method for communication using orbital angular momentum with multiple layer overlay modulation
US9509274B2 (en) 2014-09-18 2016-11-29 Northrop Grumman Systems Corporation Superconducting phase-shift system
US9998187B2 (en) 2014-10-13 2018-06-12 Nxgen Partners Ip, Llc System and method for combining MIMO and mode-division multiplexing
WO2016133394A1 (en) 2015-02-19 2016-08-25 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Qubit circuit state change control system
US9971970B1 (en) * 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
CN107580752B (zh) 2015-05-14 2023-03-24 D-波系统公司 用于超导器件的频率复用谐振器输入和/或输出
US10009050B2 (en) 2016-05-26 2018-06-26 Mediatek Singapore Pte. Ltd. Quadrature transmitter, wireless communication unit, and method for spur suppression
US10419046B2 (en) 2016-05-26 2019-09-17 Mediatek Singapore Pte. Ltd Quadrature transmitter, wireless communication unit, and method for spur suppression
EP3300004A1 (en) 2016-09-27 2018-03-28 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method for executing a quantum error correction cycle in a quantum computer
US20190311296A1 (en) * 2018-04-10 2019-10-10 Haining Fan Method of Integrating Qubits for Room-Temperature Quantum Computing
US10621503B1 (en) 2018-12-03 2020-04-14 International Business Machines Corporation Quantum computer hardware with reflectionless filters for thermalizing radio frequency signals
US10726351B1 (en) * 2019-02-01 2020-07-28 Wisconsin Alumni Research Foundation System and method for controlling superconducting qubits using single flux quantum logic
US10817463B1 (en) * 2019-09-30 2020-10-27 Zettaflops Llc Adiabatic circuits for cold scalable electronics

Also Published As

Publication number Publication date
US20210341979A1 (en) 2021-11-04
JP2023523196A (ja) 2023-06-02
WO2021223983A1 (en) 2021-11-11
US11409343B2 (en) 2022-08-09
AU2021268448A1 (en) 2022-09-22
EP4143753A1 (en) 2023-03-08
AU2021268448B2 (en) 2024-05-23
KR20220160014A (ko) 2022-12-05

Similar Documents

Publication Publication Date Title
CN109685216B (zh) 一种量子计算机
JP7179873B2 (ja) キュービット制御エレクトロニクス
CN115516470A (zh) 量子计算阵列
US12033033B2 (en) Input/output systems and methods for superconducting devices
CN216697326U (zh) 量子控制系统及量子计算机
Du et al. Harmonic mixing using a HTS step-edge Josephson junction at 0.6 THz frequency
Ruffino et al. A 6.5-GHz cryogenic all-pass filter circulator in 40-nm CMOS for quantum computing applications
Kim et al. High-resolution digital beamforming receiver using DDS–PLL signal generator for 5G mobile communication
D'Amato et al. Toward a novel architecture for beam steering of active phased-array antennas
Berggren Computational and mathematical modeling of coupled superconducting quantum interference devices
US11182690B1 (en) High fidelity waveform generator for qubit controller
Rouble et al. RF-ICE: large-scale gigahertz readout of frequency-multiplexed microwave kinetic inductance detectors
US11574228B2 (en) Low power quantum controller
Kaplan Hybrid technology digital correlation spectrometers for astronomy and communications
Gao et al. Design and simulation of a directional dual-beam antenna-coupled high-temperature superconducting balanced terahertz receiver
TWI810917B (zh) 射頻（ｒｆ）傳輸電路、頻率變換電路及提供一頻率變換之方法
CN109873638A (zh) 一种提高相位分辨率的参考移相器及移相方法
Liu et al. Development of RFSoC-based direct sampling highly multiplexed microwave SQUID readout for CMB and submillimeter surveys
Liu et al. Development of RFSoC-based direct sampling highly multiplexed microwave SQUID readout for future CMB and submillimeter surveys
Sturdivant et al. Systems Engineering a Low Cost Digital Beam Formed Phased Array for IoT Connectivity
Kmec et al. Extended Approaches for Integrated M-Sequence Based UWB Sensors
Zhang Baseband and Lo Techniques with Integrated CMOS for Wideband Millimeter-Wave Sensing
Povarenkin et al. Parameters of Channel-Forming Modules of Digital Antenna Arrays
Kasai et al. An image rejection mixer with AI-based improved performance for WCDMA applications
CN117709475A (zh) 量子读取反馈信号链路和量子计算机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination