CN115514225A - 一种多相控制系统的最大导通时间触发电路 - Google Patents

一种多相控制系统的最大导通时间触发电路 Download PDF

Info

Publication number
CN115514225A
CN115514225A CN202211217849.5A CN202211217849A CN115514225A CN 115514225 A CN115514225 A CN 115514225A CN 202211217849 A CN202211217849 A CN 202211217849A CN 115514225 A CN115514225 A CN 115514225A
Authority
CN
China
Prior art keywords
delay
phase
pulse
circuit
control system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211217849.5A
Other languages
English (en)
Inventor
贾孟尧
张维维
杨晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Junying Semiconductor Shanghai Co ltd
Original Assignee
Junying Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Junying Semiconductor Shanghai Co ltd filed Critical Junying Semiconductor Shanghai Co ltd
Priority to CN202211217849.5A priority Critical patent/CN115514225A/zh
Publication of CN115514225A publication Critical patent/CN115514225A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Inverter Devices (AREA)

Abstract

一种多相控制系统的最大导通时间触发电路，其特征在于：所述电路应用于所述多相控制系统的每一副相中，并包括相位延迟单元、脉冲发生单元和输出单元；其中，所述相位延迟单元，生成前一相脉冲调制信号的第一延迟，并将所述第一延迟发送给所述输出单元；所述脉冲发生单元，基于前一相脉冲调制信号的第二延迟实现对当前相的所述最大导通时间限制，并将所述最大导通时间限制发送给所述输出单元；所述输出单元，根据所述第一延迟和所述最大导通限制，同时实现对当前相的脉宽调制信号的相间延迟控制和最大导通时间限制。本发明思路清晰，方法简便，合理设计第二延迟时间，在防止大占空比下相位延迟异常，同时防止输出电压产生较大的负冲。

Description

一种多相控制系统的最大导通时间触发电路
技术领域
本发明涉及集成电路领域，更具体的，涉及一种多相控制系统的最大导通时间触发电路。
背景技术
多相电压转换器(本发明中也称多相控制系统)通常由一组并联的功率级器件构成，每一路转换器都存在独立的电感和功率器件以实现独立的电压控制，多路合并后被称为多相位，通过多相位并联的方式，各个相位以等间隔不断切换，并执行相应的电压转换功能。与普通的单相电压转换器相比，多相电压转换器能够减少输出电容，在负载电流加大的情况下提高电路的热性能和效率，改善负载瞬态过程中输出的过冲和俯冲，具有良好的输出特性，因此得到了广泛的应用。
受到该转换器后级负载的影响，当发生较轻负载向较重负载快速切换时，多相控制系统的输出电压会发生欠冲。此时，由于输出端电压下降，且为了给系统输出端提供足够的能量，误差放大器的输出电压EAO会在负载切换的较短时间内快速上升，并使得多相中的电感峰值电流顺次升高。
由于多相中电感峰值电流的提升时间被延长，这使得电路中某一相的上功率管的导通时间被大幅延长，结果将会导致后一相的下管持续导通，产生了较大的负向电流，并最终导致输出电压的整体调节过程变慢，输出电压欠冲过大。
针对上述问题，本发明提供了一种多相控制系统的最大导通时间触发电路。
发明内容
为解决现有技术中存在的不足，本发明提供一种多相控制系统的最大导通时间触发电路，在实现相位延迟的同时提供每相中下功率管的最大导通时间限制，从而提高负载切换时电路的响应速度。
本发明采用如下的技术方案。
本发明第一方面，涉及一种多相控制系统的最大导通时间触发电路，电路应用于多相控制系统的每一副相中，并包括相位延迟单元、脉冲发生单元和输出单元；其中，相位延迟单元，生成前一相脉冲调制信号的第一延迟，并将第一延迟发送给输出单元；脉冲发生单元，基于前一相脉冲调制信号的第二延迟实现对当前相的最大导通时间限制，并最大导通时间限制发送给输出单元；输出单元，根据第一延迟和最大导通限制，同时实现对当前相的脉宽调制信号的相间延迟控制和最大导通时间限制。
优选的，相位延迟单元，包括D触发器和第一延迟电路；其中，D触发器的时钟端与前一相脉冲调制信号连接，复位端接收当前相脉冲调制信号的反馈，D端与Q逆端连接，Q端与第一延迟电路的输入端连接；第一延迟电路的频率选择端接入频率选择信号，输出端与输出单元连接。
优选的，脉冲发生单元包括非门、与门、第二延迟电路和脉冲延迟电路；其中，非门的输入端作为脉冲发生单元的输入端，输出端与与门的第一输入端连接；与门的第二输入端与前一相的脉宽调制信号连接，输出端与第二延迟电路的输入端连接；第二延迟电路的频率选择端接入频率选择信号，输出端连接脉冲延迟电路的输入端；脉冲延迟电路的输出端分别与脉冲延迟电路的输入端、输出单元连接。
输出单元包括或门和RS触发器；其中，或门的第一、第二输入端分别连接相位延迟单元和脉冲发生单元的输出端，输出端与RS触发器的S端连接；RS触发器的R端接入电感电流峰值信号，Q端输出当前相的脉冲宽度调制信号。
优选的，第一延迟电路的延迟时间为T/N，第二延迟电路的延迟时间为T；其中，T为多相控制系统稳态运行的周期，N为多相控制系统的相数。
本发明的有益效果在于，与现有技术相比，一种多相控制系统的最大导通时间触发电路，在实现相位延迟的同时提供每相中下功率管的最大导通时间限制，从而提高负载切换时电路的响应速度。本发明思路清晰，方法简便，通过合理设计第二延迟电路的延迟时间，在防止大占空比条件下相位延迟异常的同时，也确保了下管导通时间不会过长，防止输出电压产生较大的负冲。
附图说明
图1为现有技术中一种多相控制系统中PWM信号发生原理示意图；
图2为现有技术中一种脉宽调制信号发生单元的电路结构示意图；
图3为现有技术中一种脉宽调制信号发生单元导致输出欠冲的时序原理图；
图4为本发明一种多相控制系统的最大导通时间触发电路的结构示意图；
图5为本发明一种多相控制系统的最大导通时间触发电路克服输出欠冲的时序原理图；
图6为本发明一种多相控制系统的最大导通时间触发电路中相关信号的时序图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明的技术方案进行清楚、完整地描述。本申请所描述的实施例仅仅是本发明一部分的实施例，而不是全部实施例。基于本发明精神，本领域普通技术人员在没有作出创造性劳动前提下所获得的有所其它实施例，都属于本发明的保护范围。
图1为现有技术中一种多相控制系统中PWM信号发生原理示意图。如图1所示，在多相控制系统中，主相回路的PWM信号是基于误差放大器的输出信号EAO与电感电流采样信号iL1之间的比较实现的。当电感电流采样信号达到了EAO的电压水平，就会对PWM<1>进行翻转，使处于高电平状态下的PWM<1>信号降低为低电平。而PWM<1>信号的上升沿则是通过COT(Constant Off-time，固定关断时间)的方式实现的。
图2为现有技术中一种脉宽调制信号发生单元的电路结构示意图。如图2所示，多相控制单元的每个副相都通过其前一相的脉宽调制信号来实现当前相脉宽调制信号的生成。在每个副相中，都存在一个D触发器、一个延迟电路和一个RS触发器；其中，D触发器的时钟端与前一相的脉宽调制信号连接，复位端接收当前相的脉宽调制信号的反馈，Q逆端与D端连接，Q端与延迟电路的输入端连接。另外，延迟电路的频率选择端接入频率选择信号，输出端与RS触发器的S端连接。RS触发器的R端与电感电流峰值脉冲信号连接，Q端作为当前相的脉宽调制信号。
图3为现有技术中一种脉宽调制信号发生单元导致输出欠冲的时序原理图。如图3所示，具体来说，以三相控制系统为例，当PWM<3>处于开下管状态，并且前一相处于长时间开上管的状态下，PWM<2>没有产生由低翻高的边沿，即第二相无法触发第三相关下管开上管。
在上述多相控制电路中，当发生较轻负载切换到较重负载的情况，随着电感电流的上升，如果前一相处于长时间开上管的状态，就不会产生后一相关下管开上管的信号，结果将会导致后一相一直处于开下管的状态，将会产生较大的负电流(也就是图3中的LargeNegative Current)，从而使得输出电压的调节变得缓慢，输出电压欠冲更大，为了解决上述问题我们需要根据电路所处的工作状态，限制多相控制系统的上管关断时间，也就是下管导通时间，以优化电源的瞬态响应。
图4为本发明一种多相控制系统的最大导通时间触发电路的结构示意图。如图4所示，一种多相控制系统的最大导通时间触发电路，电路应用于多相控制系统的每一副相中，并包括相位延迟单元、脉冲发生单元和输出单元；其中，相位延迟单元，生成前一相脉冲调制信号的第一延迟，并将第一延迟发送给输出单元；脉冲发生单元，基于前一相脉冲调制信号的第二延迟实现对当前相的最大导通时间限制，并将最大导通时间限制发送给输出单元；输出单元，根据第一延迟和最大导通限制，同时实现对当前相的脉宽调制信号的相间延迟控制和最大导通时间限制。
具体来说，现有技术只是简单的采用相位延迟来根据主相的PWM信号控制其他副相依次的延迟，从而生成每个相上的PWM信号。而本发明中，在此基础上进行了改进，增加了一个脉冲发生单元，该单元能够通过循环反馈的方式来实现周期为T+15ns的脉冲信号的生成，从而防止某一副相下管的导通时间过长，引发系统输出电压的负冲。
优选的，相位延迟单元，包括D触发器和第一延迟电路；其中，D触发器的时钟端与前一相脉冲调制信号连接，复位端接收当前相脉冲调制信号的反馈，D端与Q逆端连接，Q端与第一延迟电路的输入端连接；第一延迟电路的频率选择端接入频率选择信号，输出端与输出单元连接。
本发明的相位延迟单元，与现有技术类似，都能够根据前一相的状态来调节后一相的脉宽调制信号。
优选的，脉冲发生单元包括非门、与门、第二延迟电路和脉冲延迟电路；其中，非门的输入端作为脉冲发生单元的输入端，输出端与与门的第一输入端连接；与门的第二输入端与前一相的脉宽调制信号连接，输出端与第二延迟电路的输入端连接；第二延迟电路的频率选择端接入频率选择信号，输出端连接脉冲延迟电路的输入端；脉冲延迟电路的输出端分别与脉冲延迟电路的输入端、输出单元连接。
可以理解的是，本发明中的脉宽调制信号在上述结构中，能够在上下功率管导通关断的一个周期内实现循环脉冲的发生，并在下一个周期中刷新循环脉冲的逻辑。
图5为本发明一种多相控制系统的最大导通时间触发电路克服输出欠冲的时序原理图。如图5所示，本发明采用了一个延时时间为T的延时电路，在第二相的脉宽调制信号翻高后，每延时一个周期T，就会在电路的B点会产生一个15ns的脉冲信号，让RS锁存器S端点，也就是电路中的C点信号状态为高电平，进而使得PWM<3>锁定为高电平，即关下管开上管，当PWM<3>处于开上管状态时，这个脉冲信号则不会对电路产生作用，这就很好地解决了长时间开下管产生很大负电流的问题。
图6为本发明一种多相控制系统的最大导通时间触发电路中相关信号的时序图。如图6所示，优选的，输出单元包括或门和RS触发器；其中，或门的第一、第二输入端分别连接相位延迟单元和脉冲发生单元的输出端，输出端与RS触发器的S端连接；RS触发器的R端接入电感电流峰值信号，Q端输出当前相的脉冲宽度调制信号。
可以理解的是，在本发明方法中，通过或门的计算，A点的脉冲与B点的脉冲经过或运算合成为C点的脉冲，从而在多个脉冲点上，控制该相电路的上管关断，下管导通，以限制下管的最大导通时间。
优选的，第一延迟电路的延迟时间为T/N，第二延迟电路的延迟时间为T；其中，T为多相控制系统稳态运行的周期，N为多相控制系统的相数。
需要注意的是，延时时间设置为一个周期是为了兼顾大占空比应用场合下，大占空比条件下上管开启时间比较长。例如，当近似100％占空比时，前一相的上管在整个周期T内都保持导通状态，也就是控制上管的PWM<i-1>信号完全处于高电平状态。此时，如果延时时间短于一个周期，就有可能导致稳态时下一相的PWM<i>信号开上管的控制变为在PWM<i-1>的基础上延迟一整个稳态周期T的时间，而不是T/N的延时，使得系统无法处于稳定的工作状态。另一方面，如果设置时间过长远长于一个周期又会使得开下管时间过长，产生大负电流。
本发明的有益效果在于，与现有技术相比，一种多相控制系统的最大导通时间触发电路，在实现相位延迟的同时提供每相中下功率管的最大导通时间限制，从而提高负载切换时电路的响应速度。本发明思路清晰，方法简便，通过控制多相控制系统中每一相的延迟时间，防止了负载切换等不稳定状态发生时电压的过大欠冲。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。

Claims (5)

1.一种多相控制系统的最大导通时间触发电路，其特征在于：
所述电路应用于所述多相控制系统的每一副相中，并包括相位延迟单元、脉冲发生单元和输出单元；
其中，所述相位延迟单元，生成前一相脉冲调制信号的第一延迟，并将所述第一延迟发送给所述输出单元；
所述脉冲发生单元，基于前一相脉冲调制信号的第二延迟实现对当前相的所述最大导通时间限制，并将所述最大导通时间限制发送给所述输出单元；
所述输出单元，根据所述第一延迟和所述最大导通限制，同时实现对当前相的脉宽调制信号的相间延迟控制和最大导通时间限制。
2.根据权利要求1中所述的一种多相控制系统的最大导通时间触发电路，其特征在于：
所述相位延迟单元，包括D触发器和第一延迟电路；其中，
所述D触发器的时钟端与所述前一相脉冲调制信号连接，复位端接收当前相脉冲调制信号的反馈，D端与Q逆端连接，Q端与所述第一延迟电路的输入端连接；
所述第一延迟电路的频率选择端接入频率选择信号，输出端与所述输出单元连接。
3.根据权利要求2中所述的一种多相控制系统的最大导通时间触发电路，其特征在于：
所述脉冲发生单元包括非门、与门、第二延迟电路和脉冲延迟电路；其中，
所述非门的输入端作为所述脉冲发生单元的输入端，输出端与所述与门的第一输入端连接；
所述与门的第二输入端与前一相的脉宽调制信号连接，输出端与所述第二延迟电路的输入端连接；
所述第二延迟电路的频率选择端接入频率选择信号，输出端连接所述脉冲延迟电路的输入端；
所述脉冲延迟电路的输出端分别与所述脉冲延迟电路的输入端、所述输出单元连接。
4.根据权利要求3中所述的一种多相控制系统的最大导通时间触发电路，其特征在于：
所述输出单元包括或门和RS触发器；其中，
所述或门的第一、第二输入端分别连接所述相位延迟单元和所述脉冲发生单元的输出端，输出端与所述RS触发器的S端连接；
所述RS触发器的R端接入电感电流峰值信号，Q端输出当前相的脉冲宽度调制信号。
5.根据权利要求4中所述的一种多相控制系统的最大导通时间触发电路，其特征在于：
所述第一延迟电路的延迟时间为T/N，所述第二延迟电路的延迟时间为T；
其中，T为所述多相控制系统稳态运行的周期，N为所述多相控制系统的相数。
CN202211217849.5A 2022-09-30 2022-09-30 一种多相控制系统的最大导通时间触发电路 Pending CN115514225A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211217849.5A CN115514225A (zh) 2022-09-30 2022-09-30 一种多相控制系统的最大导通时间触发电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211217849.5A CN115514225A (zh) 2022-09-30 2022-09-30 一种多相控制系统的最大导通时间触发电路

Publications (1)

Publication Number Publication Date
CN115514225A true CN115514225A (zh) 2022-12-23

Family

ID=84508479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211217849.5A Pending CN115514225A (zh) 2022-09-30 2022-09-30 一种多相控制系统的最大导通时间触发电路

Country Status (1)

Country Link
CN (1) CN115514225A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115765693A (zh) * 2023-01-10 2023-03-07 广东汇芯半导体有限公司 一种保护时长控制电路及芯片
CN116488637A (zh) * 2023-05-29 2023-07-25 武汉景捷半导体有限公司 对于多相cot架构配置相位数以及在相间分配pwm脉冲的电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115765693A (zh) * 2023-01-10 2023-03-07 广东汇芯半导体有限公司 一种保护时长控制电路及芯片
CN116488637A (zh) * 2023-05-29 2023-07-25 武汉景捷半导体有限公司 对于多相cot架构配置相位数以及在相间分配pwm脉冲的电路
CN116488637B (zh) * 2023-05-29 2024-02-02 武汉景捷半导体有限公司 多相cot架构配置相位数及相间分配pwm脉冲的电路

Similar Documents

Publication Publication Date Title
CN115514225A (zh) 一种多相控制系统的最大导通时间触发电路
US5486752A (en) Zero-current transition PWM converters
Das et al. A comparative study of zero-current-transition PWM converters
US5172309A (en) Auxiliary quasi-resonant dc link converter
CN109327154B (zh) Anpc型三电平逆变器及其调制方法
Siwakoti et al. Improved modulation Technique for voltage fed quasi-Z-source DC/DC converter
Iqbal et al. A dual-mode input voltage modulation control scheme for voltage multiplier based X-ray power supply
Schmitt et al. Voltage gradient limitation of IGBTS by optimised gate-current profiles
JP2006034069A (ja) 昇降圧チョッパ回路
US11855553B1 (en) Multi-level inverter with mixed device types
US6449179B1 (en) Multi-level quasi-resonant power inverter
CN113395005B (zh) 逆变电路及其驱动方法、以及多相逆变电路与逆变器
CN106059300B (zh) 一种基于脉冲跨周期宽度调制模式的电压变换器
TWI784727B (zh) 馬達驅動電路及馬達模組
CN212367151U (zh) 一种逆变电路
CN103475198B (zh) 适用于双管软开关变换器的定导通时间模式反馈控制电路
CN113437863A (zh) 一种并联igbt动态均流缓冲电路
CN111555648A (zh) 一种逆变电路
CN111064360A (zh) 一种buck变换器及其控制方法
CN116914773B (zh) 一种微型逆变器无功控制方法
Ulrich Multi-Level Flying Capacitor ZVS Clamp-Switch Boost Converter
CN216751538U (zh) 一种软开关升压斩波电路
Klaassens Steady-state analysis of a series-resonant DC-DC converter with a bipolar power flow
JP7085054B1 (ja) 同期整流制御装置
US20230216426A1 (en) Three-level inverter, control method, and system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination