CN115497923A - 玻璃基底中的电容器 - Google Patents

玻璃基底中的电容器 Download PDF

Info

Publication number
CN115497923A
CN115497923A CN202210528291.6A CN202210528291A CN115497923A CN 115497923 A CN115497923 A CN 115497923A CN 202210528291 A CN202210528291 A CN 202210528291A CN 115497923 A CN115497923 A CN 115497923A
Authority
CN
China
Prior art keywords
trench
capacitor
glass
layer
glass core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210528291.6A
Other languages
English (en)
Inventor
T·卡姆嘎因
V·斯特朗
N·普拉布高纳卡尔
A·阿列克索夫
G·C·多吉阿米斯
田中宏树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN115497923A publication Critical patent/CN115497923A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

本文所述的实施例可以涉及与在玻璃基底的界面处产生电容器有关的装置、工艺和技术。这些电容器可以是使用激光辅助蚀刻技术使用基底的玻璃芯内的沟槽形成的三维(3D)电容器。可以在玻璃上，包括在玻璃中蚀刻的沟槽或其他特征的表面上，形成第一电极，然后沉积电介质材料或电容材料。然后可以在电介质材料的顶部上形成第二电极。可以描述和/或要求保护其他实施例。

Description

玻璃基底中的电容器
技术领域
本公开的实施例总体上涉及半导体封装领域，并且尤其涉及在封装内构造电容器。
背景技术
虚拟机和云计算的持续增长将继续增加对增加电力和减少封装和基底内的部件的需求。
附图说明
图1图示了根据实施例的玻璃互连的激光辅助蚀刻工艺的多个示例。
图2图示了根据各种实施例的玻璃芯中的高密度深沟槽电容器。
图3图示了根据各种实施例的具有填充顶部电极的玻璃芯中的高密度深沟槽电容器。
图4图示了根据各种实施例的用于产生高密度电容器的微柱阵列。
图5图示了根据各种实施例的玻璃芯中的替代高密度深沟槽电容器。
图6A-6D图示了根据各种实施例的包括一个或多个高密度深沟槽电容器的封装的各种侧视图。
图7A-7B图示了根据各种实施例的多层深沟槽电容器的示例。
图8图示了根据各种实施例的用于产生高密度深沟槽电容器的示例工艺。
图9示意性地图示了根据实施例的计算设备。
具体实施方式
本文所述的实施例可以与用于产生在玻璃基底的界面处形成的电容器的装置、工艺和技术有关。在实施例中，这些电容器可以是三维(3D)电容器，该三维(3D)电容器是使用激光辅助蚀刻技术使用基底的玻璃芯内的沟槽形成的。可以在玻璃上(包括在玻璃中蚀刻的沟槽或其他特征的表面上)形成第一电极，然后沉积电介质材料或电容材料。然后可以在电介质材料的顶部上形成第二电极。在实施例中，然后可以在玻璃基底的玻璃芯的任一侧上形成封装堆积层以与玻璃中的电容器电耦合。由于在玻璃中制成的深沟槽，所以本文描述的实施例可以导致具有高电容密度的电容器，其中沟槽可以是几百微米深。此外，实施例可能导致高电平电压击穿，例如对于某些电容器介电特性和厚度而言高达12伏。
用于封装内计算的电力输送解决方案由集成在封装内的高密度电容器促进。在传统实现中，这些电容器已使用平面结构集成到封装中。这种传统途径需要大面积、具有高介电常数的材料和/或极薄(例如10nm或更小)的膜。这些传统途径经常面临传统电容器的可靠性挑战，包括小于或等于1伏的低击穿电压。
本文所述的实施例包括使用本文所述的玻璃蚀刻技术在玻璃基底或基底芯的玻璃芯的表面上形成的高密度电容器。这些技术可以在玻璃芯内提供深沟槽以提高电容密度。实施例还可以包括使用本文所述的玻璃蚀刻技术的低串联电阻电感器，用于电力输送，其中可以通过在玻璃芯内部延伸迹线厚度来降低电感的电阻，这可以通过玻璃芯内的深沟槽来实现。。
一个或多个激光源(随后进行湿法蚀刻)可用于在玻璃面板或玻璃晶片中形成通孔(through hole)过孔(via)或沟槽。使用这些激光技术，可以产生具有小直径的过孔，例如大约小于10μm，并且可以以大约50μm或更小的间距间隔开。可以产生具有不同直径大小的其他过孔。这些过孔可以稍后被镀覆以填充来产生通过桥的电通路。这些技术可用于在玻璃晶片或面板中产生具有高纵横比(例如40:1或50:1)的过孔。
在以下详细描述中，参考了形成其一部分的附图，其中相似的标号自始至终指示相似的部分，并且在附图中通过说明性的方式示出了本公开的主题可以在其中实践的实施例。应当理解，可以利用其他实施例并且可以进行结构或逻辑改变，而不脱离本公开的范围的情况下。因此，以下详细描述不应被理解为限制意义，并且实施例的范围由所附权利要求及其等同物限定。
就本公开而言，短语“A和/或B”意指(A)、(B)或(A和B)。就本公开而言，短语“A、B和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。
描述可以使用基于透视的描述，诸如顶部/底部、中/外、之上/之下等。这样的描述仅用于促进讨论并且不旨在将本文所述的实施例的应用限制于任何特定取向。
描述可以使用短语“在实施例中”或“在多个实施例中”，它们可以各自指代相同或不同实施例中的一个或多个。此外，关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义词。
术语“与……耦合”及其派生词可在本文中使用。“耦合”可以意指以下一项或多项。“耦合”可以意指两个或更多元件直接物理或电接触。然而，“耦合”也可以意指两个或多个元件彼此间接接触，但仍然彼此协作或相互作用，并且可以意指一个或多个其他元件在被称为彼此耦合的元件之间耦合或连接。术语“直接耦合”可以意指两个或更多个元件直接接触。
可以以最有助于理解要求保护的主题的方式依次将各种操作描述为多个分立操作。然而，描述的顺序不应被解释为暗示这些操作必须依赖于顺序。
如本文所用，术语“模块”可以指代以下各元件、为以下各元件的部分或包括以下各元件：执行一个或多个软件或固件程序的ASIC、电子电路、处理器(共享、专用或组)和/或存储器(共享、专用或组)；组合逻辑电路；和/或提供所述功能的其他合适部件。
本文的各种附图可以描绘一个或多个封装组件的一层或多层。本文描绘的层被描绘为不同封装组件的层的相对位置的示例。这些层是为了解释的目的而描绘的，并不是按比例绘制的。因此，不应从图中假定层的比较大小，并且对于一些实施例仅在特别指出或讨论的情况下可以假定大小、厚度或尺寸。
图1图示了根据实施例的玻璃互连的激光辅助蚀刻工艺的多个示例(在本文中可以称为“LEGIT”)。LEGIT技术的一个用途是为用于实现诸如服务器、图形、客户端、5G等产品的半导体封装中使用的传统覆铜层压板(CCL)芯提供替代基底芯材料。通过使用激光辅助蚀刻、无裂纹、高密度过孔钻孔，可以将中空形状形成到玻璃基底中。在实施例中，可以调整不同的工艺参数以实现各种形状和深度的钻孔，从而为玻璃中的创新设备、架构、工艺和设计打开大门。实施例，诸如本文讨论的桥，也可以利用这些技术。
图示100示出了使用LEGIT产生穿通过孔或盲过孔的用于微电子封装基底(例如玻璃)中的穿通过孔(through via)和盲过孔(blind via)(或沟槽)的高层级工艺流程。产生的具有激光诱导形态变化的玻璃体积/形状然后可以被选择性地蚀刻以产生可以被以导电材料填充的沟槽、通孔或空隙。穿通过孔112由来自玻璃晶片106的相对侧上的两个激光源102、104的激光脉冲产生。如本文所用，穿通钻孔(drill)和穿通过孔是指钻孔或过孔在玻璃/基底的一侧上开始并在另一侧上结束时。盲钻孔和盲过孔是指当钻孔或过孔在基底的表面上开始并部分停止在基底内部时。在实施例中，来自两个激光源102、104的激光脉冲垂直施加到玻璃晶片106以在遇到激光脉冲的玻璃中引起形态变化108，这也可以称为结构变化。这种形态变化108包括玻璃的分子结构的变化，以使其更容易被蚀刻掉(去除玻璃的部分)。在实施例中，可以使用湿法蚀刻工艺。
图示120示出了用于双盲形状的高层级工艺流程。双盲形状132、133可以由来自位于玻璃晶片126的相对侧上的两个激光源122、124的激光脉冲产生，这两个激光源122、124可以类似于激光源102、104，玻璃晶片126可以类似于玻璃晶片106。在该示例中，可以对来自两个激光源122、124的激光脉冲能量和/或激光脉冲曝光时间进行调整。结果，可能会导致玻璃126中的形态变化128、129，这些变化使得更容易蚀刻掉玻璃的部分。在实施例中，可以使用湿法蚀刻工艺。
图示140示出了用于单盲形状的高层级工艺流程，单盲形状也可以被称为沟槽。在该示例中，单个激光源142将激光脉冲输送到玻璃晶片146以在玻璃146中产生形态变化148。如上所述，这些形态变化使得更容易蚀刻掉玻璃152的部分。在实施例中，可以使用湿法蚀刻工艺。
图示160示出了用于穿通过孔形状的高层级工艺流程。在该示例中，单个激光源162将激光脉冲施加到玻璃166以在玻璃166中产生形态变化168，该变化使得更容易蚀刻掉玻璃的部分172。如此处所示，来自激光源162的激光脉冲能量和/或激光脉冲曝光时间已被调整以产生完全延伸穿过玻璃166的蚀刻部分172。
关于图1，虽然实施例将激光源102、104、122、124、142、162显示为垂直于玻璃106、126、146、166的表面，但在实施例中，激光源可以与玻璃的表面成角度地安置，脉冲能量和/或脉冲曝光时间变化，以导致斜(diagonal)过孔或沟槽，或成形过孔，诸如112、172，例如使其成为圆柱形、渐缩形或包括一些其他特征。此外，由于玻璃的蚀刻很大程度上取决于玻璃的化学成分，因此改变玻璃类型也可以导致过孔或沟槽内的不同特征。
在使用关于图1描述的工艺的实施例中，可以产生直径小于10μm的通孔过孔112、172，并且通孔过孔112、172可以具有40:1至50:1的纵横比。结果，可以在玻璃内放置更高密度的过孔，并使他们以细间距彼此更靠近放置。在实施例中，该间距可以是50μm或更小。在产生过孔或沟槽之后，可以应用金属化工艺以产生穿过过孔或沟槽(例如镀覆通孔(PTH))的导电通路。使用这些技术，更细间距的过孔将导致更好的信号发送，允许更多的I/O信号通过玻璃晶片并到达诸如基底的其他耦合部件。
图2图示了根据各种实施例的玻璃芯中的高密度深沟槽电容器。图2包括玻璃芯基底200的侧视图以及自上而下的横截面250。基底200包括玻璃芯202，玻璃芯202包括产生在玻璃芯202的表面中的一个或多个沟槽204。在实施例中，可以使用上面关于图1描述的LEGIT蚀刻工艺来产生沟槽204。在应用蚀刻工艺以产生一个或多个沟槽204之前，玻璃芯202可以类似于玻璃106、126、146、166。
沟槽204包括与沟槽204壁或底部接触的底部电极206、与底部电极206接触的电容器材料208、以及与电容器材料208接触的顶部电极210。在实施例中，顶部电极210和底部电极206可以包括例如但不限于Cu、Ni、Fe、Ru、Au、Ir、Pt、IrO2、RuO2、Ag和/或AgO。在实施例中，电容器材料可以包括例如但不限于SiO2、Si3N4、HfO2、HfZrO2、TiO2、ZrO2、SrTiO2、BaTiO2、BaSrTiO2。在实施例中，底部电极206和顶部电极210不直接物理或电接触。在实施例中，沟槽204可以具有大约几微米到若干百微米的深度。在实施例中，可以存在包括在一个或多个沟槽204中的电介质212，其可以是堆积电介质。在实施例中，电极210的顶部可以在玻璃芯202的表面上方，并且结果占据了第一堆积层214的一个或多个层。在实施例中，玻璃芯202的表面可以在沟槽204形成之前或之后被蚀刻(未示出)，使得顶部电极210的顶层与玻璃芯202的表面(未示出)齐平或低于玻璃芯202的表面(未示出)。
第一堆积层214可以包括过孔216以与顶部电极210电耦合，并且可以包括第二过孔218以与底部电极206电耦合。在其他实施例中，电极(未示出)可以用于将底部电极206或顶部电极210耦合到第一堆积层214内的各种再分布层(RDL)。在实施例中，可以在玻璃芯202内产生平面220以为电容器201提供隔离。在实施例中，顶部电极210可以被共形镀覆。在实施例中，电介质材料210的厚度可以根据电容密度和目标击穿电压从几纳米到几微米变化。
自上而下的横截面250示出了沟槽204、底部电极206、电容器材料208、顶部电极210和电介质材料212。此外，还示出了导电过孔216、218。应当注意，尽管沟槽204被示为方形沟槽，但它们可以采用任何其他形状，包括例如具有弯曲形状或倾斜壁的特征，如下面进一步讨论的。可以选择沟槽204的深度、宽度、形状和/或间距，以及所施加的底部电极206、电容材料208和/或顶部电极210的厚度，以实现所得到的电容器201的特定期望特性。
可以选择适当的接触金属以在期望的操作电压范围中最小化电容器泄漏电流，例如小于或等于12V，并因此也最小化电容器损耗。作为非限制性示例，在操作期间流过电容器的泄漏电流可能有100mA/mm2的硬限制，这意味着该电流不能达到电容器操作期间要经历的最大电压。
图3图示了根据各种实施例的具有填充顶部电极的玻璃芯中的高密度深沟槽电容器。图3包括玻璃芯基底300的侧视图，以及自上而下的横截面350，其可以类似于图2的玻璃芯基底200和自上而下的横截面250。在芯基底300中，可以类似于图2的顶部电极210的顶部电极310完全填充可以类似于图2的沟槽204的沟槽304。结果，没有可以类似于图2的电介质212的电介质312设置在沟槽304内。
自上而下的横截面350示出了沟槽304，沟槽304包括：可以分别类似于图2的电极206和电容材料208的底部电极306和电容材料308；以及顶部电极310。在该实施例中，在沟槽304内没有电介质312。然而，在其他实施例中，多个沟槽304可以具有不同的特性，包括如上所述的不同形状和/或大小，但也可以在沟槽304内不包括电介质312或包括变化量(未示出)的电介质312。这可用于实现所得到的电容器301的特定期望特性。
图4图示了根据各种实施例的用于产生高密度电容器的微柱阵列。图4包括玻璃芯基底400的侧视图以及自上而下的横截面450，其可以类似于图3的玻璃芯基底300和自上而下的横截面350。玻璃芯基底400包括电容器401，其包括多个柱405，底部电极406、电容材料408和顶部电极410可以放置于柱405之上，底部电极406、电容材料408和顶部电极410可以类似于图3的底部电极306、电容材料308和顶部电极310。柱405可以包括玻璃芯402的在LEGIT蚀刻工艺期间未被蚀刻掉的部分。围绕柱405的沟槽状区域404的壁和底面也接收底部电极406、电容材料408和顶部电极410的沉积，该沉积也可以放置在柱405的顶部之上。可以类似于图3的堆积层312的堆积层412的部分可以与顶部电极310耦合。
如具有自上而下的横截面视图的玻璃基底450中所示，柱可以布置为阵列，并且可以布置在不同的部分中，诸如部分401a和401b中。在实施例中，阵列可以是除了矩形阵列之外的东西，并且可以包括柱的任何其他图案。在其他实施例中，柱405本身可以是细长的(未示出)以形成鳍状结构，底部电极406、电容材料408和顶部电极410层可以放置在该鳍状结构之上。在实施例中，柱405可以具有向内或向外倾斜的侧面，可以是垂直的而没有倾斜，或者可以是圆形的。
在其他类似的相关实施例中，将代替柱405的井(未示出)蚀刻到玻璃基底402中，底部电极406、电容材料408和顶部电极410层流过并流入井中(未示出)。在实施例中，可以有蚀刻到玻璃基底中的井(未示出)、柱405和/或任何其他结构的组合，以提供高表面积接触以增加电容器401的电容密度或每单位面积的电容。
图5图示了根据各种实施例的玻璃芯中的替代高密度深沟槽电容器。图5包括第一玻璃芯基底500的侧视图以及第二玻璃芯基底550的侧视图，其可以类似于图3的玻璃芯基底300或图4的玻璃芯基底400。
如所示，可以将类似于图3的沟槽结构304或图4的井结构404的结构504蚀刻到玻璃芯502中，玻璃芯502可以类似于图3的玻璃芯302或图4的玻璃芯402。在实施例中，结构504可以从玻璃芯502a的顶部延伸通过玻璃芯502b的底部。结构504包括底部电极506、电容材料508和顶部电极510层，底部电极506、电容材料508和顶部电极510层可以类似于图4的底部电极406、电容材料408和顶部电极410。
如所示，结构504的侧面或壁可以是渐缩的，并且可以形成可以类似于关于图3所示的实施例的渐缩沟槽，或者可以是类似于关于图4所示的实施例的渐缩井。在实施例中，可以使用上面关于图1讨论的工艺来产生结构504。
关于第一玻璃芯基底500，在电容器501内，其可以类似于图4的电容器401，顶部电极510可以物理上靠近第一堆积层514，第一堆积层514可以类似于图2的第一堆积层214。可以使得电接触部516穿过第一堆积层514以与顶部电极510电耦合。第二堆积层515上的底部RDL层519可以与多个结构504的底部电极506电耦合。在实施例中，RDL层519可以与过孔517耦合以为底部电极506提供在基底500外部的电接触。
关于第二玻璃芯基底550，顶部电极510可以与第一堆积层514内的过孔521电耦合，并且底部电极506可以与也在第一堆积层514内的过孔523电耦合。以这种方式，用于电容器的两个电接触部都可以在封装550的一侧访问。
图6A-6D图示了根据各种实施例的包括一个或多个高密度深沟槽电容器的封装的各种侧视图。图6A示出了具有有源管芯660的封装，有源管芯660耦合到封装的与玻璃芯602耦合的第一堆积层662，并且封装具有与第一堆积层662相对的第二堆积层664。第二堆积层664可以使用作为第二级互连(SLI)的部分的球栅阵列666与基底(未示出)电和/或物理耦合。在图6A的封装实施例中，有两个电容器672、674嵌入在玻璃芯602的顶侧内，并且与与有源管芯660耦合的第一堆积层662电耦合。填充金属平面620可位于玻璃芯602内以在操作期间为电容器672、674提供隔离。注意，在实施例中，有源管芯660可以是插入体或无源管芯。
图6B示出了可以类似于图6A的封装，但电容器676、678位于玻璃芯602的底部并与与有源管芯660相对的第二堆积层664耦合。
图6C示出了可以类似于图6A但仅具有第一堆积层662的封装。这里，电容器680、682嵌入玻璃芯602的底部中，并且可以与形成SLI的球栅阵列666直接电耦合。
图6D示出了可以类似于图6A的封装，但电容器684、686与第一堆积层662耦合，且电容器688、690与第二堆积层664耦合。
注意，关于图6A-6D，在一些情况下，有源管芯660和电容器位于玻璃芯602的同一侧上。在实施例中，虽然所示的堆积层是对称的，但应该理解，不对称的堆叠是可能的，因此在上堆积层662上可能有低至一个堆积层。这些实施例将使电容器更靠近有源管芯660，并因此降低寄生电感和电阻，否则它们可能会对经电容器至有源管芯660的电力输送产生负面影响。还要注意，电容器可以用于向有源管芯660或可与球栅阵列666电耦合的另一个封装(未示出)输送电力。
图6A-6D示出了微电子封装内的深沟槽电容器的实例化示例。应当注意，这些示例中的焦点是集成密度以及电容器与有源管芯的相对位置。例如，玻璃封装芯上的深沟槽电容器可以用于至有源管芯的电力输送，或者独立玻璃片上的深沟槽电容器可以用作任何系统或模块中的分立电容器。在实施例中，可以将任意数量的电容器放置在玻璃芯或玻璃晶片内。
图7A-7B图示了根据各种实施例的多层深沟槽电容器的示例。图7A示出了包括多个沟槽704的多层深沟槽电容器的第一示例，其中沟槽包括由电容材料层708、712隔开的导电材料层706、710、714。如所示，顶部导电材料层714的厚度可以完全填充多个沟槽704。在实施例中，导电材料和电容材料的附加层可以用于调整电容器的操作分布。
图7B示出了包括多个沟槽724的多层深沟槽电容器的第二示例，其中沟槽包括由电容材料层728、732隔开的导电材料层726、730、734。如所示，顶部导电材料层734没有完全填充沟槽724。在实施例中，空间736可以留在沟槽724内。在实施例中，顶部导电材料层734的厚度可以被调整以满足电容器的操作分布。
图8图示了根据各种实施例的用于产生高密度深沟槽电容器的示例工艺。工艺800可以使用本文关于图1-6D描述的工艺、技术、装置和/或系统来实现。
在框802，该工艺可以包括在玻璃基底的第一侧上蚀刻沟槽，该沟槽从玻璃基底的第一侧向玻璃基底的与第一侧相对的第二侧延伸。玻璃基底可以类似于图1的玻璃126、146、图2的玻璃芯202、图3的玻璃芯302、图4的玻璃芯402、以及图5的玻璃芯502。
沟槽可以类似于图1的沟槽132、133、148、图2的沟槽204、图3的沟槽304、图4的沟槽状结构404、或图5的沟槽504。在实施例中，可以使用上面关于图1描述的LEGIT技术来产生沟槽。
在框804，该工艺还可以包括在沟槽的表面上和在玻璃基底的在沟槽的任一侧上的表面上沉积连续的底部电极层。在实施例中，连续的底部电极层可以类似于图2的底部电极206、图3的306、图4的406、或图5的506。
在框806，该工艺还可以包括在底部电极层上沉积连续的电容器层。在实施例中，连续的电容器层可以类似于图2的电容器材料208、图3的308、图4的408、或图5的508。
在框808，该工艺还可以包括在电容器层上沉积连续的顶部电极层，其中底部电极层和顶部电极层不直接电接触。在实施例中，连续的顶部电极层可以类似于图2的顶部电极210、图3的310、图4的410、或图5的510。
图9示意性地图示了根据实施例的计算设备。根据本公开中阐述的若干公开实施例及他们的等同物中的任一个，所描绘的计算机系统900(也称为电子系统900)可以在玻璃基底中体现电容器的全部或部分。计算机系统900可以是诸如上网本计算机的移动设备。计算机系统900可以是诸如无线智能手机的移动设备。计算机系统900可以是台式计算机。计算机系统900可以是手持阅读器。计算机系统900可以是服务器系统。计算机系统900可以是超级计算机或高性能计算系统。
在实施例中，电子系统900是包括系统总线920以电耦合电子系统900的各种部件的计算机系统。根据各种实施例，系统总线920是单个总线或总线的任何组合。电子系统900包括向集成电路910提供电力的电压源930。在一些实施例中，电压源930通过系统总线920向集成电路910供应电流。在实施例中，电压源930可以包括在玻璃基底中的一个或多个电容器。
根据实施例，集成电路910电耦合到系统总线920并且包括任何电路或电路组合。在实施例中，集成电路910包括可以是任何类型的处理器912。如本文所用，处理器912可以指任何类型的电路，诸如但不限于微处理器、微控制器、图形处理器、数字信号处理器或别的处理器。在实施例中，处理器912包括封装和部件之间的高速桥的全部或部分，或者与该高速桥的全部或部分耦合，如本文所公开的。在实施例中，在处理器的存储器高速缓存中发现了SRAM实施例。可以包括在集成电路910中的其他类型的电路是定制电路或专用集成电路(ASIC)，诸如用于无线设备的通信电路914，或用于服务器的通信电路，该无线设备是诸如蜂窝电话、智能电话、寻呼机、便携式计算机、双向无线电和类似的电子系统。在实施例中，集成电路910包括管芯上存储器916，诸如静态随机存取存储器(SRAM)。在实施例中，集成电路910包括嵌入式管芯上存储器916，诸如嵌入式动态随机存取存储器(eDRAM)。
在实施例中，集成电路910由后续集成电路911补充。有用的实施例包括双处理器913和双通信电路915以及诸如SRAM的双管芯上存储器917。在实施例中，双集成电路910包括嵌入式管芯上存储器917，诸如eDRAM。
在实施例中，电子系统900还包括外部存储器940，外部存储器940又可以包括：一个或多个适用于特定应用的存储器元件，诸如RAM形式的主存储器942；一个或多个硬盘驱动器944；和/或处理可移动介质946的一个或多个驱动器，诸如软盘、光盘(CD)、数字可变磁盘(DVD)、闪存驱动器和本领域已知的其他可移动介质。根据实施例，外部存储器940也可以是嵌入式存储器948，诸如管芯堆叠体中的第一管芯。
在实施例中，电子系统900还包括显示设备950、音频输出960。在实施例中，电子系统900包括输入设备，诸如控制器970，其可以是键盘、鼠标、轨迹球、游戏控制器、麦克风、语音识别设备，或将信息输入到电子系统900的任何其他输入设备。在实施例中，输入设备970是照相机。在实施例中，输入设备970是数字录音机。在实施例中，输入设备970是照相机和数字录音机。
如本文所示，集成电路910可以在多个不同的实施例中实施，该实施例包括根据若干公开的实施例及其等同物中的任何一个的玻璃基底中的电容器的全部或部分，根据如本文中在各种实施例及他们本领域公认的等同物中阐述的若干公开的实施例中的任何一个的包括在玻璃基底中实现电容器的全部或部分的封装基底的电子系统、计算机系统、一种或多种制造集成电路的方法、以及一种或多种制造电子组件的方法。元件、材料、几何形状、尺寸和操作顺序都可以变化，以适应特定的I/O耦合要求，包括根据用于玻璃基底实施例中的电容器的若干公开工艺及他们的等同物中的任何一个的，用于嵌入处理器安装基底中的微电子管芯的阵列接触数、阵列接触配置。可以包括基础基底，如图9的虚线所示。还可以包括无源设备，也如图9中所描绘。
各种实施例可以包括上述实施例的任何合适的组合，包括以上以结合形式(和)描述的实施例的替代(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括具有存储在其上的指令的一个或多个制品(例如，非暂时性计算机可读介质)，这些指令在被执行时导致上述实施例中的任何一个的动作。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何合适模块的装置或系统。
对所示实施例的以上描述，包括在摘要中描述的内容，并不旨在穷举或将实施例限制为所公开的精确形式。尽管本文出于说明性目的描述了特定实施例，但是如相关领域的技术人员将认识到的，在实施例的范围内进行各种等同修改是可能的。
可以根据以上详细描述对实施例进行这些修改。以下权利要求中使用的术语不应被解释为将实施例限制为说明书和权利要求中公开的具体实施方式。相反，本发明的范围将完全由以下权利要求确定，将根据权利要求解释的既定原则解释这些权利要求。
以下段落描述了各种实施例的示例。
示例
示例1是一种电容器，包括：玻璃基底，具有第一侧和与所述第一侧相对的第二侧；在所述基底的所述第一侧中的沟槽，所述沟槽从所述基底的所述第一侧向所述基底的所述第二侧延伸；以及连续的材料层，与所述玻璃基底的所述第一侧的在第一位置处的部分耦合，所述层从所述第一位置延伸到所述沟槽的表面上并延伸到所述玻璃基底的所述第一侧的第二位置，所述第一位置和所述第二位置在所述沟槽的相对侧上。
示例2包括示例1的电容器，其中，所述沟槽是在基本上平行的平面中的多个沟槽。
示例3包括示例2的电容器，其中，所述多个沟槽中的每一个沟槽之间的距离小于2nm。
示例4包括示例1的电容器，其中，所述沟槽的底部基本上平行于所述玻璃基底的所述第一侧。
示例5包括示例1的电容器，其中，所述沟槽的侧面基本上垂直于所述玻璃基底的所述第一侧。
示例6包括示例1的电容器1，其中，所述沟槽的第一侧和与所述沟槽的所述第一侧相对的所述沟槽的第二侧形成V形。
示例7包括示例1-6中任一个的电容器，其中，所述材料层包括与多个电极层交错的多个电容器层。
示例8包括示例7的电容器，其中，所述沟槽包括与所述顶部电极层耦合的电介质。
示例9包括示例7的电容器，还包括：在所述玻璃基底的所述第一侧的所述第一位置处的第一电接触部，与所述底部电极层电耦合；以及在所述玻璃基底的所述第一侧的所述第二位置处的第二电接触部，与所述顶部电极层电耦合。
示例10包括示例1的电容器，其中，所述玻璃基底是玻璃芯。
示例11是一种方法，包括：在玻璃基底的第一侧上蚀刻沟槽，所述沟槽从所述玻璃基底的第一侧向所述玻璃基底的与所述第一侧相对的第二侧延伸；在所述沟槽的表面上和所述玻璃基底的在所述沟槽的任一侧上的表面上沉积连续的底部电极层；在所述底部电极层上沉积连续的电容器层；以及在所述电容器层上沉积连续的顶部电极层，其中，所述底部电极层和所述顶部电极层不直接电接触。
示例12可以包括示例11的方法，其中，所述沟槽是在基本上平行的平面中的多个沟槽。
示例13可以包括示例11的方法，其中，蚀刻沟槽还包括使用玻璃互连的激光辅助蚀刻(LEGIT)技术来蚀刻沟槽。
示例14可以包括示例11的方法，其中，所述沟槽的第一侧和与所述沟槽的所述第一侧相对的所述沟槽的第二侧形成V形。
示例15可以包括示例11-14中任一个的方法，还包括：将所述玻璃基底的所述第一侧上的第一电接触部与所述底部电极层电耦合；以及将所述玻璃基底的所述第一侧上的第二电接触部与所述顶部电极层电耦合。
示例16是一种封装，包括：基底，包括与玻璃芯的第一侧耦合的再分布层(RDL)，所述玻璃芯具有第一侧和与所述第一侧相对的第二侧；在所述玻璃芯的所述第一侧处的电容器，所述电容器包括：在所述玻璃芯的所述第一侧中的沟槽，所述沟槽从所述玻璃芯的所述第一侧向所述玻璃芯的所述第二侧延伸；连续的材料层，与所述玻璃芯的所述第一侧的在第一位置处的部分耦合，所述层从所述第一位置延伸到所述沟槽的表面上并延伸到所述玻璃芯的所述第一侧的第二位置，所述第一位置和所述第二位置在所述沟槽的相对侧上，并且其中，所述电容器与所述RDL电耦合；以及管芯，与所述RDL耦合并与所述电容器电耦合。
示例17可以包括示例16的封装，其中，所述材料层还包括三个分立层：底部电极层、中心电容器层和顶部电极层。
示例18可以包括示例16的封装，其中，所述RDL是第一RDL，并且所述电容器是第一电容器；并且还包括：第二RDL，与所述玻璃芯的所述第二侧耦合；在所述玻璃芯的所述第二侧处的第二电容器，所述第二电容器包括：在所述玻璃芯的所述第二侧中的沟槽，所述沟槽从所述玻璃芯的所述第二侧向所述玻璃芯的所述第一侧延伸；连续的材料层，与所述玻璃芯的所述第二侧的在第一位置处的部分耦合，所述层从所述第一位置延伸到所述沟槽的表面上并延伸到所述玻璃芯的所述第二侧的第二位置，所述第一位置和所述第二位置在所述沟槽的相对侧上；并且其中，所述第二电容器与所述第二RDL电耦合。
示例19可以包括示例18的封装，其中，所述玻璃芯还包括与所述玻璃芯的所述第一侧基本上垂直的平面，所述平面电耦合所述第一RDL和所述第二RDL。
示例20可以包括示例16-19中任一个的封装，其中，所述沟槽的宽度为10μm，或者所述沟槽的深度为至少250μm。

Claims (20)

1.一种电容器，包括：
玻璃基底，具有第一侧和与所述第一侧相对的第二侧；
在所述基底的所述第一侧中的沟槽，所述沟槽从所述基底的所述第一侧向所述基底的所述第二侧延伸；以及
连续的材料层，与所述玻璃基底的所述第一侧的在第一位置处的部分耦合，所述层从所述第一位置延伸到所述沟槽的表面上并延伸到所述玻璃基底的所述第一侧的第二位置，所述第一位置和所述第二位置在所述沟槽的相对侧上。
2.根据权利要求1所述的电容器，其中，所述沟槽是在基本上平行的平面中的多个沟槽。
3.根据权利要求2所述的电容器，其中，所述多个沟槽中的每一个沟槽之间的距离小于2nm。
4.根据权利要求1所述的电容器，其中，所述沟槽的底部基本上平行于所述玻璃基底的所述第一侧。
5.根据权利要求1所述的电容器，其中，所述沟槽的侧面基本上垂直于所述玻璃基底的所述第一侧。
6.根据权利要求1所述的电容器，其中，所述沟槽的第一侧和与所述沟槽的所述第一侧相对的所述沟槽的第二侧形成V形。
7.根据权利要求1、2、3、4、5、或6所述的电容器，其中，所述材料层包括与多个电极层交错的多个电容器层。
8.根据权利要求7所述的电容器，其中，所述沟槽包括与所述顶部电极层耦合的电介质。
9.根据权利要求7所述的电容器，还包括：
在所述玻璃基底的所述第一侧的所述第一位置处的第一电接触部，与所述底部电极层电耦合；以及
在所述玻璃基底的所述第一侧的所述第二位置处的第二电接触部，与所述顶部电极层电耦合。
10.根据权利要求1所述的电容器，其中，所述玻璃基底是玻璃芯。
11.一种方法，包括：
在玻璃基底的第一侧上蚀刻沟槽，所述沟槽从所述玻璃基底的第一侧向所述玻璃基底的与所述第一侧相对的第二侧延伸；
在所述沟槽的表面上和所述玻璃基底的在所述沟槽的任一侧上的表面上沉积连续的底部电极层；
在所述底部电极层上沉积连续的电容器层；以及
在所述电容器层上沉积连续的顶部电极层，其中，所述底部电极层和所述顶部电极层不直接电接触。
12.根据权利要求11所述的方法，其中，所述沟槽是在基本上平行的平面中的多个沟槽。
13.根据权利要求11所述的方法，其中，蚀刻沟槽还包括使用玻璃互连的激光辅助蚀刻(LEGIT)技术来蚀刻沟槽。
14.根据权利要求11所述的方法，其中，所述沟槽的第一侧和与所述沟槽的所述第一侧相对的所述沟槽的第二侧形成V形。
15.根据权利要求11、12、13、或14所述的方法，还包括：
将所述玻璃基底的所述第一侧上的第一电接触部与所述底部电极层电耦合；以及
将所述玻璃基底的所述第一侧上的第二电接触部与所述顶部电极层电耦合。
16.一种封装，包括：
基底，包括与玻璃芯的第一侧耦合的再分布层(RDL)，所述玻璃芯具有第一侧和与所述第一侧相对的第二侧；
在所述玻璃芯的所述第一侧处的电容器，所述电容器包括：
在所述玻璃芯的所述第一侧中的沟槽，所述沟槽从所述玻璃芯的所述第一侧向所述玻璃芯的所述第二侧延伸；
连续的材料层，与所述玻璃芯的所述第一侧的在第一位置处的部分耦合，所述层从所述第一位置延伸到所述沟槽的表面上并延伸到所述玻璃芯的所述第一侧的第二位置，所述第一位置和所述第二位置在所述沟槽的相对侧上；并且
其中，所述电容器与所述RDL电耦合；以及
管芯，与所述RDL耦合并与所述电容器电耦合。
17.根据权利要求16所述的封装，其中，所述材料层还包括三个分立层：底部电极层、中心电容器层和顶部电极层。
18.根据权利要求16所述的封装，其中，所述RDL是第一RDL，并且所述电容器是第一电容器；并且还包括：
第二RDL，与所述玻璃芯的所述第二侧耦合；
在所述玻璃芯的所述第二侧处的第二电容器，所述第二电容器包括：
在所述玻璃芯的所述第二侧中的沟槽，所述沟槽从所述玻璃芯的所述第二侧向所述玻璃芯的所述第一侧延伸；
连续的材料层，与所述玻璃芯的所述第二侧的在第一位置处的部分耦合，所述层从所述第一位置延伸到所述沟槽的表面上并延伸到所述玻璃芯的所述第二侧的第二位置，所述第一位置和所述第二位置在所述沟槽的相对侧上；并且
其中，所述第二电容器与所述第二RDL电耦合。
19.根据权利要求18所述的封装，其中，所述玻璃芯还包括与所述玻璃芯的所述第一侧基本上垂直的平面，所述平面电耦合所述第一RDL和所述第二RDL。
20.根据权利要求16、17、18、或19所述的封装，其中，所述沟槽的宽度为10μm，或者所述沟槽的深度为至少250μm。
CN202210528291.6A 2021-06-17 2022-05-16 玻璃基底中的电容器 Pending CN115497923A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/350,164 US20220406523A1 (en) 2021-06-17 2021-06-17 Capacitors in a glass substrate
US17/350,164 2021-06-17

Publications (1)

Publication Number Publication Date
CN115497923A true CN115497923A (zh) 2022-12-20

Family

ID=84283582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210528291.6A Pending CN115497923A (zh) 2021-06-17 2022-05-16 玻璃基底中的电容器

Country Status (3)

Country Link
US (1) US20220406523A1 (zh)
CN (1) CN115497923A (zh)
DE (1) DE102022112392A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220415799A1 (en) * 2021-06-23 2022-12-29 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US20230062775A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate, package using the same, and method of manufacturing the same

Also Published As

Publication number Publication date
DE102022112392A1 (de) 2022-12-22
US20220406523A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
CN115497923A (zh) 玻璃基底中的电容器
US11780210B2 (en) Glass dielectric layer with patterning
US20230092242A1 (en) Dielectric layer separating a metal pad of a through glass via from a surface of the glass
US20230197618A1 (en) Multilayer glass substrate
US20220406725A1 (en) Glass package core with planar structures
EP4105983A1 (en) Die coupling using a substrate with a glass core
US20230091666A1 (en) Capacitors in through glass vias
US11855125B2 (en) Capacitors with nanoislands on conductive plates
US20230197770A1 (en) Electrically coupled trench capacitors within a substrate
US20230100576A1 (en) Thick and thin traces in a bridge with a glass core
US20230197351A1 (en) Film capacitor on a glass substrate
US20220384560A1 (en) Inductors in trenches within a substrate
US20220407203A1 (en) Coaxial structure in a glass substrate
US20230107096A1 (en) Through glass via with a metal wall
US10026691B2 (en) Package substrate having noncircular interconnects
US20220416391A1 (en) Signal and ground vias in a glass core to control impedance
US20230086356A1 (en) Glass core substrate including buildups with different numbers of layers
US20230411838A1 (en) Substrate with a grounded coplanar waveguide on a glass core
US20230089096A1 (en) Multiple dies coupled with a glass core substrate
US20230086881A1 (en) Double-sided glass substrate with a hybrid bonded photonic integrated circuit
US20230317621A1 (en) Glass substrate package with hybrid bonded die
US20240145452A1 (en) Package-On-Package Assembly Containing A Decoupling Capacitor
US20220384330A1 (en) High speed bridge between a package and a component
US11651902B2 (en) Patterning of thin film capacitors in organic substrate packages

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication