CN115497547A - 用于非易失性存储器的字线分区自适应初始编程电压 - Google Patents

用于非易失性存储器的字线分区自适应初始编程电压 Download PDF

Info

Publication number
CN115497547A
CN115497547A CN202210122052.0A CN202210122052A CN115497547A CN 115497547 A CN115497547 A CN 115497547A CN 202210122052 A CN202210122052 A CN 202210122052A CN 115497547 A CN115497547 A CN 115497547A
Authority
CN
China
Prior art keywords
word line
memory
memory cells
program
programming voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210122052.0A
Other languages
English (en)
Inventor
E·彭佐
陈汉平
H·钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN115497547A publication Critical patent/CN115497547A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种设备，所述设备包含：多个字线，其包含多个字线区；多个非易失性存储器单元，其耦合到所述多个字线；以及控制电路，其耦合到所述非易失性存储器单元。所述控制电路被配置成确定用于所述字线区中的每一个的对应初始编程电压。每一对应初始编程电压是基于编程擦除循环的数目确定的。

Description

用于非易失性存储器的字线分区自适应初始编程电压
背景技术
半导体存储器广泛用于各种电子装置中，例如蜂窝电话、数码相机、个人数字助理、医疗电子器件、移动计算装置、服务器、固态驱动器、非移动计算装置和其它装置。半导体存储器可包括非易失性存储器或易失性存储器。即使在非易失性存储器未连接到电力源(例如，电池)时，非易失性存储器也允许存储和保持信息。非易失性存储器的实例包含快闪存储器(例如，NAND型和NOR型快闪存储器)。
存储器系统可用于存储主机装置(或其它客户端)提供的数据。然而，在操作此类存储器系统时存在各种挑战。确切地说，随着存储器单元的大小减小以及存储器阵列的密度增加，维持所存储的数据的完整性变得更具挑战性。
附图说明
编号相似的元件在不同图式中指代共同组件。
图1是描绘存储器系统的一个实施例的框图。
图2是存储器裸片的一个实施例的框图。
图3是三维存储器结构的一个实施例的一部分的透视图。
图4A是具有两个平面的存储器结构的框图。
图4B描绘存储器单元块的一部分的俯视图。
图4C描绘存储器单元块的一部分的横截面图。
图4D描绘选择栅极层和字线层的视图。
图4E是存储器单元的内存洞的横截面图。
图4F是多个NAND串的示意图。
图5描绘阈值电压分布。
图6是描述数据值到数据状态的指派的一个实例的表。
图7A-7E描绘各种阈值电压分布且描述用于编程非易失性存储器的过程。
图8是描述用于编程非易失性存储器的过程的实施例的流程图。
图9描绘编程和校验操作期间的字线电压。
图10描绘各种阈值电压分布且描述用于编程非易失性存储器的过程。
图11描绘循环之后编程状态阈值电压分布的低尾中相比于最初的平均移位的示例值作为字线数目的函数。
图12A-12B描绘字线分区自适应编程电压技术的示例实施例。
图12C描绘展示各种编程擦除循环之后编程状态阈值电压分布相对于最初的移位的平均低尾作为字线数目的函数的图式。
图13A-13B描绘字线分区自适应编程电压技术的示例实施例。
图13C描绘展示各种编程擦除循环之后编程状态阈值电压分布相对于最初的移位的平均低尾作为字线数目的函数的图式。
具体实施方式
一些非易失性存储器装置用于存储两个电荷范围，且因此可在两个数据状态之间编程/擦除存储器单元：擦除状态和编程状态(对应于数据“1”和数据“0”)。此装置被称作二进制装置或单层级单元(SLC)，且数据为二进制数据。
相比之下，通过识别多个相异的所允许阈值电压范围实施多状态快闪存储器单元(存储多状态数据)。每一相异阈值电压范围对应于数据位集合的预定值。举例来说，一些存储器单元可存储两个或更多个位。编程到存储器单元中的数据与存储器单元的阈值电压范围之间的特定关系取决于存储器单元所采用的数据编码方案。
除由多状态存储器架构产生的容量的增益外，还已经通过稳定地缩小存储器单元的物理尺寸实现存储器技术的显著优点。较小存储器单元可较密集地封装在给定裸片区域上，从而允许以与早期存储器技术相同的价格获得较高存储器容量。
描述用以提供字线分区自适应初始编程电压技术的技术，其将存储器阵列的字线划分为多个字线区。对于每一字线区，初始编程电压是基于编程擦除循环的数目和跨字线区中的字线的编程状态阈值电压Vt位置随循环的平均增加确定的。
图1是实施所描述的技术的存储器系统100的实施例的框图。在一实施例中，存储器系统100为固态驱动器(“SSD”)。存储器系统100也可以是存储卡、USB驱动器或其它类型的存储系统。所提议的技术不限于任何一种类型的存储器系统。存储器系统100连接到主机102，所述主机102可以是计算机、服务器、电子装置(例如智能电话、平板电脑或其它移动装置)、电器设备，或使用存储器且具有数据处理能力的另一设备。在一些实施例中，主机102与存储器系统100分开但连接到存储器系统100。在其它实施例中，存储器系统100嵌入在主机102内。
图1中所描绘的存储器系统100的组件是电路。存储器系统100包含控制器104，所述控制器连接到一个或多个存储器裸片106和本地高速易失性存储器108(例如DRAM)。所述一个或多个存储器裸片106各自包含多个非易失性存储器单元。下文提供关于每一存储器裸片106的结构的更多信息。本地高速易失性存储器108由控制器104使用以执行特定功能。举例来说，本地高速易失性存储器108存储逻辑到物理地址转译表(“L2P表”)。
控制器104包含连接到主机102且与主机102通信的主机接口110。在一个实施例中，主机接口110提供PCIe接口。还可使用例如SCSI、SATA等其它接口。主机接口110还连接到芯片上网络(NOC)112，其为集成电路上的通信子系统。在其它实施例中，NOC 112可由总线替代。
NOC可横跨同步和异步时钟域或使用无时钟异步逻辑。NOC技术将联网理论和方法应用于芯片上通信，且带来优于常规总线和交叉开关互连的显著改进。相比于其它设计，NOC改进芯片上系统(SoC)的可缩放性和复杂SoC的功率效率。在实施例中，NOC的线路和链路由许多信号共享。由于NOC中的所有链路可同时对不同数据包操作，因此实现高级别并行度。因此，随着集成子系统的复杂性不断增加，NOC相比于先前通信架构(例如，专用点对点信号线路、共享总线或具有桥接器的分段总线)提供增强的性能(例如处理量)和可缩放性。
处理器114、ECC引擎116、存储器接口118和DRAM控制器120连接到NOC 112且与NOC112通信。DRAM控制器120用于操作本地高速易失性存储器108(例如，DRAM)且与之通信。在其它实施例中，本地高速易失性存储器108可为SRAM或另一类型的易失性存储器。
ECC引擎116执行错误校正服务。举例来说，ECC引擎116根据所实施的ECC技术来执行数据编码和解码。在一个实施例中，ECC引擎116为由软件编程的电路。举例来说，ECC引擎116可以是可被编程的处理器。在其它实施例中，ECC引擎116是不具有任何软件的定制且专用的硬件电路。在另一实施例中，ECC引擎116的功能由处理器114实施。
处理器114执行各种控制器存储器操作，例如编程、擦除、读取以及存储器管理过程。在一实施例中，处理器114由固件编程。在其它实施例中，处理器114是不具有任何软件的定制且专用的硬件电路。在一实施例中，处理器114还将转译模块实施为软件/固件过程或专用硬件电路。
在许多系统中，非易失性存储器使用与所述一个或多个存储器裸片相关联的物理地址在内部寻址到存储系统。然而，主机系统将使用逻辑地址来寻址各个存储器位置。此使得主机能够将数据指派到连续逻辑地址，同时存储系统在所述一个或多个存储器裸片的位置之间自由地随意存储数据。为了实现此系统，控制器(例如，转译模块)在主机所使用的逻辑地址与存储器裸片所使用的物理地址之间执行地址转译。
一个示例实施方案是维持识别逻辑地址与物理地址之间的转译的表(例如，上文所提及的L2P表)。L2P表中的条目可包含逻辑地址和对应物理地址的识别。尽管逻辑地址到物理地址表(或L2P表)包含文字“表”，但其不一定照字面为表。实际上，逻辑地址到物理地址表(或L2P表)可以是任何类型的数据结构。
在一些实例中，存储系统的存储器空间如此之大，使得本地存储器108无法保存所有L2P表。在此情况下，整个L2P表集合存储在存储器裸片106中，且L2P表的子集高速缓存(L2P高速缓存)在本地高速易失性存储器108中。
在一实施例中，存储器接口118与一个或多个存储器裸片106通信。在一实施例中，存储器接口118提供双态切换模式接口。还可使用其它接口。在一些示例实施方案中，存储器接口118(或控制器104的另一部分)实施调度器和缓冲器，以用于将数据传输到一个或多个存储器裸片且从一个或多个存储器裸片接收数据。
图2是存储器裸片200的一个实施例的功能框图。图1的所述一个或多个存储器裸片106中的每一个可实施为图2的存储器裸片200。图2中描绘的组件为电路。在一实施例中，每一存储器裸片200包含存储器结构202、控制电路系统204和读取/写入电路206。存储器结构202可由字线经由行解码器208寻址且由位线经由列解码器210寻址。
在一实施例中，读取/写入电路206包含包括SB1、SB2、...、SBp的多个感测块212(感测电路系统)，且允许并行地读取或编程(写入)多个存储器单元中的一页(或多页)数据。在一实施例中，每一感测块212包含连接到位线的感测放大器和一组锁存器。锁存器存储待写入的数据和/或已读取的数据。在一实施例中，每一感测放大器212包含位线驱动器。在一实施例中，经由线路214在控制器104和存储器裸片200之间传递命令和数据。在一实施例中，存储器裸片200包含连接到线路214的一组输入和/或输出(I/O)引脚。
在一实施例中，控制电路系统204与读取/写入电路206协作以在存储器结构202上执行存储器操作(例如，写入、读取、擦除等)。在一实施例中，控制电路系统204包含状态机216、芯片上地址解码器218和功率控制电路220。在一实施例中，状态机216提供存储器操作的裸片级控制。在实施例中，状态机216可由软件编程。在其它实施例中，状态机216不使用软件且完全以硬件(例如，电路)来实施。在一些实施例中，状态机216可由微控制器或微处理器替代。在一实施例中，控制电路系统204包含例如寄存器、ROM熔丝和其它存储装置等缓冲器，以用于存储例如基电压和其它参数等默认值。
芯片上地址解码器218提供由控制器104使用的地址到由行解码器208和列解码器210使用的硬件地址之间的地址接口。功率控制模块220在存储器操作期间控制供应到字线和位线的功率和电压。功率控制模块220可包含用于产生电压的电荷泵。
出于本文的目的，控制电路系统204、读取/写入电路206、行解码器208和列解码器210包括用于存储器结构202的控制电路。在其它实施例中，支持存储器结构202且对其进行操作的其它电路可被称为控制电路。举例来说，在一些实施例中，控制器104可作为控制电路操作或可为控制电路的部分。控制电路也可实施为经硬连线或编程以执行本文所描述功能的微处理器或其它类型的处理器。
出于本文的目的，控制电路系统204、读取/写入电路206、行解码器208和列解码器210包括用于存储器结构202的外围电路，因为其不是存储器结构202的部分但在与存储器结构202相同的裸片上且用于操作存储器结构202。
在一实施例中，存储器结构202是非易失性存储器单元的三维存储器阵列。在一实施例中，存储器结构202是整体式三维存储器阵列，其中多个存储器层级形成在例如晶片等单个衬底上方。存储器结构可以是形成于具有安置于硅(或其它类型的)衬底上方的有源区域的存储器单元阵列的一个或多个物理层级中的任何类型的非易失性存储器。在一个实例中，存储器结构202的非易失性存储器单元包含具有例如所描述的电荷捕集材料的竖直NAND串。NAND串包含由通道连接的存储器单元。
在另一实施例中，存储器结构202包含非易失性存储器单元的二维存储器阵列。在一实例中，非易失性存储器单元是利用浮动栅极的NAND快闪存储器单元。还可使用其它类型的存储器单元(例如，NOR型快闪存储器)。
存储器结构202中包含的存储器阵列架构或存储器单元的确切类型不限于上文的实例。许多不同类型的存储器阵列架构或存储器单元技术可用于形成存储器结构202。本文中所描述的新技术不要求特定非易失性存储器技术。
存储器结构202的存储器单元的合适的技术的其它实例包含ReRAM存储器、磁阻存储器(MRAM)、相变存储器(PCM)等。用于存储器结构202的架构的合适的技术的实例包含二维阵列、三维阵列、交叉点阵列、堆叠式二维阵列、竖直位线阵列等。
交叉点存储器的一个实例包含以通过X线和Y线(例如字线和位线)存取的交叉点阵列布置的可逆电阻开关元件。在另一实施例中，存储器单元可包含导电桥存储器元件。导电桥存储器元件还可被称作可编程金属化单元。
导电桥存储器元件可基于固体电解质内离子的物理迁移而用作状态改变元件。在某些情况下，导电桥存储器元件可包含两个固体金属电极，一个相对惰性(例如，钨)且另一个电化学活性(例如，银或铜)，其中两个电极之间具有固体电解质的薄膜。
MRAM使用磁性存储元件存储数据。磁性存储元件由两个通过薄绝缘层分隔开的铁磁板形成，所述铁磁板中的每一个可保持磁化。两个板中的一个为设定成特定极性的永久磁体；另一板的磁化可改变以与存储存储器的外部场的磁化匹配。存储器装置由此类存储器单元的栅格构建。在一个关于编程的实施例中，每一存储器单元位于一对写入线之间，所述对写入线布置成彼此成直角、与单元平行、一条在单元上方且一条在单元下方。当电流通过其中时，产生感生磁场。
相变存储器(PCM)利用硫族化物玻璃的独特性质。一个实施例使用GeTe-Sb2Te3超晶格来简单地通过用激光脉冲(或来自另一源的光脉冲)改变锗原子的协调状态而实现非热相变。因此，编程剂量为激光脉冲。可通过阻止存储器单元接收光来抑制存储器单元。
所属领域的一般技术人员将认识到，本文中所描述的技术不限于单个特定存储器结构，而是涵盖在如本文中所描述且如所属领域的一般技术人员所理解的技术的范围内的许多相关存储器结构。
图3是包含存储器结构202的三维存储器阵列的实施例的一部分的透视图。在一实施例中，存储器结构202包含多个非易失性存储器单元。举例来说，图3展示一个存储器单元块的一部分。所描绘的结构包含定位在交替的电介质层和导电层的堆叠上方的一组位线BL。出于示例目的，将电介质层中的一个标记为D且将导电层(也称为字线层)中的一个标记为W。
交替的电介质层和导电层的数目可基于特定实施要求而变化。一组实施例包含108-300个交替的电介质层和导电层。一个示例实施例包含96个数据字线层、8个选择层、6个虚设字线层和110个电介质层。还可使用比108-300更多或更少的层。在一实施例中，交替的电介质层和导电层通过本地互连件LI划分成四个区。图3展示两个区和两个本地互连件LI。
源极线层SL在交替的电介质层和字线层下方。内存洞形成在交替的电介质层和导电层的堆叠中。举例来说，内存洞中的一个标记为MH。应注意，在图3中，电介质层被描绘成透视的，以便读者可看见定位于交替的电介质层和导电层的堆叠中的内存洞。
在一实施例中，如下形成NAND串：用包含电荷捕集材料的材料填充内存洞以形成存储器单元的竖直列(也称为存储器列)。在一实施例中，每一存储器单元可存储数据的一个或多个位。在一实施例中，每一内存洞MH与位线BL中的一个对应位线BL相关联且耦合到位线BL中的一个对应位线BL。在一实施例中，每一位线BL耦合到一个或多个内存洞MH。下文相对于图4A-4F提供包括存储器结构202的三维存储器阵列的更多细节。
图4A是阐释存储器结构202的一个示例组织的框图，所述存储器结构划分成两个平面400a和400b。两个平面在同一存储器裸片200(图2)上。每一平面随后划分成M个块。在一个实例中，每一平面具有约2000个块。然而，还可使用不同数目的块和平面。存储器平面400a的块2的部分402在图4A中以虚线展示。
在一实施例中，存储器单元块为擦除的单位。也就是说，块的所有存储器单元一起被擦除。在其它实施例中，存储器单元可出于其它原因而分组成块，以便组织存储器结构202以启用信令和选择电路。在一些实施例中，块表示经连接存储器单元的群组，因为块的存储器单元共享一组共同字线。尽管图4A展示两个平面在同一裸片上，但在其它实施例中，可实施两个以上平面。举例来说，存储器结构202可包含2-8个(或更多个)平面。
图4B-4F描绘对应于图3的结构的示例三维(“3D”)NAND结构。图4B是描绘存储器结构202的部分402(图4A)的俯视图的框图。从图4B可以看出，部分402在方向404和方向406中延伸。在一实施例中，存储器阵列具有许多层，然而，图4B仅展示顶部层。
图4B描绘多个圆圈，其表示内存洞，也称为存储器列。举例来说，图4B描绘内存洞408、410、412和414。内存洞中的每一个包含多个选择晶体管(也称为选择栅极(selectgate/selection gate))和多个存储器单元。在一实施例中，每一内存洞实施NAND串。因为部分402在方向404和406中延伸，所以块包含比图4B中所描绘更多的内存洞。
图4B还描绘一组位线424，包含位线426、428、430、432、...434。在一实施例中，每一内存洞与位线中的一个对应位线相关联且耦合到位线中的一个对应位线。在一实施例中，每一位线耦合到一个或多个内存洞。图4B展示二十四条位线，因为仅描绘块的一部分。经审慎考虑，超过二十四条位线连接到块的内存洞。表示内存洞的圆圈中的每一个具有指示其到一条位线的连接的“x”。举例来说，位线432连接到内存洞408、410、412和414。
图4B中描绘的部分402包含一组本地互连件436、438、440、442和444，其将各个层连接到内存洞下方的源极线。本地互连件436、438、440、442和444还用以将块的每一层划分为四个区。举例来说，图4B中描绘的顶部层划分成指定为String0、String1、Sting2和String3的四个区。在实施存储器单元的块的层中，String0、String1、Sting2和String3也可被称为通过本地互连件分隔开的字线指状物。
在一实施例中，在块的共同层级上的字线指状物连接在一起以形成单条字线。在另一实施例中，同一层级上的字线指状物未连接在一起。在示例实施方案中，位线连接到String0、String1、Sting2和String3中的每一个中的单个内存洞。在所述实施方案中，每一块具有十六行有源列，且每一位线连接到每一块中的四个行。
在一实施例中，连接到共同位线的所有四个行连接到同一字线(经由同一层级上的连接在一起的不同字线指状物)。因此，系统使用源极侧选择线和漏极侧选择线来挑选四个中的一个(或另一子集)来经历存储器操作(编程、校验、读取和/或擦除)。
尽管图4B展示四个区String0、String1、Sting2和String3，每一区具有四行内存洞，且块中具有十六行内存洞，但那些确切数目是示例实施方案。其它实施例可包含每块更多或更少的区，每区更多或更少行内存洞，以及每块更多或更少行内存洞。图4B还展示内存洞交错。在其它实施例中，可使用不同交错样式。在一些实施例中，内存洞不交错。
图4C描绘三维存储器结构202的一个实施例的部分，其展示沿着图4B的线AA的横截面图。此横截面图穿过String1的内存洞410和454(见图4B)。图4C的结构包含四个漏极侧选择层SGD0、SGD1、SGD2和SGD3、四个源极侧选择层SGS0、SGS1、SGS2和SGS3、六个虚设字线层DD0、DD1、DS0、DS1、WLDL、WLDU，以及一百十二个用于连接到存储器单元的数据字线层WLL0-WLL111。其它实施例可实施比四个更多或更少的漏极侧选择层、比四个更多或更少的源极侧选择层、比六个更多或更少的虚设字线层，以及比一百十二个更多或更少的字线。
内存洞410和454描绘为突出穿过漏极侧选择层、源极侧选择层、虚设字线层和字线层。在一个实施例中，每一内存洞包含竖直NAND串。内存洞和下方所列的层下方为衬底456、衬底上的绝缘膜458和源极线SL。内存洞410的NAND串具有在堆叠的底部处的源极端和在堆叠的顶部处的漏极端。与图4B一致，图4C展示经由连接器460连接到位线432的内存洞410。还描绘本地互连件438和440。
为了易于参考，漏极侧选择层SGD0、SGD1、SGD2和SGD3、源极侧选择层SGS0、SGS1、SGS2和SGS3、虚设字线层DD0、DD1、DS0、DS1、WLDL和WLDU，以及字线层WLL0-WLL111共同地称为导电层。在一实施例中，导电层由TiN与钨的组合制成。在其它实施例中，其它材料可用于形成导电层，例如经掺杂多晶硅、金属(例如钨)或金属硅化物。在一些实施例中，不同导电层可由不同材料形成。
导电层之间为电介质层DL0-DL127。举例来说，电介质层DL120在字线层WLL110上方和字线层WLL111下方。在一实施例中，电介质层由SiO2制成。在其它实施例中，其它电介质材料可用于形成电介质层。
沿着内存洞形成非易失性存储器单元，其延伸穿过堆叠中的交替的导电层和电介质层。在一实施例中，存储器单元以NAND串布置。字线层WLL0-WLL111连接到存储器单元(也被称为数据存储器单元)。虚设字线层DD0、DD1、DS0、DS1、WLDL和WLDU连接到虚设存储器单元。虚设存储器单元不存储且没有资格存储主机数据(从主机提供的数据，例如来自主机的用户的数据)，而数据存储器单元有资格存储主机数据。
在一些实施例中，数据存储器单元和虚设存储器单元可具有相同结构。虚设字线层连接到虚设存储器单元。漏极侧选择层SGD0、SGD1、SGD2和SGD3用于使NAND串与位线电连接和断开连接。源极侧选择层SGS0、SGS1、SGS2和SGS3用于使NAND串与源极线SL电连接和断开连接。
图4C还展示“接合区域”。在一实施例中，蚀刻一百十二个与电介质层互混的字线层很昂贵和/或具有挑战性。为了减轻此负担，一个实施例包含铺设与电介质层交替的五十六个字线层的第一堆叠，铺设接合区域，以及铺设与电介质层交替的五十六个字线层的第二堆叠。接合区域位于第一堆叠和第二堆叠之间。接合区域用于将第一堆叠连接到第二堆叠。
在图4C中，第一堆叠被标记为“下部字线组”，且第二堆叠被标记为“上部字线组”。在一实施例中，接合区域由与字线层相同的材料制成。在一组示例实施方案中，所述多个字线(控制线)包括交替的字线层和电介质层的第一堆叠、交替的字线层和电介质层的第二堆叠，以及第一堆叠和第二堆叠之间的接合区域，如图4C中所描绘。
图4D描绘图4C中部分描绘的块的导电层(SGD0、SGD1、SGD2、SGD3、SGS0、SGS1、SGS2、SGS3、DD0、DD1、DS0、DS1和WLL0-WLL111)的逻辑表示。如上文相对于图4B所提及，在一实施例中，本地互连件436、438、440、442和444将导电层分为四个区/指状物。
举例来说，字线层WLL110划分成区String0W110、String1W110、String2W110和String3W110。在一实施例中，同一层级上的四个字线指状物连接在一起。在另一实施例中，每一字线指状物作为单独的字线操作。
同样，漏极侧选择栅极层SGD0(顶部层)划分成区Strin0SGD0、String1 SGD0、String2SGD0和String3 SGD0，也被称为指状物或选择线指状物。在一实施例中，同一层级上的四个选择线指状物连接在一起。在另一实施例中，每一选择线指状物作为单独的字线操作。
图4E描绘包含内存洞410的一部分的图4C的String1的横截面图。在一实施例中，内存洞(例如，内存洞410)成形为圆柱体。然而，在另一实施例中，内存洞可具有其它形状。在一实施例中，内存洞410包含内核层480、内核层480周围的通道482、通道482周围的隧穿电介质484，和隧穿电介质484周围的电荷捕集层486。在一实施例中，内核层480为电介质材料(例如，SiO2)，通道482为多晶硅，隧穿电介质484具有ONO结构，且电荷捕集层486为氮化硅。也可使用其它存储器材料和结构。本文所描述的技术不限于任何特定材料或结构。
图4E描绘电介质层DLL121、DLL120、DLL119、DLL118和DLL117，以及字线层WLL107、WLL108、WLL109、WLL110和WLL111。在一实施例中，字线层中的每一个包含被氧化铝层490包围的字线区488，所述氧化铝层被阻挡氧化物(SiO2)层492包围。字线层与内存洞的物理交互形成存储器单元。因此，在一实施例中，存储器单元包含通道482、隧穿电介质484、电荷捕集层486、阻挡氧化物层492、氧化铝层490和字线区488。
举例来说，字线层WLL111和内存洞410的一部分包括存储器单元MC1。字线层WLL110和内存洞410的一部分包括存储器单元MC2。字线层WLL109和内存洞410的一部分包括存储器单元MC3。字线层WLL108和内存洞410的一部分包括存储器单元MC4。字线层WLL107和内存洞410的一部分包括存储器单元MC5。在其它架构中，存储器单元可具有不同结构；然而，存储器单元将仍然为存储单位。
在一实施例中，当对存储器单元进行编程时，电子存储在与存储器单元相关联的电荷捕集层486的一部分中。响应于字线区488上的适当电压，这些电子穿过隧穿电介质484从通道482牵引到电荷捕集层486中。存储器单元的阈值电压(Vth)与所存储电荷的量成比例地增加。
在一实施例中，经由电子到电荷捕集层486中的Fowler-Nordheim隧穿实现存储器单元的编程。在擦除操作期间，电子返回到通道482，或空穴注入到电荷捕集层486中以与电子重组。在一实施例中，使用经由例如栅致漏极泄漏(gate induced drain leakage，GIDL)等物理机制到电荷捕集层486中的空穴注入来实现擦除。
图4F是对应于图4A-E的块2中的部分402(包含位线426、428、430、432、...434，和字线WLL0-WLL111)的示意图。在所述块内，每一位线连接到四个NAND串。漏极侧选择线SGD0、SGD1、SGD2和SGD3用于确定四个NAND串中的哪些连接到相关联位线。源极侧选择线SGS0、SGS1、SGS2和SGS3用于确定四个NAND串中的哪些连接到共同源极线。
在任何给定存储器操作期间，将识别待经历存储器操作的一个或多个部分的存储器单元的子集。经识别为待经历存储器操作的这些存储器单元被称为选定存储器单元。尚未识别为待经历存储器操作的存储器单元被称为未选定存储器单元。取决于存储器架构、存储器类型和存储器操作，可主动或被动地不使未选定存储器单元经历存储器操作。
在存储器操作期间，一些字线由于连接到选定存储器单元而被称为选定字线。未选定字线不连接到选定存储器单元。类似地，选定位线连接到选定存储器单元，且未选定位线不连接到选定存储器单元。
尽管图3和图4A-4F的示例存储器系统是包含具有电荷捕集材料的竖直NAND串的三维存储器结构，但其它(2D和3D)存储器结构也可与本文中所描述的技术一起使用。
上文所论述的存储器系统可被擦除、编程和读取。在成功编程过程(具有校验)结束时，按需要，存储器单元的阈值电压应在经编程存储器单元的一个或多个阈值电压分布内或在被擦除存储器单元的阈值电压分布内。图5示出当每一存储器单元存储三个数据位时存储器阵列的示例阈值电压分布。然而，其它实施例可使用每存储器单元其它数据容量(例如，每存储器单元一个、两个、四个或五个数据位)。
图5展示八个阈值电压分布，对应于八个数据状态。第一阈值电压分布(数据状态)S0表示被擦除的存储器单元。其它七个阈值电压分布(数据状态)S1-S7表示被编程的存储器单元，且因此也被称为经编程状态。
每一阈值电压分布(数据状态)对应于数据位集合的预定值。编程到存储器单元中的数据与存储器单元的阈值电压电平之间的特定关系取决于单元所采用的数据编码方案。在一实施例中，使用格雷码(Gray code)指派将数据值指派到阈值电压范围，使得如果存储器单元的阈值电压错误地移位到其相邻物理状态，则仅会影响一个位。
图5展示用于从存储器单元读取数据的七个读取参考电压Vr1、Vr2、Vr3、Vr4、Vr5、Vr6和Vr7。通过测试(例如执行感测操作)给定存储器单元的阈值电压高于还是低于所述七个读取参考电压，系统可确定存储器单元处于哪一数据状态(S0、S1、S2、S3、...、S7)。
图5还展示七个校验参考电压Vv1、Vv2、Vv3、Vv4、Vv5、Vv6和Vv7。在将存储器单元编程到数据状态S1时，系统将测试那些存储器单元是否具有大于或等于Vv1的阈值电压。在将存储器单元编程到数据状态S2时，系统将测试存储器单元是否具有大于或等于Vv2的阈值电压。在将存储器单元编程到数据状态S3时，系统将确定存储器单元是否具有大于或等于Vv3的阈值电压。在将存储器单元编程到数据状态S4时，系统将测试那些存储器单元是否具有大于或等于Vv4的阈值电压。在将存储器单元编程到数据状态S5时，系统将测试那些存储器单元是否具有大于或等于Vv5的阈值电压。在将存储器单元编程到数据状态S6时，系统将测试那些存储器单元是否具有大于或等于Vv6的阈值电压。在将存储器单元编程到数据状态S7时，系统将测试那些存储器单元是否具有大于或等于Vv7的阈值电压。
在被称为全序列编程的实施例中，可以将存储器单元从擦除数据状态S0直接编程到编程状态S1-S7中的任一个。举例来说，可首先擦除待编程的存储器单元群体，使得所述群体中的所有存储器单元都处于擦除数据状态S0。接着，使用编程过程将存储器单元直接编程为数据状态S1、S2、S3、S4、S5、S6和/或S7。举例来说，在将一些存储器单元从数据状态S0编程到数据状态S1时，将其它存储器单元从数据状态S0编程到数据状态S2和/或从数据状态S0编程到数据状态S3，等等。图5的箭头表示全序列编程。
本文所描述的技术也可与除全序列编程以外的其它类型的编程(包含但不限于多级/多阶段编程)一起使用。在一些实施例中，利用控制器104(图1)依赖于错误校正来识别所存储的正确数据，编程状态S1-S7可重叠。
图6是描述数据值到数据状态的示例指派的表。在图6的表中，S0＝111、S1＝110、S2＝100、S3＝000、S4＝010、S5＝011、S6＝001且S7＝101。还可以使用其它数据编码。本文所公开的技术不要求特定数据编码。在一实施例中，当块经历擦除操作时，所有存储器单元都移动到数据状态S0(擦除状态)。在图6的实施例中，当存储器单元被擦除(例如处于数据状态S0)时，所述存储器单元中所存储的所有位都为“1”。
图7A-7E示出多阶段编程方法。在此实施例中，编程过程包含三个阶段。在编程之前，存储器单元被擦除，使得连接到共同字线的所有存储器单元处于经擦除阈值电压分布E，如图7A所描绘。
在第一编程阶段期间，目标(归因于待存储在那些存储器单元中的数据)为数据状态S4、S5、S6或S7的那些存储器单元被编程到中间阈值电压分布IM。瞄准数据状态S0、S1、S2或S3的那些存储器单元保持在经擦除阈值电压分布E。第一阶段在图7B中以图形方式描绘。正被编程到中间阈值电压分布IM的存储器单元被编程到目标阈值电压VvIM。
在第二编程阶段期间，处于经擦除阈值电压分布E的那些存储器单元被编程到其目标数据状态。举例来说，待编程到数据状态S3的那些存储器单元从经擦除阈值电压分布E编程到数据状态S3，待编程到数据状态S2的那些存储器单元从经擦除阈值电压分布E编程到数据状态S2，待编程到数据状态S1的那些存储器单元从擦除阈值电压分布E编程到数据状态S1，且待处于数据状态S0的那些存储器单元在编程过程的第二阶段期间不编程。因此，经擦除阈值电压分布E变为数据状态S0。
并且，在第二编程阶段期间，处于中间状态阈值电压分布IM的那些存储器单元被编程到其目标数据状态。举例来说，待编程到数据状态S7的那些存储器单元从中间阈值电压分布IM编程到数据状态S7，待编程到数据状态S6的那些存储器单元从中间阈值电压分布IM编程到数据状态S6，待编程到数据状态S5的那些存储器单元从中间阈值电压分布IM编程到数据状态S5，且待处于数据状态S4的那些存储器单元从中间阈值电压分布IM编程到数据状态S4。此第二编程阶段在图7C中示出。
图7C中可以看出，在第二编程阶段结束时，数据状态S1-S7与相邻数据状态重叠。举例来说，数据状态S1与数据状态S2重叠，数据状态S2与数据状态S1和S3重叠，数据状态S3与数据状态S2和S4重叠，数据状态S4与数据状态S3和S5重叠，数据状态S5与数据状态S4和S6重叠，且数据状态S6与数据状态S5和S7重叠。在一些实施例中，所有或一些数据状态不重叠。
在第三编程阶段中，数据状态S1-S7中的每一个收紧使得其不再与相邻状态重叠。此由图7D以图形方式描绘。三个阶段编程过程的最终结果在图7E中描绘，图7E展示数据状态S0-S7。在一些实施例中，数据状态S0比数据状态S1-S7宽。在一实施例中，图7A-7E的数据状态可根据图6的表编码。
在一些实施例中，待编程到数据状态S4的那些存储器单元在第二阶段期间不编程，且因此保持在中间阈值电压分布IM中。在第三编程阶段期间，存储器单元从中间阈值电压分布IM编程到S4。在其它实施例中，去往其它状态的存储器单元也可在第二阶段期间保持在中间阈值电压分布IM或擦除阈值电压分布E中。
图8是描述用于编程存储器单元的程序800的实施例的流程图。在示例实施例中，使用上文所论述的控制电路在存储器裸片106(图1)上执行程序800。举例来说，可在状态机216(图2)的指导下执行程序800。程序800还可用于实施上文所论述的全序列编程。另外，程序800可用于实施多阶段编程过程的每一阶段。
通常，在编程操作期间(经由选定字线)将编程电压作为一系列编程脉冲施加到控制栅极。在编程脉冲之间，存在一组校验脉冲以执行校验。在许多实施方案中，编程脉冲的量值随每一连续编程脉冲增加预定编程步长。此编程技术有时称为递增步阶脉冲编程(incremental step pulse programming，ISPP)。
在程序800的步骤802中，将编程电压(VP)初始化到开始编程电压VPinit(例如，在约12V到约16V之间，或某一其它值)，且由状态机216维持的程序计数器PC在1处初始化。
在步骤804中，将具有量值VP的编程脉冲施加到选定字线(被选定用于编程的字线)。在一实施例中，将正并行地编程的存储器单元的群组全部连接到同一字线(选定字线)。如果存储器单元待编程，则耦合到存储器单元的对应位线接地。如果存储器单元应保持在其当前阈值电压，则耦合到存储器单元的对应位线连接到Vdd以禁止编程。在一实施例中，未选定字线接收一个或多个增压电压(例如，在约7V和约11V之间，或某一其它值)以执行此项技术中已知的增压方案。
在步骤804中，将编程脉冲施加到连接到选定字线的所有存储器单元，使得所有经连接存储器单元并行地编程。也就是说，其同时或在重叠时间期间进行编程(两者都视为并行)。以此方式，除非连接到选定字线的所有存储器单元已经被锁定而无法编程，否则将并行地改变所述存储器单元的阈值电压。
在步骤806中，使用一组适当的校验参考电压执行一个或多个校验操作来校验存储器单元。在一实施例中，通过测试被选定用于编程的存储器单元的阈值电压是否已达到适当的校验参考电压来执行校验过程。
在步骤808中，存储器系统对尚未达到其相应目标阈值电压分布的存储器单元的数目进行计数。也就是说，系统对到目前为止未能通过校验过程的存储器单元的数目进行计数。此计数可由状态机216(图2)、控制器104(图1)或其它逻辑完成。在剩下的论述中，术语“控制器装置”可以是图1的控制器104、图2的控制电路系统204、图2的状态机216，或其它类似控制器装置中的一个或多个。
在一实施例中，感测块212(图2)中的每一个存储其相应存储器单元的状态(通过/未通过)。在一实施例中，一个总计数反映当前正编程的未通过最后校验步骤的存储器单元的总数目。在另一实施例中，针对每一数据状态保持单独的计数。
在步骤810中，作出来自步骤808的计数是否小于或等于预定限值的确定。在一实施例中，预定限值是在存储器单元页的读取过程期间可通过错误校正码(ECC)校正的位的数目。如果未通过单元的数目小于或等于预定限值，则编程过程可以停止且在步骤812中报告“通过”状态。在此情形中，足够的存储器单元被正确地编程，使得可在读取过程期间使用ECC校正尚未完全编程的较少剩余存储器单元。
在一些实施例中，步骤810中使用的预定限值低于在读取过程期间可通过错误校正码(ECC)校正的位的数目，从而容许将来/额外错误。当编程页的不到所有存储器单元或比较仅一个数据状态(或少于所有状态)的计数时，预定限值可以是在存储器单元页的读取过程期间可通过ECC校正的位的数目的一部分(成比例或不成比例)。在一些实施例中，并不预先确定限值。实际上，限值基于已针对页计数的错误的数目、所执行的编程-擦除循环的数目或其它准则而改变。
如果未通过存储器单元的数目不小于预定限值，则编程过程在步骤814处继续且对照编程限值(PLV)检查程序计数器PC。编程限值的实例包含6、12、16、20和30，但可使用其它值。如果程序计数器PC大于或等于编程限值PLV，则编程过程被视为未通过且在步骤816中报告状态FAIL。
如果程序计数器PC不大于或等于编程限值PLV，则所述过程在步骤820处继续，其中程序计数器PC递增1且编程电压VP步升到下一量值。举例来说，下一编程脉冲将具有比先前脉冲大编程步长ΔVP(例如，在约0.1V到约1.0V之间或某一其它值的步长)的量值。过程沿环路回到步骤804，且另一编程脉冲施加到选定字线使得执行编程过程800的另一迭代(步骤804-818)。穿过步骤804-818的每一遍次在本文中被称作“编程环路”。
一般来说，在校验操作和读取操作期间，选定字线连接到某一电压(参考信号的一个实例)，针对每一读取操作指定所述电压的电平(例如，图5的读取比较电平Vr1、Vr2、Vr3、Vr4、Vr5、Vr6和Vr7)或针对每一校验操作(例如，图5的校验目标电平Vv1、Vv2、Vv3、Vv4、Vv5、Vv6和Vv7)指定所述电压的电平，以便确定选定存储器单元的阈值电压是否已达到此电平。
在一实施例中，在适当读取或校验电压施加到选定字线之后，测量存储器单元的传导电流以确定存储器单元是否响应于施加到字线的电压而接通(传导电流)。如果测量出传导电流大于特定值，则认为存储器单元接通，且施加到字线的电压大于存储器单元的阈值电压。
如果测量到传导电流不大于所述特定值，则认为存储器单元未接通，且施加到字线的电压不大于存储器单元的阈值电压。在读取或校验过程期间，在未选定存储器单元的控制栅极处向所述未选定存储器单元提供一个或多个读取通过电压(也称为旁路电压)，使得这些存储器单元将操作为导通门(例如，无论这些存储器单元是否被编程或擦除都传导电流)。
存在用于在读取或校验操作期间测量存储器单元的传导电流的许多方式。在一个实例中，通过存储器单元对感测放大器中的专用电容器进行放电或充电的速率来测量存储器单元的传导电流。在另一实例中，选定存储器单元的传导电流允许(或未能允许)包含所述存储器单元的NAND串对对应位线进行放电。在某一时间周期之后测量位线上的电压以查看位线是否已放电。应注意，本文所描述的技术可与此项技术中已知用于校验/读取的不同方法一起使用。也可使用此项技术中已知的其它读取和校验技术。
如上文所描述，在步骤804处，将编程脉冲施加到选定字线，且在步骤806处，使用一组适当的校验参考电压执行一个或多个校验操作来校验耦合到选定字线的存储器单元。步骤804和806是迭代环路的一部分，其中编程脉冲施加为量值步升的一系列编程脉冲，连续编程脉冲之间具有中间校验参考脉冲。此迭代环路在本文中被称作“编程-校验迭代”。
图9示出施加到选定字线的此些编程-校验脉冲的实例。确切地说，图9描绘在图8的步骤804的三个连续迭代期间施加到选定字线的编程脉冲900、902和904。在图8的步骤804-806的三个连续编程-校验迭代期间，在编程脉冲900、902和904之间将校验脉冲施加到选定字线以确定存储器单元的阈值电压是否大于相应校验参考电压。
图9展示针对编程脉冲900、902和904中的每一个之间的编程状态S1-S7中的每一个的校验脉冲。这些校验脉冲消耗编程操作的显著部分。随着每存储器单元存储的编程状态的数目增加，此情形变得更糟糕，从而限制编程速度。图9对应于存储每单元3位且需要7个校验电平的存储器单元。在每单元4位实施例中，所有非擦除状态的校验将需要编程脉冲之间的15个校验操作。
为了改进性能，可在编程操作期间通过使用智能校验算法来省略一些校验操作以缩短编程时间。举例来说，针对字线WLn的智能校验操作的实施例对耦合到字线WLn的String0的存储器单元执行编程-校验迭代。
在一实施例中，编程-校验迭代确定将String0的存储器单元编程到特定编程状态(例如，图5或7E中的最低编程状态S1)所需的编程环路的最小数目(在本文中被称作“智能校验循环计数”)确定智能校验循环计数的过程在本文中也被称为“智能校验获取”，且所确定的智能校验循环计数在本文中也被称为所获取的智能校验循环计数。
接着使用所获取的智能校验循环计数来确定用于编程耦合到字线WLn的String1-String3的存储器单元的智能校验开始编程电压。确切地说，耦合到字线WLn的String1-String3的存储器单元的智能校验开始编程电压VPSn为：
VPS＝VPinit+SVloopn×ΔVPS (1)
其中SVloopn是字线WLn的所获取的智能校验循环计数，且ΔVPS是用于智能校验的编程步长(例如，在约0.1V到约1.0V之间或某一其它值的步长)。也就是说，耦合到字线WLn的String1-String3的存储器单元的所确定的智能校验开始编程电压VPSn为初始编程电压VPinit加上所获取的智能校验循环计数乘以智能校验的编程步长ΔVPS。在一些实施例中，智能校验的编程步长ΔVPS可具有与编程步长ΔVP相同或不同的值。举例来说，在一实施例中，智能校验的编程步长ΔVPS小于编程步长ΔVP。
针对每一后续字线(例如，字线WLn+1、WLn+2、...)重复此相同过程，首先在耦合到字线的String0的存储器单元上执行编程-校验迭代以获取那些存储器单元的智能校验循环计数，且接着使用所获取的智能校验循环计数来确定用于编程耦合到字线的String1-String3的存储器单元的智能校验开始编程电压VPSn。
如上文所描述，校验过程消耗编程操作的显著部分。为了改进性能，使用有时被称作“1编程，0校验”或“1P0V”的编程技术在不执行任何校验操作的情况下对存储器装置进行编程。在实施例中，1P0V可用于编程可在擦除状态(Er)和编程状态(S1)之间编程/擦除的SLC存储器装置。
在1P0V过程的实施例中，使用具有初始编程电压VP的单个编程脉冲将SLC存储器装置编程到编程状态S1，且不执行校验操作。图10示出当每一存储器单元存储使用此1P0V技术编程的两个数据位时存储器阵列的示例阈值电压分布。
在此实施例中，成功编程要求存储器单元的阈值电压在单个编程脉冲之后可靠地到达编程状态S1。实际上，因为不存在施加额外编程脉冲的机会，所以如果单个编程脉冲使存储器单元的阈值电压移位太少，则擦除状态Er和编程状态S1之间的可靠区分将不可能实现。举例来说，如果编程脉冲的初始编程电压太低，使得编程之后存储器单元的阈值电压低于读取参考电压Vr，则“经编程”存储器单元可读取为处于擦除状态Er而非编程状态S1。
例如上文描述的非易失性存储器单元常常随时间经历编程变化。确切地说，存储器单元的栅极氧化物可能随着编程-擦除(PE)循环的数目增加而降级，从而使得随着施加每一编程脉冲发生较大阈值电压Vth增加。
举例来说，将具有初始编程电压VPa的编程脉冲施加到尚未明显使用的存储器单元(也被称为“最初(fresh)”装置)可将存储器单元的阈值电压增加到第一阈值电压Vth1。在存储器单元已经受若干PE循环(例如，10,000个PE循环)之后，将具有相同初始编程电压VPa的编程脉冲施加到存储器单元可将阈值电压增加到第二阈值电压Vth2，其中Vth2大于Vth1。换句话说，相同初始编程电压使得随着PE循环的数目增加而发生较大阈值电压Vth增加。
为了避免过度编程存储器单元，抵制此效应的技术基于存储器单元已经受的PE循环的数目调整施加到每一存储器单元的编程脉冲的初始编程电压。在一实施例中，此自适应初始编程电压技术随着PE循环的数目增加而减小编程脉冲的初始编程电压，目标是尝试实现与最初时相同的编程状态阈值电压分布。
在一实施例中，使用具有第一初始编程电压VP0的第一编程脉冲来编程存储器单元持续第一数目的PE循环(例如，10,000个PE循环)，使用具有第二初始编程电压VP1(VP1<VP0)的第二编程脉冲来编程存储器单元持续接下来10,000个PE循环，使用具有第三初始编程电压VP2(VP2<VP1)的第三编程脉冲来编程存储器单元持续接下来10,000个PE循环，等等。
在一实施例中，自适应初始编程电压技术在PE循环的群组或“带区”中调整初始编程电压，且将具有相同初始编程电压的编程脉冲施加到已经在带区内任何地方经受PE循环的存储器单元。举例来说，使用具有第一初始编程电压VP0的编程脉冲来编程经受0-9,999之间的PE循环的存储器单元，使用具有第二初始编程电压VP1的编程脉冲来编程经受10,000-19,999之间的PE循环的存储器单元，使用具有第三初始编程电压VP2的编程脉冲来编程经受20,000-29,999之间的PE循环的存储器单元，等等。在一实施例中，PE带区包含相同数目的PE循环(例如，10,000个循环)。在其它实施例中，PE带区可包含不同数目的PE循环。
举例来说，如果存储器阵列中的存储器单元各自具有最大承受能力j＝110,000个PE循环，且每一PE带区包含k＝10,000个PE循环，则“最初”PE带区上方存在总共L＝j/k＝11个PE带区，且每一PE带区的初始编程电压编程在表1中示出：
表1
Figure BDA0003498895800000181
其中VP0为最初时施加的编程脉冲的初始编程电压。可使用j、k和L的其它值。在一实施例中，PE带区m的初始编程电压VPm可表达为：
VPm＝VP0-ΔVm，m＝1、2、…、L (1)
其中ΔVm是基于PE循环的数目和随着跨所有字线的循环的编程状态S1阈值电压Vt位置的平均增加确定的PE带区m的自适应初始编程电压移位。因此，在表1中使用等式(1)，示例初始编程电压在表2中示出：
表2
Figure BDA0003498895800000191
在一实施例中，自适应初始编程电压移位ΔVm＝100mV×m。举例来说，ΔV1＝100mV，ΔV2＝200mV，ΔV3＝300mV，等等。可使用自适应初始编程电压移位ΔVm的其它值。
在一实施例中，对于每一PE带区m，相同自适应初始编程电压移位ΔVm施加到存储器阵列中的所有字线。此些自适应初始编程电压技术在本文中被称作“所有字线自适应初始编程电压技术”。举例来说，针对PE带区2中的存储器单元使用上述表2，使用自适应初始编程电压移位ΔV2来编程跨所有字线的存储器单元。同样，对于PE带区7中的存储器单元，使用自适应初始编程电压移位ΔV7来编程跨所有字线的存储器单元，等等。
所有字线自适应初始编程电压技术对于使用上文描述的各种编程技术编程的存储器单元可能成问题。确切地说，随着PE循环的阈值电压增加的量可跨存储器阵列(例如，上文描述和图4C-4E中描绘的三维存储器结构)中的字线显著变化。
实际上，图11描绘循环之后编程状态S1阈值电压分布的低尾中相比于最初的平均移位的示例值作为字线数目的函数。确切地说，展示五条曲线，其描绘跨包含112条字线的存储器阵列的10K、50K、75K、100K和110K个PE循环之后编程状态S1阈值电压分布的低尾中相比于最初的平均移位的示例值。
在所示出的实例中，对于字线20，10K、50K、75K、100K和110K个PE循环之后编程状态S1阈值电压分布的低尾中相比于最初的平均移位分别为大致150mV、550mV、700mV、880mV和910mV。相比之下，对于字线65，10K、50K、75K、100K和110K个PE循环之后编程状态S1阈值电压分布的低尾中相比于最初的平均移位分别为大致290mV、870mV、1.09V、1.28V和1.32V。
此外，对于固定数目的PE循环，编程状态S1阈值电压分布的低尾中相比于最初的平均移位跨字线显著变化。在所示出的实例中，在10K个PE循环处，编程状态S1阈值电压分布的低尾中相比于最初的平均移位跨112条字线变化约150mV。在所示出的实例中，在110K个PE循环处，编程状态S1阈值电压分布的低尾中相比于最初的平均移位跨112条字线变化约420mV。
由于跨存储器阵列的字线的阈值电压移位的此显著变化，将相同自适应编程电压移位ΔVm施加到跨存储器阵列中的所有字线的PE带区m中的存储器单元的所有字线自适应初始编程电压技术可能损害存储器阵列的可靠性。
举例来说，图11中的每一水平线是跨所有字线的对应平均移位曲线的值的均值，且在本文中被称作“均值线”。举例来说，在10K个PE循环处，跨所有字线的编程状态S1阈值电压分布的低尾中相比于最初的平均移位具有大致220mV的均值μ10。在50K个PE循环处，跨所有字线的编程状态S1阈值电压分布的低尾中相比于最初的平均移位具有大致700mV的均值μ50。在75K个PE循环处，跨所有字线的编程状态S1阈值电压分布的低尾中相比于最初的平均移位具有大致880mV的均值μ75。在100K个PE循环处，跨所有字线的编程状态S1阈值电压分布的低尾中相比于最初的平均移位具有大致1.050V的均值μ100。在110K个PE循环处，跨所有字线的编程状态S1阈值电压分布的低尾中相比于最初的平均移位具有大致1.105V的均值μ110。
如果均值μ10、μ50、...、μ100、μ110分别用作所有112条字线的自适应初始编程电压移位值ΔV1、ΔV5、...、ΔV10、ΔV11，则一些字线的初始编程电压将移位太多(在本文中被称作“过移位”)，而其它字线的初始编程电压将移位太少(在本文中被称作“欠移位”)。
举例来说，参看50K个PE循环的曲线，使用自适应初始编程电压移位ΔV5＝μ50＝700mV，耦合到字线20的存储器单元的初始编程电压过移位约700mV-550mV＝150mV，而耦合到字线65的存储器单元的初始编程电压欠移位约870mV-700mV＝170mV。针对图11中描绘的PE循环曲线中的每一个，字线存在类似的过移位和欠移位。
对于1P0V编程技术，如果经编程存储器单元的阈值电压太低(例如，使得阈值电压低于读取参考电压Vr)，则过移位的存储器单元可能导致可靠性问题。对于ISPP编程技术，过移位的存储器单元可能导致性能受损(例如，需要更多编程环路)，且欠移位的存储器单元可能导致可靠性问题，因为太高的初始编程电压可能导致存储器单元的过编程。
描述用以提供字线分区自适应初始编程电压技术的技术。确切地说，描述一种字线分区自适应初始编程电压技术，其将存储器阵列中的N条字线划分为q个字线区，其中q为具有值2≤q≤N的整数。举例来说，N＝112条字线且q＝8个字线区，但可使用N和q的其它值。
在一实施例中，每一字线区包含连续字线。举例来说，第一字线区包含字线3-33，第二字线区包含字线34-39，第三字线区包含字线40-68，等等。在一实施例中，每一字线区中的字线的数目可相同，或可在各区之间变化。在一实施例中，字线区为非重叠的-也就是说，每一字线区中的字线是唯一的，且每一字线包含在至多一个字线区中。
在一实施例中，对于每一PE带区m，以及对于每一字线区z，字线分区自适应初始编程电压可表达为：
VPmz＝VP0-aΔVmz (2)
其中VP0为最初时施加的编程脉冲的初始编程电压，且aΔVmz为针对PE带区m和字线区z的字线分区自适应初始编程电压移位。在一实施例中，aΔVmz是基于PE循环的数目和随着跨字线区z中的字线的循环的编程状态S1阈值电压Vt位置的平均增加确定的。在其它实施例中，aΔVmz可基于PE循环的数目和随着跨字线区z中的字线的循环的编程状态S1阈值电压Vt位置的增加的某一其它函数确定的。
因此，与例如上文描述的其中相同自适应初始编程电压移位ΔVm施加到耦合到所有字线的PE带区m中的存储器单元的所有字线自适应初始编程电压技术相比，在字线分区自适应初始编程电压技术的实施例中，对应字线分区自适应初始编程电压移位aΔVmz施加到耦合到字线区z中的字线的PE带区m中的存储器单元，且字线分区自适应初始编程电压移位aΔVmz可在各字线区之间变化。
图12A-12B描绘字线分区自适应初始编程电压技术的示例实施例。确切地说，图12A描绘图11的图划分为针对五个PE带区m的q＝8个字线区：
Figure BDA0003498895800000211
图12B包含字线分区自适应初始编程电压移位aΔVmz的示例值，且为了比较，还包含所有字线自适应初始编程电压移位ΔVm的示例值。图中，浅灰色阴影的框具有低于对应所有字线自适应初始编程电压移位ΔVm的字线分区自适应初始编程电压移位aΔVmz的值。换句话说，那些字线区的字线分区初始编程电压的移位小于使用所有字线自适应初始编程电压技术的移位的量。举例来说，对于字线区z＝3和PE带区m＝7，字线分区自适应初始编程电压移位为800mV，而PE带区m＝7的所有字线自适应初始编程电压移位为900mV。
相比之下，较深灰色阴影的框具有大于对应所有字线自适应初始编程电压移位ΔVm的字线分区自适应初始编程电压移位aΔVmz的值。换句话说，那些字线区的字线分区初始编程电压的移位超过使用所有字线自适应初始编程电压技术的移位的量。举例来说，对于字线区z＝4和PE带区m＝5，字线分区自适应初始编程电压移位为800mV，而PE带区m＝5的所有字线自适应初始编程电压移位为700mV。
使用图12B中的示例值，对于已经经受75,000个PE循环(PE带区m＝7)的存储器单元，字线分区初始编程电压确定如下：
Figure BDA0003498895800000221
相比之下，使用所有字线自适应初始编程电压技术，将VP7＝VP0-900mV的初始编程电压施加到耦合到所有字线的存储器单元。
在一实施例中，字线区的数目q和包含在每一字线区z中的特定字线可通过多种方式确定。增加字线区的数目q可增加可靠性，但也可能增加复杂性。在图12A中描绘的实例中，使用q＝8个字线区。
包含在每一字线区中的特定字线可基于多种因素确定。在图12A-12B中描绘的实例中，分别向字线0和1指派对应字线区1和2，因为那些字线在存储器阵列的边缘附近且可展现非典型行为。对于所有其它字线，基于每一曲线与对应均值线交叉的位置指派包含在每一字线区中的特定字线。
举例来说，字线区3包含字线2-41，因为对于每一曲线，随着循环的编程状态S1阈值电压Vt位置的平均增加低于字线2-41的对应均值线。字线区4包含字线42-77，因为对于每一曲线，随着循环的编程状态S1阈值电压Vt位置的平均增加高于字线42-77的对应均值线。字线区5包含字线78-84，因为对于每一曲线，随着循环的编程状态S1阈值电压Vt位置的平均增加低于字线78-84的对应均值线。字线区6包含字线85-89，因为对于每一曲线，随着循环的编程状态S1阈值电压Vt位置的平均增加高于字线85-89的对应均值线。字线区7包含字线90-99，因为对于每一曲线，随着循环的编程状态S1阈值电压Vt位置的平均增加低于字线90-99的对应均值线。字线区8包含字线100-111，因为对于每一曲线，随着循环的编程状态S1阈值电压Vt位置的平均增加高于字线100-111的对应均值线。其它技术可用于选择包含在每一字线区中的特定字线。
图12C包含展示10K、50K、75K、100K和110K个PE循环之后编程状态S1阈值电压分布相对于最初的移位的平均低尾作为字线数目的函数的图式。左侧的图式描绘使用所有字线自适应编程电压技术(例如，使用图12B的示例所有字线自适应初始编程电压移位ΔVm值)的移位值。右侧的图式描绘使用例如上文描述的字线区自适应初始编程电压技术(例如，使用图12B的示例字线分区自适应初始编程电压移位aΔVmz值)的移位值。
对于所有字线自适应初始编程电压技术，编程状态S1阈值电压分布相对于最初的移位的平均低尾中的最大变化为约475mV。
相比之下，对于字线分区自适应初始编程电压技术，编程状态S1阈值电压分布相对于最初的移位的平均低尾中的最大变化为约295mV，改进为约180mV(最大变化减少大致40％)。
图12A-12C中描绘的示例实施例利用q＝8个字线区。不希望受任何特定理论束缚，据信，增加区的数目可提供进一步改进，且可进一步减小编程状态S1阈值电压分布相对于最初的移位的平均低尾中的最大变化。
举例来说，图13A-13B描绘字线分区自适应初始编程电压技术的另一示例实施例。确切地说，图13A描绘图11的图划分为针对五个PE带区m的q＝16个字线区：
Figure BDA0003498895800000231
Figure BDA0003498895800000241
图13B包含字线分区自适应初始编程电压移位aΔVmz的示例值，且为了比较，还包含所有字线自适应初始编程电压移位ΔVm的示例值。图中，浅灰色阴影的框具有低于对应所有字线自适应初始编程电压移位ΔVm的字线分区自适应初始编程电压移位aΔVmz的值。
换句话说，那些字线区的字线分区初始编程电压的移位小于使用所有字线自适应初始编程电压技术的移位的量。举例来说，对于字线区z＝6和PE带区m＝10，字线分区自适应初始编程电压移位为1000mV，而PE带区m＝10的所有字线自适应初始编程电压移位为1100mV。
相比之下，较深灰色阴影的框具有大于对应所有字线自适应初始编程电压移位ΔVm的字线分区自适应初始编程电压移位aΔVmz的值。换句话说，那些字线区的字线分区初始编程电压的移位超过使用所有字线自适应初始编程电压技术的移位的量。举例来说，对于字线区z＝11和PE带区m＝7，字线分区自适应初始编程电压移位为1000mV，而PE带区m＝7的所有字线自适应初始编程电压移位为900mV。
使用图13B中的示例值，对于已经经受10,000个PE循环(PE带区m＝10)的存储器单元，字线分区初始编程电压确定如下：
Figure BDA0003498895800000242
Figure BDA0003498895800000251
相比之下，使用所有字线自适应初始编程电压技术，将VP10＝VP0-1100mV的初始编程电压施加到耦合到所有字线的存储器单元。
图13C包含展示10K、50K、70K、100K和110K个PE循环之后编程状态S1阈值电压分布相对于最初的移位的平均低尾作为字线数目的函数的图式。左侧的图式描绘使用所有字线自适应编程电压技术(例如，使用图12B和13B的示例所有字线自适应初始编程电压移位ΔVm值)的移位值。中间的图式描绘使用例如上文描述的具有z＝8个区的字线区自适应初始编程电压技术(例如，使用图12B的示例字线分区自适应初始编程电压移位aΔVmz值)的移位值。右侧的图式描绘使用例如上文描述的具有z＝16个区的字线区自适应初始编程电压技术(例如，使用图13B的示例字线分区自适应初始编程电压移位aΔVmz值)的移位值。
对于所有字线自适应初始编程电压技术，编程状态S1阈值电压分布相对于最初的移位的平均低尾中的最大变化为约475mV。
相比之下，对于具有z＝8个字线区的字线分区自适应初始编程电压技术，编程状态S1阈值电压分布相对于最初的移位的平均低尾中的最大变化为约295mV，改进为约180mV(最大变化减少大致40％)。
相比之下，对于具有z＝16个字线区的字线分区自适应初始编程电压技术，编程状态S1阈值电压分布相对于最初的移位的平均低尾中的最大变化为约185mV，改进为约290mV(最大变化减少大致60％)。
一个实施例包含一种设备，所述设备包含：多个字线，其包含多个字线区；多个非易失性存储器单元，其耦合到所述多个字线；以及控制电路，其耦合到非易失性存储器单元。控制电路被配置成确定用于字线区中的每一个的对应初始编程电压。每一对应初始编程电压是基于编程擦除循环的数目确定的。
一个实施例包含一种设备，所述设备包含：多个字线，其包含多个字线区；多个非易失性存储器单元，其耦合到所述多个字线；以及控制电路，其耦合到非易失性存储器单元。控制电路被配置成确定用于耦合到第一字线的非易失性存储器单元的第一初始编程电压，和用于耦合到第二字线的非易失性存储器单元的第二初始编程电压。第一初始编程电压和第二初始编程电压基于编程擦除循环的数目变化。
一个实施例包含一种方法，所述方法包含：将第一多个字线划分为第一字线区且将第二多个字线划分为第二字线区；确定用于第一字线区的第一初始编程电压和用于第二字线区的第二初始编程电压，其中第一初始编程电压和第二初始编程电压是基于编程擦除循环的数目确定的；施加包括第一初始编程电压的单个编程脉冲以将耦合到所述第一多个字线的非易失性存储器单元编程到编程状态而不执行任何校验操作；以及施加包括第二初始编程电压的单个编程脉冲以将耦合到所述第二多个字线的非易失性存储器单元编程到所述编程状态而不执行任何校验操作。
出于本文的目的，说明书中对“实施例”、“一个实施例”、“一些实施例”或“另一实施例”的引用可用于描述不同的实施例或相同的实施例。
出于本文的目的，连接可以是直接连接或间接连接(例如，经由一个或多个其它部分)。在一些情况下，当元件被称为连接或耦合到另一元件时，所述元件可以直接连接到另一元件或经由中间元件间接连接到另一元件。当一个元件被称为直接连接到另一元件时，则在该元件和另一元件之间不存在中间元件。如果两个装置直接或间接连接，使得这两个装置可以在它们之间传送电子信号，则这两个装置“通信”。
出于本文的目的，术语“基于”可以被理解为“至少部分地基于”。
出于本文的目的，在没有额外上下文的情况下，例如“第一”对象、“第二”对象和“第三”对象的数值术语的使用可能并不暗示对象的排序，而是可用于识别目的以识别不同的对象。
出于本文的目的，术语“一组”对象可以指“一组”一个或多个所述对象。
已出于说明和描述的目的呈现以上详细描述。其不希望是详尽的或限于所公开的精确形式。鉴于以上教示，许多修改及变化是可能的。挑选所描述的实施例是为了最佳地阐释所提议技术的原理和其实际应用，由此使所属领域的其他技术人员能够在各种实施例中并且以适于所审慎考虑的特定用途的各种修改利用所提议技术。希望范围由所附权利要求书限定。

Claims (20)

1.一种设备，其包括：
多个字线，其包括多个字线区；
多个非易失性存储器单元，其耦合到所述多个字线；以及
控制电路，其耦合到所述非易失性存储器单元，所述控制电路被配置成确定用于所述字线区中的每一个的对应初始编程电压，其中每一对应初始编程电压是基于编程擦除循环的数目确定的。
2.根据权利要求1所述的设备，其中对于每一字线区，所述控制电路被配置成基于跨所述字线区中的字线的编程状态阈值电压位置的平均增加确定所述对应初始编程电压。
3.根据权利要求2所述的设备，其中编程状态为最低编程状态。
4.根据权利要求1所述的设备，其中对于每一字线区，所述控制电路被配置成基于编程状态阈值电压分布的低尾的平均增加确定所述对应初始编程电压。
5.根据权利要求4所述的设备，其中编程状态是在擦除状态之上的第一编程状态。
6.根据权利要求1所述的设备，其中每一字线区包含连续字线。
7.根据权利要求1所述的设备，其中每一字线区包含相同数目的字线。
8.根据权利要求1所述的设备，其中每一字线区中的字线的数目在各字线区之间变化。
9.根据权利要求1所述的设备，其中所述字线区为非重叠的。
10.根据权利要求1所述的设备，其中每一字线包含在至多一个字线区中。
11.一种设备，其包括：
多个字线，其包括多个字线区；
多个非易失性存储器单元，其耦合到所述多个字线；以及
控制电路，其耦合到所述非易失性存储器单元，所述控制电路被配置成确定用于耦合到第一字线的非易失性存储器单元的第一初始编程电压，和用于耦合到第二字线的非易失性存储器单元的第二初始编程电压，其中所述第一初始编程电压和所述第二初始编程电压基于编程擦除循环的数目变化。
12.根据权利要求11所述的设备，其中所述第一初始编程电压不同于所述第二初始编程电压。
13.根据权利要求11所述的设备，其中所述控制电路进一步被配置成基于耦合到所述第一字线的非易失性存储器单元的编程状态阈值电压位置的平均增加确定所述第一初始编程电压，且基于耦合到所述第二字线的非易失性存储器单元的所述编程状态阈值电压位置的平均增加确定所述第二初始编程电压。
14.根据权利要求13所述的设备，其中编程状态为最低编程状态。
15.根据权利要求11所述的设备，其中所述控制电路进一步被配置成基于耦合到所述第一字线的存储器单元的编程状态阈值电压分布的低尾的平均增加确定所述第一初始编程电压，且基于耦合到所述第二字线的存储器单元的所述编程状态阈值电压分布的低尾的平均增加确定所述第二初始编程电压。
16.根据权利要求15所述的设备，其中编程状态是在擦除状态之上的第一编程状态。
17.根据权利要求11所述的设备，其进一步包括包括所述第一字线的第一字线区，以及包括所述第二字线的第二字线区。
18.根据权利要求11所述的设备，其中所述第一字线区包含第一数目的字线，且所述第二字线区包含不同于所述第一数目的字线的第二数目的字线。
19.一种方法，其包括：
将第一多个字线划分为第一字线区且将第二多个字线划分为第二字线区；
确定用于所述第一字线区的第一初始编程电压，和用于所述第二字线区的第二初始编程电压，其中所述第一初始编程电压和所述第二初始编程电压是基于编程擦除循环的数目确定的；
施加包括所述第一初始编程电压的单个编程脉冲以将耦合到所述第一多个字线的非易失性存储器单元编程到编程状态而不执行任何校验操作；以及
施加包括所述第二初始编程电压的单个编程脉冲以将耦合到所述第二多个字线的非易失性存储器单元编程到所述编程状态而不执行任何校验操作。
20.根据权利要求19所述的方法，其中第一初始编程电压不同于所述第二初始编程电压。
CN202210122052.0A 2021-06-18 2022-02-09 用于非易失性存储器的字线分区自适应初始编程电压 Pending CN115497547A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/351,533 US11854620B2 (en) 2021-06-18 2021-06-18 Word line zoned adaptive initial program voltage for non-volatile memory
US17/351,533 2021-06-18

Publications (1)

Publication Number Publication Date
CN115497547A true CN115497547A (zh) 2022-12-20

Family

ID=84283883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210122052.0A Pending CN115497547A (zh) 2021-06-18 2022-02-09 用于非易失性存储器的字线分区自适应初始编程电压

Country Status (3)

Country Link
US (1) US11854620B2 (zh)
CN (1) CN115497547A (zh)
DE (1) DE102022102625A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11977774B2 (en) * 2021-12-21 2024-05-07 Micron Technology, Inc. Charge loss mitigation throughout memory device lifecycle by proactive window shift

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339834B2 (en) 2005-06-03 2008-03-04 Sandisk Corporation Starting program voltage shift with cycling of non-volatile memory
JP4909670B2 (ja) 2006-01-24 2012-04-04 株式会社東芝 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム
US7564715B2 (en) 2007-02-20 2009-07-21 Sandisk Corporation Variable initial program voltage magnitude for non-volatile storage
JP2011040135A (ja) * 2009-08-13 2011-02-24 Toshiba Corp 不揮発性半導体記憶装置
US8971128B2 (en) 2013-01-31 2015-03-03 Sandisk Technologies Inc. Adaptive initial program voltage for non-volatile memory
US9792999B2 (en) 2015-10-30 2017-10-17 SK Hynix Inc. Adaptive scheme for incremental step pulse programming of flash memory
US10008277B2 (en) * 2016-09-12 2018-06-26 Sandisk Technologies Llc Block health monitoring using threshold voltage of dummy memory cells
US10614898B1 (en) 2018-09-19 2020-04-07 Sandisk Technologies Llc Adaptive control of memory cell programming voltage

Also Published As

Publication number Publication date
DE102022102625A1 (de) 2022-12-22
US11854620B2 (en) 2023-12-26
US20220406380A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
CN111386571B (zh) 具有多平面混合子块编程的非易失性存储器
US10553298B1 (en) Non-volatile memory with countermeasure for select gate disturb
US11081198B2 (en) Non-volatile memory with countermeasure for over programming
US10839928B1 (en) Non-volatile memory with countermeasure for over programming
US11004525B1 (en) Modulation of programming voltage during cycling
CN113284538A (zh) 具有程序验证跳过的非易失性存储器
US10878925B1 (en) Dynamic read voltages in non-volatile memory
US10971231B1 (en) Adaptive VPASS for 3D flash memory with pair string structure
CN112947849A (zh) 非易失性存储器编程顺序
US20220101926A1 (en) Non-volatile memory with switchable erase methods
CN115497547A (zh) 用于非易失性存储器的字线分区自适应初始编程电压
US11791001B2 (en) Non-volatile memory with updating of read compare voltages based on measured current
CN115512747A (zh) 用于具有相邻平面干扰检测的智能验证的设备和方法
US11942157B2 (en) Variable bit line bias for nonvolatile memory
US20240177788A1 (en) Adaptive erase voltages for non-volatile memory
US20240038315A1 (en) Early detection of programming failure for non-volatile memory
US20230410921A1 (en) Three-bit-per-cell programming using a four-bit-per-cell programming algorithm
US11475961B1 (en) Nonvolatile memory with efficient look-ahead read
US20240029804A1 (en) Adaptive fail bits threshold number for erasing non-volatile memory
US20240168661A1 (en) Early program termination with adaptive temperature compensation
US20240071533A1 (en) Adaptive gidl voltage for erasing non-volatile memory
US20210319833A1 (en) Apparatus and methods for quarter bit line sensing
CN115512745A (zh) 使用逐步写入的非易失性存储
CN117652021A (zh) 具有高效信号路由的非易失性存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination