CN115480883A - 芯片、芯片的测试方法以及计算机可读存储介质 - Google Patents

芯片、芯片的测试方法以及计算机可读存储介质 Download PDF

Info

Publication number
CN115480883A
CN115480883A CN202110602773.7A CN202110602773A CN115480883A CN 115480883 A CN115480883 A CN 115480883A CN 202110602773 A CN202110602773 A CN 202110602773A CN 115480883 A CN115480883 A CN 115480883A
Authority
CN
China
Prior art keywords
interrupt
target
interface
interfaces
interrupt interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110602773.7A
Other languages
English (en)
Inventor
周博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Semiconductor Co Ltd
Original Assignee
BYD Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Semiconductor Co Ltd filed Critical BYD Semiconductor Co Ltd
Priority to CN202110602773.7A priority Critical patent/CN115480883A/zh
Publication of CN115480883A publication Critical patent/CN115480883A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2247Verification or detection of system hardware configuration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本公开涉及一种芯片、芯片的测试方法以及计算机可读存储介质。涉及芯片设计领域。该芯片包括多个中断接口、中断测试装置以及内部总线,该中断测试装置通过内部总线与多个中断接口耦合,该中断测试装置包括:选择模块,用于在接收到触发信号的情况下,从多个预设模式中选择至少一个待执行的目标模式,根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口;激励模块,用于向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序;测试模块,用于接收每个中断服务程序返回的结果值,根据结果值输出该中断服务程序对应的目标中断接口的中断测试结果。

Description

芯片、芯片的测试方法以及计算机可读存储介质
技术领域
本公开实施例涉及芯片设计技术领域,更具体地,涉及一种芯片、芯片的测试方法以及计算机可读存储介质。
背景技术
微控制单元(Micro Control Unit,MCU)上中断的异常会导致MCU运行中出现异常行为。为了防止上述情况出现,需要对MCU上的中断进行测试。
目前,对于MCU用户而言,为了得到针对MCU上的中断的测试结果,还需要为MCU设计对应的中断测试程序,以便通过该中断测试程序来测试MCU上的中断是否存在异常。
实际情况中,由于需要保证时序控制的准确性以及需要考虑MCU中断发生时的各种响应机制,上述测试程序的开发过程操作复杂、效率低下且成本较高;并且,即使能够顺利得到MCU对应的测试程序,基于该测试程序,对MCU上中断的验证也只能在单独的测试环境下进行,无法带入到MCU的实际运行环境中,无法对实际运行环境中可能出现的异常行为进行验证,局限性较大。
发明内容
本公开实施例的一个目的是提供一种芯片的新的技术方案。
根据本公开的第一方面,提供了一种芯片,芯片包括多个中断接口、中断测试装置以及内部总线,中断测试装置通过内部总线与多个中断接口耦合,中断测试装置包括:选择模块,用于在接收到触发信号的情况下,从多个预设模式中选择至少一个待执行的目标模式,根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口;激励模块,用于向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序;测试模块,用于接收每个中断服务程序返回的结果值,根据结果值输出该中断服务程序对应的目标中断接口的中断测试结果。
可选地,多个预设模式包括第一模式,选择模块具体用于:在目标模式为第一模式的情况下,根据第一模式从多个中断接口中依次选择待测试的目标中断接口。
可选地,多个预设模式包括第二模式,选择模块具体用于:在目标模式为第二模式的情况下,根据第二模式在多个中断接口中确定至少一个第一中断接口,以及从至少一个第一中断接口中依次选择待测试的目标中断接口;测试模块还用于,在接收每个中断服务程序返回的结果值之前,从选择模块中获取目标中断接口的测试次数;在根据结果值输出该中断服务程序对应的目标中断接口的中断测试结果之后,获取连续启动目标中断接口对应的中断服务程序的连续启动次数;以及,在连续启动次数小于测试次数的情况下,跳转至激励模块,以便激励模块再次向目标中断接口发送测试激励,启动目标中断接口对应的中断服务程序。
可选地,多个预设模式包括第三模式,选择模块具体用于:在目标模式为第三模式的情况下,根据第三模式在多个中断接口确定至少一组中断接口组,每个中断接口组包括多个第二中断接口,且每个第二中断接口的优先级不同;以及,从至少一组中断接口组中依次选择待测试的目标中断接口组,将目标中断接口组中的每个第二中断接口作为目标中断接口,得到多个目标中断接口;测试模块具体用于:接收多个目标中断接口对应的多个目标中断服务程序返回的结果值;根据多个目标中断服务程序返回结果值的时间,按照该时间由先到后的顺序对多个目标中断接口进行排序,得到第一顺序;以及,将多个目标中断接口按照优先级由高到低的顺序进行排序,得到第二顺序,根据第一顺序和第二顺序确定中断测试结果。
可选地,该芯片还包括:第一计时模块,用于响应第一计时触发事件,开始计时;以及在计时时长超过预设的第一计时时长的情况下,生成第一测试激励触发信号;其中,第一计时触发事件为选择模块根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口;激励模块具体用于,响应第一测试激励触发信号,向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序。
可选地,该芯片还包括:第二计时模块,用于响应第二计时触发事件,开始计时;其中,第二计时触发事件为选择模块将目标中断接口组中的每个第二中断接口作为目标中断接口,得到多个目标中断接口;以及,在计时时长达到待测目标中断接口对应的第二计时时长的情况下,生成待测目标中断接口对应的第二测试激励触发信号;其中,待测目标中断接口为多个目标中断接口中任一中断接口;激励模块具体用于,响应待测目标中断接口对应的第二测试激励触发信号,向待测目标中断接口发送测试激励,以便启动待测目标中断接口对应的中断服务程序。
根据本公开的第二方面,还提供了一种芯片的测试方法,芯片包括多个中断接口、中断测试装置以及内部总线,中断测试装置通过内部总线与多个中断接口耦合,该方法包括:在接收到触发信号的情况下,从多个预设模式中选择至少一个待执行的目标模式,根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口;向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序;接收每个中断服务程序返回的结果值,根据结果值输出该中断服务程序对应的目标中断接口的中断测试结果。
可选地,多个预设模式包括第一模式,根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口,包括:在目标模式为第一模式的情况下,根据第一模式从多个中断接口中依次选择待测试的目标中断接口。
可选地,多个预设模式包括第二模式,根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口,包括:在目标模式为第二模式的情况下,根据第二模式在多个中断接口中确定至少一个第一中断接口,以及从至少一个第一中断接口中依次选择待测试的目标中断接口;在接收每个中断服务程序返回的结果值之前,该方法还包括:从选择模块中获取目标中断接口的测试次数;在根据结果值输出该中断服务程序对应的目标中断接口的中断测试结果之后,该方法还包括:获取连续启动目标中断接口对应的中断服务程序的连续启动次数;以及,在连续启动次数小于测试次数的情况下,跳转至激励模块,以便激励模块再次向目标中断接口发送测试激励,启动目标中断接口对应的中断服务程序。
可选地,多个预设模式包括第三模式,根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口,包括:在目标模式为第三模式的情况下,根据第三模式在多个中断接口确定至少一组中断接口组,每个中断接口组包括多个第二中断接口,且每个第二中断接口的优先级不同;以及,从至少一组中断接口组中依次选择待测试的目标中断接口组,将目标中断接口组中的每个第二中断接口作为目标中断接口,得到多个目标中断接口;接收每个中断服务程序返回的结果值,根据结果值输出该中断服务程序对应的目标中断接口的中断测试结果,包括:接收多个目标中断接口对应的多个目标中断服务程序返回的结果值;根据多个目标中断服务程序返回结果值的时间,按照上述时间由先到后的顺序对多个目标中断接口进行排序,得到第一顺序;以及,将多个目标中断接口按照优先级由高到低的顺序进行排序,得到第二顺序,根据第一顺序和第二顺序确定中断测试结果。
可选地,该方法还包括:响应第一计时触发事件,开始计时;以及在计时时长超过预设的第一计时时长的情况下,生成第一测试激励触发信号;其中,第一计时触发事件为选择模块根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口;向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序,包括:响应第一测试激励触发信号,向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序。
可选地,该方法还包括:响应第二计时触发事件,开始计时;其中,第二计时触发事件为选择模块将目标中断接口组中的每个第二中断接口作为目标中断接口,得到多个目标中断接口;以及,在计时时长达到待测目标中断接口对应的第二计时时长的情况下,生成待测目标中断接口对应的第二测试激励触发信号;其中,待测目标中断接口为多个目标中断接口中任一中断接口;向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序,包括:响应待测目标中断接口对应的第二测试激励触发信号,向待测目标中断接口发送测试激励,以便启动待测目标中断接口对应的中断服务程序。
根据本公开的第三方面,还提供了一种计算机可读存储介质,计算机可读存储介质上存储计算机程序,计算机程序在被处理器执行时实现根据本公开的第二方面的方法。
本公开实施例的一个有益效果在于,能够提供一种芯片,该芯片自身携带中断测试功能,在此情况下,芯片用户无需再为了得到针对芯片上的中断的测试结果而专门为芯片设计对应的中断测试程序,不仅可避免测试程序的开发过程操作复杂、效率低下且成本较高的问题,而且还能够在实际运行环境中对芯片上的中断进行测试,为芯片的使用带来诸多便利。
通过以下参照附图对本公开的示例性实施例的详细描述,本公开实施例的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本公开的实施例,并且连同其说明一起用于解释本公开实施例的原理。
图1为公开实施例提供的一种芯片的结构示意图;
图2为公开实施例提供的另一种芯片的结构示意图;
图3为公开实施例提供的再一种芯片的结构示意图;
图4为公开实施例提供的一种芯片的测试方法的方法流程图;
图5为公开实施例提供的一种中断测试装置的硬件结构示意图。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
<设备实施例>
图1为本公开实施例提供的一种芯片的结构示意图。如图1所示,芯片10包括多个中断接口11、中断测试装置12和内部总线13。中断测试装置12通过内部总线13与多个中断接口11与多个中断接口耦合。
在一些示例中,如图1所示,多个中断接口11可以包括至少一个内部中断接口和至少一个外部中断接口。至少一个内部中断接口例如图1中的中断接口I1~Im,至少一个外部中断接口例如图1中的中断接口I(m+1)~In;其中,n>m>0,n和m为自然数。
中断接口11为硬件接口,例如设置在芯片10上的引脚。
如图1所示,中断测试装置12包括:选择模块121、激励模块122和测试模块123。
选择模块121,用于在接收到触发信号的情况下,从多个预设模式中选择至少一个或多个待执行的目标模式,根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口。
激励模块122,用于向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序。
测试模块123,用于接收每个中断服务程序返回的结果值,根据结果值输出该中断服务程序对应的目标中断接口的中断测试结果。
在一些示例中,如图1所示,可以设置一个定时器14,通过定时器来发送上述触发信号至选择模块121。定时器发送触发信号的周期可以由本领域技术人员根据实际情况进行设置,本公开实施例对此不作限定。
在另一些示例中,触发信号可以是芯片的启动信号。
在一些实施例中,选择模块121中的多个预设模式包括第一模式,在此情况下,选择模块121具体用于:在目标模式为第一模式的情况下,根据第一模式从多个中断接口中依次选择待测试的目标中断接口。
例如,如图1所示,多个中断接口11包括中断接口I1~In,在第一模式下,可以按照第一预设顺序,依次将中断接口I1~In中的一个中断接口作为目标中断接口。其中,第一预设顺序可以由本领域技术人员根据实际情况进行设置,本公开实施例对此不作限定。
在此之后,通过激励模块122向选择模块121中选定的目标中断接口发送测试激励,以便启动该目标中断接口对应的中断服务程序。
测试模块123接收每个中断服务程序返回的结果值,并根据结果值输出该中断服务程序对应的目标中断接口的中断测试结果。
示例地,中断服务程序返回的结果值包括1和0。若中断服务程序返回的结果值为1,则说明中断服务程序运行正常,输出中断测试结果正常的信号;若中断服务程序返回的结果值为0,则说明中断服务程序运行异常,输出中断测试结果异常的信号。
举例说明,参见图1所示,在第一模式下,选择模块121依次将多个中断接口中的中断接口I1、中断接口I2……中断接口In作为目标中断接口,在此情况下,激励模块122依次向中断接口I1、中断接口I2……中断接口In发送测试激励,以便启动中断接口目标中断接口对应的中断服务程序,最后测试模块123依次接收中断接口I1、中断接口I2……中断接口In对应的中断服务程序返回的结果值,并依次根据中断接口I1、中断接口I2……中断接口In的结果值输出中断接口I1、中断接口I2……中断接口In的中断测试结果。
在一些实施例中,多个预设模式包括第二模式,在此情况下,选择模块121具体用于:在目标模式为第二模式的情况下,根据第二模式在多个中断接口中确定至少一个第一中断接口,以及从至少一个第一中断接口中依次选择待测试的目标中断接口。
第一中断接口为例如需要进行连续的中断测试的接口。实际情况中,至少一个第一中断接口具体为多个中断接口中的哪些可以由本领域技术人员根据实际情况进行设置。
例如,多个第一中断接口包括如图1所示的中断接口I1~Im,在第一模式下,可以按照第二预设顺序,依次将中断接口I1~Im中的一个中断接口作为目标中断接口。上述第二预设顺序可以由本领域技术人员根据实际情况进行设置,本公开实施例对此不作限定。
在此之后,激励模块122向选择模块121中选定的目标中断接口发送测试激励,以便启动该目标中断接口对应的中断服务程序。
在第二模式下,测试模块123首先从选择模块121中获取目标中断接口的测试次数,然后接收目标中断接口对应的中断服务程序返回的结果值,并根据结果值输出该中断服务程序对应的目标中断接口的中断测试结果。例如,中断服务程序返回的结果值包括1和0。若中断服务程序返回的结果值为1,则说明中断服务程序运行正常,输出中断测试结果正常的信号;若中断服务程序返回的结果值为0,则说明中断服务程序运行异常,输出中断测试结果异常的信号。在此之后,获取连续启动目标中断接口对应的中断服务程序的连续启动次数,判断连续启动次数是否小于测试次数;若判断结果为是,即连续启动次数小于测试次数,则跳转至激励模块122,以便激励模块122再次向选择模块121中选定的目标中断接口发送测试激励,启动该目标中断接口对应的中断服务程序;若判断结果为否,即连续启动次数大于或等于测试次数,则结束本次流程。
举例说明,参见图1所示,在第二模式下,选择模块121依次将多个中断接口中的中断接口I1、中断接口I2……中断接口Im作为目标中断接口,在此情况下,激励模块122依次向中断接口I1、中断接口I2……中断接口Im发送测试激励,以便启动中断接口目标中断接口对应的中断服务程序。对应选择模块121每次选择的目标中断接口,测试模块123从选择模块121上获取该目标中断接口的测试次数,例如选择模块121此次选择的目标中断接口为中断接口I1,则测试模块123从选择模块121上获取中断接口I的测试次数,然后接收中断接口I1对应的中断服务程序返回的结果值,并在此之后获取连续启动中断接口I1对应的中断服务程序的连续启动次数,判断连续启动次数是否小于测试次数;若判断结果为是,即连续启动次数小于测试次数,则跳转至激励模块122,以便激励模块122再次向中断接口I1发送测试激励,启动中断接口I1对应的中断服务程序;若判断结果为否,即连续启动次数大于或等于测试次数,则结束针对中断接口I1的测试流程。可以理解的是,对于中断接口I2~中断接口Im,测试模块123的获取中断测试结果的方式与上述获取中断接口I1的中断测试结果的方式相同,此处不再赘述。
在一些实施例中,多个预设模式包括第三模式,在此情况下,选择模块121具体用于:在目标模式为第三模式的情况下,根据第三模式在多个中断接口确定至少一组中断接口组,每个中断接口组包括多个第二中断接口,且每个第二中断接口的优先级不同;以及,从至少一组中断接口组中依次选择待测试的目标中断接口组,将目标中断接口组中的每个第二中断接口作为目标中断接口,得到多个目标中断接口。在此之后,激励模块122向选择模块121中选定的多个目标中断接口发送测试激励,以便启动上述多个目标中断接口对应的中断服务程序。
在第三模式下,测试模块123接收上述多个目标中断接口对应的多个目标中断服务程序返回的结果值,然后根据上述多个目标中断服务程序返回结果值的时间,按照时间由先到后的顺序对多个目标中断接口进行排序,得到第一顺序,在此之后,将多个目标中断接口按照=优先级由高到低的顺序进行排序,得到第二顺序,根据第一顺序和第二顺序确定中断测试结果;其中,第一顺序与第二顺序一致,则输出中断测试结果正常的信号;第一顺序与第二顺序不一致,则输出中断测试结果异常的信号。
具体地,第三模式可以用于测试多个中断接口的优先级执行是否正确。
举例说明,请参照图1所示,至少一组中断接口组包括第一中断接口组M1,第一中断接口组M1包括中断接口I1和中断接口I2,中断接口I1的优先级高于中断接口I2的优先级。在此情况下,在第三模式下,选择模块121选定中断接口I1和中断接口I2作为目标中断接口,在此之后,激励模块122向中断接口I1和中断接口I2发送测试激励,以便启动每个目标中断接口对应的中断服务程序。测试模块123接收中断接口I1对应的目标中断服务程序返回的第一结果值和中断接口I2对应的目标中断服务程序返回的第二结果值。其中,若测试模块123首先接收到中断接口I1对应的目标中断服务程序返回的第一结果值,然后接收到中断接口I2对应的目标中断服务程序返回的第二结果值,根据接收到第一结果值和第二结果值的时间,按照时间由先到后的顺序对中断接口I1和中断接口I2进行排序,得到第一顺序I1-I2,将中断接口I1和中断接口I2按照优先级由高到低的顺序进行排序,得到第二顺序I1-I2,第一顺序I1-I2与第二顺序I1-I2一致,则输出中断测试结果正常的信号。若测试模块123首先接收到中断接口I2对应的目标中断服务程序返回的第二结果值,然后接收到中断接口I1对应的目标中断服务程序返回的第一结果值,根据接收到第一结果值和第二结果值的时间,按照时间由先到后的顺序对中断接口I1和中断接口I2进行排序,得到第一顺序I2-I1,将中断接口I1和中断接口I2按照优先级由高到低的顺序进行排序,得到第二顺序I1-I2,第一顺序I2-I1与第二顺序I1-I2一致,则输出中断测试结果异常的信号。
可以理解的是,上述关于第三模式下的至少一组中断接口组、每个中断接口组包括多个第二中断接口的说明仅仅是示例性的,具体实施中,至少一组中断接口组的数量、每个中断接口组包括多个第二中断接口具体为多个中断接口中的哪些可以由本领域技术人员根据实际情况进行设置。
需要说明的是,上述所列举多个预设模式仅仅是示例性的,具体实施中,多个预设模式包括但不限于上述第一模式、第二模式和第三模式,多个预设模式的执行顺序可以由本领域技术人员根据实际情况进行设置,本公开实施例对此不作限定。
可以理解的是,选择模块121在接收到触发信号的情况下,可以从多个预设模式中依次选择一个待执行的目标模式,也可以从多个预设模式中同时选择多个待执行的目标模式,以实现同时执行多个目标模式的测试。具体实施中,从多个预设模式中选择至少一个待执行的目标模式的方式可以由本领域技术人员根据实际情况进行设置,本公开实施例对此不作限定。
在一些实施例中,为了使得激励模块122能够对多个测试激励进行同步发送。如图2所示,芯片10还可以包括:第一计时模块15,用于响应第一计时触发事件,开始计时;以及在计时时长超过预设的第一计时时长的情况下,生成第一测试激励触发信号;其中,第一计时触发事件为选择模块121根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口;激励模块122具体用于,响应第一测试激励触发信号,向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序。
第一计时时长可以由本领域技术人员根据实际情况进行设置,本公开实施例对此不作限定。
在一些实施例中,为了提高对多个中断接口的优先级执行是否正确测试结果的准确性,可以在第三模式下控制激励模块122对多个目标中断接口对应的测试激励进行异步发送。为了实现上述目的,如图3所示,芯片10还可以包括:第二计时模块16,用于响应第二计时触发事件,开始计时;其中,第二计时触发事件为选择模块将目标中断接口组中的每个第二中断接口作为目标中断接口,得到多个目标中断接口;以及,在计时时长达到待测目标中断接口对应的第二计时时长的情况下,生成待测目标中断接口对应的第二测试激励触发信号;其中,待测目标中断接口为多个目标中断接口中任一中断接口;激励模块122具体用于,响应待测目标中断接口对应的第二测试激励触发信号,向待测目标中断接口发送测试激励,以便启动待测目标中断接口对应的中断服务程序。
第二计时时长可以由本领域技术人员根据实际情况进行设置,本公开实施例对此不作限定。
本公开实施例的一个有益效果在于,能够提供一种芯片,该芯片自身携带中断测试功能,在此情况下,芯片用户无需再为了得到针对芯片上的中断的测试结果而专门为芯片设计对应的中断测试程序,不仅可避免测试程序的开发过程操作复杂、效率低下且成本较高的问题,而且还能够在实际运行环境中对芯片上的中断进行测试,为芯片的使用带来诸多便利。
<方法实施例>
图4为本公开实施例提供的一种芯片的测试方法的方法流程图。所述芯片包括多个中断接口、中断测试装置以及内部总线,所述中断测试装置通过所述内部总线与所述多个中断接口耦合,如图4所示,该方法包括如下步骤S410~S430:
步骤S410:在接收到触发信号的情况下,从多个预设模式中选择至少一个待执行的目标模式,根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口。
步骤S420:向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序。
步骤S430:接收每个中断服务程序返回的结果值,根据结果值输出该中断服务程序对应的目标中断接口的中断测试结果。
多个预设模式包括第一模式,根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口,包括:
在目标模式为第一模式的情况下,根据第一模式从多个中断接口中依次选择待测试的目标中断接口。
可选地,多个预设模式包括第二模式,根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口,包括:在目标模式为第二模式的情况下,根据第二模式在多个中断接口中确定至少一个第一中断接口,以及从至少一个第一中断接口中依次选择待测试的目标中断接口;在接收每个中断服务程序返回的结果值之前,该方法还包括:从选择模块中获取目标中断接口的测试次数;在根据结果值输出该中断服务程序对应的目标中断接口的中断测试结果之后,该方法还包括:获取连续启动目标中断接口对应的中断服务程序的连续启动次数;以及,在连续启动次数小于测试次数的情况下,跳转至激励模块,以便激励模块再次向目标中断接口发送测试激励,启动目标中断接口对应的中断服务程序。
可选地,多个预设模式包括第三模式,根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口,包括:在目标模式为第三模式的情况下,根据第三模式在多个中断接口确定至少一组中断接口组,每个中断接口组包括多个第二中断接口,且每个第二中断接口的优先级不同;以及,从至少一组中断接口组中依次选择待测试的目标中断接口组,将目标中断接口组中的每个第二中断接口作为目标中断接口,得到多个目标中断接口;接收每个中断服务程序返回的结果值,根据结果值输出该中断服务程序对应的目标中断接口的中断测试结果,包括:接收多个目标中断接口对应的多个目标中断服务程序返回的结果值;根据多个目标中断服务程序返回结果值的时间,按照时间由先到后的顺序对多个目标中断接口进行排序,得到第一顺序;以及,将多个目标中断接口按照优先级由高到低的顺序进行排序,得到第二顺序,根据第一顺序和第二顺序确定中断测试结果。
可选地,该方法还包括:响应第一计时触发事件,开始计时;以及在计时时长超过预设的第一计时时长的情况下,生成第一测试激励触发信号;其中,第一计时触发事件为选择模块根据目标模式从多个中断接口中选择待测试的至少一个目标中断接口;向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序,包括:响应第一测试激励触发信号,向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序。
可选地,该方法还包括:响应第二计时触发事件,开始计时;其中,第二计时触发事件为选择模块将目标中断接口组中的每个第二中断接口作为目标中断接口,得到多个目标中断接口;以及,在计时时长达到待测目标中断接口对应的第二计时时长的情况下,生成待测目标中断接口对应的第二测试激励触发信号;其中,待测目标中断接口为多个目标中断接口中任一中断接口;向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序,包括:响应待测目标中断接口对应的第二测试激励触发信号,向待测目标中断接口发送测试激励,以便启动待测目标中断接口对应的中断服务程序。
上述方法步骤的具体实现方式可以参见上述介绍芯片10的实施例中的对应描述,此处不再赘述。
本公开实施例的一个有益效果在于,能够提供一种芯片,该芯片自身携带中断测试功能,在此情况下,芯片用户无需再为了得到针对芯片上的中断的测试结果而专门为芯片设计对应的中断测试程序,不仅可避免测试程序的开发过程操作复杂、效率低下且成本较高的问题,而且还能够在实际运行环境中对芯片上的中断进行测试,为芯片的使用带来诸多便利。
图5是根据本公开实施例的一种中断测试装置的硬件结构示意图。
如图5所示,该中断测试装置500包括处理器510和存储器520,该存储器520用于存储可执行的计算机程序,该处理器510用于根据该计算机程序的控制,执行如以上任意方法实施例的方法。
以上中断测试装置12的各模块可以由本实施例中的处理器510执行存储器520存储的计算机程序实现,也可以通过其他电路结构实现,在此不做限定。
本发明可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质,其上载有用于使处理器实现本发明的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身,诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如,通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备,或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令,并转发该计算机可读程序指令,以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本发明操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码,所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等,以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中,通过利用计算机可读程序指令的状态信息来个性化定制电子电路,例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA),该电子电路可以执行计算机可读程序指令,从而实现本发明的各个方面。
这里参照根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本发明的各个方面。应当理解,流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合,都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器,从而生产出一种机器,使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时,产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中,这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作,从而,存储有指令的计算机可读介质则包括一个制造品,其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上,使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤,以产生计算机实现的过程,从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分,所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。对于本领域技术人员来说公知的是,通过硬件方式实现、通过软件方式实现以及通过软件和硬件结合的方式实现都是等价的。
以上已经描述了本发明的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。本发明的范围由所附权利要求来限定。

Claims (13)

1.一种芯片,其特征在于,所述芯片包括多个中断接口、中断测试装置以及内部总线,所述中断测试装置通过所述内部总线与所述多个中断接口耦合,所述中断测试装置包括:
选择模块,用于在接收到触发信号的情况下,从多个预设模式中选择至少一个待执行的目标模式,根据所述目标模式从所述多个中断接口中选择待测试的至少一个目标中断接口;
激励模块,用于向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序;
测试模块,用于接收每个中断服务程序返回的结果值,根据所述结果值输出该中断服务程序对应的目标中断接口的中断测试结果。
2.根据权利要求1所述的芯片,其特征在于,所述多个预设模式包括第一模式,所述选择模块具体用于:
在所述目标模式为第一模式的情况下,根据所述第一模式从所述多个中断接口中依次选择待测试的目标中断接口。
3.根据权利要求1所述的芯片,其特征在于,所述多个预设模式包括第二模式,所述选择模块具体用于:
在所述目标模式为第二模式的情况下,根据所述第二模式在所述多个中断接口中确定至少一个第一中断接口,以及从所述至少一个第一中断接口中依次选择待测试的目标中断接口;
所述测试模块还用于,在所述接收每个中断服务程序返回的结果值之前,从所述选择模块中获取所述目标中断接口的测试次数;在所述根据所述结果值输出该中断服务程序对应的目标中断接口的中断测试结果之后,获取连续启动所述目标中断接口对应的中断服务程序的连续启动次数;以及,在所述连续启动次数小于所述测试次数的情况下,跳转至所述激励模块,以便所述激励再次向所述目标中断接口发送测试激励,启动所述目标中断接口对应的中断服务程序。
4.根据权利要求1所述的芯片,其特征在于,所述多个预设模式包括第三模式,所述选择模块具体用于:
在所述目标模式为第三模式的情况下,根据所述第三模式在所述多个中断接口确定至少一组中断接口组,每个中断接口组包括多个第二中断接口,且每个第二中断接口的优先级不同;以及,从所述至少一组中断接口组中依次选择待测试的目标中断接口组,将所述目标中断接口组中的每个第二中断接口作为目标中断接口,得到多个目标中断接口;
所述测试模块具体用于:接收所述多个目标中断接口对应的多个目标中断服务程序返回的结果值;根据所述多个目标中断服务程序返回结果值的时间,按照所述时间由先到后的顺序对所述多个目标中断接口进行排序,得到第一顺序;以及,将所述多个目标中断接口按照优先级由高到低的顺序进行排序,得到第二顺序,根据所述第一顺序和所述第二顺序确定所述中断测试结果。
5.根据权利要求1-4任一项所述的芯片,其特征在于,所述芯片还包括:
第一计时模块,用于响应第一计时触发事件,开始计时;以及在计时时长超过预设的第一计时时长的情况下,生成第一测试激励触发信号;其中,所述第一计时触发事件为所述选择模块根据所述目标模式从所述多个中断接口中选择待测试的至少一个目标中断接口;
所述激励模块具体用于,响应所述第一测试激励触发信号,向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序。
6.根据权利要求4所述的芯片,其特征在于,所述芯片还包括:
第二计时模块,用于响应第二计时触发事件,开始计时;其中,所述第二计时触发事件为所述选择模块将所述目标中断接口组中的每个第二中断接口作为目标中断接口,得到多个目标中断接口;以及,在计时时长达到待测目标中断接口对应的第二计时时长的情况下,生成所述待测目标中断接口对应的第二测试激励触发信号;其中,所述待测目标中断接口为所述多个目标中断接口中任一中断接口;
所述激励模块具体用于,响应所述待测目标中断接口对应的第二测试激励触发信号,向所述待测目标中断接口发送测试激励,以便启动所述待测目标中断接口对应的中断服务程序。
7.一种芯片的测试方法,其特征在于,所述芯片包括多个中断接口、中断测试装置以及内部总线,所述中断测试装置通过所述内部总线与所述多个中断接口耦合,所述方法包括:
在接收到触发信号的情况下,从多个预设模式中选择至少一个待执行的目标模式,根据所述目标模式从所述多个中断接口中选择待测试的至少一个目标中断接口;
向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序;
接收每个中断服务程序返回的结果值,根据所述结果值输出该中断服务程序对应的目标中断接口的中断测试结果。
8.根据权利要求7所述的方法,其特征在于,所述多个预设模式包括第一模式,所述根据所述目标模式从所述多个中断接口中选择待测试的至少一个目标中断接口,包括:
在所述目标模式为第一模式的情况下,根据所述第一模式从所述多个中断接口中依次选择待测试的目标中断接口。
9.根据权利要求7所述的方法,其特征在于,所述多个预设模式包括第二模式,所述根据所述目标模式从所述多个中断接口中选择待测试的至少一个目标中断接口,包括:
在所述目标模式为第二模式的情况下,根据所述第二模式在所述多个中断接口中确定至少一个第一中断接口,以及从所述至少一个第一中断接口中依次选择待测试的目标中断接口;
所述在所述接收每个中断服务程序返回的结果值之前,所述方法还包括:从所述选择模块中获取所述目标中断接口的测试次数;
在所述根据所述结果值输出该中断服务程序对应的目标中断接口的中断测试结果之后,所述方法还包括:获取连续启动所述目标中断接口对应的中断服务程序的连续启动次数;以及,在所述连续启动次数小于所述测试次数的情况下,跳转至所述激励模块,以便所述激励模块再次向所述目标中断接口发送测试激励,启动所述目标中断接口对应的中断服务程序。
10.根据权利要求7所述的方法,其特征在于,所述多个预设模式包括第三模式,所述根据所述目标模式从所述多个中断接口中选择待测试的至少一个目标中断接口,包括:
在所述目标模式为第三模式的情况下,根据所述第三模式在所述多个中断接口确定至少一组中断接口组,每个中断接口组包括多个第二中断接口,且每个第二中断接口的优先级不同;以及,从所述至少一组中断接口组中依次选择待测试的目标中断接口组,将所述目标中断接口组中的每个第二中断接口作为目标中断接口,得到多个目标中断接口;
所述接收每个中断服务程序返回的结果值,根据所述结果值输出该中断服务程序对应的目标中断接口的中断测试结果,包括:
接收所述多个目标中断接口对应的多个目标中断服务程序返回的结果值;根据所述多个目标中断服务程序返回结果值的时间,按照所述时间由先到后的顺序对所述多个目标中断接口进行排序,得到第一顺序;以及,将所述多个目标中断接口按照优先级由高到低的顺序进行排序,得到第二顺序,根据所述第一顺序和所述第二顺序确定所述中断测试结果。
11.根据权利要求7-10任一项所述的方法,其特征在于,所述方法还包括:
响应第一计时触发事件,开始计时;以及在计时时长超过预设的第一计时时长的情况下,生成第一测试激励触发信号;其中,所述第一计时触发事件为所述选择模块根据所述目标模式从所述多个中断接口中选择待测试的至少一个目标中断接口;
所述向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序,包括:响应所述第一测试激励触发信号,向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序。
12.根据权利要求10所述的方法,其特征在于,所述方法还包括:
响应第二计时触发事件,开始计时;其中,所述第二计时触发事件为所述选择模块将所述目标中断接口组中的每个第二中断接口作为目标中断接口,得到多个目标中断接口;以及,
在计时时长达到待测目标中断接口对应的第二计时时长的情况下,生成所述待测目标中断接口对应的第二测试激励触发信号;其中,所述待测目标中断接口为所述多个目标中断接口中任一中断接口;
所述向每个目标中断接口发送测试激励,以便启动每个目标中断接口对应的中断服务程序,包括:响应所述待测目标中断接口对应的第二测试激励触发信号,向所述待测目标中断接口发送测试激励,以便启动所述待测目标中断接口对应的中断服务程序。
13.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储计算机程序,所述计算机程序在被处理器执行时实现根据权利要求7-12中任意一项所述的方法。
CN202110602773.7A 2021-05-31 2021-05-31 芯片、芯片的测试方法以及计算机可读存储介质 Pending CN115480883A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110602773.7A CN115480883A (zh) 2021-05-31 2021-05-31 芯片、芯片的测试方法以及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110602773.7A CN115480883A (zh) 2021-05-31 2021-05-31 芯片、芯片的测试方法以及计算机可读存储介质

Publications (1)

Publication Number Publication Date
CN115480883A true CN115480883A (zh) 2022-12-16

Family

ID=84419475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110602773.7A Pending CN115480883A (zh) 2021-05-31 2021-05-31 芯片、芯片的测试方法以及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN115480883A (zh)

Similar Documents

Publication Publication Date Title
US10664385B1 (en) Debugging in an actor-based system
CN106681811B (zh) 基于线程池的多线程调度方法及装置
CN110046101B (zh) 页面自动化测试方法、装置及计算机存储介质
US11036507B2 (en) Processor testing using pairs of counter incrementing and branch instructions
CN113190427B (zh) 卡顿监控方法、装置、电子设备及存储介质
EP0225603A2 (en) Distributed processing system and method
CN111258913A (zh) 算法自动测试方法、装置、计算机系统及可读存储介质
CN114546738A (zh) 服务器通用测试方法、系统、终端及存储介质
CN111708650A (zh) 一种业务应用系统高可用性分析方法及系统
CN112100085B (zh) 安卓应用程序稳定性测试方法、装置和设备
CN113792341A (zh) 应用程序的隐私合规自动化检测方法、装置、设备及介质
CN112631919A (zh) 一种对比测试方法、装置、计算机设备及存储介质
CN115470141A (zh) 一种故障模拟方法、装置及相关设备
CN111159023A (zh) 测试方法、装置、电子设备及计算机可读存储介质
CN110209548B (zh) 服务控制方法、系统、电子设备及计算机可读存储介质
CN113626333A (zh) 一种接口自动化测试方法及装置
CN115480884A (zh) 芯片、芯片的测试监控方法及计算机可读存储介质
CN115480883A (zh) 芯片、芯片的测试方法以及计算机可读存储介质
CN112463574A (zh) 软件测试方法、装置、系统、设备和存储介质
EP2820547B1 (en) Debugging method and computer program product
CN110399258B (zh) 一种服务器系统的稳定性测试方法、系统及装置
CN111190725B (zh) 任务处理方法、装置、存储介质及服务器
CN111090575B (zh) 测试方法
CN111090574B (zh) 一种回归测试方法、装置及存储介质
CN113821389A (zh) 固态硬盘的性能测试方法、装置、设备及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination