CN115457903A - 驱动电路、驱动电路的控制方法以及显示装置 - Google Patents

Abstract

本发明提供一种驱动电路、驱动电路的控制方法以及显示装置，驱动电路包括多个阵列分布的像素驱动单元以及储能电路，像素驱动单元包括初始化单元，初始化单元连接像素驱动单元中的第一存储电容以及发光二极管，用于对第一存储电容以及发光二极管进行初始化，储能电路连接初始化单元，用于在初始化过程中存储像素驱动单元释放的电荷。其能够有效回收像素驱动单元释放的电荷，降低功耗。

Description

驱动电路、驱动电路的控制方法以及显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种驱动电路、驱动电路的控制方法以及显示装置。

背景技术

随着越来越多的手机用上了OLED(Organic Light-Emitting Diode，有机发光二极管)屏幕，由于具备自发光有机电激发光二极管，不需背光源、对比度高、厚度薄、视角广、反应速度快、可用于挠曲性面板、使用温度范围广、构造及制程较简单等优异之特性，OLED显示屏在人们的生活中越来越常见，正向着大尺寸化发展。

目前主流的OLED显示驱动电路，存储电容里面存储的电荷为数据电压Vdate，在初始化阶段时，存储电容的电荷会通过初始化电压vref释放掉，这会造成电荷的浪费。

发明内容

本发明提供一种驱动电路、驱动电路的控制方法以及显示装置，其能够有效回收像素驱动单元释放的电荷，降低功耗。

为解决上述技术问题，本发明提供的第一个技术方案为：提供一种驱动电路，包括：包括多个阵列分布的像素驱动单元，像素驱动单元包括初始化单元，初始化单元连接像素驱动单元中的第一存储电容以及发光二极管，用于对第一存储电容以及发光二极管进行初始化，驱动电路还包括：储能电路，储能电路连接初始化单元，用于在初始化过程中存储像素驱动单元释放的电荷。

其中，驱动电路还包括：初始化信号提供单元，连接初始化单元，用于为初始化单元提供初始化信号，以对第一存储电容以及发光二极管进行初始化。

其中，驱动电路还包括：控制芯片，控制芯片连接初始化单元、初始化信号提供单元以及储能电路；主控器，主控器连接控制芯片，主控器用于输出初始化使能信号；响应于控制芯片接收到初始化使能信号，控制芯片控制初始化信号提供单元输出初始化信号；响应于控制芯片未接收到初始化使能信号，控制芯片控制储能电路存储像素驱动单元释放的电荷存储。

其中，初始化信号提供单元包括：第一开关，第一开关包括第一通路端、第二通路端以及控制端，第一开关的第一通路端连接初始化单元，第一开关的第二通路端接收初始化信号，第一开关的控制端连接控制芯片；响应于控制芯片接收到初始化使能信号，控制芯片输出第一控制信号控制第一开关导通，进而提供初始化信号。

其中，储能电路包括：第二存储电容，第二存储电容的第一端连接控制芯片；第二开关，第二开关包括第一通路端、第二通路端以及控制端，第二开关的第一通路端连接初始化单元，第二开关的第二通路端连接第二存储电容的第二端，第二开关的控制端连接控制芯片；控制芯片输出第二控制信号，控制第二开关导通，进而将像素驱动单元释放的电荷存储至第二存储电容中。

其中，控制芯片接收像素驱动单元释放的电荷，并将接收的电荷与参考电压进行比较，响应于电荷大于参考电压，控制芯片输出第二控制信号控制第二开关单元导通，进而将电荷存储至第二存储电容中。

其中，驱动电路还包括：功能电路，功能电路连接控制芯片和/或储能电路，以在控制芯片提供的第一驱动信号和/或储能电路提供的第二驱动信号的驱动下工作；第二驱动信号基于像素驱动单元释放的电荷所得。

其中，驱动电路包括：第一保护电路，第一保护电路连接控制芯片以及功能电路，且第一保护电路与功能电路之间的连接点定义为第一节点；第二保护电路，第二保护电路连接储能电路以及第一节点；其中，第二保护电路用于将第二驱动信号单向传输至功能电路，第一保护电路用于防止第二驱动信号倒流至控制芯片。

其中，像素驱动单元包括：电源提供单元，接收发光使能信号，并根据发光使能信号而为像素驱动单元的发光二极管提供电源信号；写入单元，接收扫描信号，并在扫描信号的驱动下写入驱动信号；驱动单元，连接写入单元和电源提供单元，以根据写入的驱动信号而利用电源信号生成匹配驱动信号的驱动电流，从而利用驱动电流驱动发光二极管。

为解决上述技术问题，本发明提供的第二个技术方案为：提供一种驱动电路的控制方法，所述驱动电路包括上述任一项所述的驱动电路；所述方法包括：在初始化时，接收所述像素驱动单元释放的电荷；将接收的电荷与参考电压进行比较；响应所述电荷大于所述参考电压，且不处于初始化时，将所述电荷存储至储能电路；响应于所述电荷小于所述参考电压，断开所述储能电路与所述像素驱动单元之间的通路。

为解决上述技术问题，本发明提供的第一个技术方案为：提供一种显示装置，显示装置包括驱动电路，驱动电路包括上述任一项的驱动电路；其中，像素驱动单元设置于显示面板上，储能电路设置于显示面板外的外围电路上。

本发明的有益效果，区别于现有技术，本发明通过储能电路在初始化过程中存储像素驱动单元释放的电荷。其能够有效回收像素驱动单元释放的电荷，降低功耗。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1为本发明驱动电路的第一实施例的功能模块示意图；

图2为本发明驱动电路的第二实施例的结构示意图；

图3为本发明驱动电路的控制方法的一实施例的流程示意图；

图4为本发明显示装置的一实施例的结构示意图。

具体实施方法

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参见图1，图1为本发明驱动电路的一实施例的结构示意图，驱动电路10具体包括多个阵列分布的像素驱动单元11以及储能电路12。像素驱动单元11包括初始化单元114，初始化单元114连接像素驱动单元44的第一存储电容以及发光二极管，用于对第一存储电容和发光二极管进行初始化。储能电路12连接初始化单元114，用于在初始化过程中存储像素驱动单元44释放的电荷。

具体的，请结合图2，像素驱动单元11包括初始化单元114、电源提供单元111、写入单元112以及驱动单元113。其中，电源提供单元111接收发光使能信号EN，并根据发光使能信号EN而为像素驱动单元11的发光二极管D提供电源信号ELVDD。写入单元112接收第一扫描信号S1，并在第一扫描信号S1的驱动下写入驱动信号VDATE。驱动单元113连接写入单元112和电源提供单元111，以根据写入的驱动信号VDATE而利用电源信号ELVDD生成匹配驱动信号VDATE的驱动电流I，从而利用驱动电流I驱动发光二极管D。初始化单元114连接像素驱动单元11中的第一存储电容C1以及发光二极管D，用于对第一存储电容C1以及发光二极管D进行初始化。

在一具体实施例中，驱动电路10还包括初始化信号提供单元14、控制芯片20以及主控器13。其中，初始化信号提供单元14连接初始化单元114，用于为初始化单元114提供初始化信号VREF，以使得初始化单元114利用初始化信号VREF对第一存储电容C1以及发光二极管D进行初始化。控制芯片20连接初始化单元114、初始化信号提供单元14以及储能电路12。主控器13连接控制芯片20，主控器13用于输出初始化使能信号SET。

在一实施例中，响应于控制芯片20接收到初始化使能信号SET，控制芯片20控制初始化信号提供单元14输出初始化信号VREF。响应于控制芯片20未接收到初始化使能信号SET，控制芯片20控制储能电路12存储像素驱动单元11释放的电荷存储。

在一具体实施例中，电源提供单元111包括：第一晶体管M1和第二晶体管M2。其中，第一晶体管M1包括控制端、第一通路端和第二通路端，第一晶体管M1的控制端连接发光使能信号线以接收发光使能信号EN，第一晶体管M1的第一通路端连接电源信号线以接收电源信号ELVDD，第一晶体管M1的第二通路端连接至驱动单元113；其中，第一晶体管M1的第二通路端与驱动单元113的连接点定义为第二节点n2。第二晶体管M2包括控制端、第一通路端和第二通路端。第二晶体管M2的控制端连接发光使能信号线以接收发光使能信号EN，第二晶体管M2的第一通路端连接驱动单元113，第二晶体管M2的第二通路端连接发光二极管D，其中，第二晶体管M2的第二通路端与发光二极管D的连接点定义为第三节点n3。

驱动单元113包括：第三晶体管M3。第三晶体管M3包括控制端、第一通路端和第二通路端。第三晶体管M3的控制端连接电源提供单元111，第三晶体管M3的第一通路端连接第二节点n2，第三晶体管M3的第二通路端连接电源提供单元111。具体的，第三晶体管M3的控制端连接第五晶体管M5的第一通路端，第三晶体管M3的第二通路端连接第五晶体管M5的第二通路端。

写入单元112包括：第四晶体管M4和第五晶体管M5。第四晶体管M4包括控制端、第一通路端和第二通路端。第四晶体管M4的控制端连接扫描信号线以接收第一扫描信号S1，第四晶体管M4的第一通路端连接驱动信号线，以接收驱动信号VDATE，第四晶体管M4的第二通路端连接第二节点n2。第五晶体管M5包括控制端、第一通路端和第二通路端。第五晶体管M5的控制端连接扫描信号线以接收第一扫描信号S1，第五晶体管M5的第一通路端连接驱动单元113(具体连接第三晶体管M3的控制端)，第五晶体管M5的第二通路端连接电源提供单元111(具体连接第二晶体管M2的第一通路端)。

初始化单元114包括：第六晶体管M6和第七晶体管M7。第六晶体管M6包括控制端、第一通路端和第二通路端。第六晶体管M6的第一通路端连接第三节点n3，第六晶体管M6的第二通路端连接控制芯片20以及初始化信号提供单元14，第六晶体管M6的控制端接收第二扫描信号S2。第七晶体管M7的第一通路端连接第一存储电容C1，第七晶体管M7的第二通路端连接控制芯片20以及初始化信号提供单元14，第七晶体管M7的控制端接收第二扫描信号S2。

进一步地，在初始化阶段t1时，第一扫描信号S1为高电平，第四晶体管M4和第五晶体管M5截止；发光使能信号EM为高电平，第一晶体管M1及第二晶体管M2截止；第二扫描信号S2为低电平，第六晶体管M6和第七晶体管M7导通，初始化信号提供单元14提供初始化信号VREF给发光二极管D的阳极以及第一存储电容C1，进而对发光二极管D以及存储电容C进行初始化，为写入阶段做准备。对发光二极管D以及存储电容C进行初始化，可以清除残余电位，有利于提高对比度。但是，第一存储电容C1中存储的是驱动信号VDATE，利用初始化信号VREF进行初始化时，驱动信号VDATE会从初始化信号VREF端释放掉，造成浪费，本申请的方案，设置储能电路12，利用储能电路12在初始化过程中接收释放的电荷，从而减少电荷浪费，降低功耗。

在写入阶段t2时，第一扫描信号S1为低电平，第四晶体管M4和第五晶体管M5导通；发光使能信号EM为高电平，第一晶体管M1及第二晶体管M2截止，第二扫描信号S2为高电平，第六晶体管M6和第七晶体管M7截止。由于第四晶体管M4和第五晶体管M5导通，驱动信号VDATE控制第三晶体管M3导通，此时驱动信号VDATE通过第四晶体管M4、第五晶体管M5以及第三晶体管M3给第一存储电容C1充电。需要说明的是，第四晶体管M4和第五晶体管M5由第一扫描信号S1控制而处于导通状态，存储到第一存储电容C1中的电压会经过第三晶体管M3，受第三晶体管M3的阈值电压的影响，因此实际充入第一存储电容C1的电压不是VDATE，而是VDATE-|Vth|，Vth为第三晶体管M3的阈值电压。

在发光阶段t3时，第一扫描信号S1为高电平，第四晶体管M4和第五晶体管M5截止；第二扫描信号S2为高电平，第六晶体管M6和第七晶体管M7截止；发光使能信号EM为低电平，第一晶体管M1及第二晶体管M2导通，电源信号ELVDD通过第三晶体管M3、第一晶体管M1及第二晶体管M2提供驱动电流I以驱动发光二极管D发光。

具体的，本申请中，在写入阶段t2时，第一存储电容C1中存储的是驱动信号VDATE-|Vth|，利用初始化信号VREF进行初始化时，驱动信号VDATE-|Vth|会从初始化信号VREF端释放掉，造成浪费，本申请的方案，设置储能电路12，利用储能电路12在初始化过程中接收释放的电荷，从而减少电荷浪费，降低功耗。

具体的，请继续参见图2，初始化信号提供三元14包括第一开关T1，第一开关T1包括第一通路端、第二通路端以及控制端，第一开关T1的第一通路端连接初始化单元114，具体连接第六晶体管M6的第二通路端以及第七晶体管M的第二通路端，第一开关T1的第二通路端接收初始化信号VREF，第一开关T1的控制端连接控制芯片20。具体的，响应于控制芯片20接收到初始化使能信号SET，控制芯片20输出第一控制信号控制第一开关T1导通，进而提供初始化信号VREF。

储能电路12包括第二开关T2以及第二存储电容C2。其中，第二存储电容C2的第一端连接控制芯片20。第二开关T2包括第一通路端、第二通路端以及控制端，第二开关T2的第一通路端连接初始化单元114，具体连接第六晶体管M6的第二通路端以及第七晶体管M的第二通路端。第二开关T2的第二通路端连接第二存储电容C2的第二端，第二开关T2的控制端连接控制芯片20。在初始化过程中，控制芯片20输出第二控制信号，控制第二开关T2导通，进而将像素驱动单元释放的电荷存储至第二存储电容C2中。

具体的，在一实施例中，控制芯片20接收像素驱动单元11释放的电荷FB，并将接收的电荷FB与参考电压进行比较，响应于电荷FB大于参考电压，控制芯片20输出第二控制信号控制第二开关T2导通，进而将电荷存储至第二存储电容C2中。也即，在初始化时，第一存储电容C1释放的电荷FB先传输至控制芯片20，控制芯片20将电荷FB与参考电压进行比较，响应于电荷FB大于参考电压，控制芯片20控制第一开关T1截止，且控制第二开关T2导通，进而将电荷FB存储至第二存储电容C2中。在需要初始化时，主控器13输出初始化使能信号SET，响应于控制芯片20接收到初始化使能信号SET，控制芯片20控制第二开关T2截止，控制第一开关T1导通，进而提供初始化信号VREF至初始化单元114。

初始化阶段时，第二扫描信号S2控制第六晶体管M6以及第七晶体M 7导通，第一存储电容C1通过第七晶体管M7释放电荷FB至控制芯片20，控制芯片20将电荷FB与参考电压进行比较，如果控制芯片20没有接收到主控器13给出的初始化使能信号SET，且电荷FB大于参考电压时，控制芯片20控制第一开关T1关闭，第二开关T2导通，并且控制芯片20给出低电平信号LX给第二存储电容C2，第一存储电容C1释放的电荷FB通过第七晶体管M7、第二开关T2存储到第二存储电容C2中。一旦控制芯片20接收到主控器13给出的初始化使能信号SET，则控制芯片20控制第一开关T1导通，第二开关T2截止，初始化信号VREF通过第一开关T1、第七晶体管M7对第一存储电容C1进行初始化，且通过第一开关T1、第六晶体管M6对发光二极管D的阳极进行初始化。需要说明的是，初始化使能信号SET的优先级高于电荷FB与参考电压的比较结果，只要控制芯片接收到初始化使能信号SET，无论电荷FB与参考电压的比较结果如何，控制芯片20都控制第一开关T1导通，第二开关T2关闭，进而进行初始化。可以理解的，主控器13提供初始化使能信号SET的时间可以设置，具体的，可以设置在初始化阶段，主控器13提供初始化使能信号SET。

进一步的，请继续参照图2，驱动电路还包括功能电路18。功能电路18连接控制芯片20和/或储能电路12，以在控制芯片20提供的第一驱动信号和/或储能电路12提供的第二驱动信号的驱动下工作；第二驱动信号基于像素驱动单元11释放的电荷FB所得。将第一存储电容C1释放的电荷FB存储在第二存储电容C2中，然后变为第二驱动信号来驱动功能电路18，将回收的电荷进行重复利用，降低功耗。

具体的，驱动电路还包括第一保护电路16以及第二保护电路17。第一保护电路16连接控制芯片20以及功能电路18，且第一保护电路16与功能电路18之间的连接点定义为第一节点L1。第二保护电路17连接储能电路12以及第一节点L1。其中，第二保护电路17用于将第二驱动信号单向传输至功能电路18，第一保护电路16用于防止第二驱动信号倒流至控制芯片20而损坏控制芯片20。

如图2所示，在一具体实施例中，功能电路18包括降压电路181、升压电路182、电荷泵183以及元器件184。降压电路181、升压电路182以及电荷泵183分别连接输出电路17；元器件184连接降压电路181、升压电路182以及电荷泵183。

具体的，第二保护电路17可以分为3个保护电路，一个保护电路连接降压电路181，一个保护电路连接升压电路182，一个保护电路连接电荷泵183，3个保护电路将第二存储电容C2存储的信号分别输出至降压电路181、升压电路182以及电荷泵183。在一具体实施例中，可以同时利用3个保护电路将第二存储电容C2存储的信号分别输出至降压电路181、升压电路182以及电荷泵183；也可以从中选择一条或两条支路进行传输。在一实施例中，可以优先的将第二存储电容C2存储的信号回收至持续抽载，且能接收较大电压波动的路径上。需要说明的是，降压电路181、升压电路182以及电荷泵183除了接收储能电路12输出的信号外，还接收控制芯片20输出的PWM信号。也即降压电路181、升压电路182以及电荷泵183在控制芯片20输出的PWM信号和/或储能电路12输出的信号的驱动下处于工作状态。具体的，第二保护电路17由二极管D1、D2、D3组成。二极管D1的阳极连接第二存储电容C2，阴极连接降压电路181；二极管D2的阳极连接第二存储电容C2，阴极连接升压电路182；二极管D3的阳极连接第二存储电容C2，阴极连接电荷泵183。

第一保护电路16可以分为3个保护支路，一个保护支路连接降压电路181，一个保护支路连接升压电路182，一个保护支路连接电荷泵183。具体的，第一保护电路16用于防止输出电路17输出的信号倒流至控制芯片20。需要说明的是，第一保护电路16连接功能电路18与输出电路17的连接点。具体的，保护支路由二极管D4、D5、D6组成。二极管D4的阳极连接控制芯片20，阴极连接降压电路181；二极管D5的阳极连接控制芯片20，阴极连接升压电路182；二极管D6的阳极连接控制芯片20，阴极连接电荷泵183。

本申请的显示面板，能够有效的回收第一存储电容C1释放的电荷，将回收的电荷进行重复利用，降低功耗。其制程能力容易实现，可行性高，对于OLED或者micro LED驱动均可适用。

请参见图3，为本申请驱动电路的控制方法的一实施例的流程示意图，本实施例中，所述驱动电路为上述图1至图2任一实施例所述的驱动电路。本实施例的方法包括：

步骤S11：在初始化时，接收所述像素驱动单元释放的电荷；

步骤S12：将接收的电荷与参考电压进行比较；

步骤S13：响应所述电荷大于所述参考电压，且不处于初始化时，将所述电荷存储至储能电路；

步骤S14：响应于所述电荷小于所述参考电压，断开所述储能电路与所述像素驱动单元之间的通路。

具体的，在一实施例中，在需要初始化时，主控器13输出初始化使能信号SET，响应于控制芯片20接收到初始化使能信号SET，控制芯片20控制第二开关T2截止，控制第一开关T1导通，进而提供初始化信号VREF至初始化单元114，以进行初始化。在初始化时，控制芯片20接收所述像素驱动单元释放的电荷FB。将接收的电荷FB与参考电压进行比较，响应于电荷FB大于参考电压，且未接收到初始化使能信号SET，也即不处于初始化时，控制芯片20输出第二控制信号控制第二开关T2导通，进而将电荷存储至第二存储电容C2中。也即，在初始化时，第一存储电容C1释放的电荷FB先传输至控制芯片20，控制芯片20将电荷FB与参考电压进行比较，响应于电荷FB大于参考电压，控制芯片20控制第一开关T1截止，且控制第二开关T2导通，进而将电荷FB存储至第二存储电容C2中。响应于所述电荷FB小于所述参考电压，断开所述储能电路与所述像素驱动单元之间的通路。

请参见图4，为本申请显示装置的一实施例的结构示意图，具体的，显示装置2包括驱动电路200，驱动电路200为上述图1或图2所示的驱动电路。具体的，驱动电路200具体包括多个阵列分布的像素驱动单元21以及储能电路22。其中，像素驱动单元21设置于显示面板上，储能电路22设置于显示面板的外围电路上。

能够有效的回收像素驱动单元21在初始化阶段释放的电荷，将回收的电荷进行重复利用，降低功耗。其制程能力容易实现，可行性高，对于OLED或者Micro LED驱动均可适用。

以上仅为本发明的实施方法，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种驱动电路，包括多个阵列分布的像素驱动单元，所述像素驱动单元包括初始化单元，所述初始化单元连接所述像素驱动单元中的第一存储电容以及发光二极管，用于对所述第一存储电容以及所述发光二极管进行初始化，其特征在于，

所述驱动电路还包括：

储能电路，所述储能电路连接所述初始化单元，用于在初始化过程中存储所述像素驱动单元释放的电荷。

2.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括：

初始化信号提供单元，连接所述初始化单元，用于为所述初始化单元提供初始化信号，以对所述第一存储电容以及所述发光二极管进行初始化。

3.根据权利要求2所述的驱动电路，其特征在于，所述驱动电路还包括：

控制芯片，所述控制芯片连接所述初始化单元、所述初始化信号提供单元以及所述储能电路；

主控器，所述主控器连接所述控制芯片，所述主控器用于输出初始化使能信号；

响应于所述控制芯片接收到所述初始化使能信号，所述控制芯片控制所述初始化信号提供单元输出所述初始化信号；

响应于所述控制芯片未接收到所述初始化使能信号，所述控制芯片控制所述储能电路存储所述像素驱动单元释放的电荷存储。

4.根据权利要求3所述的驱动电路，其特征在于，所述初始化信号提供单元包括：

第一开关，所述第一开关包括第一通路端、第二通路端以及控制端，所述第一开关的所述第一通路端连接所述初始化单元，所述第一开关的所述第二通路端接收所述初始化信号，所述第一开关的所述控制端连接所述控制芯片；

响应于所述控制芯片接收到所述初始化使能信号，所述控制芯片输出第一控制信号控制所述第一开关导通，进而提供所述初始化信号；

所述储能电路包括：

第二存储电容，所述第二存储电容的第一端连接所述控制芯片；

第二开关，所述第二开关包括第一通路端、第二通路端以及控制端，所述第二开关的所述第一通路端连接所述初始化单元，所述第二开关的所述第二通路端连接所述第二存储电容的第二端，所述第二开关的所述控制端连接所述控制芯片；

所述控制芯片输出第二控制信号，控制所述第二开关导通，进而将所述像素驱动单元释放的电荷存储至所述第二存储电容中。

5.根据权利要求4所述的驱动电路，其特征在于，所述控制芯片接收所述像素驱动单元释放的电荷，并将接收的所述电荷与参考电压进行比较，响应于所述电荷大于所述参考电压，所述控制芯片输出所述第二控制信号控制所述第二开关导通，进而将所述电荷存储至所述第二存储电容中。

6.根据权利要求3所述的驱动电路，其特征在于，所述驱动电路还包括：

功能电路，所述功能电路连接所述控制芯片和/或所述储能电路，以在所述控制芯片提供的第一驱动信号和/或所述储能电路提供的第二驱动信号的驱动下工作；所述第二驱动信号基于所述像素驱动单元释放的电荷所得。

7.根据权利要求6所述的驱动电路，其特征在于，包括：

第一保护电路，所述第一保护电路连接所述控制芯片以及所述功能电路，且所述第一保护电路与所述功能电路之间的连接点定义为第一节点；

第二保护电路，所述第二保护电路连接所述储能电路以及所述第一节点；

其中，所述第二保护电路用于将所述第二驱动信号单向传输至所述功能电路，所述第一保护电路用于防止所述第二驱动信号倒流至所述控制芯片。

8.根据权利要求1所述的驱动电路，其特征在于，所述像素驱动单元包括：

电源提供单元，接收发光使能信号，并根据所述发光使能信号而为所述像素驱动单元的发光二极管提供电源信号；

写入单元，接收扫描信号，并在所述扫描信号的驱动下写入驱动信号；

驱动单元，连接所述写入单元和所述电源提供单元，以根据写入的所述驱动信号而利用所述电源信号生成匹配所述驱动信号的驱动电流，从而利用所述驱动电流驱动所述发光二极管。

9.一种驱动电路的控制方法，其特征在于，所述驱动电路包括上述权利要求1～8任一项所述的驱动电路；所述方法包括：

在初始化时，接收所述像素驱动单元释放的电荷；

将接收的电荷与参考电压进行比较；

响应所述电荷大于所述参考电压，且不处于初始化时，将所述电荷存储至储能电路；

响应于所述电荷小于所述参考电压，断开所述储能电路与所述像素驱动单元之间的通路。

10.一种显示装置，其特征在于，所述显示装置：

所述显示装置包括驱动电路，所述驱动电路包括上述权利要求1～8任一项所述的驱动电路；

其中，所述像素驱动单元设置于显示面板上，

所述储能电路设置于所述显示面板外的外围电路上。

Images