CN115456862B - 一种用于图像处理器的访存处理方法及设备 - Google Patents

一种用于图像处理器的访存处理方法及设备 Download PDF

Info

Publication number
CN115456862B
CN115456862B CN202211394866.6A CN202211394866A CN115456862B CN 115456862 B CN115456862 B CN 115456862B CN 202211394866 A CN202211394866 A CN 202211394866A CN 115456862 B CN115456862 B CN 115456862B
Authority
CN
China
Prior art keywords
unified
access request
address
memory access
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211394866.6A
Other languages
English (en)
Other versions
CN115456862A (zh
Inventor
张庆利
张珅玮
江靖华
张坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenliu Micro Intelligent Technology Shenzhen Co ltd
Original Assignee
Shenliu Micro Intelligent Technology Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenliu Micro Intelligent Technology Shenzhen Co ltd filed Critical Shenliu Micro Intelligent Technology Shenzhen Co ltd
Priority to CN202211394866.6A priority Critical patent/CN115456862B/zh
Publication of CN115456862A publication Critical patent/CN115456862A/zh
Application granted granted Critical
Publication of CN115456862B publication Critical patent/CN115456862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本申请公开了一种用于图像处理器的访存处理方法及设备，其中方法包括：发起虚拟访存请求，所述虚拟访存请求由图像处理器内部单元发起；根据所述虚拟访存请求生成统一虚拟地址；根据所述统一虚拟地址进行地址翻译处理，得到统一物理地址，并根据所述统一物理地址生成物理访存请求；根据所述物理访存请求进行总线路由选择，将所述物理访存请求分发到目标总线，所述目标总线包括图像处理器本地总线和/或外部总线。通过本申请提供的方法可支持访问图像处理器内部及外部的内存，有效提高了图像处理器的访存处理效率。

Description

一种用于图像处理器的访存处理方法及设备
技术领域
本申请涉及图像处理领域，尤其涉及一种用于图像处理器的访存处理方法及设备。
背景技术
图像处理器（Graphics Processing Unit，GPU），是一种专门在个人电脑、工作站、游戏机和一些移动设备上图像运算工作的微处理，主要用于对系统输入的视频信息进行构建和渲染,用来存储将要显示的图形信息以及保存图形运算的中间数据。近年来，随着对图像处理的需求和要求不断提高，如何有效提高图像处理器的性能成为了一个亟待解决的问题。
在主流的处理器设计中，如中央处理器（Central Processing Unit，CPU）），通常需要配备多个内存管理单元（Memory Management Unit,MMU）来实现内存的访问管理，一个CPU核需要绑定一个MMU，用于处理该CPU核的访存请求，对于挂在高速串行计算机扩展总线（PCI-Express(peripheral component interconnect express，PCIE)的外部设备（如直接内存访问单元DMA)，则还需要共用一个或多核的输入输出MMU（input/output memorymanagement unit，IOMMU）实现访存。然而，对于GPU而言，通常需要同时支持GPU的不同内部单元（如GPU核、GPU DMA等）的访存需求，且需要至少能够同时访问CPU的内存以及GPU的内存，主流的处理器访存方式设计较为复杂，难以满足GPU的访存需求。
发明内容
本申请实施例提供了一种用于图像处理器的访存处理方及设备，可支持访问图像处理器内部及外部的内存，有效提高了图像处理器的访存处理效率。
第一方面，本申请提供一种用于图像处理器的访存处理方法，该方法包括：图像处理器内部单元发起虚拟访存请求，根据该虚拟访存请求生成统一虚拟地址，将该统一虚拟地址进行地址翻译处理，得到统一物理地址，并根据该统一物理地址生成物理访存请求；根据该物理访存请求进行总线路由选择，将该物理访存请求分发到目标总线，该目标总线包括图像处理器本地总线和/或外部总线。
可见，实施本申请提供的访存处理方法，可以通过将图像处理器内部单元的虚访存请求进行统一处理，得到统一虚拟地址，翻译处理得到物理地址，再生成物理访存请求，该物理访存请求可指向图像处理器本地总线和/或外部总线，图像处理器内部单元便可实现既可访问图像处理器本地总线，也可访问外部总线，有效提高了访存处理的效率。
作为一种可行的实施方式，该图像处理器内部单元包括图像处理器核心单元和/或图像处理器直接内存访问单元；该外部总线，包括虚拟图像处理器对应的总线和/或主中央处理器对应的总线。
作为一种可行的实施方式，该虚拟访存请求携带该图像处理器内部单元指向信息及访存虚拟地址信息；该根据该虚拟访存请求生成统一虚拟地址，包括：提取该虚拟访存请求中的该图像处理器内部单元指向信息；根据该图像处理器内部单元指向信息得到统一标识；根据该统一标识及该访存虚拟地址信息生成统一虚拟地址。
作为一种可行的实施方式，该虚拟访存请求包括第一访存请求及第二访存请求；该根据该虚拟访存请求生成统一虚拟地址，包括：提取第一访存请求中携带的访存虚拟地址信息；提取第二访存请求中携带的图像处理器内部单元指向信息，并得到统一标识；根据该统一标识及该访存虚拟地址信息生成统一虚拟地址。
作为一种可行的实施方式，该根据该统一虚拟地址进行地址翻译处理，得到统一物理地址，并根据该统一物理地址生成物理访存请求，包括；提取该统一虚拟地址中的统一标识进行翻译查找缓冲，并判断该统一虚拟地址是否存在；若存在，则根据该统一虚拟地址得到统一物理地址，并根据该统一物理地址生成物理访存请求；若不存在，则按照该统一标识的优先级，将该统一虚拟地址翻译为统一物理地址，并根据该统一物理地址生成物理访存请求。
作为一种可行的实施方式，该物理访存请求包含该统一物理地址，该统一物理地址携带统一总线路由标识信息，该统一总线路由标识信息位于该统一物理地址页表项的保留位或偏移位。
作为一种可行的实施方式，所述根据所述物理访存请求进行总线路由选择，将所述物理访存请求分发到目标总线，包括：提取统一物理地址中的统一总线路由标识信息；若所述统一总线路由标识信息指向图像处理器本地总线，则将所述物理访存请求分发到所述图像处理器本地总线；若所述统一总线路由标识信息指向外部总线，则将所述物理访存请求通过总线路由单元分发到对应外部总线。
第二方面，提供了一种图像处理器访存处理装置，该图像处理器访存处理装置具有实现上述第一方面或第一方面可能的实现方式的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块。该模块可以是软件和/或硬件。基于同一发明构思，由于该图像处理器访存处理装置解决问题的原理以及有益效果可以参见上述第一方面和第一方面的各可能的方法实施方式，因此该图像处理器访存处理装置的实施可以参见上述第一方面和第一方面的各可能的方法实施方式，重复之处不再赘述。
第三方面，提供了一种电子设备，该电子设备包括：存储器，用于存储一个或多个程序；处理器，用于调用存储在该存储器中的程序以实现上述第一方面的方法设计中的方案，该电子设备解决问题的实施方式以及有益效果可以参见上述第一方面和第一方面的各可能的方法的实施方式以及有益效果，重复之处不再赘述。
第四方面，提供了一种计算机可读存储介质，所述计算机存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时使所述处理器执行上述第一方面的方法和第一方面的各可能的实现方式以及有益效果，重复之处不再赘述。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种图像处理器访存装置的架构示意图；
图2是本申请实施例提供的另一种图像处理器访存装置的架构示意图；
图3是本申请实施例提供的一种统一虚拟地址的结构示意图；
图4是本申请实施例提供的一种统一标识的应用示例图；
图5是本申请实施例提供的一种统一物理地址的结构示意图；
图6是本申请实施例提供的一种统一总线路由标识的示例图；
图7是本申请实施例提供的一种统一总线路由标识的位置示意图；
图8是本申请实施例提供的一种统一物理地址生成的流程示意图；
图9是本申请实施例提供的另一种统一总线路由标识的位置示意图；
图10是本申请实施例提供的一种用于图像处理器的访存处理方法的流程示意图；
图11是本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行相应地描述。
本申请实施例提供了一种用于图像处理器（以下称为“GPU”）的访存处理方法及设备。其中，该访存处理方法通过将GPU的内部单元发起的虚拟访存请求进行统一处理，按照虚拟地址和物理地址的对应关系生成物理访存请求，通过总线路由选择指向CPU本地总线和/或外部总线，可以使GPU内部单元既可访问CPU本地总线，也可访问外部总线。同时，可以同时支持GPU不同内部单元的访存请求，有效提高了访存处理的效率。
为了更详细的描述本申请，下面首先介绍本申请涉及到的一种GPU访存装置。请参阅图1，为本申请实施例提供的一种GPU访存装置的架构示意图。图1所示的GPU访存装置可以包括统一虚拟地址单元10、统一内存管理单元11、统一总线路由单元12、GPU内部单元13。其中，统一虚拟地址单元10，主要用于接收GPU内部单元13，如GPU核以及GPU DMA的虚拟访存需求，为统一内存管理单元11提供输入；统一内存管理单元11，主要用于处理统一虚拟地址单元10发过来的虚拟访存需求，进行相应的地址翻译，并代理GPU核或者其他内部单元，发起物理访存请求；统一总线路由单元12，主要用于针对统一内存管理单元11的物理访存请求，进行总线路由选择以及访存请求派发，该模块可以支持GPU内部总线访存需求和跨PCIE域的主CPU或者虚拟化Guest的访存需求。
在一种可行的实施方式中，可通过上述装置实现如下访存处理：
步骤1）：GPU内部单元13（如GPU核、GPU设备比如DMA）发起虚拟访存请求，并将该虚拟访存请求发送至统一虚拟地址单元10；
步骤2）：统一虚拟地址单元10根据该虚拟访存请求生成统一虚拟地址，并将该统一虚拟地址发给统一内存管理单元11；
步骤3）：统一内存管理单元11接收该统一虚拟地址单元10的统一虚拟地址，根据一定的仲裁算法执行地址翻译，输出统一的物理地址，并发起基于物理地址的物理访存请求给统一总线路由单元12；
步骤4）：统一总线路由单元12根据一定的算法将来自统一内存管理单元11的物理访存请求分发到不同的总线（如GPU本地总线、虚拟CPU对应的总线、主CPU对应的总线等）；
步骤5）：不同的总线完成访存请求，必要的返回给统一总线路由单元12，然后沿着相反的方向，逐级原路返回，并将数据提交给发起虚拟访存请求的GPU内部单元13。
在一种可行的实施方式中，统一虚拟地址构成可如图3所示，主要可由页内偏移（Page Offset）部分、虚拟页号（Virtual Page Number）部分、统一标识（Unified ID）部分组成。
其中，页内偏移部分主要位宽与一页的大小有关，一般而言，典型的4K页面对应的是12位。图3中的VPN[0] VPN[1]…VPN[x]为虚拟页号部分，VPN[x]表示页表的第x级，例如如果为两级页表，则x等于2，具体是几级页表，本申请不做任何限制。
可选的，页表的级数与不同域的地址空间和/或总线寻址范围相关，如与主CPU的可访问的地址空间、GPU本地的地址空间相关等。
统一标识主要作用是对不同的GPU内部单元13（如GPU的核或者DMA之类的外设）提供统一的内存访问，还可对GPU访问主CPU、虚拟 CPU支持。可选的，统一标识可以为虚拟地址内存标识（Virtual Memory Address Identifie，VMID），在一个操作系统中，由于可能有多套图形栈应用（如xserver和wayland），需要不同的地址空间区分，对这些不同的图形栈应用可以用VMID进行区分，VMID可以是CPU侧携带下来。
请参阅图4，为本申请提供的一种统一标识的应用示例。图4所示的统一标识为3位，可以实现对不同虚拟访存请求的单元进行区分(如统一标识为000，可以代表虚拟访存请求的来源为GPU核0，统一标识为110，可以代表虚拟访存请求的来源为虚拟CPU VMID)，也就是能够同时对不同的访存单元做统一的支持，不同的虚拟访存请求单元通过统一虚拟地址部分的统一标识部分实现对统一内存管理单元11的支持，也就是说，通过一个总的或者说单一的统一内存管理单元11，即可实现当前技术中需要同时设置内存管理单元MMU和输入输出内存管理单元IOMMU的功能。需要说明的是，图4所示的统一标识的位数仅为一种示例，本申请对统一标识的具体位数不做任何限制。
在一些可行的实施例中，步骤2）中，统一虚拟地址单元10根据该虚拟访存请求生成统一虚拟地址，可以采取扩充地址线的方法，具体可以为：提取虚拟访存请求中携带的GPU内部单元13指向信息，根据该GPU内部单元13指向信息得到统一标识，识别虚拟访存请求中的访存虚拟地址信息，根据统一标识及访存虚拟地址得到统一虚拟地址。
以3位的统一标识为例（注意这里的3位只是一个例子，在其他实施例中可以根据需求调整位数），此处假设GPU核发起虚拟内存请求。在前期设计中，可以考虑将GPU核的35位的地址线的高几位，比如最高3位在GPU核的设计中与统一标识绑定，如对于GPU核0，统一虚拟地址单元10在将虚拟内存请求发给统一内存管理单元之前，将GPU核的32位访存虚拟地址扩充为35位统一虚拟地址，高三位自动补成000（即高三位地址线访存虚拟地址硬化为000，也可通过配置灵活调整），对于GPU核1来说，高三为自动补成001（高三位地址线访存虚拟地址可以硬化为001，也可以通过配置灵活调整）。
需要说明的是，现有技术主流的CPU寄存器和地址总线的宽度是32位或者64位，现代CPU基本上为64位，但对于GPU来说，核心众多，考虑搭配GPU的面积，选择32位寄存器宽度是较为理想的选择，但现代GPU的图形用双倍数据传输率(Graphics Double Data Rate，GDDR)显卡大小基本上都超过4G，也就是说32位地址线是不够的，因此可以选择用32位的寄存器宽度，大于32位的地址总线，如35位的地址总线（这里指的是虚拟地址总线）。
在其他的一些可行的实施例中，步骤2）中，统一虚拟地址单元10可以考虑两次请求的方法，具体可以为：统一虚拟地址单元10提取第一访存请求中携带的访存虚拟地址信息，提取第二访存请求中携带的GPU内部单元13指向信息，并得到统一标识，根据该统一标识及所述访存虚拟地址信息生成统一虚拟地址。
同样以3位的统一标识为例，假设GPU核发起虚拟内存请求。第一次，发送32位地址请求到统一虚拟地址单元10，第二次紧接着发送额外的3位地址请求（第二次也可以考虑发送32位地址，但仅包含额外的3位信息），然后由统一虚拟地址单元10根据第一次发送的32位地址请求得到访存虚拟地址，根据第二次发送的3位地址得到统一标识，合并统一标识以及访存虚拟地址，得到统一虚拟地址，合并的方式以及如何约定前后两次请求的顺序可以有一定算法，本申请对此不做任何限制。
需要说明的是，如果使用的是32位编译器的话，将产生32位的寄存器以及地址的指令，对于本身就是32位宽度的寄存器来说没有影响，但是对于生成的32位宽度的地址来说，则还有额外的统一标识需要处理，如构造35位的统一虚拟地址。
举例来说，如果虚拟访存请求来自于GPU DMA，为了可配置，可以提供寄存器接口给其他单元，寄存器接口主要涉及三个寄存器：目的地址寄存器，用于存放目的地的统一虚拟地址，统一虚拟地址的统一标识由其他单元配置该寄存器时提供；源址寄存器，用于存放发送地的统一虚拟地址，统一地址的统一标识由其单元配置该寄存器时提供。搬移数据长度寄存器。其中，其他渲染单元针对标识进行处理：如向量处理器访问虚拟 CPU或主CPU内存数据，由于知道VMID，在向统一内存管理单元发起访存请求时，可以直接将VMID构造到统一虚拟地址的统一标识里。
如上表的例子，本申请可以靠统一标识实现对不同访存请求的单元区分，也就是能够同时对不同的访存单元做统一的支持，不同的访存单元通过统一的虚拟地址中的统一标识分实现对统一内存管理单元的支持，也就是说，通过一个统一内存管理单元，即可同时支持现有CPU中需要两种不同单元的MMU和IOMMU的支持。
在一些可行的实施方式中，请参阅图2，统一内存管理单元11具体可以包括内存管理子单元111，内存翻译子单元112，输入输出派发子单元113。
内存管理子单元111可以实现如下功能：1）接收统一虚拟地址单元10的统一虚拟地址；2）提供统一的翻译查找缓冲（TranslationLookaside Buffer，TLB）功能，即，可根据统一虚拟地址进行设计，比如将统一标识作为TLB的标签之一。相比当前使用多套MMU和IOMMU来说，统一TLB复用效能更高；3）提供访存请求仲裁功能（Arbitrator）：由于并发访问的访存请求可能比实际内存管理子单元更多，可以通过访存请求仲裁功能，使用一定优先级算法进行仲裁，如根据统一标识作为优先级的因素之一；4）访存请求分发功能。
在一些可行的实施方式中，该内存管理子单元111可以为MMU管理器（MMUManager）。
内存翻译子单元112可以为一个或者多个，多个内存翻译子单元可以支持多种混合、并发的虚拟访存请求，出于性能原因，具体内存翻译子单元的数量可根据设计的系统能力来确定。
在一种可选的实施方式中，内存翻译子单元112可以提供内存管理单元旁路功能（MMU Bypass），该功能就是不翻译，即输入的统一虚拟地址，输出的物理地址和输入不变。可选的，内存翻译子单元112可以为MMU簇（MMU Cluster）。
输入输出派发子单元113，用于根据内存翻译子单元112的翻译结果（即统一物理地址）来发起物理访存请求。可选的，输入输出派发子单元113可以为输入输出派发器（IODispatcher）。
在一些可选的实施方式中，统一内存管理单元11通过内存管理子单元111，内存翻译子单元112，输入输出派发子单元113可以实现如下处理：
1）内存管理子单元111接收统一虚拟地址模块10的统一虚拟地址；
2）内存管理子单元111通过虚拟地址缓冲表查找该统一虚拟地址是否存在，若存在，则直接进入步骤6），将对应的统一物理地址发送给输入输出派发子单元113发起物理地址访存请求；若不存在，则将对应的统一物理地址发送给内存翻译子单元112，进入步骤3）；
3）内存翻译子单元112将统一虚拟地址进行访存请求仲裁，经过一定优先级算法，选择相应的内存管理子单元111进行处理，将虚拟访存请求发给内存管理子单元111；
4）内存翻译子单元112进行地址翻译工作，将统一虚拟地址翻译成统一物理地址；
5）内存翻译子单元112将统一物理地址发送给输入输出派发子单元113；
6）输入输出派发子单元113基于统一物理地址构造物理访存请求，并发给统一总线路由单元12。
在一些可行的实施方式中，统一总线路由单元12，主要用于接收来自统一内存管理单元翻译出的统一物理地址，并使用类似于统一虚拟地址的机制，根据统一物理地址来将物理访存请求路由到不同的总线系统。
在一些可行的实施方式中，请参阅图5，为本申请提供的一种统一物理地址示意图。该统一物理地址可以由GPU核、主CPU、虚拟CPU等单元通过页表项设置的。该统一物理地址主要包括页保留部分、统一总线路由标识（Unified Bus Router Identifier，UnifiedBRID）部分，物理页号部分、页偏移部分，其中，统一总线路由标识主要用来路由到不同的总线系统，可根据需要路由到总线系统的数量设置相应的位数。
在一些可行的实施方式中，请参阅图6，为一种统一总线路由标识的示例图。可以看到，如果为00，则由统一总线路由单元将物理访存请求路由到GPU本地总线上，实现GPU本地DDR内存访问；如果为01，则总线路由模块将物理访存请求通过PCIE总线路由到主CPU；如果为10或者11，则总线路由模块则将物理访存请求通过PCIE总线路由到虚拟 CPU。需要说明的是，本申请不限于如上示例，可以扩展支持访存请求路由到更多总线域。
可选的，对于主CPU或者虚拟CPU，统一总线路由标识可以借用PCIE的物理功能(PF)，或者虚拟功能标识 (Virtual Function Identification, VFID)或者路由标识（Router Identifier，RID）等。统一总线路由标识的位数以及值的设置可以根据实际需求设计。
在一些可行的实施方式中，如图7所示，页表项的偏移位（Page Offset）可以用来做统一总线路由标识。
在一些可行的实施方式中，当统一总线路由标识放在该偏移位中时，可以将统一总线路由单元内置于统一内存管理单元中，比如内置在统一内存管理单元的输入输出派发子单元中，统一总线路由单元根据统一总线路由标识来将物理访存请求直接分发到不同的总线域中。
在一些可行的实施例中，统一总线路由标识可以放在页保留位中，如图9所示。
在一些可行的实施例中，统一内存管理单元可以将统一虚拟地址通过查表翻译成统一物理地址，中间可能涉及到多级页表或者页目录表的查询，虚拟地址中的每一级可以以统一标识或者VPN[…]作为索引，查找对应的页表项，进而找到对应的下一级页目录表和/或页表的物理地址，通过最后一级的页表所对应页表项的物理地址与虚拟地址Pageoffset对应的偏移相加得到统一物理地址，统一物理地址的PPN不同项对应于上面页目录表/页表项内容，表示下一级页目录表/页表项的基址。
举例来说，请参阅图8，为本申请提供的一种统一物理地址生成的流程示意图。统一内存管理单元可以通过级级查表的方式将统一虚拟地址翻译成统一物理地址，第一级页表的基址可以来源于根寄存器的物理地址（该根寄存器的物理地址为预设的地址，非查表得到），统一内存管理单元根据统一标识和第一级页表，查找得到物理地址1，然后将物理地址1作为第二级页表项的基址，根据VPN[x]查找到第二级页表项，进而得到物理地址2，类似的，通过级级查表的方式得到VPN[0]对应的物理地址3，通过将物理地址3和统一虚拟地址中的页偏移位相加，得到统一物理地址。可选的，每一级页目录表或者页表都可以为图8所示的格式，具体查找后的统一物理地址是页对齐的，即页偏移部分的空白位填充成零。
可选的，统一总线路由标识可以通过查表得到，可以提前设置路由策略，根据当前内存实际情况等因素设置物理地址与路由线路的对应关系，当统一内存管理单元通过查表得到最后一级物理地址时，可以同步得到该最后一级物理地址对应的路由线路，也即，可以查找到与该路由线路对应的统一总线路由标识，统一总线路由标识可以放在统一物理地址的页保留位或者页偏移位。
可以看到，整个统一内存管理单元在进行地址翻译过程的中，物理页表项对应的Page Offset部分，包含统一总线路由标识可以不参加地址翻译，参与地址翻译的有效部分可以来自于物理页表项的VPN[…]部分，构成最终输出的对应统一虚拟地址的统一物理地址的页偏移部分可以来源于统一虚拟地址的页偏移部分。
基于上述GPU访存装置，下面介绍本申请的方法实施例。请参阅图10，为本申请提供的一种用于图像处理器的访存处理方法，该方法可包括：
S1101、发起虚拟访存请求。
其中，该虚拟访存请求由图像处理器内部单元发起。
在一些可行的实施方式中，该图像处理器内部单元包括图像处理器核心单元和/或图像处理器直接内存访问单元。举例来说，该图像处理器核心单元，可以为GPU核，图像处理器直接内存访问单元，可以为GPU DMA。
在一些可行的实施方式中，虚拟访存请求可以携带该图像处理器内部单元指向信息及访存虚拟地址信息。其中，该图像处理器内部单元指向信息是用于指向该虚拟访存请求由哪一个图像处理器内部单元发出。
S1102、根据该虚拟访存请求生成统一虚拟地址。
在一些可行的实施方式中，图像处理器可以通过配置统一虚拟地址单元实现S1102所示的步骤。
需要说明的是，该统一虚拟地址携带统一标识，该统一标识用于为不同的图像处理器内部单元提供统一的内存访问，以便不同的图像处理器内部单元既可以访问GPU本地内存，也可访问CPU内存。
在一些可行的实施方式中，该统一标识可以为虚拟地址内存标识（VirtualMemory Address Identifie，VMID），在一个操作系统中，由于可能有多套图形栈应用（如xserver wayland），需要不同的地址空间区分，对这些不同的图形栈应用可以用VMID进行区分，VMID可以是CPU侧携带下来。
在一些可行的实施方式中，根据该虚拟访存请求生成统一虚拟地址，可包括：提取该虚拟访存请求中的图像处理器内部单元指向信息；根据该图像处理器内部单元指向信息得到统一标识；根据该统一标识及该访存虚拟地址信息生成统一虚拟地址。
上述方式为扩充地址线的方法，举例来说，假设统一标识为3位，虚拟内存请求由GPU核发起，在处理器/GPU/DMA等芯片设计中，可以考虑将GPU核的35位的地址线的高几位，比如最高3位在GPU核的设计中与统一标识绑定，如对于GPU核0，可以提取该虚拟访存请求中的图像处理器内部单元指向信息，得到访存发起方为GPU核0，将GPU核0的32位访存虚拟地址由GPU核0自动扩充为35位统一虚拟地址。
在一些可行的实施方式中，虚拟访存请求包括第一访存请求及第二访存请求；该根据该虚拟访存请求生成统一虚拟地址，可包括：提取第一访存请求中携带的访存虚拟地址信息；提取第二访存请求中携带的图像处理器内部单元指向信息，并得到统一标识；根据该统一标识及该访存虚拟地址信息生成统一虚拟地址。
上述方式为两次请求法，举例来说，同样以3bit的统一标识为例，假设GPU核发起虚拟内存请求。访存请求中可以包括两次请求，第一次，为32位地址的第一访存请求，第二次为额外的3位地址的第二访存请求（第二次也可以考虑为32位的第二访存请求，但仅包含额外的3位信息），然后根据32位地址的第一访存请求得到访存虚拟地址信息，根据3位地址的第二访存请求得到是由哪一个图像处理器内部单元发起访存请求，根据图像处理器内部单元与统一标识的对应关系得到统一标识，合并统一标识以及访存虚拟地址，得到统一虚拟地址。合并的方式以及如何约定前后两次请求的顺序可以有一定算法，本申请对此不做任何限制。
需要说明的是，如果使用的是32位编译器的话，将产生32位的寄存器以及地址的指令，对于本身就是32位宽度的寄存器来说没有影响，但是对于生成的32位宽度的地址来说，则还有额外的统一标识需要处理，如构造35位的统一虚拟地址。
在一些可行的实施方式中，如果虚拟访存请求来自于GPU DMA，为了可配置，可以提供寄存器接口给其他单元，寄存器接口主要涉及三个寄存器：目的地址寄存器，用于存放目的地的统一虚拟地址，统一虚拟地址的统一标识由其他单元配置改寄存器时提供；源址寄存器，用于存放发送地的统一虚拟地址，统一地址的统一标识由其单元配置该寄存器时提供。搬移数据长度寄存器。其中，其他渲染单元针对标识进行处理：如向量处理器访问虚拟 CPU或主CPU内存数据，由于知道VMID，在向统一内存管理单元发起访存请求时，可以直接将VMID构造到统一虚拟地址的统一标识里。
S1103、根据该统一虚拟地址进行地址翻译处理，得到统一物理地址，并根据该统一物理地址生成物理访存请求。
在一些可行的实施方式中，图像处理器可以通过配置统一内存管理单元实现如S1103所示的步骤。可选的，统一内存管理单元可以包括：内存管理子单元、内存翻译单元、输入输出派发单元。
在一些可行的实施方式中，根据该统一虚拟地址进行地址翻译处理，得到统一物理地址，并根据该统一物理地址生成物理访存请求，包括：提取该统一虚拟地址中的统一标识进行翻译查找缓冲，并判断该统一虚拟地址是否存在；若存在，则根据该统一虚拟地址得到统一物理地址，并根据该统一物理地址生成物理访存请求；若不存在，则按照该统一标识的优先级，将该统一虚拟地址翻译为统一物理地址，并根据该统一物理地址生成物理访存请求。
可选的，图像处理器可以通过内设统一翻译查找缓冲（统一TLB）子模块进行翻译查找缓冲处理。举例来说，通过统一翻译查找缓冲子模块查找该虚拟访存请求的统一虚拟地址是否存在。若存在，则可以直接根据统一虚拟地址得到统一物理地址，并基于该统一物理地址构造物理访存请求；若不存在，则可以按照统一标识的优先级，选择优先级高的统一虚拟地址进行地址翻译处理，将统一虚拟地址翻译成统一物理地址，并基于该统一物理地址构造物理访存请求。同时，可以将翻译后的统一物理地址和统一虚拟地址的对应关系添加到翻译查找缓冲子模块中，以便下一次对同样统一虚拟地址的访问可以直接能从统一翻译查找缓冲子模块查到该统一虚拟地址是否存在。
S1104、根据该物理访存请求进行总线路由选择，将该物理访存请求分发到目标总线。
其中，该目标总线包括图像处理器本地总线和/或外部总线。
在一些可行的实施方式中，该外部总线，包括虚拟中央处理器对应的总线和/或主中央处理器对应的总线。
在一些可行的实施方式中，物理访存请求包含统一物理地址，该统一物理地址携带统一总线路由标识信息，该统一总线路由标识信息位于该统一物理地址页表项的保留位或偏移位。
在一些可行的实施方式中，统一物理地址可以如图5、图7所示。
举例来说，统一物理地址可以由GPU核、主CPU、虚拟 CPU等单元通过页表项设置的。其中，统一总线路由标识（Unified Bus Router Identifier：Unified BRID）信息,主要用来路由到不同的总线系统。
在一些可行的实施方式中，统一虚拟地址可以通过查表翻译成统一物理地址，中间涉及到x级页表或者页目录表查询，虚拟地址中的每一级以Unified ID统一标识或者VPN[…]作为索引，查找对应的页表项，进而找到对应的下一级页目录表或者页表的物理地址，通过最后一级的页表所对应页表项的物理地址与虚拟地址页偏移部分（或者页保留部分）对应的偏移相加得最后输出的统一物理地址。
可选的，每一级页目录表或者页表项都可以为相同格式，查找后的统一物理地址是页对齐的。
在一些可行的实施方式中，该根据该物理访存请求进行总线路由选择，将该物理访存请求分发到目标总线，包括：提取统一物理地址中的统一总线路由标识信息；若该统一总线路由标识信息指向图像处理器本地总线，则将该物理访存请求分发到该图像处理器本地总线；若该统一总线路由标识信息指向外部总线，则将该物理访存请求通过总线路由单元分发到对应外部总线。
举例来说，请参阅图6，统一总线路由标识与目标总线具有对应关系。如果统一总线路由标识为00，通过对应关系可以知道该统一总线路由标识信息指向图像处理器本地总线，则可以将物理访存请求路由到本地总图像处理器本地总线上，实现图像处理器本地双倍速率同步动态随机存储器（DDR)内存访问。如果为01，通过对应关系可以知道该统一总线路由标识信息指向主CPU，则可以将物理访存请求通过PCIE总线路由到主CPU对应的总线；如果为10或者11，通过对应关系可以知道该统一总线路由标识信息指向虚拟CPU，则可以将物理访存请求通过PCIE总线路由到虚拟CPU。
可选的，对于主CPU或者虚拟CPU，统一总线路由标识信息可以借用PCIE的PF或者VFID或者RID（Router Identifier）。统一总线路由标识信息的位数以及值的设置可以根据实际需求设计。
可见，实施本申请提供的访存处理方法，可以通过将GPU内部单元的虚访存请求进行统一处理，得到统一虚拟地址，翻译处理得到统一物理地址，再生成物理访存请求，该物理访存请求可指向GPU本地总线和/或外部总线，GPU内部单元便可实现既可访问CPU本地总线，也可访问外部总线，有效提高了访存处理的效率。
下面介绍本申请的装置实施例，为本申请提供的一种图像处理器访存装置如图1所示。如图1所示的图像处理器访存装置可包括：
图像处理器内部单元13，用于发起虚拟访存请求。
统一虚拟地址单元10，用于根据该虚拟访存请求生成统一虚拟地址。
统一内存管理单元11，用于根据该统一虚拟地址进行地址翻译处理，得到统一物理地址，并根据该统一物理地址生成物理访存请求。
统一总线路由选择单元12，用于根据该物理访存请求进行总线路由选择，将该物理访存请求分发到目标总线。
在一些可行的实施方式中，该图像处理器内部单元包括图像处理器核心单元和/或图像处理器直接内存访问单元或者其他单元，具体单元的功能和数量不做限制，只要有访存需求就可以。该外部总线，包括虚拟中央处理器对应的总线和/或主中央处理器对应的总线。
在一些可行的实施方式中，该虚拟访存请求携带该图像处理器内部单元指向信息及访存虚拟地址信息；该统一虚拟地址单元10，具体用于：提取该虚拟访存请求中的图像处理器内部单元指向信息；根据该图像处理器内部单元指向信息得到统一标识；根据该统一标识及该访存虚拟地址信息生成统一虚拟地址。
在一些可行的实施方式中，该虚拟访存请求包括第一访存请求及第二访存请求。该统一虚拟地址单元10，具体用于：提取第一访存请求中携带的访存虚拟地址信息；提取第二访存请求中携带的图像处理器内部单元指向信息，并得到统一标识；根据该统一标识及该访存虚拟地址信息生成统一虚拟地址。
在一些可行的实施方式中，该统一内存管理单元11，具体用于提取该统一虚拟地址中的统一标识进行翻译查找缓冲，并判断该统一虚拟地址是否存在；若存在，则根据该统一虚拟地址得到统一物理地址，并根据该统一物理地址生成物理访存请求；若不存在，则按照该统一标识的优先级，将该统一虚拟地址翻译为统一物理地址，并根据该统一物理地址生成物理访存请求。
同时将翻译后的统一物理地址和统一虚拟地址的对应关系添加到翻译查找缓冲子模块中（统一TLB），以便下一次对同样统一虚拟地址的访问直接能从统一翻译查找缓冲子模块查到该虚拟地址存在。
在一些可行的实施方式中，该物理访存请求包含该统一物理地址，该统一物理地址携带统一总线路由标识信息，该统一总线路由标识信息位于该统一物理地址页表项的保留位或偏移位。其中，页表项的高位和页偏移的低位都可以作为页表项的保留位。
在一些可行的实施方式中，该统一总线路由选择单元12，具体用于：提取统一物理地址中的统一总线路由标识信息；若该统一总线路由标识信息指向图像处理器本地总线，则将该物理访存请求分发到该图像处理器本地总线；
若该统一总线路由标识信息指向外部总线，则将该物理访存请求通过总线路由单元分发到对应外部总线。
可见，实施本申请提供的访存处理装置，可以通过统一内存管理单元将GPU内部单元的虚访存请求进行统一处理，得到统一虚拟地址，由统一内存管理单元翻译处理得到统一物理地址，生成物理访存请求，统一总线路由选择单元将物理访存请求指向GPU本地总线和/或外部总线，GPU内部单元便可实现既可访问CPU本地总线，也可访问外部总线，有效提高了访存处理的效率。
请参阅图11，为本申请提供的一种电子设备的结构示意图。本实施例中所描述的电子设备，包括：图像处理器1101、中央处理器1102、输出接口1103、输入接口1104、存储器1105，以及电源等部件。本领域技术人员可以理解，图11中示出的电子设备结构并不构成对电子设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。
需要说明的是，本申请所指的图像处理器仅为一种处理器形式，并不作为对本申请的专利，在其他可行的实施方式中，如中央处理器、数字信号处理芯片DSP、现场可编辑逻辑门阵列FPGA芯片等具有如本申请所示的访存需求，本申请也可同样适用。
下面结合图11对电子设备的各个构成部件进行具体的介绍：
存储器1105可用于存储软件程序以及模块，处理器1101通过运行存储在存储器1105的软件程序以及模块，从而执行电子设备的各种功能应用以及数据处理。存储器1105可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序（比如汇聚处理功能）等；存储数据区可存储根据电子设备的使用所创建的数据（比如文本数据、音频数据、影像数据等）等。此外，存储器1105可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
输入接口1104可用于接收变量数据，以及产生与电子设备的用户设置以及功能控制有关的键信号输入。
电子设备还可包括至少一种输出接口1103，用于向外输出数据。
图像处理器1101是电子设备的图像处理控制中心，利用各种接口和线路连接整个电子设备的各个部分，通过运行或执行存储在存储器1105内的软件程序和/或模块，以及调用存储在存储器1105内的数据，执行电子设备的各种功能和处理数据，从而对电子设备进行整体监控。可选的，图像处理器1101可包括一个或多个处理单元。在一些可行的实施方式中，图像处理器1101可以有自己的DDR内存和非易失存储器（比如flash），图像处理器的程序一部分放在自己的存储器里，一部分放在主（host）存储器里。
需要说明的是，本申请的存储设备1105可以是DDR， DDR可以看做是内置在GPU中的存储器，也可以是虚拟CPU的存储器，本申请还可支持类似于DDR的支持这种寻址方式的存储器，比如其他PCIE设备里的内存或者寄存器，支持（芯片内执行）XIP模式的flash等等。
电子设备还包括给各个部件供电的电源（比如电池），优选的，电源可以通过电源管理系统与处理器1101逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗等功能。
尽管未示出，电子设备还可以包括显示模块、蓝牙模块等，在此不再赘述。
具体的，上述图像处理器1101可以调用上述存储器1105存储的程序指令，实现如本发明实施例所示的方法。
具体的，上述图像处理器1101调用存储在上述存储器1102存储的程序指令执行以下步骤：
发起虚拟访存请求；
根据该虚拟访存请求生成统一虚拟地址；
根据该统一虚拟地址进行地址翻译处理，得到统一物理地址，并根据该统一物理地址生成物理访存请求；
根据该物理访存请求进行总线路由选择，将该物理访存请求分发到目标总线。
在一些可行的实施方式中，该图像处理器内部单元包括图像处理器核心单元和/或图像处理器直接内存访问单元。该外部总线，包括虚拟中央处理器对应的总线和/或主中央处理器对应的总线。
在一些可行的实施方式中，该虚拟访存请求携带该图像处理器内部单元指向信息及访存虚拟地址信息；该图像处理器1101，具体用于：提取该虚拟访存请求中的图像处理器内部单元指向信息；根据该图像处理器内部单元指向信息得到统一标识；根据该统一标识及该访存虚拟地址信息生成统一虚拟地址。
在一些可行的实施方式中，该虚拟访存请求包括第一访存请求及第二访存请求。该图像处理器1101，具体用于：提取第一访存请求中携带的访存虚拟地址信息；提取第二访存请求中携带的图像处理器内部单元指向信息，并得到统一标识；根据该统一标识及该访存虚拟地址信息生成统一虚拟地址。
在一些可行的实施方式中，该图像处理器1101，具体用于提取该统一虚拟地址中的统一标识进行翻译查找缓冲，并判断该统一虚拟地址是否存在；若存在，则根据该统一虚拟地址得到统一物理地址，并根据该统一物理地址生成物理访存请求；若不存在，则按照该统一标识的优先级，将该统一虚拟地址翻译为统一物理地址，并根据该统一物理地址生成物理访存请求。
在一些可行的实施方式中，该物理访存请求包含该统一物理地址，该统一物理地址携带统一总线路由标识信息，该统一总线路由标识信息位于该统一物理地址页表项的保留位或起始位。
在一些可行的实施方式中，该图像处理器1101，具体用于：提取统一物理地址中的统一总线路由标识信息；若该统一总线路由标识信息指向图像处理器本地总线，则将该物理访存请求分发到该图像处理器本地总线；若该统一总线路由标识信息指向外部总线，则将该物理访存请求通过总线路由单元分发到对应外部总线。
本申请实施例中处理器执行的方法均从图像处理器的角度来描述，可以理解的是，本申请实施例中图像处理器要执行上述方法需要其他硬件结构的配合。本申请实施例对具体的实现过程不作详细描述和限制。
在本申请的另一实施例中提供一种计算机可读存储介质，该计算机可读存储介质存储有计算机程序，该计算机程序被处理器执行时，可以实现：发起虚拟访存请求；根据该虚拟访存请求生成统一虚拟地址；根据该统一虚拟地址进行地址翻译处理，得到统一物理地址，并根据该统一物理地址生成物理访存请求；根据该物理访存请求进行总线路由选择，将该物理访存请求分发到目标总线。
需要说明的是，该计算机可读存储介质被处理器执行的具体过程可参见方法实施例中所描述的方法，在此不再赘述。
在本申请的又一实施例还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行方法实施例中所描述的方法，在此不再赘述。
所述计算机可读存储介质可以是前述任一实施例所述的电子设备的内部存储单元，例如电子设备的硬盘或内存。所述计算机可读存储介质也可以是所述电子设备的外部存储设备，例如所述电子设备上配备的插接式硬盘，智能存储卡（Smart Media Card,SMC），安全数字（Secure Digital, SD）卡，闪存卡（Flash Card）等。进一步地，所述计算机可读存储介质还可以既包括所述电子设备的内部存储单元也包括外部存储设备。所述计算机可读存储介质用于存储所述计算机程序以及所述电子设备所需的其他程序和数据。所述计算机可读存储介质还可以用于暂时地存储已经输出或者将要输出的数据。需要说明的是，本申请的存储设备可以是DDR，也可以是虚拟CPU的存储器， DDR可以看做是内置在GPU中的存储器，本申请还可支持类似于DDR的支持这种寻址方式的存储器，比如其他PCIE设备里的内存或者寄存器，支持（芯片内执行）XIP模式的flash等等。
基于同一发明构思，本申请实施例中提供的电子设备解决问题的原理与本申请方法实施例相似，因此该电子设备的实施可以参见方法的实施，为简洁描述，在这里不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，上述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，上述的存储介质可为磁碟、光盘、只读存储记忆体（Read-Only Memory，ROM）或随机存储记忆体（Random AccessMemory，RAM）等。

Claims (9)

1.一种用于图像处理器的访存处理方法，其特征在于，所述方法包括：
发起虚拟访存请求，所述虚拟访存请求由图像处理器内部单元发起；
根据所述虚拟访存请求生成统一虚拟地址；
根据所述统一虚拟地址进行地址翻译处理，得到统一物理地址，并根据所述统一物理地址生成物理访存请求；
根据所述物理访存请求进行总线路由选择，将所述物理访存请求分发到目标总线，所述目标总线包括图像处理器本地总线和/或外部总线；
其中，根据所述统一虚拟地址进行地址翻译处理，得到统一物理地址，并根据所述统一物理地址生成物理访存请求，包括：
提取所述统一虚拟地址中的统一标识进行翻译查找缓冲，并判断所述统一虚拟地址是否存在；
若存在，则根据所述统一虚拟地址得到统一物理地址，并根据所述统一物理地址生成物理访存请求；
若不存在，则按照所述统一标识的优先级，将所述统一虚拟地址翻译为统一物理地址，并根据所述统一物理地址生成物理访存请求。
2.如权利要求1所述的方法，其特征在于，所述图像处理器内部单元包括图像处理器核心单元和/或图像处理器直接内存访问单元；所述外部总线，包括虚拟中央处理器对应的总线和/或主中央处理器对应的总线。
3.如权利要求1或2所述的方法，其特征在于，所述虚拟访存请求携带所述图像处理器内部单元指向信息及访存虚拟地址信息；所述根据所述虚拟访存请求生成统一虚拟地址，包括：
提取所述虚拟访存请求中的图像处理器内部单元指向信息；
根据所述图像处理器内部单元指向信息得到统一标识；
根据所述统一标识及所述访存虚拟地址信息生成统一虚拟地址。
4.如权利要求1或2所述的方法，其特征在于，所述虚拟访存请求包括第一访存请求及第二访存请求；所述根据所述虚拟访存请求生成统一虚拟地址，包括：
提取第一访存请求中携带的访存虚拟地址信息；
提取第二访存请求中携带的图像处理器内部单元指向信息，并得到统一标识；
根据所述统一标识及所述访存虚拟地址信息生成统一虚拟地址。
5.如权利要求1所述的方法，其特征在于，所述物理访存请求包含所述统一物理地址，所述统一物理地址携带统一总线路由标识信息，所述统一总线路由标识信息位于所述统一物理地址页表项的保留位或偏移位。
6.如权利要求5所述的方法，其特征在于，所述根据所述物理访存请求进行总线路由选择，将所述物理访存请求分发到目标总线，包括：
提取统一物理地址中的统一总线路由标识信息；
若所述统一总线路由标识信息指向图像处理器本地总线，则将所述物理访存请求分发到所述图像处理器本地总线；
若所述统一总线路由标识信息指向外部总线，则将所述物理访存请求通过总线路由单元分发到对应外部总线。
7.一种图像处理器访存处理装置，其特征在于，所述装置包括
图像处理器内部单元，用于发起虚拟访存请求；
统一虚拟地址单元，用于根据所述虚拟访存请求生成统一虚拟地址；
统一内存管理单元，用于根据所述统一虚拟地址进行地址翻译处理，得到统一物理地址，并根据所述统一物理地址生成物理访存请求；
统一总线路由选择单元，用于根据所述物理访存请求进行总线路由选择，将所述物理访存请求分发到目标总线；
其中，统一内存管理单元，具体用于提取所述统一虚拟地址中的统一标识进行翻译查找缓冲，并判断所述统一虚拟地址是否存在；若存在，则根据所述统一虚拟地址得到统一物理地址，并根据所述统一物理地址生成物理访存请求；若不存在，则按照所述统一标识的优先级，将所述统一虚拟地址翻译为统一物理地址，并根据所述统一物理地址生成物理访存请求。
8.一种电子设备，其特征在于，包括：图像处理器、中央处理器、以及与所述图像处理器以及所述中央处理器通信连接的存储器；其中，所述存储器存储有可被所述图像处理器执行的指令，所述指令被所述图像处理器执行，以使所述图像处理器能够执行权利要求1-6中任一项所述的方法。
9.一种存储有计算机指令的非瞬时计算机可读存储介质，其特征在于，所述计算机指令用于使所述计算机执行权利要求1-6中任一项所述的方法。
CN202211394866.6A 2022-11-09 2022-11-09 一种用于图像处理器的访存处理方法及设备 Active CN115456862B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211394866.6A CN115456862B (zh) 2022-11-09 2022-11-09 一种用于图像处理器的访存处理方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211394866.6A CN115456862B (zh) 2022-11-09 2022-11-09 一种用于图像处理器的访存处理方法及设备

Publications (2)

Publication Number Publication Date
CN115456862A CN115456862A (zh) 2022-12-09
CN115456862B true CN115456862B (zh) 2023-03-24

Family

ID=84310176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211394866.6A Active CN115456862B (zh) 2022-11-09 2022-11-09 一种用于图像处理器的访存处理方法及设备

Country Status (1)

Country Link
CN (1) CN115456862B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116664381B (zh) * 2023-07-28 2024-03-26 深流微智能科技(深圳)有限公司 Gpu访问cpu扩展内存的方法及图形处理系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991010204A1 (en) * 1989-12-26 1991-07-11 Eastman Kodak Company Image processing apparatus having disk storage resembling ram memory
DE102013017509A1 (de) * 2012-10-25 2014-04-30 Nvidia Corp. Effiziente Speichervirtualisierung in mehrsträngigen Verarbeitungseinheiten
WO2015180598A1 (zh) * 2014-05-30 2015-12-03 华为技术有限公司 对存储设备的访问信息处理方法和装置、系统
CN113168322A (zh) * 2019-05-27 2021-07-23 华为技术有限公司 一种图形处理方法和装置
WO2022068673A1 (zh) * 2020-09-30 2022-04-07 上海商汤智能科技有限公司 指令处理设备以及指令处理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9384153B2 (en) * 2012-08-31 2016-07-05 Freescale Semiconductor, Inc. Virtualized local storage
GB2548845B (en) * 2016-03-29 2019-11-27 Imagination Tech Ltd Handling memory requests
US10713190B1 (en) * 2017-10-11 2020-07-14 Xilinx, Inc. Translation look-aside buffer prefetch initiated by bus master
CN115422098B (zh) * 2022-02-15 2023-08-29 摩尔线程智能科技(北京)有限责任公司 基于扩展页表的gpu访存自适应优化方法及装置
CN114490449B (zh) * 2022-04-18 2022-07-08 飞腾信息技术有限公司 一种内存访问方法、装置及处理器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991010204A1 (en) * 1989-12-26 1991-07-11 Eastman Kodak Company Image processing apparatus having disk storage resembling ram memory
DE102013017509A1 (de) * 2012-10-25 2014-04-30 Nvidia Corp. Effiziente Speichervirtualisierung in mehrsträngigen Verarbeitungseinheiten
WO2015180598A1 (zh) * 2014-05-30 2015-12-03 华为技术有限公司 对存储设备的访问信息处理方法和装置、系统
CN113168322A (zh) * 2019-05-27 2021-07-23 华为技术有限公司 一种图形处理方法和装置
WO2022068673A1 (zh) * 2020-09-30 2022-04-07 上海商汤智能科技有限公司 指令处理设备以及指令处理方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Translation caching:skip,don’t walk(the page table);BARR T W;《international symposium on computerarchitecture 》;20101231;第38卷(第3期);第48-59页 *
高性能微处理器TLB的优化设计;陈海燕等;《国防科技大学学报》;20040825(第04期);第13-17页 *

Also Published As

Publication number Publication date
CN115456862A (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
JP5989862B2 (ja) セキュアなバーチャルマシン間の共有メモリ通信のためのコンピューティング装置、方法及び機械可読記憶媒体
US7606995B2 (en) Allocating resources to partitions in a partitionable computer
US9384153B2 (en) Virtualized local storage
CN107783913B (zh) 一种应用于计算机的资源访问方法和计算机
US7958298B2 (en) System and method for providing address decode and virtual function (VF) migration support in a peripheral component interconnect express (PCIE) multi-root input/output virtualization (IOV) environment
JP4712706B2 (ja) 電子システムにおけるメモリの再割り当ておよび共有
US8955062B2 (en) Method and system for permitting access to resources based on instructions of a code tagged with an identifier assigned to a domain
EP1262878A2 (en) Self-optimizing crossbar switch
US8868883B1 (en) Virtual memory management for real-time embedded devices
WO2009018329A2 (en) Offloading input/output (i/o) virtualization operations to a processor
CN105335309B (zh) 一种数据传输方法及计算机
US9697111B2 (en) Method of managing dynamic memory reallocation and device performing the method
US20110191539A1 (en) Coprocessor session switching
US10467179B2 (en) Method and device for sharing PCIe I/O device, and interconnection system
CN107278292B (zh) 一种虚拟机内存的映射方法、装置及数据传输设备
CN115456862B (zh) 一种用于图像处理器的访存处理方法及设备
US20130073779A1 (en) Dynamic memory reconfiguration to delay performance overhead
US6952761B2 (en) Bus interface selection by page table attributes
US7913059B2 (en) Information processing device, data transfer method, and information storage medium
CN115729845A (zh) 数据存储装置和数据处理方法
CN107329790B (zh) 一种数据处理方法和电子设备
JP2014119787A (ja) プロセッサ
JP2022541059A (ja) ヘテロジニアスコンピューティングのための統合カーネル仮想アドレス空間
CN117592039B (zh) 一种灵活管理的硬件虚拟化系统及方法
JPH06259329A (ja) アドレス変換機構を備えた情報処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant