CN115441837B - 5g频段的射频功率放大器控制电路、射频电路 - Google Patents
5g频段的射频功率放大器控制电路、射频电路 Download PDFInfo
- Publication number
- CN115441837B CN115441837B CN202211395039.9A CN202211395039A CN115441837B CN 115441837 B CN115441837 B CN 115441837B CN 202211395039 A CN202211395039 A CN 202211395039A CN 115441837 B CN115441837 B CN 115441837B
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- signal
- power amplifier
- channel mos
- mos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003068 static effect Effects 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims abstract description 6
- 238000004891 communication Methods 0.000 claims description 36
- 230000008878 coupling Effects 0.000 claims description 19
- 238000010168 coupling process Methods 0.000 claims description 19
- 238000005859 coupling reaction Methods 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 12
- 230000001629 suppression Effects 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 230000036961 partial effect Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000002401 inhibitory effect Effects 0.000 claims description 3
- 230000000087 stabilizing effect Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/401—Circuits for selecting or indicating operating mode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种5G频段的射频功率放大器控制电路，NPN型三极管与N沟道MOS管连接，用于接收数字集成芯片的时序控制引脚输出的时序信号进行负压电平转换生成静态工作电平；数字模拟转换器，用于接收数字集成芯片的不同占空比信号生成不同模拟信号；P沟道MOS管分别与N沟道MOS管、数字模拟转换器和运算放大器连接，用于控制是否接通与数字模拟转换器的连接；在接收到静态工作电平时，P沟道MOS管接通与数字模拟转换器的连接，将数字模拟转换器生成的不同模拟信号输出至运算放大器，通过运算放大器驱动使能GaN功率放大器的栅源电压幅度生成静态工作点的栅源电压幅度输出。从而实现了集成式的GaN功率放大器控制栅压功能。
Description
技术领域
本发明涉及电子设备技术领域，尤其涉及一种5G频段射频功率放大器控制电路、射频电路。
背景技术
5G的普及带来了大量5G基站的建设，作为5G网络的核心设备，基站的架构、形态直接影响5G网络的布局效果，按形态大小和部署区域主要分为宏基站和微基站。5G基站商业化越来越成熟，竞争激烈。从而对成本、小型化、数据信号通信质量、功耗、通信覆盖提出更高要求，5G微基站成为5G网络的重要组成部分。
目前市场上基于N79频段（4800-5000MHz频段）设计的5G微站较少，其射频功率放大器大多采用外匹配、多级分立射频功率放大器组成，而且在此频段的外部电容电感匹配价格昂贵，功率等级高，PCB走线长插损大，这就大大增加了微站整机的功耗，且电路复杂开发周期长、尺寸大、电源效率低、射频指标参差不齐，由此如何对5G频段的射频功率放大器进行可靠、低成本、高功率的控制是亟待解决的问题。
发明内容
本发明所要解决的技术问题在于，提供一种5G频段射频功率放大器控制电路、射频电路，能够提供高集成且低成本的高功率功率放大器。
为了解决上述技术问题，本发明第一方面公开了一种5G频段的射频功率放大器控制电路，5G频段的射频功率放大器用于5G频段的射频电路，所述射频电路与数字集成芯片连接，其特征在于，所述射频功率放大器为GaN 功率放大器，所述控制电路包括：NPN型三极管、N沟道MOS管、P沟道MOS管、数字模拟转换器、运算放大器和多个电阻；其中，NPN型三极管与N沟道MOS管连接，用于接收数字集成芯片的时序控制引脚输出的时序信号进行负压电平转换生成静态工作电平；数字模拟转换器，用于接收数字集成芯片的不同占空比信号生成不同模拟信号；P沟道MOS管分别与N沟道MOS管、数字模拟转换器和运算放大器连接，用于控制是否接通与数字模拟转换器的连接；在接收到所述静态工作电平时，P沟道MOS管接通与数字模拟转换器的连接，将所述数字模拟转换器生成的不同模拟信号输出至运算放大器，通过所述运算放大器驱动使能GaN功率放大器的栅源电压幅度生成静态工作点的栅源电压幅度输出。
本发明第二方面公开了一种5G频段的射频功率放大器控制电路，5G频段的射频功率放大器用于5G频段的射频电路，所述射频电路与数字集成芯片连接，其特征在于，所述射频功率放大器为GaN 功率放大器，所述控制电路包括：肖特基二极管、第一N沟道MOS管、电容、与门器、第二N沟道MOS管、P沟道MOS管和多个电感、电容；其中，肖基特二极管与第一N沟道MOS管连接，用于接收对正负压的分压压力值并稳定所述分压压力值，通过所述分压压力值控制第一N沟道MOS管的开关连通；第一N沟道MOS管与与门器连接，用于将数字集成芯片的时序控制引脚输出的时序信号输入至与门器生成时序控制信号；第二N沟道MOS管与P沟道MOS管的连接通过响应于所述时序控制信号导通生成GaN功率放大器的上电信号；根据所述上电信号控制GaN功率放大器的上下电顺序。
在一些实施方式中，5G频段的射频功率放大器控制电路，所述控制电路还包括：设置于与门器和第二N沟道MOS管之间的调速器；所述调速器为并联的一个电容和一个电感；通过调整所述调速器的电容值或电感值控制GaN功率放大器的上下电速率。
本发明第三方面公开了一种5G频段的射频电路，所述射频电路包括：射频巴伦、下行射频通信模块、上行射频通信模块；射频巴伦，用于对接收射频收发机输出的差分平衡端信号和单端信号之间的阻抗匹配进行转换生成阻抗匹配信号；下行射频通信模块，用于基于集成的功率放大器、集成的环形器、第一射频开关和第二射频开关对所述阻抗匹配信号进行功率检测输出增益的射频调制信号；上行射频通信模块，用于基于集成的环形器和第二射频开关对接收的带外信号进行抑制及带内信号进行放大处理生成放大信号发送至射频巴伦；其中，所述集成的功率放大器为利用如上述的5G频段的射频功率放大器控制电路控制的GaN功率放大器。
在一些实施方式中，所述下行射频通信模块包括：集成的功率放大器，耦合器、环形器、第一射频开关和第二射频开关；耦合器，用于实时获取经过所述信号放大模块处理后的信号进行耦合生成耦合信号；环形器，用于接收读取天线信号状态的驻波检测信号和耦合信号进行功率检测并输出增益的耦合信号；其中，所述环形器分别与所述第一射频开关和所述第二射频开关连通。
在一些实施方式中，所述第一射频开关和第二射频开关均为单刀双掷开关；第一射频开关的第一端连接至接收射频收发机的反馈通道上的射频巴伦，第二端连接至耦合器，第三端连接至第二射频开关；第二射频开关的第一端连接至环形器，第二端连接至第一射频开关；通过第一射频开关和所述第二射频开关实现下行链路的闭环控制。
在一些实施方式中，集成的功率放大器包括：GaN推动级功率放大器、GaN末级功率放大器。
在一些实施方式中，还包括波导滤波器，用于对下行射频通信模块输出的增益的耦合信号进行发射杂散抑制或对上行射频通信模块接收的带外信号进行带外阻塞抑制。
在一些实施方式中，所述的5G频段的射频电路通过时分双工模式实现下行射频通信模块或上行射频通信模块的信号处理。
本发明第四方面公开了一种用于实现5G频段的4TR微站电路板，包括：
四个如上述的5G频段的射频电路；利用所述5G频段的射频电路接收射频收发机的信号进行5G频段的信号处理。
与现有技术相比，本发明的有益效果在于：
实施本发明能够通过GaN功率放大器的具有多个分立器件的控制电路，低成本的实现了对GaN功率放大器的栅极电压控制和上下电顺序，使得GaN功率放大器在进行信号处理时的增益更高；还保证在对GaN功率放大器加电时，漏源电压比栅源电压更慢上电，对GaN功率放大器下电时，漏源电压比栅源电压更快下电，从而更加准确控制GaN PA上下电。此外，利用这种控制条件下的GaN功率放大器所设计出射频电路和电路板，能够在5G微站中降低整机的尺寸和损耗，提高射频电路性能。
附图说明
图1为本发明实施例公开的一种5G频段的射频功率放大器控制电路；
图2为本发明实施例公开的又一种5G频段的射频功率放大器控制电路；
图3为本发明实施例公开的又一种5G频段射频电路示意图；
图4为本发明实施例公开的一种5G频段射频电路板示意图。
具体实施方式
为了更好地理解和实施，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块。
本发明实施例公开了一种5G频段的射频功率放大器控制电路、电路板，能够通过GaN功率放大器的具有多个分立器件的控制电路，低成本的实现了对GaN功率放大器的栅极电压控制和上下电顺序，使得GaN功率放大器在进行信号处理时的增益更高；还保证在对GaN功率放大器加电时，漏源电压比栅源电压更慢上电，对GaN功率放大器下电时，漏源电压比栅源电压更快下电，从而更加准确控制GaN PA上下电。此外，利用这种控制条件下的GaN功率放大器所设计出射频电路和电路板，能够在5G微站中降低整机的尺寸和损耗，提高射频电路性能。
5G频段的射频功率放大器能够用于5G频段的射频电路，该射频电路与数字集成芯片连接。其中，射频功率放大器为GaN 功率放大器。之所以将本实施例的射频功率放大器采用GaN 功率放大器的具体原因是：在根据5G频段的需求天线口输出功率反推出了关键器件功率放大器的输出峰值功率以及滤波器输出输入功率，以此就能够确定关键器件的选型。结合4.9G频段信号的峰均比在8.5左右，耦合器和环形器的插损为0.6dB进行功率比计算，得出功率放大器的输出峰值功率需要不小于70W。根据该计算出的功率等级和5G所需频段，发现GaN PA的效率可以做到接近40%，而如果是选择砷化镓（GaAs）或者（LDMOS）的功率为20%，可以推知1个LDMOS功率放大器就比GaN功率放大器多了15W热耗，由于在该5G频段的设备往往4TR信道工作，再折算电源效率，整机功耗就增加了60W，从而增加整机功耗和散热要求难度，故而在本实施例中采用了GaN 功率放大器进行射频电路的整体设计。
那么对于射频电路中的功率放大器的控制也是一种提高整机功率和性能的一大突破点。特别是在射频电路中，存在采用TDD模式（时分双工）进行时序控制的情况。目前大部分采用集成式DAC芯片（如AD7836）来控制此种电路所产生的栅压，数字集成芯片FPGA通过数字接口SPI（一种FPGA的数字接口引脚）与集成式DAC芯片通信，从而实时控制时序切换，但是SPI建立时间典型值为16us，就超过TDD模式要求（1us）的几个us的量级，大部分芯片无法满足时序要求。同时这种芯片在实际产能中供货周期长、价格昂贵。于此，本实施例通过一种分立器件的控制电路来解决上述的问题。
具体地，请参阅图1，图1为本发明实施例公开的一种5G频段的射频功率放大器控制电路示意图，该5G频段的射频功率放大器控制电路包括：
NPN型三极管、N沟道MOS管、P沟道MOS管、数字模拟转换器、运算放大器和多个电阻R1、R2、R3、R4、R5、R7、R8、R9。
具体地，电阻R1串联于VCC电源下，该VCC电源图示为3.3V，在其他实现方式中并不对其数值进行限制，R1能够保证在电路整体进行上电前提供初始默认高电平状态，并且增加数字集成芯片的时序控制引脚输出的时序信号tx_PA_EN的驱动能力。电阻R3与NPN型三极管串联，能够调整NPN型三极管k1的基极电流，NPN型三极管与N沟道MOS管连接，用于接收数字集成芯片的时序控制引脚输出的时序信号tx_PA_EN进行负压电平转换生成静态工作电平，N沟道MOS管与电阻R2并联，电阻R2接地。数字模拟转换器，用于接收数字集成芯片的不同占空比信号生成不同模拟信号，P沟道MOS管分别与N沟道MOS管、数字模拟转换器和运算放大器连接，用于控制是否接通与数字模拟转换器的连接，该数字模拟转换器芯片采用10位分辨率即可实现GaN PA栅极最小调整幅度步进。其中，N沟道MOS管与P沟道MOS管之间串联了电阻R5，P沟道MOS管分别与电阻R7和电阻R8串联，电阻R7接地，电阻R8与运算放大器连接。由此，对于该静态工作电平的生成方式就能够实现为：由于电阻R5左边电平可以调整为负压，从而P沟道MOS管z7栅极工作在高阻态或者负压两种开关工作状态，因为z7还是工作在开关状态，只是在开关条件下，漏源极导通截止形成一路模拟通道进行模拟电压量变化，从而才生成静态工作电平。之后，在接收到静态工作电平时，P沟道MOS管接通与数字模拟转换器的连接，将数字模拟转换器生成的不同模拟信号输出至运算放大器，运算放大器与电阻R9并联。通过运算放大器驱动使能GaN功率放大器的栅源电压幅度生成静态工作点的栅源电压幅度输出。该运算放大器是加大VG1端电流驱动能力，同时起到输入输出（R7与R8连接点电平与输出端VG1）隔离作用，由于VG1所需调整为mv级别，故不加运算放大器，会使精度无法到达mv级别，导致GaN 功率放大器无法工作在最佳状态，整个电路就无法实现所需功能。
在信号传输中，当电阻R1上拉后，NPN型三极管的C脚和E脚连通，即K1导通，因为C脚电平为gnd地，从而使得N沟道MOS管的k2不导通，从而使得k2的漏极电阻无穷大，即P沟道MOS管z7不导通，此时，电阻R7与电阻R8连接点的电平为-8v，从而由运算放大器进行处理的与GaN功率放大器连通的栅压为-8v。
进一步地，电阻R4提供了下拉到负压的连接，能够保证NPN型三极管的的C脚电压为接地或者通过电阻R2、电阻R4及N沟道MOS管k2栅源电压分压，并且保证NPN型三极管k1的C脚电平可以为负压，同时R电阻R2、R4匹配可以调整N沟道MOS管k2的开关速度。
进一步地，通过R7能够控制P沟道MOS管z7导通的开关速度及通路驱动能力，保证运算放大器U2B的负载不会影响电阻R7与电阻R8连接点电压大小。电阻R9使运算放大器输出稳定，调整输出延迟。由于数字模拟转换器输出通过P沟道MOS管z7导通，输出对应信号给运算放大器U2B，然后驱动使能GaN 功率放大器。P沟道MOS管Z7在关闭状态下，运算放大器U2B输入为-8V，就可以关闭GaN 功率放大器。由于数字模拟转换器输出模拟量可调，也就是驱动GaN 功率放大器可调，两者幅度一样，这样保证GaN 功率放大器可以随时微调静态工作点，P沟道MOS管Z7切换时间在ns级别，完全可以满足us要求，也就实现集成式的DAC芯片就能够控制GaN 功率放大器栅压功能，并且输出幅度和收发切换时序可控制，电路简单，价格低。
具体地，请参阅图2，图2为本发明实施例公开的又一种5G频段的射频功率放大器控制电路示意图，该5G频段的射频功率放大器控制电路包括：
肖特基二极管、第一N沟道MOS管、电容、与门器、第二N沟道MOS管、P沟道MOS管和多个电感RB1、RB2、RB3、RB4、RB5、RB6、RB7和RB8，电容CB1、CB2和CB3；其中，肖基特二极管与第一N沟道MOS管连接，第一N沟道MOS管与接正电源的电感RB4串联，该电感能够上拉至高电平，用于接收对正负压的分压压力值并稳定分压压力值，通过分压压力值控制第一N沟道MOS管的开关连通。其中，接收对正负压的分压压力值通过设置在前的电感RB1、RB2实现，RB1与正电压源接通，RB2与负电压源接通，由此RB1、B2形成分压，当-8v上电后，第一N沟道MOS管QB1的栅压为{10v-（-8v） }/(RB1+RB2)*RB2，那么这时栅压的设置值使QB1不导通，当-8v没有上电，此时栅压为10v第一N沟道MOS管QB1。在实际应用中导通第一N沟道MOS管QB1的条件一般为0.3v-0.7v，根据实际情况可调整为其他值设置不同的第一N沟道MOS管QB1，由此不对该接通条件值进行限制。
第一N沟道MOS管与与门器连接，在第一N沟道MOS管与与门器之间可以并联一接地的电容CB1。用于将数字集成芯片的时序控制引脚输出的时序信号输入至与门器生成时序控制信号；第二N沟道MOS管与P沟道MOS管的连接通过响应于时序控制信号导通生成GaN功率放大器的上电信号；根据上电信号控制GaN功率放大器的上下电顺序。
对于该控制电路的整体时序信号的信号流通路径，通过与门器UB1控制输出，时序控制为SW_HPA信号和UB1的第一脚输入，UB1与门器的第一脚为-8v控制，-8v上电后，UB1与门器第一脚为高，第四脚输出高，则第二N沟道MOS管QB2导通，从而P沟道MOS管QB2导通，输出的PA-48v-D为48v，这样GaN功率放大器漏极上电，从而也就保证-8v上电后，GaN功率放大器漏极才能上电，否则-8v不上电，GaN功率放大器就不会上电，符合GaN功率放大器栅极漏极上下电时序。
对于电感RB3和RB5能够提供与门器的初始状态，RB6与RB7能够提供分压，使第二N沟道MOS管QB2能处于导通或者截止状态。与门器Ub1还可以吸收-8v、10v上下电冲击作用，起到钳位功能，防止误触发gan功率放大器漏极上下电，从而保证可靠的上下电时序。
在优先实施方式中，5G频段的射频功率放大器控制电路还包括：设置于与门器和第二N沟道MOS管之间的调速器，该调速器为并联的一个电容CB3和一个电感RB7；通过调整速器的电容值或电感值控制GaN功率放大器的上下电速率，能够调整第二N沟道MOS管QB2的导通与截止延时时间。
由此，通过这种分立元件+常用正压转负压DCDC芯片就能够实现专用GaN或者GaAs负压电源芯片功能，QB1输出信号通过与FPGA收发时序控制脚TX_PA_EN信号，进行与门后去使能控制漏源电压，保证GaN PA正确的加电下电顺序。RB7/CB3可以调整QB2/QB3的开关速度。增大RB7/CB3数值，保证加电时，漏源电压比栅源电压更慢上电；下电时，漏源电压比栅源电压更快下电。从而更加准确控制GaN PA上下电。
请参阅图3，图3为本发明实施例公开的一种5G频段的射频电路，该射频电路包括：射频巴伦、下行射频通信模块、上行射频通信模块；射频巴伦，用于对接收射频收发机输出的差分平衡端信号和单端信号之间的阻抗匹配进行转换生成阻抗匹配信号；下行射频通信模块，用于基于集成的功率放大器、集成的环形器、第一射频开关和第二射频开关对所述阻抗匹配信号进行功率检测输出增益的射频调制信号；上行射频通信模块，用于基于集成的环形器和第二射频开关对接收的带外信号进行抑制及带内信号进行放大处理生成放大信号发送至射频巴伦；其中，集成的功率放大器为利用如上述的5G频段的射频功率放大器控制电路控制的GaN功率放大器，该集成的功率放大器如图3所示，可以包括推动级PA和末级PA。
具体地，射频巴伦也称为BALUN，用于对接收射频收发机输出的差分平衡端信号和单端信号之间的阻抗匹配进行转换生成阻抗匹配信号，在实际信号处理过程中，能够实现接收射频收发机Tranceiver的100欧姆或者50欧姆的差分平衡端信号（相位差180°）与射频50欧姆单端信号之间的阻抗匹配转换。之后，在下行链路的处理过程中，射频巴伦1就将阻抗匹配信号发送至下行射频通信模块中。
该5G频段的射频电路还包括波导滤波器，用于对下行射频通信模块输出的增益的耦合信号进行发射杂散抑制或对上行射频通信模块接收的带外信号进行带外阻塞抑制。因为对于天线口的滤波器来说，一般都是用于发射杂散抑制、接收带外阻塞抑制，用于改善接收机带外阻塞指标。目前大部分的射频电路采用的是腔体滤波器和介质滤波器，腔体滤波器的插损相对介质会稍好一些，但一般都是定制，所以价格会很昂贵，并且尺寸大。对于介质滤波器来说，不光尺寸大，同时插损很大，会造成误码率高。由于在5G NR-U系统中工作频段为5.7-5.9GHz，由此根据该需求指标，在本实施例中采用了波导滤波器，由此插损可以做到1dB以下甚至达到0.6dB，而且对临近WiFi频段可以以20dB进行有效抑制，从而减少与WiFi信号干涉，并且价格便宜，尺寸小。
具体地，作为一种优选实施方式，对于下行射频通信模块具体可以实现为包括、信号放大模块，耦合器、环形器、第一射频开关和第二射频开关。其中，信号放大模块包括：推动级功率放大器、匹配器和末级功率放大器，其中，匹配器是指通过电阻、电容、电感或者等同属性，实现阻抗（电路阻碍电流通过能力的量）匹配，也就是实现矢量阻抗变成射频50欧姆阻抗。
耦合器用于实时获取经过信号放大模块处理后的信号进行耦合生成耦合信号可表示为DPD_FB。DPD_FB在实际应用实现为通过30dB的耦合器，实时获取末级PA输出的放大信号。该DPD_FB信号质量与末级PA一样，只是信号幅度衰减30dB，这样通过下述的第二射频开关连通接收DPD_FB信号的通道，该信号就能够反馈回射频收发机Tranceiver，由此就可以读取功率或者在FPGA进行数字预失真信号，满足下行指标的EVM（误差向量幅度）和ACLR（射频信号的邻道功率比）指标要求。对于本实施例的耦合器的线路连接实现方式进行详细阐述：耦合器的主要功能是根据直连信号的大小和质量在耦合端输出，但在本实施例的耦合器左右两端连接的功率放大器和环形器，在信号流向功率放大器——耦合器——环形器之间这条通路所利用的是耦合器的直连功能，在此未采用耦合功能。而信号流向为环形器——耦合器之间这条通路所利用的是耦合器的耦合功能，即产生耦合信号，该耦合信号的产生是通过器件内部射频走线电磁场耦合，不涉及物理上电器件连接。
环形器，用于接收读取天线信号状态的驻波检测信号可表示为VSWR_FB和耦合信号进行功率检测并输出增益的耦合信号。其中，VSWR_FB用于读取天线信号状态，当设备处理下行链路通信情况下，通过打开VSWR_FB信号和第二射频开关的连通，就可以检测天线匹配状态（开路、短路、带载）。因为，目前天线口的发射信号状态检测的输出一般是采用功率模拟电压量输出，即在下行射频通信模块的信号放大模块中的末级功率放大器（即图中所示末级PA）中就进行了输出。而针对本发明所面向的5.8G频段。WiFi和5G NR-U对ACPR（射频信号的邻道功率比）的定义不同，WiFi大部分是无需通过外部DPD（数字预失真）去对消的，这就会导致采用该种方法的ACPR和EVM（误差向量幅度）差，从而造成下行天线口传输数据误码率高，并且对临近频段设备造成干扰，这一点也正是WiFi通信的缺陷。由此，在本实施例中采用了功率检测输出耦合信号的方式，所以将下行射频通信模块集成为该种电路结构。在实际应用中，通过检测环形器所接收端的输出的信号的大小以及读取天线信号状态的驻波检测信号，基于所需的功率检测算法就可以判断出检测天线口状态，该天线口状态例如可以报考失配（短路、开路）、带负载匹配。若检测出失配情况下就会发送驻波检测信号的报警指令，进入天线失配逻辑流程处理，该逻辑流程根据经验进行智能化设置，例如可以关闭下行数据输出，检测接收链路信号质量，故障定位等，从而不会因为失配而导致烧坏功率放大器。对于本实施例的环形器的线路连接实现方式进行详细阐述：在实际的线路连接中，将环形器与耦合器连接的引脚定义为1脚，与波导滤波器连接的引脚定义为2脚，与第二射频开关连接的引脚定义为3脚。主要阐述环形器在本实施例的单向连通功能，对于1脚和2脚连通时，信号的流通只能从1脚流向2脚，而不能2脚流向1脚，也就对应着在下行链路中，耦合器对波导滤波器的信号流向只能单向，而不能信号回灌，从而防止了信号功率过大烧坏功率放大器。同样地，信号的流通只能从2脚流向3脚，也就对应着在下行链路中，信号流向为1脚—2脚—3脚，由此能够实现波导滤波器在带内直连，在带外抑制的功能，能够满足检测3脚后的信号就可以等同于检测天线的驻波状态信号。
进一步地，环形器分别与第一射频开关和所述第二射频开关连通。第一射频开关和第二射频开关均为单刀双掷开关。第一射频开关的第一端连接至接收射频收发机的反馈通道上的射频巴伦，第二端连接至耦合器，第三端连接至第二射频开关。第二射频开关的第一端连接至环形器，第二端连接至第一射频开关；通过第一射频开关和第二射频开关实现下行链路的闭环控制。
在其他优先实施方式中，推动级功率放大器与射频巴伦之间还设置有预推动级功率放大器（图中未示）。由此，在将本实施例的电路放到实际应用中时，下行的BBU（基带处理单元）或者前传卡输出-14dBfs信号，FPGA不进行任何功率补偿控制，射频收发机Tranceiver预留6dB 的衰减作为频率补偿和温度补偿，射频前端电路增益在32-33dB左右，通过计算，确定天线口最多也只能输出20.5dB，余量很小。所以在本电路与射频收发机Tranceiver的连接之间增加了预推动级PA，并且与推动级与末级采用射频集成芯片内部PA。从而能够保证输出功率余量，由此可以满足多种应用场景如覆盖范围。
在下行射频通信模块中，通过在下行链路的功率放大器PA打开（使能预推动级和集成射频芯片下行通道）期间，由于PA存在非线性失真，Tranceiver芯片检测耦合器输出的信号，下变频为中频信号，与中频输出比较差异，通过DPD（数字预失真）数字核对消，从而消除PA的非线性失真，再通过波导滤波器进行频带外抑制，从而保证输出信号质量高，同时检测反馈的功率信号强度，实现了功率的开闭环校准，将射频指标偏差通过闭环校准后能够达到统一质量指标。
具体地，作为一种优选实施方式，对于上行射频通信模块具体可以实现为包括低噪放大器、低通滤波器、环形器和第二射频开关。
环形器，用于接收天线输入的带外信号并发送至第二射频开关。第二射频开关的第一端连接环形器，第二端连接至低噪放大器，用于将带外信号发送至低噪放大器进行信号放大处理生成放大信号。低通滤波器与低噪放大器连接，用于对放大信号进行低通滤波后输出至接收射频收发机的反馈。通道上的射频巴伦。
在优选实施方式中，低噪放大器为集成的两级低噪放大器，具体实现为噪声系数要求在0.5-1dB的放大器。低通滤波器用于对集成的两级低噪放大器处理生成的放大信号进行二三次谐波带外信号抑制滤波后输出至接收射频收发机的反馈通道上的射频巴伦。
在上行上行射频通信模块中，带外信号通过天线口进入波导滤波器，波导滤波器对带外信号进行抑制，用于改善接收机带外阻塞指标，再通过低噪放大器LNA进行放大后输入值低通滤波器进行抑制滤波后输出至接收射频收发机的反馈通道上的射频巴伦。该上行链路的内置LNA增益能够达到16dB，从而能保证微弱信号进入数字集成芯片FPGA中能被采样到，不会被淹没无法解调。
需要说明的是，整个电路所采用的是TDD（时分双工）模式，LNA放大使能、驻波信号、DPD信号、下行PA使能等都是通过1个IO管脚就可以控制集成射频芯片，如果是采用现有技术的分立器件则是需要多个IO管脚去使能控制，如果板级干扰大，存在各个控制管脚信号到达不同步，容易造成收发时序不一致，轻则数据无法通信，重则系统射频链路短路、整机短路。在一定程度上来说，可靠性更高，环境适应性强。并且，全部PA均为GaN Pa，在上述控制电路的控制下使得射频电路的整体性能更加、集成度更高、价格更低。
请参阅图4，图4为本发明实施例公开的一种5G频段的射频电路板的4TR微站电路板，包括：
四个如上述实施例的5G频段的射频电路，利用该5G频段的射频电路接收射频收发机的信号进行5G频段的信号处理。能够使得该电路板支持4800MHz～4960MHz频段，信号带宽100MHz、256QAM调制，且ACLR满足-45dBc要求、EVM不高于3.5%时，并且4TR 5G微站总输出功率不低于25W。吞吐量损失不超过5%，参考测量信道为3GPP 38.104 中的G-FR1-A1-5信道时，单通道接收机灵敏度不高于-94dBm。下行调制方式支持：QPSK、16QAM、64QAM、256QAM。上行调制方式支持：π/2-BPSK、QPSK、16QAM、64QAM、256QAM。最大发射功率保持在额定发射功率的±1dB范围内。
以上所描述的实施例仅是示意性的，其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施例的具体描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中,存储介质包括只读存储器（Read-Only Memory，ROM）、随机存储器（Random Access Memory，RAM）、可编程只读存储器（Programmable Read-only Memory，PROM）、可擦除可编程只读存储器（ErasableProgrammable Read Only Memory，EPROM）、一次可编程只读存储器（One-timeProgrammable Read-Only Memory，OTPROM）、电子抹除式可复写只读存储器（Electrically-Erasable Programmable Read-Only Memory，EEPROM）、只读光盘（CompactDisc Read-Only Memory，CD-ROM）或其他光盘存储器、磁盘存储器、磁带存储器、或者能够用于携带或存储数据的计算机可读的任何其他介质。
最后应说明的是：本发明实施例公开的一种5G频段射频功率放大器控制电路、射频电路所揭露的仅为本发明较佳实施例而已，仅用于说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述各项实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应的技术方案的本质脱离本发明各项实施例技术方案的精神和范围。
Claims (10)
1.一种5G频段的射频功率放大器控制电路，5G频段的射频功率放大器用于5G频段的射频电路，所述射频电路与数字集成芯片连接，其特征在于，所述射频功率放大器为GaN 功率放大器，所述控制电路包括：NPN型三极管、N沟道MOS管、P沟道MOS管、数字模拟转换器、运算放大器和多个电阻；
其中，NPN型三极管与N沟道MOS管连接，用于接收数字集成芯片的时序控制引脚输出的时序信号进行负压电平转换生成静态工作电平；
数字模拟转换器，用于接收数字集成芯片的不同占空比信号生成不同模拟信号；
P沟道MOS管分别与N沟道MOS管、数字模拟转换器和运算放大器连接，用于控制是否接通与数字模拟转换器的连接；
多个所述电阻包括第一电阻和第四电阻，所述第一电阻的两端分别与第一VCC端、所述数字集成芯片的时序控制引脚连接，所述第四电阻的两端分别与第二VCC端、所述NPN型三极管的第一端连接，所述NPN型三极管的第二端与GND端连接，所述NPN型三极管的第三端通过第三电阻与所述数字集成芯片的时序控制引脚连接；
在接收到所述静态工作电平时，P沟道MOS管接通与数字模拟转换器的连接，将所述数字模拟转换器生成的不同模拟信号输出至运算放大器，通过所述运算放大器驱动使能GaN功率放大器的栅源电压幅度生成静态工作点的栅源电压幅度输出。
2.一种5G频段的射频功率放大器控制电路，5G频段的射频功率放大器用于5G频段的射频电路，所述射频电路与数字集成芯片连接，其特征在于，所述射频功率放大器为GaN 功率放大器，所述控制电路包括：肖特基二极管、第一N沟道MOS管、与门器、第二N沟道MOS管、P沟道MOS管和多个电感、电容；
其中，肖基特二极管与第一N沟道MOS管连接，用于接收对正负压的分压压力值并稳定所述分压压力值，通过所述分压压力值控制第一N沟道MOS管的开关连通；
第一N沟道MOS管与与门器连接，用于将数字集成芯片的时序控制引脚输出的时序信号输入至与门器生成时序控制信号；
第二N沟道MOS管与P沟道MOS管的连接通过响应于所述时序控制信号导通生成GaN功率放大器的上电信号；
多个所述电感包括第一电感和第二电感，所述第一电感的两端分别与第一电源端、所述肖特基二极管的第一端连接，所述第二电感的两端分别与第二电源端、所述肖特基二极管的第一端连接，所述肖特基二极管的第二端与GND端连接，所述电容包括第一电容，所述第一电容的两端分别与GND端、所述第一N沟道MOS管的第一端连接，所述第一N沟道MOS管的第二端与所述肖特基二极管的第一端连接，所述第一N沟道MOS管的第三端与GND端连接；
根据所述上电信号控制GaN功率放大器的上下电顺序。
3.根据权利要求2所述的5G频段的射频功率放大器控制电路，其特征在于，所述控制电路还包括：设置于与门器和第二N沟道MOS管之间的调速器；
所述调速器为并联的一个电容和一个电感；
通过调整所述调速器的电容值或电感值控制GaN功率放大器的上下电速率。
4.一种5G频段的射频电路，其特征在于，所述射频电路包括：射频巴伦、下行射频通信模块、上行射频通信模块；
射频巴伦，用于对接收射频收发机输出的差分平衡端信号和单端信号之间的阻抗匹配进行转换生成阻抗匹配信号；
下行射频通信模块，用于基于集成的功率放大器、集成的环形器、第一射频开关和第二射频开关对所述阻抗匹配信号进行功率检测输出增益的射频调制信号；
上行射频通信模块，用于基于集成的环形器和第二射频开关对接收的带外信号进行抑制及带内信号进行放大处理生成放大信号发送至射频巴伦；
其中，所述集成的功率放大器为利用如权利要求1-3任一项所述的5G频段的射频功率放大器控制电路控制的GaN功率放大器。
5.根据权利要求4所述5G频段的射频电路，其特征在于，所述下行射频通信模块包括：
集成的功率放大器，耦合器、环形器、第一射频开关和第二射频开关；
耦合器，用于实时获取经过信号放大模块处理后的信号进行耦合生成耦合信号；
环形器，用于接收读取天线信号状态的驻波检测信号和耦合信号进行功率检测并输出增益的耦合信号；
其中，所述环形器分别与所述第一射频开关和所述第二射频开关连通。
6.根据权利要求4所述的5G频段的射频电路，其特征在于，
其中，所述第一射频开关和第二射频开关均为单刀双掷开关；
第一射频开关的第一端连接至接收射频收发机的反馈通道上的射频巴伦，第二端连接至耦合器，第三端连接至第二射频开关；
第二射频开关的第一端连接至环形器，第二端连接至第一射频开关；
通过第一射频开关和所述第二射频开关实现下行链路的闭环控制。
7.根据权利要求5所述的5G频段的射频电路，其特征在于，所述集成的功率放大器包括：GaN推动级功率放大器、GaN末级功率放大器。
8.根据权利要求5-7任一项所述的5G频段的射频电路，其特征在于，还包括：
波导滤波器，用于对下行射频通信模块输出的增益的耦合信号进行发射杂散抑制或对上行射频通信模块接收的带外信号进行带外阻塞抑制。
9.根据权利要求8所述的5G频段的射频电路，其特征在于，所述的5G频段的射频电路通过时分双工模式实现下行射频通信模块或上行射频通信模块的信号处理。
10.一种用于实现5G频段的4TR微站电路板，其特征在于，包括：
四个如权利要求4~9任一项所述的5G频段的射频电路；
利用所述5G频段的射频电路接收射频收发机的信号进行5G频段的信号处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211395039.9A CN115441837B (zh) | 2022-11-09 | 2022-11-09 | 5g频段的射频功率放大器控制电路、射频电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211395039.9A CN115441837B (zh) | 2022-11-09 | 2022-11-09 | 5g频段的射频功率放大器控制电路、射频电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115441837A CN115441837A (zh) | 2022-12-06 |
| CN115441837B true CN115441837B (zh) | 2023-02-28 |
Family
ID=84252862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211395039.9A Active CN115441837B (zh) | 2022-11-09 | 2022-11-09 | 5g频段的射频功率放大器控制电路、射频电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115441837B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201726370U (zh) * | 2010-08-24 | 2011-01-26 | 惠州市正源微电子有限公司 | 一种射频功率放大器 |
| WO2014170710A1 (en) * | 2013-04-15 | 2014-10-23 | Agence Spatiale Europeenne | Radio-frequency high power amplifier with broadband envelope tracking by means of reversed buck converter |
| CN209545536U (zh) * | 2019-08-21 | 2019-10-25 | 成都远望探测技术有限公司 | 一种固态雷达中固态功放电压时序保护电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8963643B2 (en) * | 2010-03-25 | 2015-02-24 | Emhiser Research Limited | Method and system for providing automatic gate bias and bias sequencing for field effect transistors |
| CN107317592B (zh) * | 2016-04-26 | 2020-12-11 | 中兴通讯股份有限公司 | 一种发射机及其实现信号处理的方法 |
| US10530301B2 (en) * | 2016-04-29 | 2020-01-07 | Weather Detection Systems, Inc. | Fast switched pulsed radio frequency amplifiers |
| CN111258259B (zh) * | 2020-04-27 | 2020-07-28 | 浙江航芯源集成电路科技有限公司 | 一种多通道高集成表面贴装式tr组件控制芯片 |
-
2022
- 2022-11-09 CN CN202211395039.9A patent/CN115441837B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201726370U (zh) * | 2010-08-24 | 2011-01-26 | 惠州市正源微电子有限公司 | 一种射频功率放大器 |
| WO2014170710A1 (en) * | 2013-04-15 | 2014-10-23 | Agence Spatiale Europeenne | Radio-frequency high power amplifier with broadband envelope tracking by means of reversed buck converter |
| CN209545536U (zh) * | 2019-08-21 | 2019-10-25 | 成都远望探测技术有限公司 | 一种固态雷达中固态功放电压时序保护电路 |
Non-Patent Citations (1)
| Title |
|---|
| 氮化镓功率器件偏置电路;谢路平;《现代信息科技》;20180725(第07期);第43-45页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115441837A (zh) | 2022-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10348248B2 (en) | Power amplifier module | |
| KR101837794B1 (ko) | 전송 회로를 위한 정합 회로망 | |
| US8098102B2 (en) | RF power amplifier and RF power module using the same | |
| US20140327483A1 (en) | Complementary metal oxide semiconductor power amplifier | |
| US11201595B2 (en) | Cascode power amplifier with switchable output matching network | |
| US10840858B2 (en) | Power amplifier circuit and high-frequency module | |
| KR101746107B1 (ko) | 적응형 전력증폭기 및 이를 포함하는 rf 송신기 | |
| CN104285380A (zh) | 高频电路以及具有该高频电路的高频模块 | |
| US20160373144A1 (en) | Power amplification module | |
| US20200195213A1 (en) | Power amplification module | |
| CN113169717A (zh) | 用于推挽功率放大器的负载线切换 | |
| US11368176B2 (en) | Transmission unit | |
| Sanchez-Perez et al. | Dynamic load modulation with a reconfigurable matching network for efficiency improvement under antenna mismatch | |
| CN115622514A (zh) | 负载调制推挽式功率放大器 | |
| Reynaert | Polar modulation | |
| CN115441837B (zh) | 5g频段的射频功率放大器控制电路、射频电路 | |
| Cidronali et al. | Compact concurrent dual-band power amplifier for 1.9 GHz WCDMA and 3.5 GHz OFDM wireless systems | |
| Tanaka et al. | Evolution of Power Amplifiers for Mobile Phone Terminals from the 2nd Generation to the 5th Generation | |
| CN115580316B (zh) | 一种用于5g nr-u频段的射频前端电路、电路板 | |
| KR20010056996A (ko) | 기지국 옥외 장비에 고주파신호 및 전원을 공급하기 위한장치 | |
| Codega et al. | A low out-of-band noise LTE transmitter with current-mode approach | |
| CN213879763U (zh) | 功率放大电路 | |
| US11936350B2 (en) | Power amplifier circuit | |
| Wang et al. | Distributed amplifier with multiple power modes for linear mobile phone application | |
| Huang et al. | Highly linear 4.9-5.9 GHz WLAN front-end module based on SiGe BiCMOS and SOI |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |