CN115421862A - 一种51单片机处理器指令集虚拟化仿真方法 - Google Patents
一种51单片机处理器指令集虚拟化仿真方法 Download PDFInfo
- Publication number
- CN115421862A CN115421862A CN202211114546.0A CN202211114546A CN115421862A CN 115421862 A CN115421862 A CN 115421862A CN 202211114546 A CN202211114546 A CN 202211114546A CN 115421862 A CN115421862 A CN 115421862A
- Authority
- CN
- China
- Prior art keywords
- instruction
- simulation
- chip microcomputer
- processor
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明涉及一种51单片机处理器指令集虚拟化仿真方法,属于虚拟仿真领域。本发明通过对256条指令的仿真,提供51单片机嵌入式处理器软件的运行环境,为51单片机嵌入式处理器软件的开发提供支撑。本发明提出的方案,能够实现51单片机处理器的指令集仿真,仿真精度高,仿真执行效率高;本发明采用数组、链表等实现寄存器、内存的仿真,能够完成仿真51单片机处理器。
Description
技术领域
本发明属于虚拟仿真领域,具体涉及一种51单片机处理器指令集虚拟化仿真方法。
背景技术
指令集仿真是处理器虚拟化技术最重要的支撑技术,指令集仿真允许特定指令集上的软件运行在另一类异构的指令集上。在指令集层次上实现虚拟化,实际上就是将某个硬件平台上的二进制代码转换为另一个硬件平台上的二进制代码,从而实现不同指令集间的兼容,这一技术也被称为二进制翻译。虚拟化技术实现有2种主要方式:解释执行、动态二进制翻译。
解释器对源二进制代码逐条进行分析,根据译码结果即指令类型,分解相应的解释例程执行。解释例程在一个由软件维护的源体系结构(包括各种结构寄存器、内存状态等)上用等价的一条或多条目标指令来模拟源指令的执行,获得和源指令同样的执行效果。解释器工作过程主要包括“取指令—>分析指令—>完成指令所需的操作—>修改处理器状态”等步骤,如此循环。如图1所示。
基于解释执行的仿真器在主机中维护一个精确的处理器数据结构,具有很高的仿真精度,可以实现精确的寄存器、存储器、流水线,除了模拟源程序的功能外,可以得到精确的性能指标,如每条指令在流水线中的时钟周期,堆栈模拟等。
但是精确的解释执行方案存在仿真效率低下的问题,本发明基于解释执行技术方案,提出了快速解释执行的仿真方案,实现仿真效率的提升。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是如何提供一种51单片机处理器指令集虚拟化仿真方法,以解决精确的解释执行方案存在仿真效率低下的问题。
(二)技术方案
为了解决上述技术问题,本发明提出一种51单片机处理器指令集虚拟化仿真方法,该方法包括如下步骤:
S1、51单片机目标文件解析
打开51单片机编译后的可执行文件*.Hex,Hex文件的每一行中都包含了一个hex记录,这些记录是由一些代表机器语言代码和常量的16进制数据组成;解析Hex文件信息,获取可执行文件中的代码段;
S2、51单片机内存仿真及代码加载
采用数组的方式对51单片机内存进行仿真,记为C51-Vmemory,并加载代码段;
S3、51单片机寄存器仿真
通过数组模拟寄存器,通过数组操作模拟寄存器读写操作,实现寄存器的模拟;
S4、51单片机指令描述
每条指令Instruction有一个唯一的表示,51单片机指令长度非固定长度,共计256条;
S5、51单片机读取指令
根据程序计数器PC(Program Count)的值,从51单片机仿真内存C51-Vmemory中读取指令Instruction,获取当前PC对应的指令Instruction;
S6、51单片机指令译码
根据读取的指令Instruction,取Instruction的高8位,该字段为指令的指令码Opcode,每个数值对应一条指令;
S7、51单片机指令翻译
对51单片机指令集进行功能翻译,并对每条指令的进行操作模拟,保证运行的内存、寄存器保持一致;并将每个指令对应的函数名称存储到指令翻译译码数组中,存储顺序与指令译码数组顺序保持一致;
S8、51单片机指令执行
根据指令数量,进行循环取指、译码、指令翻译,并根据函数指针,执行指令操作;连续仿真,直到完成所有指令执行,实现针对51单片机的处理器指令集仿真。
进一步地,所述步骤S1具体包括:
S11、打开51单片机编译后的可执行文件*.Hex,读取文件信息;
S12、Hex文件的每一行中都包含了一个hex记录,这些记录是由一些代表机器语言代码和常量的16进制数据组成。解析可执行文件*.Hex中的文件信息,获取可执行文件中的代码段。
进一步地,所述步骤S2具体包括:
S21、51单片机RAM大小为256Byte、ROM大小为64K Byte、XDATA大小为64KByte,采用数组的方式对51单片机内存进行仿真,记为C51-Vmemory,包括RAM[256]、ROM[65536]和XDATA[65536],RAM[256]对应256Byte内存块大小,包含寄存器,ROM[65536]对应64KByte内存块大小,XDATA[65536]对应64KByte内存块大小;
S22、将S1获取的代码段,写入到51单片机芯片仿真内存C51-Vmemory中,并根据代码段的大小,维护整个仿真内存结构。
进一步地,所述步骤S3具体包括:
S31、51单片机芯片RAM中包含256个可用寄存器,通过C51-Vmemory中的RAM描述51单片机的256个寄存器,实现寄存器的模拟;
S32、通过访问C51-Vmemory中的RAM数组,对相应的寄存器进行操作模拟51单片机的寄存器操作,实现对51单片机的寄存器仿真。
进一步地,所述寄存器包括:B、ACC、PSW、TH2*、TL2*、RCAP2H*、RCAP2L*、T2CON*、IP、P3、IE、P2、SBUF、SCON、P1、TH1、TH0、TL1、TL0、TMOD、TCON、DPH、DPL、SP、P0和PCON。
进一步地,所述步骤S5具体包括:根据程序计数器PC(Program Count)的值,从S2维护的C51-Vmemory中ROM[65536]数组中读取指令Instruction。
进一步地,所述步骤S4中,指令编码为0x00~0xFF,所述步骤S6中,Opcode取值范围为0~0xFF之间。
进一步地,所述步骤S7具体包括:
S71、对51单片机指令集进行功能翻译,并对相应的地址、寄存器进行操作模拟,保证硬件处理器和虚拟仿真处理器的内存、寄存器保持一致;
S72、定义翻译函数描述结构体Instruction-desc-to-exec,实现指令码与指令翻译函数之间的关联;
S73、翻译51单片机的256条指令,并将函数指针存储到Instruction-desc-to-exec C51InstructionInterp[256]数组中;
S74、根据S6计算出的Opcode,获得该指令对应的函数中指针。
进一步地,翻译函数描述结构体Instruction-desc-to-exec包括指令码opcode、指令名称instruction_name、指令长度instruction_len和指令操作函数指针。
进一步地,所述步骤S8具体包括:
S81、构建51单片机的仿真框架,根据指令数量,进行循环取指、译码、指令翻译,并根据函数指针,执行指令操作;
S82、连续仿真,直到完成所有指令执行,实现针对51单片机的处理器指令集仿真。
(三)有益效果
本发明提出一种51单片机处理器指令集虚拟化仿真方法,51单片机的指令集共计包含256条指令,本发明通过对256条指令的仿真,提供51单片机嵌入式处理器软件的运行环境,为51单片机嵌入式处理器软件的开发提供支撑。本发明提出的方案,能够实现51单片机处理器的指令集仿真,仿真精度高,仿真执行效率高;本发明采用数组、链表等实现寄存器、内存的仿真,能够完成仿真51单片机处理器。
附图说明
图1为现有技术中的解释执行技术原理。
具体实施方式
为使本发明的目的、内容和优点更加清楚,下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
为嵌入式处理软件提供虚拟化的运行环境,本发明提出一种基于解释执行的51单片机处理器指令集虚拟化仿真方法,51单片机的指令集共计包含256条指令,通过对256条指令的仿真,提供51单片机嵌入式处理器软件的运行环境,为51单片机嵌入式处理器软件的开发提供支撑。51单片机基本情况如下:
51单片机,英文全称:Single Chip MicroComputer。又名:MCU,微控制单元。英文全称:Micro Controller Unit。51单片机是对所有兼容Intel8031指令系统的单片机的统称,该系列单片机的始祖是Intel的8004单片机。主要产品系列如下:
*Intel(英特尔)的:8031、8051、8751,8032、8052、8752等,前面带“MCS”,全称:Micro Controller System;*ATMEL(艾德梅尔)的:89C51、89C52、89C2051,89S51(RC),89S52(RC)等,前面带“AT”;*Philips(飞利浦)、华邦、Dallas(达拉斯)、Siemens(西门子)等公司的许多产品;STC(国产宏晶)单片机:89C51、89C52、89C516、90C516等众多品牌,前面带“STC”,全称:SysTem Chip。
本发明的方法包括如下步骤:
S1、51单片机目标文件解析
打开51单片机编译后的可执行文件*.Hex,Hex文件格式是可以烧写到单片机中,被单片机执行的一种文件格式,Hex文件是遵循Hex文件格式的ASCII文本文件。Hex文件的每一行中都包含了一个hex记录。这些记录是由一些代表机器语言代码和常量的16进制数据组成。解析Hex文件信息,获取可执行文件中的代码段。
S2、51单片机内存仿真及代码加载
51单片机RAM大小为256Byte、ROM大小为64KByte、XDATA大小为64KByte,由于51单片机内存较小,本发明采用数组的方式进行模拟,记为C51-Vmemory,并加载代码段。
S3、51单片机寄存器仿真
51单片机芯片RAM中包含256个可用寄存器,本发明通过数组模拟寄存器,通过数组操作模拟寄存器读写操作,实现寄存器的模拟,定义C51_RAM[256]数组描述C51寄存器,其中C51_RAM[87H]表示寄存器PCON、……、C51_RAM[F0H]表示寄存器B(详见表1)。
S4、51单片机指令描述
每条指令Instruction有一个唯一的表示,51单片机指令长度非固定长度,共计256条,指令编码0x00~0xFF。
S5、51单片机读取指令
根据程序计数器PC(Program Count)的值,从51单片机仿真内存C51-Vmemory中读取指令Instruction,获取当前PC对应的指令Instruction;
S6、51单片机指令译码
根据读取的指令Instruction,取Instruction的高8位,该字段为指令的指令码Opcode,Opcode取值范围为0~0xFF之间,每个数值对应一条指令。
S7、51单片机指令翻译
对51单片机指令集进行功能翻译,并对每条指令的进行操作模拟,保证运行的内存、寄存器保持一致;并将每个指令对应的函数名称存储到指令翻译译码数组中,存储顺序与指令译码数组顺序保持一致;
S8、51单片机指令执行
根据指令数量,进行循环取指、译码、指令翻译,并根据函数指针,执行指令操作;连续仿真,直到完成所有指令执行,实现针对51单片机的处理器指令集仿真。
实施例1
本发明提出一种基于解释执行的51单片机处理器虚拟化仿真技术方案,51单片机是德州仪器研制的一款嵌入式处理器,主频150MHz、闪存大小为256KB、RAM大小为36KB、执行效率150MIPS,本发明通过指令集仿真,实现51单片机的虚拟化仿真。
S1、51单片机目标文件解析
S11、打开51单片机编译后的可执行文件*.Hex,读取文件信息;
S12、Hex文件格式是可以烧写到单片机中,被单片机执行的一种文件格式,Hex文件是遵循Hex文件格式的ASCII文本文件。Hex文件的每一行中都包含了一个hex记录。这些记录是由一些代表机器语言代码和常量的16进制数据组成。解析可执行文件*.Hex中的文件信息,获取可执行文件中的代码段。
S2、51单片机内存仿真及代码加载
S21、51单片机RAM大小为256Byte、ROM大小为64KByte、XDATA大小为64KByte,由于51单片机内存较小,本发明采用数组的方式对51单片机内存进行仿真,记为C51-Vmemory,包括RAM[256]、ROM[65536]和XDATA[65536],RAM[256]对应256Byte内存块大小,包含寄存器,ROM[65536]对应64K Byte内存块大小,XDATA[65536]对应64K Byte内存块大小。
C51-Vmemory{
UnsignedcharRAM[256];/*对应256Byte内存块大小,包含寄存器*/
UnsignedcharROM[65536];/*对应64KByte内存块大小*/
UnsignedcharXDATA[65536];/*对应64KByte内存块大小*/
}
S22、将S1获取的代码段,写入到51单片机芯片仿真内存C51-Vmemory中,并根据代码段的大小,维护整个仿真内存结构。
S3、51单片机寄存器仿真
S31、51单片机芯片RAM中包含256个可用寄存器,主要寄存器功能及位置分布如下:
表1寄存器位置分布表
本发明通过数组模拟寄存器,实现寄存器的模拟,C51-Vmemory中的RAM数组描述51单片机的256个寄存器,其中RAM[87H]表示寄存器PCON、……、RAM[F0H]表示寄存器B。
S32、通过访问C51-Vmemory中的RAM数组,对相应的寄存器进行操作模拟51单片机的寄存器操作,实现对51单片机的寄存器仿真。
S4、51单片机指令描述
每条指令Instruction有一个唯一的表示,51单片机指令长度非固定长度,共计256条,指令编码0x00~0xFF。
S5、51单片机读取指令
根据程序计数器PC(Program Count)的值,从S2维护的C51-Vmemory中ROM[65536]数组中读取指令Instruction;
S6、51单片机指令译码
根据S5读取的指令Instruction,取Instruction的高8位,该字段为指令的指令码Opcode,Opcode取值范围为0~0xFF之间,每个数值对应一条指令。
S7、51单片机指令翻译
S71、对51单片机指令集进行功能翻译,并对相应的地址、寄存器进行操作模拟,保证硬件处理器和虚拟仿真处理器的内存、寄存器保持一致;
S72、为方便表述翻译结构,定义翻译函数描述结构体Instruction-desc-to-exec,实现指令码与指令翻译函数之间的关联,翻译函数描述结构体Instruction-desc-to-exec包括指令码opcode、指令名称instruction_name、指令长度instruction_len和指令操作函数指针。
翻译函数描述结构体如下:
Instruction-desc-to-exec{
Unsignedintopcode;/*指令opcode*/
Char*instruction_name;/*指令名称*/
Unsignedcharinstruction_len;/*指令长度*/
(*instruction_ptr)(void);/*指令操作函数指针*/
}
S73、翻译51单片机的256条指令,并将函数指针存储到Instruction-desc-to-execC51InstructionInterp[256]数组中;
S74、根据S6计算出的Opcode,可获得该指令对应的函数中指针;
S8、51单片机指令执行
S81、构建51单片机的仿真框架,根据指令数量,进行循环取指、译码、指令翻译,并根据函数指针,执行指令操作;
S82、连续仿真,直到完成所有指令执行,实现针对51单片机的处理器指令集仿真。
本发明提出的方案,能够实现51单片机处理器的指令集仿真,仿真精度高,仿真执行效率高;本发明采用数组、链表等实现寄存器、内存的仿真,能够完成仿真51单片机处理器。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。
Claims (10)
1.一种51单片机处理器指令集虚拟化仿真方法,其特征在于,该方法包括如下步骤:
S1、51单片机目标文件解析
打开51单片机编译后的可执行文件*.Hex,Hex文件的每一行中都包含了一个hex记录,这些记录是由一些代表机器语言代码和常量的16进制数据组成;解析Hex文件信息,获取可执行文件中的代码段;
S2、51单片机内存仿真及代码加载
采用数组的方式对51单片机内存进行仿真,记为C51-Vmemory,并加载代码段;
S3、51单片机寄存器仿真
通过数组模拟寄存器,通过数组操作模拟寄存器读写操作,实现寄存器的模拟;
S4、51单片机指令描述
每条指令Instruction有一个唯一的表示,51单片机指令长度非固定长度,共计256条;
S5、51单片机读取指令
根据程序计数器PC(Program Count)的值,从51单片机仿真内存C51-Vmemory中读取指令Instruction,获取当前PC对应的指令Instruction;
S6、51单片机指令译码
根据读取的指令Instruction,取Instruction的高8位,该字段为指令的指令码Opcode,每个数值对应一条指令;
S7、51单片机指令翻译
对51单片机指令集进行功能翻译,并对每条指令的进行操作模拟,保证运行的内存、寄存器保持一致;并将每个指令对应的函数名称存储到指令翻译译码数组中,存储顺序与指令译码数组顺序保持一致;
S8、51单片机指令执行
根据指令数量,进行循环取指、译码、指令翻译,并根据函数指针,执行指令操作;连续仿真,直到完成所有指令执行,实现针对51单片机的处理器指令集仿真。
2.如权利要求1所述的51单片机处理器指令集虚拟化仿真方法,其特征在于,所述步骤S1具体包括:
S11、打开51单片机编译后的可执行文件*.Hex,读取文件信息;
S12、Hex文件的每一行中都包含了一个hex记录,这些记录是由一些代表机器语言代码和常量的16进制数据组成。解析可执行文件*.Hex中的文件信息,获取可执行文件中的代码段。
3.如权利要求2所述的51单片机处理器指令集虚拟化仿真方法,其特征在于,所述步骤S2具体包括:
S21、51单片机RAM大小为256Byte、ROM大小为64K Byte、XDATA大小为64K Byte,采用数组的方式对51单片机内存进行仿真,记为C51-Vmemory,包括RAM[256]、ROM[65536]和XDATA[65536],RAM[256]对应256Byte内存块大小,包含寄存器,ROM[65536]对应64K Byte内存块大小,XDATA[65536]对应64K Byte内存块大小;
S22、将S1获取的代码段,写入到51单片机芯片仿真内存C51-Vmemory中,并根据代码段的大小,维护整个仿真内存结构。
4.如权利要求3所述的51单片机处理器指令集虚拟化仿真方法,其特征在于,所述步骤S3具体包括:
S31、51单片机芯片RAM中包含256个可用寄存器,通过C51-Vmemory中的RAM描述51单片机的256个寄存器,实现寄存器的模拟;
S32、通过访问C51-Vmemory中的RAM数组,对相应的寄存器进行操作模拟51单片机的寄存器操作,实现对51单片机的寄存器仿真。
5.如权利要求4所述的51单片机处理器指令集虚拟化仿真方法,其特征在于,所述寄存器包括:B、ACC、PSW、TH2*、TL2*、RCAP2H*、RCAP2L*、T2CON*、IP、P3、IE、P2、SBUF、SCON、P1、TH1、TH0、TL1、TL0、TMOD、TCON、DPH、DPL、SP、P0和PCON。
6.如权利要求4所述的51单片机处理器指令集虚拟化仿真方法,其特征在于,所述步骤S5具体包括:根据程序计数器PC(Program Count)的值,从S2维护的C51-Vmemory中ROM[65536]数组中读取指令Instruct ion。
7.如权利要求6所述的51单片机处理器指令集虚拟化仿真方法,其特征在于,所述步骤S4中,指令编码为0x00~0xFF,所述步骤S6中,Opcode取值范围为0~0xFF之间。
8.如权利要求1-7任一项所述的51单片机处理器指令集虚拟化仿真方法,其特征在于,所述步骤S7具体包括:
S71、对51单片机指令集进行功能翻译,并对相应的地址、寄存器进行操作模拟,保证硬件处理器和虚拟仿真处理器的内存、寄存器保持一致;
S72、定义翻译函数描述结构体Instruction-desc-to-exec,实现指令码与指令翻译函数之间的关联;
S73、翻译51单片机的256条指令,并将函数指针存储到Instruction-desc-to-execC51InstructionInterp[256]数组中;
S74、根据S6计算出的Opcode,获得该指令对应的函数中指针。
9.如权利要求8所述的51单片机处理器指令集虚拟化仿真方法,其特征在于,翻译函数描述结构体Instruction-desc-to-exec包括指令码opcode、指令名称instruction_name、指令长度instruction_len和指令操作函数指针。
10.如权利要求8所述的51单片机处理器指令集虚拟化仿真方法,其特征在于,所述步骤S8具体包括:
S81、构建51单片机的仿真框架,根据指令数量,进行循环取指、译码、指令翻译,并根据函数指针,执行指令操作;
S82、连续仿真,直到完成所有指令执行,实现针对51单片机的处理器指令集仿真。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211114546.0A CN115421862B (zh) | 2022-09-14 | 2022-09-14 | 一种51单片机处理器指令集虚拟化仿真方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211114546.0A CN115421862B (zh) | 2022-09-14 | 2022-09-14 | 一种51单片机处理器指令集虚拟化仿真方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115421862A true CN115421862A (zh) | 2022-12-02 |
CN115421862B CN115421862B (zh) | 2023-09-26 |
Family
ID=84202408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211114546.0A Active CN115421862B (zh) | 2022-09-14 | 2022-09-14 | 一种51单片机处理器指令集虚拟化仿真方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115421862B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103440373A (zh) * | 2013-08-25 | 2013-12-11 | 浙江大学 | 一种多dsp系统的互联配置模拟方法 |
CN105701298A (zh) * | 2016-01-15 | 2016-06-22 | 天津大学 | 基于PowerPC SoC架构的仿真平台设计方法 |
CN105843590A (zh) * | 2016-04-08 | 2016-08-10 | 深圳航天科技创新研究院 | 一种并行指令集预译码方法及系统 |
CN106970825A (zh) * | 2017-03-10 | 2017-07-21 | 深圳航天科技创新研究院 | 一种基于gdb可配置框架的arm7仿真目标机实现方法 |
CN109885466A (zh) * | 2019-01-25 | 2019-06-14 | 上海创景信息科技有限公司 | 处理器c8000的仿真方法、系统及介质 |
US20210247991A1 (en) * | 2020-02-10 | 2021-08-12 | Shanghai Zhaoxin Semiconductor Co., Ltd. | Simulation method and simulation system |
-
2022
- 2022-09-14 CN CN202211114546.0A patent/CN115421862B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103440373A (zh) * | 2013-08-25 | 2013-12-11 | 浙江大学 | 一种多dsp系统的互联配置模拟方法 |
CN105701298A (zh) * | 2016-01-15 | 2016-06-22 | 天津大学 | 基于PowerPC SoC架构的仿真平台设计方法 |
CN105843590A (zh) * | 2016-04-08 | 2016-08-10 | 深圳航天科技创新研究院 | 一种并行指令集预译码方法及系统 |
CN106970825A (zh) * | 2017-03-10 | 2017-07-21 | 深圳航天科技创新研究院 | 一种基于gdb可配置框架的arm7仿真目标机实现方法 |
CN109885466A (zh) * | 2019-01-25 | 2019-06-14 | 上海创景信息科技有限公司 | 处理器c8000的仿真方法、系统及介质 |
US20210247991A1 (en) * | 2020-02-10 | 2021-08-12 | Shanghai Zhaoxin Semiconductor Co., Ltd. | Simulation method and simulation system |
Non-Patent Citations (3)
Title |
---|
MEHRDAD RESHADI: "An efficient retargetable framework for instruction-set simulation" * |
孙胜杰;苗克坚;曹晓洁;: "基于PowerPC的软件仿真调试系统的设计与实验", no. 31 * |
耿浩昆: "人工智能(AI)指令集模拟器关键技术研究" * |
Also Published As
Publication number | Publication date |
---|---|
CN115421862B (zh) | 2023-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ungar et al. | Architecture of SOAR: Smalltalk on a RISC | |
US8997066B2 (en) | Emulating pointers | |
WO2013002979A2 (en) | Debugging in a multiple address space environment | |
CN104317715A (zh) | 基于模拟器的中央处理器指令集的功能测试自动实施方法 | |
Rodchenko et al. | MaxSim: A simulation platform for managed applications | |
CN112230873B (zh) | 一种基于dsp的显示处理方法 | |
CN115480871B (zh) | 一种通用的tms320c3x处理器指令集虚拟化仿真方法 | |
CN115421861B (zh) | 一种通用的TMS320C55x处理器指令集虚拟化仿真方法 | |
CN115421862B (zh) | 一种51单片机处理器指令集虚拟化仿真方法 | |
CN115480872B (zh) | 一种dsp c2812处理器指令集虚拟化仿真方法 | |
CN115421865B (zh) | 一种dsp c6713处理器指令集虚拟化仿真方法 | |
Poplawski | The unlimited resource machine (URM) | |
CN115421864B (zh) | 一种通用的PowerPC架构处理器指令集虚拟化仿真方法 | |
Cuppu | Cycle accurate simulator for TMS320C62x, 8 way VLIW DSP processor | |
CN115421860B (zh) | 一种通用的sparc处理器指令集虚拟化仿真方法 | |
CN116089019B (zh) | 面向Hexagon架构的细粒度CPU模拟器 | |
CN112559298B (zh) | 电能表的内存监测方法、装置、系统和存储介质 | |
CN101615209B (zh) | 基于内存监视的处理器验证方法 | |
Sun et al. | Dynamic branch resolution based on combined static analyses | |
CN103473319A (zh) | 一种热点数据的统计方法 | |
Kraemer et al. | User-directed Assembly Code Transformations Enabling Efficient Batteryless Arduino Applications | |
CN117908462A (zh) | 一种梯形图程序应用装置和方法 | |
Becker | EEL: A System for Specifying and Evaluating Econometric Models | |
Goosey | A minipascal compiler for the e-machine | |
Whitworth | Advanced microprocessor architectures: Ciminiera, L and Valenzano, A Addison-Wesley, Wokingham, UK (1987)£ 16.95 pp 476 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |