CN115421798A - 多srio国产交换芯片初始化方法、设备及介质 - Google Patents

多srio国产交换芯片初始化方法、设备及介质 Download PDF

Info

Publication number
CN115421798A
CN115421798A CN202211017678.1A CN202211017678A CN115421798A CN 115421798 A CN115421798 A CN 115421798A CN 202211017678 A CN202211017678 A CN 202211017678A CN 115421798 A CN115421798 A CN 115421798A
Authority
CN
China
Prior art keywords
srio
domestic
exchange
serial number
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211017678.1A
Other languages
English (en)
Inventor
费霞
柴霖
邵龙
韩永青
赵衡
张伟达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 10 Research Institute
Original Assignee
CETC 10 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 10 Research Institute filed Critical CETC 10 Research Institute
Priority to CN202211017678.1A priority Critical patent/CN115421798A/zh
Publication of CN115421798A publication Critical patent/CN115421798A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions

Abstract

本发明公开了一种多SRIO国产交换芯片初始化方法、设备及介质，属于国产芯片应用领域，包括步骤：S1，对国产SRIO交换板进行编号，并排序和分类；S2，对第一类编号的国产SRIO交换板加电；S3，对第二类编号的国产SRIO交换板加电；S4，确定端口链路状态；S5，如果第一类编号SRIO国产交换芯片中存在某个端口链路状态异常，则进行S6，如果第一类编号SRIO国产交换芯片中所有端口链路状态正常，则进行S7；S6，进行SRIO国产交换芯片端口复位操作，返回S4；超过复位次数上限，进行S7，否则返回S4；S7，结果上报。本发明具有低成本和稳定性强的优点。

Description

多SRIO国产交换芯片初始化方法、设备及介质
技术领域
本发明涉及国产芯片应用领域，更为具体的，涉及一种多SRIO国产交换芯片初始化方法、设备及介质。
背景技术
在嵌入式系统应用中，所有硬件元件都是基于总线方式连接的，传统的互连总线由于传输速率和系统拓扑结构的局限，已经不能满足处理器主频和性能不断增长的需要。因此在嵌入式环境中，基本采用RapidIO互连总线协议来满足芯片间及板间的互联传输，它可实现1Gbps到60Gbps的通信速率。
目前，综合化电子信息系统主要包括通用数据处理模块(DPM)、通用信号处理模块(SPM)、网络交换模块(RCM)、IO模块等，芯片间及板间采用RapidIO互连总线协议来实现数据的高可靠性传输。其中网络交换模块、IO模块、数据处理模块都部署了一个或多个国产SRIO交换芯片，构成基于RapidIO网络传输框架。
目前，国产SRIO交换芯片加电后，按厂家要求需要配置serdes参数。多个国产SRIO交换芯片互连，同时进行serdes操作，有一定概率影响对端国产SRIO交换芯片端口的链路状态。该状态可以通过查看RIO Port Error and Status CSR，即0x158寄存器的状态来判断。若该寄存器的PORT_OK位正常，则初始化正常；若PORT_OK位无效，则链路出现异常。一旦链路异常，则RapidIO节点间的RapidIO通信将受阻。国产SRIO交换芯片厂家提出的解决方案是改变硬件初始的RapidIO速率，加电后，由于RapidIO速率不匹配，配置serdes操作过程中则不会影响端口的链路状态。
按照厂家的国产SRIO交换芯片初始化方法，需要提前规划硬件RapidIO速率，保证相邻的国产SRIO交换芯片速率不匹配。等待配置serdes操作后，需要修改RapidIO速率保证所有的国产SRIO交换芯片速率匹配。此方法的缺点在于：
(1)需要硬件配合，成本较高。
(2)通过配置国产SRIO交换芯片寄存器达到国产SRIO交换芯片速率匹配的方式，有可能造成RIO Port Error and Status CSR含有错误状态，即链路状态不稳定，在一定程度上会影响RapidIO通信。
(3)修改速率后，有一定的延时等待速率修改生效，在一定程度上影响初始化效率。
发明内容
本发明的目的在于克服现有技术的不足，提供一种多SRIO国产交换芯片初始化方法、设备及介质，具有低成本和稳定性强的优点。
本发明的目的是通过以下方案实现的：
一种多SRIO国产交换芯片初始化方法，包括步骤：
S1，对多个国产SRIO交换板进行编号，并按编的序号进行排序和分类；
S2，对第一类编号的国产SRIO交换板加电；
S3，对第二类编号的国产SRIO交换板加电；
S4，查看第一类编号的国产SRIO交换板的所有端口的RIO Port Error andStatus CSR确定端口链路状态；
S5，如果第一类编号SRIO国产交换芯片中存在某个端口链路状态异常，则进行步骤S6，如果第一类编号SRIO国产交换芯片中所有端口链路状态正常，则进行步骤S7；
S6，针对某个端口链路状态异常，进行SRIO国产交换芯片端口复位操作，返回步骤S4；此步骤设置复位次数上限，超过复位次数上限，进行步骤S7，否则返回步骤S4；
S7，结果上报。
进一步地，在步骤S1中，多个国产SRIO交换板构成SRIO网络环境。
进一步地，在步骤S1中，所述编号为按顺序编号。
进一步地，在步骤S1中，所述按编的序号进行排序，具体包括：按照1、2、3、4、5、6...顺序递增的方式进行排序。
进一步地，按编的序号进行分类，具体为按序号奇偶分类。
进一步地，所述第一类编号为奇数类的编号。
进一步地，所述第二类编号为偶数类的编号。
进一步地，在步骤S7中，所述结果上报具体为通过控制总线上报。
一种计算机设备，所述计算机设备包括处理器和存储器，所述存储器中存储有计算机程序，当所述计算机程序被所述处理器加载并执行如实施例1～实施例8任一项所述的方法。
一种可读存储介质，在可读存储介质中存储有计算机程序，所述计算机程序被处理器加载并执行如实施例1～实施例8任一项所述的方法。
本发明的有益效果包括：
(1)本发明具有低成本的技术效果：本发明利用模块上电时序不同，错开多SRIO国产交换芯片serdes配置操作，简单有效，并不需要改动原有的硬件设计。
(2)本发明具有稳定性强的技术效果：本发明的方法避免由于修改速率造成的链路不稳定性，使RapidIO链路状态稳定性更强。且本发明通过对先加电的国产SRIO交换芯片的所有端口进行RIO Port Error and Status CSR检测，并对异常的链路状态进行恢复，进一步保证了RapidIO链路状态稳定性，从而保证RapidIO通信。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例的多SRIO国产交换芯片初始化方法示意图；
图2为本发明实施例的SRIO网络示意图。
具体实施方式
本说明书中所有实施例公开的所有特征，或隐含公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合和/或扩展、替换。
本发明针对上述现有技术存在的改变硬件初始的RapidIO速率，提供一种多SRIO国产交换芯片初始化方法、设备及介质。在具体实施过程中，其中包括提供一种多SRIO国产交换芯片初始化方法，如图1所示，包括以下步骤：
S11，对系统中的串行连接的国产SRIO交换板按照1、2、3、4、5、6...顺序递增的方式进行排序，在按序号奇偶分类；
S12，奇数类的国产SRIO交换板加电；
S13，偶数类的国产SRIO交换板加电；
S14，查看奇数类的国产SRIO交换板的所有端口的RIO Port Error and StatusCSR确定端口链路状态；
S15，如果奇数类的SRIO国产交换芯片中存在某个端口链路状态异常，则进行步骤S16，如果奇数类的SRIO国产交换芯片中所有端口链路状态正常，则进行步骤S17；
S16，针对某个端口链路状态异常，进行SRIO国产交换芯片端口复位操作，进行步骤S14。此过程可以设置复位次数上限，超过复位次数上限，进行步骤S17，否则进行步骤S14。
S17，结果上报。
在本发明的另一种本实施例中，如图2所示，以两个机箱中存在6块SRIO国产交换板，其中两两相连，共同构建SRIO网络环境为例，具体实施时包括如下步骤：
SS1，对6块SRIO国产交换板依照奇偶分类，如图所示，其中奇数类SRIO国产交换板与偶数类SRIO国产交换板没有互连；
SS2，控制总线控制SRIO国产交换芯片1、3、5加电；
SS3，控制总线控制SRIO国产交换芯片2、4、6加电；
SS4，控制总线查看SRIO国产交换芯片1、3、5的所有端口的RIO Port Error andStatus CSR状态；
SS5，如果SRIO国产交换芯片1、3、5中存在某个端口链路状态异常，则进行步骤SS6，如果SRIO国产交换芯片1、3、5中存在所有端口链路状态正常，则进行步骤SS7；
SS6，针对某个端口链路状态异常，进行SRIO国产交换芯片端口复位操作；进行步骤SS4，此过程可以设置复位次数上限，超过复位次数上限，进行步骤SS7，否侧进行步骤SS4。
S7，将结果通过控制总线上报。
本发明实施例的有益效果在于：
1)低成本：针对厂家需要该硬件初始速率，本发明利用模块上电时序不同，错开多SRIO国产交换芯片serdes配置操作，简单有效，并不需要改动原有的硬件设计。
2)稳定性强：针对通过配置国产SRIO交换芯片寄存器达到国产SRIO交换芯片速率匹配的方式，有可能造成RIO Port Error and Status CSR含有错误状态，即链路状态不稳定。本发明的方法避免由于修改速率造成的链路不稳定性，使RapidIO链路状态稳定性更强。且本发明通过对先加电的国产SRIO交换芯片的所有端口进行RIO Port Error andStatus CSR检测，并对异常的链路状态进行恢复，进一步保证了RapidIO链路状态稳定性，从而保证RapidIO通信。
实施例1
一种多SRIO国产交换芯片初始化方法，包括步骤：
S1，对多个国产SRIO交换板进行编号，并按编的序号进行排序和分类；
S2，对第一类编号的国产SRIO交换板加电；
S3，对第二类编号的国产SRIO交换板加电；
S4，查看第一类编号的国产SRIO交换板的所有端口的RIO Port Error andStatus CSR确定端口链路状态；
S5，如果第一类编号SRIO国产交换芯片中存在某个端口链路状态异常，则进行步骤S6，如果第一类编号SRIO国产交换芯片中所有端口链路状态正常，则进行步骤S7；
S6，针对某个端口链路状态异常，进行SRIO国产交换芯片端口复位操作，返回步骤S4；此步骤设置复位次数上限，超过复位次数上限，进行步骤S7，否则返回步骤S4；
S7，结果上报。
实施例2
在实施例1的基础上，在步骤S1中，多个国产SRIO交换板构成SRIO网络环境。
实施例3
在实施例1的基础上，在步骤S1中，所述编号为按顺序编号。
实施例4
在实施例1的基础上，在步骤S1中，所述按编的序号进行排序，具体包括：按照1、2、3、4、5、6...顺序递增的方式进行排序。
实施例5
在实施例1的基础上，按编的序号进行分类，具体为按序号奇偶分类。
实施例6
在实施例5的基础上，所述第一类编号为奇数类的编号。
实施例7
在实施例6的基础上，所述第二类编号为偶数类的编号。
实施例8
在实施例1的基础上，在步骤S7中，所述结果上报具体为通过控制总线上报。
实施例9
一种计算机设备，所述计算机设备包括处理器和存储器，所述存储器中存储有计算机程序，当所述计算机程序被所述处理器加载并执行如实施例1～实施例8任一项所述的方法。
实施例10
一种可读存储介质，在可读存储介质中存储有计算机程序，所述计算机程序被处理器加载并执行如实施例1～实施例8任一项所述的方法。
描述于本发明实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现，所描述的单元也可以设置在处理器中。其中，这些单元的名称在某种情况下并不构成对该单元本身的限定。
根据本申请的一个方面，提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行上述各种可选实现方式中提供的方法。
作为另一方面，本申请还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该电子设备执行时，使得该电子设备实现上述实施例中所述的方法。
本发明未涉及部分均与现有技术相同或可采用现有技术加以实现。
上述技术方案只是本发明的一种实施方式，对于本领域内的技术人员而言，在本发明公开了应用方法和原理的基础上，很容易做出各种类型的改进或变形，而不仅限于本发明上述具体实施方式所描述的方法，因此前面描述的方式只是优选的，而并不具有限制性的意义。
除以上实例以外，本领域技术人员根据上述公开内容获得启示或利用相关领域的知识或技术进行改动获得其他实施例，各个实施例的特征可以互换或替换，本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (10)

1.一种多SRIO国产交换芯片初始化方法，其特征在于，包括步骤：
S1，对多个国产SRIO交换板进行编号，并按编的序号进行排序和分类；
S2，对第一类编号的国产SRIO交换板加电；
S3，对第二类编号的国产SRIO交换板加电；
S4，查看第一类编号的国产SRIO交换板的所有端口的RIO Port Error and StatusCSR确定端口链路状态；
S5，如果第一类编号SRIO国产交换芯片中存在某个端口链路状态异常，则进行步骤S6，如果第一类编号SRIO国产交换芯片中所有端口链路状态正常，则进行步骤S7；
S6，针对某个端口链路状态异常，进行SRIO国产交换芯片端口复位操作，返回步骤S4；此步骤设置复位次数上限，超过复位次数上限，进行步骤S7，否则返回步骤S4；
S7，结果上报。
2.根据权利要求1所述的多SRIO国产交换芯片初始化方法，其特征在于，在步骤S1中，多个国产SRIO交换板构成SRIO网络环境。
3.根据权利要求1所述的多SRIO国产交换芯片初始化方法，其特征在于，在步骤S1中，所述编号为按顺序编号。
4.根据权利要求1所述的多SRIO国产交换芯片初始化方法，其特征在于，在步骤S1中，所述按编的序号进行排序，具体包括：按照1、2、3、4、5、6...顺序递增的方式进行排序。
5.根据权利要求1所述的多SRIO国产交换芯片初始化方法，其特征在于，按编的序号进行分类，具体为按序号奇偶分类。
6.根据权利要求5所述的多SRIO国产交换芯片初始化方法，其特征在于，所述第一类编号为奇数类的编号。
7.根据权利要求6所述的多SRIO国产交换芯片初始化方法，其特征在于，所述第二类编号为偶数类的编号。
8.根据权利要求1所述的多SRIO国产交换芯片初始化方法，其特征在于，在步骤S7中，所述结果上报具体为通过控制总线上报。
9.一种计算机设备，其特征在于，所述计算机设备包括处理器和存储器，所述存储器中存储有计算机程序，当所述计算机程序被所述处理器加载并执行如权利要求1～8任一项所述的方法。
10.一种可读存储介质，其特征在于，在可读存储介质中存储有计算机程序，所述计算机程序被处理器加载并执行如权利要求1～8任一项所述的方法。
CN202211017678.1A 2022-08-23 2022-08-23 多srio国产交换芯片初始化方法、设备及介质 Pending CN115421798A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211017678.1A CN115421798A (zh) 2022-08-23 2022-08-23 多srio国产交换芯片初始化方法、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211017678.1A CN115421798A (zh) 2022-08-23 2022-08-23 多srio国产交换芯片初始化方法、设备及介质

Publications (1)

Publication Number Publication Date
CN115421798A true CN115421798A (zh) 2022-12-02

Family

ID=84197578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211017678.1A Pending CN115421798A (zh) 2022-08-23 2022-08-23 多srio国产交换芯片初始化方法、设备及介质

Country Status (1)

Country Link
CN (1) CN115421798A (zh)

Similar Documents

Publication Publication Date Title
EP0529220B1 (en) Method for acquiring the identifier of a node in an input/output system
US7848232B2 (en) Time division multiplexed communication bus and related methods
CN101198943A (zh) 点到点链路协商方法和装置
CN103124225B (zh) 多节点初始化的检测方法及装置、系统
US7099271B2 (en) System for providing fabric activity switch control in a communications system
JP4045282B2 (ja) 高可用性クラスタノードの除去および通信
US7206963B2 (en) System and method for providing switch redundancy between two server systems
CN101488101A (zh) Cpci冗余备份系统
US20070070886A1 (en) Modifying an endpoint node connection associated with a destination
EP3285173A1 (en) Cpu interconnecting apparatus, system and control method, control apparatus therefor
CN115421798A (zh) 多srio国产交换芯片初始化方法、设备及介质
CN101126994A (zh) 数据处理装置及其模式管理装置以及模式管理方法
US20100146344A1 (en) Multi-partition computer system, failure handling method and program therefor
WO2007028727A1 (en) Facilitating detection of hardware service actions
CN102904807A (zh) 一种通过数据分割传输实现容错可重构片上网络的方法
CN116047206A (zh) 一种适用于otn、wdm设备的板卡状态监测系统和方法
CN111030950B (zh) 一种堆叠交换机拓扑构造方法与装置
CN115484219B (zh) 规避国产srio交换芯片端口关联的方法、设备及介质
CN115695341A (zh) 国产srio交换芯片端口恢复方法、设备及介质
EP1298861B1 (en) System for providing fabric activity switch control in a communications system
JP2000250770A (ja) 多重化計装システム
CN107483290B (zh) 基于交换机的主引擎选举方法和装置
CN113312089B (zh) 低成本高效率的盘间通信物理通道倒换控制系统及方法
CN112666447B (zh) 一种应用于双冗余架构设备的板位识别电路
CN219811188U (zh) 桥接电路、桥接电路集成装置及硅基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination