CN115421788B - 寄存器堆系统、方法及使用该寄存器堆的汽车控制处理器 - Google Patents

寄存器堆系统、方法及使用该寄存器堆的汽车控制处理器 Download PDF

Info

Publication number
CN115421788B
CN115421788B CN202211063091.4A CN202211063091A CN115421788B CN 115421788 B CN115421788 B CN 115421788B CN 202211063091 A CN202211063091 A CN 202211063091A CN 115421788 B CN115421788 B CN 115421788B
Authority
CN
China
Prior art keywords
register file
register
integer
data
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211063091.4A
Other languages
English (en)
Other versions
CN115421788A (zh
Inventor
李晓武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Faxin Microelectronics Co ltd
Original Assignee
Suzhou Faxin Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Faxin Microelectronics Co ltd filed Critical Suzhou Faxin Microelectronics Co ltd
Priority to CN202211063091.4A priority Critical patent/CN115421788B/zh
Publication of CN115421788A publication Critical patent/CN115421788A/zh
Application granted granted Critical
Publication of CN115421788B publication Critical patent/CN115421788B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30134—Register stacks; shift registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/543—User-generated data transfer, e.g. clipboards, dynamic data exchange [DDE], object linking and embedding [OLE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本发明公开了一种紧偶合寄存器堆系统，其包括，系统内存，用于暂时存放处理器中的运算数据,以及与硬盘外部储存器交换的数据；系统总线，电性耦合连接与加载和保存通路和系统内存之间；其特征在于，还包括整型寄存器堆I，通过加载和保存通路电性耦合进入系统总线并与系统内存进行数据交互，且与整型计算通路进行数据交互；整型寄存器堆X，与整型计算通路进行数据交互；或通过加载和保存通路电性耦合进入系统总线并与系统内存进行数据交互，且与整型计算通路进行数据进行交互。与现有技术相比，本发明创新地利用浮点和向量处理器的存储资源来增强整型处理器的性能，但是摒弃掉不需要的浮点和向量的计算通路，从而以更小的面积成本代价获得特定程序的加速性能。

Description

寄存器堆系统、方法及使用该寄存器堆的汽车控制处理器
技术领域
本发明涉及汽车电子控制领域的技术领域，尤其涉及一种寄存器堆系统和方法及使用该寄存器堆的控制器。
背景技术
随着控制领域应用的需求发展，要求处理器提供越来越高的性能。尤其是在汽车电子控制领域，随着汽车电动化、智能化的发展，对控制算法提出更多的数值计算的需求和更高的运算性能需求。由于汽车尾气控制的要求，能耗的要求越来越高，需要对汽车的喷油、点火、废气排放的时机控制更加精准。由于汽车电动化和能量回收的需求，汽车需要感知的传感器数量增加，需要控制的执行单元数量也在增加。这些新的需求反映在计算程序上，就是它的工作集变大了。工作集是衡量计算机程序的一个量化指标，它指的是为了完成某一功能，程序执行时需要访问、中间缓存和最终存储的数据量。
如何提高整型计算能力是这一领域处理器设计的一个重点。处理器包括的主要硬件资源有计算资源、存储资源、通信资源等，通过对不同资源的配制可以有效提高对应应用领域的计算效率。根据距离计算资源的远近，存储资源分为流水线寄存器、寄存器堆、缓存、芯片内存储和芯片外存储。从以上资源调度为切入点，提高程序运行能力有很多种办法，本发明关注的是与计算资源紧耦合的寄存器堆的优化利用。
本发明适用于各种指令集处理器，是一种通用型的电路结构和软件方法。处理器指令集可以分为两个大的类型，复杂指令集处理器（CSIC）和精简指令集处理器（RISC）。前者的典型代表是X86，后者的典型代表是ARM和RISC-V。
本发明适用于各种汽车电子控制器，也适用于工业控制器和家用电器控制器等。
发明内容
为了提高控制处理器的运行性能和效率，已经有比较多的办法。传统上以增加运算资源，即运算指令和存储资源，即各级缓存为主，现概述如下：
1）为了提高某一类程序的性能，有针对性的增加特定的指令，利用已有的计算资源重新整合或者增加新的专门的计算资源来支持这些新的指令。DSP数据信号处理器和ASIP专用指令集处理器是基于这种方法设计的处理器。
2）为了解决数据搬移的问题，在计算资源和片外存储器之间设置多级缓存Cache。离计算资源越近的存储器，访问速度越快，性能越高，但是制造成本和功耗成本越高。离计算资源越远的存储器，访问速度越慢，性能越差，但是单位制造和功耗成本越低，通信成本高。人们利用这些特性，把经常使用的数据放在离计算资源近的存储器里边，获得成本和性能的平衡。
3）另外一种利用存储的机制是直接在芯片内部放置程序可以访问的存储器，一般叫作紧耦合存储器TCM，Tightly coupled memory。这种片上存储和缓存的区别是，片上存储是软件程序可以直接使用地址进行寻址的，而缓存的内容是硬件自动管理的，对软件是透明的。
这些优化方法可以从不同的角度优化处理器的设计，对目标应用有很好的优化效果。但是它们都没有注意到处理器设计的一些新变化，如增加新的更靠进计算单元的专门的寄存器堆，如专门的浮点寄存器堆，向量寄存器堆等，另一方面，随着芯片内的晶体管密度增加，在芯片内部放置更多的专门的存储空间的成本也在降低。本发明针对汽车使用的控制芯片，增加专门用途的寄存器堆，并配合相关的指令，从而获得比缓存和紧耦合存储器TCM更好的性能，并针对一类新的存储器进行优化。这就是本发明要解决的问题。
为了提高整型程序的运行性能，增加处理器的工作集（working set）的临时保存能力，本发明为整型处理器增加了新的寄存器堆。这增加的两个新的寄存器堆分别为第二标量寄存器堆和可伸缩的寄存器堆。
为了解决上述的主要技术问题采取以下技术方案实现：
本发明的第一种形式：
紧耦合寄存器堆系统，其包括，
系统内存，用于暂时存放处理器中的运算数据,以及与硬盘外部储存器交换的数据；
系统总线，电性耦合连接与加载和保存通路和系统内存之间；
其特征在于，还包括
整型寄存器堆I，通过加载和保存通路电性耦合进入系统总线并与系统内存进行数据交互，且与整型计算通路进行数据交互；
整型寄存器堆X，与整型计算通路进行数据交互；这种方式整型寄存器堆X不直接访问系统内存，即不直接访问存储器。
或通过加载和保存通路电性耦合进入系统总线并与系统内存进行数据交互，且与整型计算通路进行数据进行交互。这种方式可以直接访问系统内存，即通过通路和总线直接访问存储器。
本发明的第二种形式，在第一种形式的基础上：
可伸缩寄存器堆V，与整型计算通路进行数据交互；
优先地，还包括可伸缩寄存器堆V，与整型计算通路进行数据交互；这种方式可伸缩寄存器堆V不直接访问系统内存，即不直接访问存储器；
或通过加载和保存通路电性耦合进入系统总线并与系统内存进行数据交互，且与整型计算通路进行数据交互，这种方式可以直接访问系统内存，即通过通路和总线直接访问存储器。
优先地，通过第一种和第二种形式，本申请为了使3者之间进行数据交换，进行了程序设定，所述整型寄存器堆I、整型寄存器堆X和可伸缩寄存器堆之间的数据交换方法如下：
1）设第一寄存器堆为I，则In 为它的第n个寄存器，计第二寄存器堆为X，Xm 为它的第m个寄存器；每个寄存器宽度为W，W典型的取值如8、16、32、64、128，寄存器堆I共有N个寄存器，寄存器堆X共有M个寄存器，设M=N；但M或者N的宽度为W可以具体为不同的数值，如15、16、31、32、48、63、64；
则实现MOVE In, Xm，即寄存器Xm 的值拷贝到In；MOVE Xm, In，即把寄存器In 的值拷贝到Xm；
2）设内存为Memory，它的地址A可以存放一个字节，当地址A是对齐的时候，也可以表示2个字节，4个字节或8个字节，设在第一寄存器堆的第n个寄存器保存了地址A，也即，In= A；
则实现LOAD Xm, [In]，即把以In (A)为地址的内存单元内的数据读取到第二标量寄存器堆的第m个寄存器Xm 内；
STORE Xm, [In]，即把第二标量寄存器堆的第m个寄存器Xm 里的数据保存到以In(A)为地址的内存单元；
3）根据方法1）设可伸缩的寄存器堆为V，Vm 为它的第m个寄存器，它的宽度W是第一标量寄存器宽度的整数倍, Vn[i], i=0,1,2…是这个寄存器第i个单元，它的宽度与一个标量寄存器的宽度相等，寄存器堆内寄存器的个数与第一标量寄存器堆内寄存器的个数相等，也为N；
则实现MOVE In, Xm[i]，把寄存器Xm[i]的值拷贝到In；
MOVE Xm[i], In，把寄存器In 的值拷贝到Xm[i]；
4）根据方法2）可以得到：
LOAD Xm[i], [In]，即把以In (A)为地址的内存单元内的数据读取到第二标量寄存器堆的第m个寄存器Xm[i]内；
STORE Xm[i], [In]，即把第二标量寄存器堆的第m个寄存器Xm[i]里的数据保存到以In (A)为地址的内存单元。
优先地，还包括数据交换方法5），设交换第一和第二寄存器堆的内容为SWAP I,X，即把I内寄存器堆的每个寄存器的数据拷贝到X寄存器堆的对应的寄存器内，同时，把X内寄存器堆的每个寄存器的数据拷贝到I寄存器堆的对应的寄存器内，过程如下：
51）逐条交换I的每条寄存器的内容到X对应的寄存器，其中交换某一对寄存器的方法为，利用一个中间临时寄存器 tmp，tmp<= In; In<= Xn; Xn<= tmp;
或直接交换两个寄存器堆的名字：在该处理器内设有一个专门的体系结构寄存器IX，可以通过系统寄存器初始化，读取和改写该寄存器的值；当IX的值为0时，所有以In 的名字访问的寄存器都访问真实的In；所有以Xn 的名字访问的寄存器都访问真实的Xn； 当IX的值为1时，所有以In 的名字访问的寄存器都访问真实的Xn；所有以Xn 的名字访问的寄存器都访问真实的In。
优先地，还包括数据交换方法6），本方法增加体系结构寄存器 IV和XV，结构寄存器 IV和XV与整型计算通路进行数据交互；
或通过加载和保存通路电性耦合进入系统总线并与系统内存进行数据交互且与整型计算通路进行数据进行交互；
设该寄存器初始化为0，可以使用系统指令访问和读写IV或XV；用V[i]表示所有的Vn[i], 其中：n=0,1,2…N； 则，V[i]的大小和形状与标量寄存器堆I，X是一样的 ，则：
61）SWAP I, V[i]，即把I内寄存器堆的每个寄存器的数据拷贝到V[i]寄存器堆的对应的寄存器内，同时，把V[i]内寄存器堆的每个寄存器的数据拷贝到I寄存器堆的对应的寄存器内；
SWAP X, V[i]，即把X内寄存器堆的每个寄存器的数据拷贝到V[i]寄存器堆的对应的寄存器内，同时，把V[i]内寄存器堆的每个寄存器的数据拷贝到X寄存器堆的对应的寄存器内；
PUSH I，即把当前第一标量寄存器堆的所有寄存器的数据全部保存到V[IV]内，然后把IV的值增加1，即IV<= IV+1，当IV==N的时候，指令执行报错；
POP I，即用V[IV]的寄存器内所有寄存器的数据覆盖第一标量寄存器堆I，然后把IV的值减少1，即IV<= IV-1，当IV==0的时候，指令执行报错；
PUSH X，即把当前第一标量寄存器堆的所有寄存器的数据全部保存到V[XV]内，然后把XV的值增加1，即XV<= XV+1，当XV==N的时候，指令执行报错；
POP X，即用V[XV]的寄存器内所有寄存器的数据覆盖第一标量寄存器堆I，然后把XV的值减少1，即XV<= XV-1，当XV==0的时候，指令执行报错。
基于上述第一种形式的紧耦合寄存器堆系统进行数据处理的方法，包括如下步骤，
101）把待运算的数据从整型寄存器堆I保存到第二整型寄存器堆X；
102）切换程序进行运算；
103）运算完成后，将步骤1）的数据从第二整型寄存器堆X中恢复到整型寄存器I内；
或
201）交换整型寄存器堆I和第二整型寄存器堆X中的数据；
202）切换程序进行运算；
203）交换整型寄存器堆I和第二整型寄存器堆X中的数据，恢复到步骤201）之前的状态；
204）切换至之前的程序进行运算。
基于上述第二种形式的紧耦合寄存器堆系统进行数据处理的方法，包括如下步骤，
301）交换整型寄存器堆I和可伸缩寄存器堆V 第i个子堆的数据；
302）切换程序i进行运算；
303）换整型寄存器堆I和可伸缩寄存器堆V 第i个子堆的数据，恢复到步骤301）之前的状态；
304）交换整型寄存器堆I和可伸缩寄存器堆V 第j个子堆的数据；
305）切换程序j进行运算；
306）换整型寄存器堆I和可伸缩寄存器堆V 第j个子堆的数据，恢复到步骤304）之前的状态。
基于上述第二种形式的紧耦合寄存器堆系统进行数据处理的方法，本方法的系统增加了体系结构寄存器 IV和XV，
包括如下步骤，
401） 设置可伸缩寄存器堆的栈地址XV；
402）进入task i；
403）PUSH I ，把整型寄存器堆I内的数据保存到可伸缩寄存器堆的第XV个子堆，同时XV增加1；
404)进入task i +1；
405）不断重复步骤403）和404），直到当XV==N的时候，程序检查到该条件，把全部可伸缩寄存器的内容保存到系统内存，并设置XV=0，可以继续重复403）和404）
406）POP I，XV减一，把可伸缩寄存器堆的第XV个子堆恢复到整型寄存器堆I；
407）进入task i -1；
408）不断重复步骤406）和407），直到当IV==0的时候，程序检查到该条件，把系统内存中保存的栈内容装载到可伸缩寄存器内容，并设置XV=N，可以继续重复406）和407）。
本发明实施例的第二方面，还公开了一种汽车电子控制器或工业控制器或家用电器控制器，该控制器使用了上述第一种和第二种形式的寄存器堆系统。
本发明实施例的第三方面还公开了一种计算机可读存储介质，其存储的计算机程序使得处理器执行上述4种数据处理方法。
与现有技术相比，本发明创新地利用浮点和向量处理器的存储资源来增强整型处理器的性能，但是摒弃掉不需要的浮点和向量的计算通路，从而以更小的面积成本代价获得特定程序的加速性能。本发明与CN104981771B基于标量寄存器数据值的向量寄存器寻址和功能其本质的区别在于，CN104981771B发明旨在两个处理器之间共享一部份或全部寄存器堆的资源，获得面积成本的优化；本发明旨在一个处理器内部增加更多的专门的寄存器堆资源获得性能的优化。
附图说明
为了更清楚地说明本发明实施方式的技术方案，下面将对实施方式中所需要使用的附图做简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明第一种形式的可直接访问存储器的紧耦合寄存器堆系统图；
图2为本发明第一种形式的不直接访问存储器的紧耦合寄存器堆系统图；
图3为本发明第二种形式的可直接访问存储器的紧耦合寄存器堆系统图。
图4为本发明第二种形式的不直接访问存储器的紧耦合寄存器堆系统图；
图5为本发明第一种形式的数据处理与现有的对比图；
图6为本发明第一种形式的使用乒乓结构切换工作任务时的数据流向数图；
图7为本发明第一种形式的使用乒乓结构切换工作任务时的程序控制流图；
图8为本发明第二种形式的切换多个工作任务时的数据流向图；
图9为本发明第二种形式的切换多个工作任务时的程序控制流图；
图10为本发明用栈的方式使用可伸缩的寄存器堆的程序控制流图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
请重点参阅图1和2，本实施例整型寄存器堆X是指和整型寄存器堆I据有相同的空间大小，可以相互一一映射的寄存器堆，
紧耦合寄存器堆系统，其包括，系统内存，用于暂时存放处理器中的运算数据,以及与硬盘外部储存器交换的数据；系统总线，电性耦合连接与加载和保存通路和系统内存之间；还包括，整型寄存器堆I，通过加载和保存通路电性耦合进入系统总线并与系统内存进行数据交互，且与整型计算通路进行数据交互；
本实施例定义了整型寄存器堆X和内存接口的配置方式：
1）不直接访问外部存储器
整型寄存器堆X，与整型计算通路进行数据交互；这种方式整型寄存器堆X不直接访问系统内存，即不直接访问存储器。本配置适用于一些面积成本和功耗受限的应用场景。在该配置下，第整型寄存器堆X不直接访问外部存储器，也没有相关的控制指令在两者之间直接搬移数据。
2）可直接访问内存
或通过加载和保存通路电性耦合进入系统总线并与系统内存进行数据交互，且与整型计算通路进行数据进行交互。这种方式可以直接访问系统内存，即通过通路和总线直接访问存储器。该整型寄存器堆X有专门的访问外部存储的能力。 外部数据可以表现为是外部总线，数据缓存Cache，片内的内存等。外部数据的组织方式不在本发明的覆盖范围之内。有专门的指令可以控制数据在第二标量寄存器堆和外部存储指令的交换，此为现有技术，不在赘述。
在以上这两种配置方式下，本专利都定义了在整型寄存器堆X是指和整型寄存器堆I之间的数据通路，也定义了专门的指令方法用于在第一寄存器堆和第二寄存器堆之间移动数据。
请重点参阅图5-7，一般来说，程序需要维护一个工作集来保存当时操作的数据，如果当前的寄存器堆不够用的时候，需要把部份工作集保存到内存，当需要的时候再从内存中读取回来。 用指令表示就是:
STORE I_m, [I_n];...;LOAD I_m [I_n];
这组操作可以用如下程序来代替。
MOVE X_m, I_m;...;MOVE I_m, X_m;
这样利用第二标量寄存器堆，即整型寄存器堆X，就获得了两倍的寄存器来保存工作集，这会增加程序的执行性能和效率。 MOVE指令比LOAD/STORE指令花费的时间和能量都更少，这也会增加程序的性能和效率。
基于上述这种形式的紧耦合寄存器堆系统进行数据处理的方法，包括如下步骤，
101）把待运算的数据从整型寄存器堆I保存到第二整型寄存器堆X；
102）切换程序进行运算；
103）运算完成后，将步骤1）的数据从第二整型寄存器堆X中恢复到整型寄存器I内。
但是在汽车芯片的应用中，经常会出现使用同一个算法程序处理两路数据的情况，一般这两路硬件数据构成了一个乒乓结构。 这时候利用I和X的对称性，可以大大降低乒乓程序的复杂度，增加执行效率。典型的程序流如下
## enter ping...SWAP I X## enter pang...SWAP I X## enter ping...SWAPI X。
基于上述这种乒乓结构形式的紧耦合寄存器堆系统进行数据处理的方法，包括如下步骤，
201）交换整型寄存器堆I和第二整型寄存器堆X中的数据；
202）切换程序进行运算；
203）交换整型寄存器堆I和第二整型寄存器堆X中的数据，恢复到步骤201）之前的状态；
204）切换至之前的程序进行运算。
实施例2
请重点参阅图3和4，可伸缩的寄存器堆同第一个整型寄存器堆据有相同的深度，即地址空间，但是对于每一个地址空间，数据的宽度是整型寄存器宽度的整数倍。本专利定义了两种可伸缩寄存器堆和内存接口的配置方式。
在实施例1的基础上，本发明还包括可伸缩寄存器堆V，与整型计算通路进行数据交互；这种方式可伸缩寄存器堆V不直接访问系统内存，即不直接访问存储器；
或通过加载和保存通路电性耦合进入系统总线并与系统内存进行数据交互，且与整型计算通路进行数据交互，这种方式可以直接访问系统内存，即通过通路和总线直接访问存储器。
在以上这两种配置方式下，本专利都定义了在整型寄存器堆I和可伸缩寄存器堆V之间的数据通路，也定义了专门的指令方法用于在第一寄存器堆和第二寄存器堆之间移动数据。
请重点参阅图8和9，汽车芯片的应用是多任务并发的场景，需要同时处理不同的数据、任务。不同的任务保存不同的上下文和工作集，如果利用内存交换不同的工作场景，效率是比较低的。利用可伸缩寄存器堆，可以完成多个任务的灵活切换。
## enter task root at 0## root set env...## enter task iSWAP I V[i]##operations in task i...## return to root at 0SWAP I V[i]## root set env...##enter task jSWAP I V[j]## operations in task j...## return to root at 0SWAP IV[j]
即基于本实施例形式的紧耦合寄存器堆系统进行数据处理的方法，包括如下步骤，
301）交换整型寄存器堆I和可伸缩寄存器堆V 第i个子堆的数据；
302）切换程序i进行运算；
303）交换整型寄存器堆I和可伸缩寄存器堆V 第i个子堆的数据，恢复到步骤301）之前的状态；
304）交换整型寄存器堆I和可伸缩寄存器堆V 第j个子堆的数据；
305）切换程序j进行运算；
306）交换整型寄存器堆I和可伸缩寄存器堆V 第j个子堆的数据，恢复到步骤304）之前的状态。
基于上述实施例1和2，为了配合整型寄存器堆I与第二整型寄存器堆X和可伸缩寄存器堆V之间交换数据，本专利定义了四类指令方法，用于这些数据交换。本专利并且定义了乒乓切换和轮换切换两组指令，专门用于汽车特有的程序优化。本发明所定义的6类指令，可以用于任何处理器，在不同处理器的具体指令集下，可能有不同的编码形式，都在本专利权利的伸张范围之内。
整型寄存器堆I、第二整型寄存器堆X和可伸缩寄存器堆V之间的数据交换指令方法如下：
1）设第一寄存器堆为I，则In 为它的第n个寄存器，计第二寄存器堆为X，Xm 为它的第m个寄存器；每个寄存器宽度为W，W典型的取值如8、16、32、64、128等，寄存器堆I共有N个寄存器，寄存器堆X共有M个寄存器，设M=N；但M或者N的宽度为W可以具体为不同的数值，如15、16、31、32、48、63、64等；
则实现MOVE In, Xm，即寄存器Xm 的值拷贝到In；MOVE Xm, In，即把寄存器In 的值拷贝到Xm；
2）设内存为Memory，它的地址A可以存放一个字节，当地址A是对齐的时候，也可以表示2个字节，4个字节或8个字节，设在第一寄存器堆的第n个寄存器保存了地址A，也即，In= A；
则实现LOAD Xm, [In]，即把以In (A)为地址的内存单元内的数据读取到第二标量寄存器堆的第m个寄存器Xm 内；
STORE Xm, [In]，即把第二标量寄存器堆的第m个寄存器Xm 里的数据保存到以In(A)为地址的内存单元；
3）根据指令方法1）设可伸缩的寄存器堆为V，Vm 为它的第m个寄存器，它的宽度W是第一标量寄存器宽度的整数倍, Vn[i], i=0,1,2…是这个寄存器第i个单元，它的宽度与一个标量寄存器的宽度相等，寄存器堆内寄存器的个数与第一标量寄存器堆内寄存器的个数相等，也为N；
则实现MOVE In, Xm[i]，把寄存器Xm[i]的值拷贝到In；
MOVE Xm[i], In，把寄存器In 的值拷贝到Xm[i]；
4）根据指令方法2）可以得到：
LOAD Xm[i], [In]，即把以In (A)为地址的内存单元内的数据读取到第二标量寄存器堆的第m个寄存器Xm[i]内；
STORE Xm[i], [In]，即把第二标量寄存器堆的第m个寄存器Xm[i]里的数据保存到以In (A)为地址的内存单元。
此外，还包括数据交换指令方法5），设交换第一和第二寄存器堆的内容为SWAP I,X，即把I内寄存器堆的每个寄存器的数据拷贝到X寄存器堆的对应的寄存器内，同时，把X内寄存器堆的每个寄存器的数据拷贝到I寄存器堆的对应的寄存器内，过程如下：
51）逐条交换I的每条寄存器的内容到X对应的寄存器，其中交换某一对寄存器的方法为，利用一个中间临时寄存器 tmp，tmp<= In; In<= Xn; Xn<= tmp;
或直接交换两个寄存器堆的名字：在该处理器内设有一个专门的体系结构寄存器IX，可以通过系统寄存器初始化，读取和改写该寄存器的值；当IX的值为0时，所有以In 的名字访问的寄存器都访问真实的In；所有以Xn 的名字访问的寄存器都访问真实的Xn； 当IX的值为1时，所有以In 的名字访问的寄存器都访问真实的Xn；所有以Xn 的名字访问的寄存器都访问真实的In。
另外，还包括数据交换指令方法6），本方法增加体系结构寄存器 IV和XV，结构寄存器 IV和XV与整型计算通路进行数据进行交互；
或通过加载和保存通路电性耦合进入系统总线并与系统内存进行数据交互且与整型计算通路进行数据进行交互；
设该寄存器初始化为0，可以使用系统指令访问和读写IV或XV；用V[i]表示所有的Vn[i], 其中：n=0,1,2…N； 则，V[i]的大小和形状与标量寄存器堆I，X是一样的 ，则：
61）SWAP I, V[i]，即把I内寄存器堆的每个寄存器的数据拷贝到V[i]寄存器堆的对应的寄存器内，同时，把V[i]内寄存器堆的每个寄存器的数据拷贝到I寄存器堆的对应的寄存器内；
SWAP X, V[i]，即把X内寄存器堆的每个寄存器的数据拷贝到V[i]寄存器堆的对应的寄存器内，同时，把V[i]内寄存器堆的每个寄存器的数据拷贝到X寄存器堆的对应的寄存器内；
PUSH I，即把当前第一标量寄存器堆的所有寄存器的数据全部保存到V[IV]内，然后把IV的值增加1，即IV<= IV+1，当IV==N的时候，指令执行报错；
POP I，即用V[IV]的寄存器内所有寄存器的数据覆盖第一标量寄存器堆I，然后把IV的值减少1，即IV<= IV-1，当IV==0的时候，指令执行报错；
PUSH X，即把当前第一标量寄存器堆的所有寄存器的数据全部保存到V[XV]内，然后把XV的值增加1，即XV<= XV+1，当XV==N的时候，指令执行报错；
POP X，即用V[XV]的寄存器内所有寄存器的数据覆盖第一标量寄存器堆I，然后把XV的值减少1，即XV<= XV-1，当XV==0的时候，指令执行报错。
实施例3
请重点参阅图10，汽车芯片的应用是多任务并发的场景，不同的任务还有一定的依赖关系和先后关系。在典型的应用中，可以在可伸缩寄存器堆V中预留一部分资源供平行的多任务进行调度。剩下另外一部分用作堆栈管理。下面的示例程序展示了从task i切换到i+1，然后切换到i+2，然后退回到i+1，然后退回到task i的程序流程。
## enter task root at 0## root set env## root set IV = somenumber...## enter task i## operations in task i...## save current task iworking setPUSH I## enter task i+1## operations in task i+1...## save currenttask i+1 working setPUSH I## enter task i+2## operations in task i+2...##return to task i+1POP I## operations in task i+1...## return to task iPOP I。
基于上述实施例3的紧耦合寄存器堆系统进行数据处理的方法，本方法的系统增加了体系结构寄存器 IV和XV，
包括如下步骤，
401） 设置可伸缩寄存器堆的栈地址XV；
402）进入task i；
403）PUSH I ，把整型寄存器堆I内的数据保存到可伸缩寄存器堆的第XV个子堆，同时XV增加1；
404)进入task i +1；
405）不断重复步骤403）和404），直到当XV==N的时候，程序检查到该条件，把全部可伸缩寄存器的内容保存到系统内存，并设置XV=0，可以继续重复403）和404）
406）POP I，XV减一，把可伸缩寄存器堆的第XV个子堆恢复到整型寄存器堆I；
407）进入task i -1；
408）不断重复步骤406）和407），直到当IV==0的时候，程序检查到该条件，把系统内存中保存的栈内容装载到可伸缩寄存器内容，并设置XV=N，可以继续重复406）和407）。
实施例4
本发明实施例还提供了汽车电子控制器或工业控制器或家用电器控制器，包括：该控制器使用了上述实施例1、实施例2和实施例3的寄存器堆系统。
实施例5
本发明实施例还提供了一种计算机可读存储介质，其存储的计算机程序使得处理器执行如本发明上述实施例1、实施例2和实施例3所述的数据处理方法。
本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明不是孤立存在的，它依赖于处理器的其他功能的配合完成。产品发布需要被其客户使用，客户的使用方法也可以暴露本发明的存在。这也就为检测本发明的存在提供检测途径。下面举例说明：
一般而言一个整型处理器只包含一个标量寄存器堆。 如果一个汽车用的整型处理器中包括的第二个标量寄存器堆，或者其他可伸缩的寄存器堆，并且需要专门的指令访问和数据搬移，那么可以证明本发明的存在。
一个多功能的现代处理器可能会包括浮点指令，向量指令，同时附带相关的数据运算和搬移指令。但是如果一个处理器不支持浮点计算指令和向量计算指令，却能检测到多个寄存器堆的存在，那么可以证明本发明的存在。
在第一标量寄存器堆和其他寄存器堆交换数据时候，存在批量数据交换的指令，如本发明申张的SWAP，PUSH，POP指令，那么可以证明本发明的存在。
为了完成本发明的部份功能和指令，处理器必须包含相关的体系结构寄存器，如IX，IV，XV等。这些寄存器可以通过系统指令访问，并控制相应的功能和指令的执行。通过访问和控制这些系统寄存器，也可以证明本发明的存在。
以上所述的实施方式为优选实施方式而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，依然可以对前述实施所记载的技术方案进行修改，或者对其中部分技术特性进行等同替换，凡在本发明精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围内。

Claims (8)

1.紧耦合寄存器堆系统，其包括，
系统内存，用于暂时存放处理器中的运算数据,以及与硬盘外部储存器交换的数据；
系统总线，电性耦合连接于加载和保存通路和系统内存之间；
其特征在于，还包括
整型寄存器堆I，通过加载和保存通路电性耦合进入系统总线并与系统内存进行数据交互，且与整型计算通路进行数据交互；
第二整型寄存器堆X，与整型计算通路进行数据交互；
或通过加载和保存通路电性耦合进入系统总线并与系统内存进行数据交互，且与整型计算通路进行数据进行交互；
整型寄存器堆I、第二整型寄存器堆X和可伸缩寄存器堆V之间的数据交换方法如下：
1）设整型寄存器堆为I，则In为它的第n个寄存器，计第二整型寄存器堆为X，Xm为它的第m个寄存器；每个寄存器宽度为W，W典型的取值如8、16、32、64、128，整型寄存器堆I共有N个寄存器，第二整型寄存器堆X共有M个寄存器，设M=N；但M或者N的宽度为W可以具体为不同的数值，如15、16、31、32、48、63、64；
则实现MOVE In, Xm，即寄存器Xm的值拷贝到In；MOVE Xm, In，即把寄存器In 的值拷贝到Xm；
2）设内存为Memory，它的地址A可以存放一个字节，当地址A是对齐的时候，也可以表示2个字节，4个字节或8个字节，设在整型寄存器堆I的第n个寄存器保存了地址A，也即，In =A；
则实现LOAD Xm, [In]，即把以In (A)为地址的内存单元内的数据读取到第二整型寄存器堆X的第m个寄存器Xm内；
STORE Xm, [In]，即把第二整型寄存器堆X的第m个寄存器Xm 里的数据保存到以In(A)为地址的内存单元；
3）根据方法1）设可伸缩的寄存器堆为V，Vm 为它的第m个寄存器，它的宽度W是整型寄存器堆I宽度的整数倍, Vn[i], i=0,1,2…是这个寄存器第i个单元，它的宽度与一个标量寄存器的宽度相等，寄存器堆Vm内寄存器的个数与整型寄存器堆I内寄存器的个数相等，也为N；
则实现MOVE In, Xm[i]，把寄存器Xm[i]的值拷贝到In；
MOVE Xm[i], In，把寄存器In 的值拷贝到Xm[i]；
4）根据方法2）可以得到：
LOAD Xm[i], [In]，即把以In (A)为地址的内存单元内的数据读取到第二整型寄存器堆X的第m个寄存器Xm[i]内；
STORE Xm[i], [In]，即把第二整型寄存器堆X的第m个寄存器Xm[i]里的数据保存到以In (A)为地址的内存单元；
还包括数据交换方法5），设交换第一和第二寄存器堆的内容为SWAP I, X，即把I内寄存器堆的每个寄存器的数据拷贝到X寄存器堆的对应的寄存器内，同时，把X内寄存器堆的每个寄存器的数据拷贝到I寄存器堆的对应的寄存器内，过程如下：
51）逐条交换I的每条寄存器的内容到X对应的寄存器，其中交换某一对寄存器的方法为，利用一个中间临时寄存器 tmp，tmp <= In; In <= Xn; Xn <= tmp;
或直接交换两个寄存器堆的名字：在该处理器内设有一个专门的体系结构寄存器 IX，可以通过系统寄存器初始化，读取和改写该寄存器的值；当IX的值为0时，所有以In的名字访问的寄存器都访问真实的In；所有以Xn的名字访问的寄存器都访问真实的Xn；当IX的值为1时，所有以In 的名字访问的寄存器都访问真实的Xn；所有以Xn 的名字访问的寄存器都访问真实的In。
2.如权利要求1所述的紧耦合寄存器堆系统，其特征在于，还包括
可伸缩寄存器堆V，与整型计算通路进行数据交互；
或通过加载和保存通路电性耦合进入系统总线并与系统内存进行数据交互，且与整型计算通路进行数据交互。
3.如权利要求1所述的紧耦合寄存器堆系统，其特征在于，还包括数据交换方法6），本方法增加体系结构寄存器IV和XV，结构寄存器IV和XV与整型计算通路进行数据进行交互；
或通过加载和保存通路电性耦合进入系统总线并与系统内存进行数据交互且与整型计算通路进行数据进行交互；
设该寄存器初始化为0，可以使用系统指令访问和读写IV或XV；用V[i]表示所有的Vn[i], 其中：n=0,1,2…N； 则，V[i]的大小和形状与标量寄存器堆I，X是一样的 ，则：
61）SWAP I, V[i]，即把I内寄存器堆的每个寄存器的数据拷贝到V[i]寄存器堆的对应的寄存器内，同时，把V[i]内寄存器堆的每个寄存器的数据拷贝到I寄存器堆的对应的寄存器内；
SWAP X, V[i]，即把X内寄存器堆的每个寄存器的数据拷贝到V[i]寄存器堆的对应的寄存器内，同时，把V[i]内寄存器堆的每个寄存器的数据拷贝到X寄存器堆的对应的寄存器内；
PUSH I，即把当前第一标量寄存器堆的所有寄存器的数据全部保存到V[IV]内，然后把IV的值增加1，即IV <= IV+1，当IV==N的时候，指令执行报错；
POP I，即用V[IV]的寄存器内所有寄存器的数据覆盖第一标量寄存器堆I，然后把IV的值减少1，即IV <= IV-1，当IV==0的时候，指令执行报错；
PUSH X，即把当前第一标量寄存器堆的所有寄存器的数据全部保存到V[XV]内，然后把XV的值增加1，即XV <= XV+1，当XV==N的时候，指令执行报错；
POP X，即用V[XV]的寄存器内所有寄存器的数据覆盖第一标量寄存器堆I，然后把XV的值减少1，即XV <= XV-1，当XV==0的时候，指令执行报错。
4.一种使用如权利要求1所述的紧耦合寄存器堆系统进行数据处理的方法，其特征在于，包括如下步骤，
101）把待运算的数据从整型寄存器堆I保存到第二整型寄存器堆X；
102）切换程序进行运算；
103）运算完成后，将步骤1）的数据从第二整型寄存器堆X中恢复到整型寄存器I内；
或
201）交换整型寄存器堆I和第二整型寄存器堆X中的数据；
202）切换程序进行运算；
203）交换整型寄存器堆I和第二整型寄存器堆X中的数据，恢复到步骤201）之前的状态；
204）切换至之前的程序进行运算。
5.一种使用如权利要求2所述的紧耦合寄存器堆系统进行数据处理的方法，其特征在于，包括如下步骤，
301）交换整型寄存器堆I和可伸缩寄存器堆V 第i个子堆的数据；
302）切换程序i进行运算；
303）交换整型寄存器堆I和可伸缩寄存器堆V 第i个子堆的数据，恢复到步骤301）之前的状态；
304）交换整型寄存器堆I和可伸缩寄存器堆V 第j个子堆的数据；
305）切换程序j进行运算；
306）交换整型寄存器堆I和可伸缩寄存器堆V 第j个子堆的数据，恢复到步骤304）之前的状态。
6.一种使用如权利要求3所述的紧耦合寄存器堆系统利用栈的方式进行数据处理的方法，其特征在于，包括如下步骤，
401） 设置可伸缩寄存器堆的栈地址XV；
402）进入task i；
403）PUSH I ，把整型寄存器堆I内的数据保存到可伸缩寄存器堆的第XV个子堆，同时XV增加1；
404)进入task i +1；
405）不断重复步骤403）和404），直到当XV==N的时候，程序检查到该条件，把全部可伸缩寄存器的内容保存到系统内存，并设置XV=0，可以继续重复403）和404）
406）POP I，XV减一，把可伸缩寄存器堆的第XV个子堆恢复到整型寄存器堆I；
407）进入task i -1；
408）不断重复步骤406）和407），直到当IV==0的时候，程序检查到该条件，把系统内存中保存的栈内容装载到可伸缩寄存器内容，并设置XV=N，可以继续重复406）和407）。
7.一种汽车电子控制器或工业控制器或家用电器控制器，其特征在于，包括如权利要求1或2或3所述的紧耦合寄存器堆系统。
8.一种计算机可读存储介质，其特征在于，其存储的计算机程序使得处理器执行如权利要求4或5或6中任一项所述的数据处理的方法。
CN202211063091.4A 2022-08-31 2022-08-31 寄存器堆系统、方法及使用该寄存器堆的汽车控制处理器 Active CN115421788B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211063091.4A CN115421788B (zh) 2022-08-31 2022-08-31 寄存器堆系统、方法及使用该寄存器堆的汽车控制处理器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211063091.4A CN115421788B (zh) 2022-08-31 2022-08-31 寄存器堆系统、方法及使用该寄存器堆的汽车控制处理器

Publications (2)

Publication Number Publication Date
CN115421788A CN115421788A (zh) 2022-12-02
CN115421788B true CN115421788B (zh) 2024-05-03

Family

ID=84200340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211063091.4A Active CN115421788B (zh) 2022-08-31 2022-08-31 寄存器堆系统、方法及使用该寄存器堆的汽车控制处理器

Country Status (1)

Country Link
CN (1) CN115421788B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101122851A (zh) * 2007-09-12 2008-02-13 华为技术有限公司 一种数据处理方法及处理器
CN101324837A (zh) * 2008-07-21 2008-12-17 北京大学 一种微处理器内部寄存器堆的设计和访问方法
CN102253920A (zh) * 2011-06-08 2011-11-23 清华大学 一种全互联路由结构动态可重构数据处理方法及处理器
CN103942152A (zh) * 2014-04-28 2014-07-23 中国人民解放军国防科学技术大学 支持simd体系结构的分布式堆栈数据存储方法
CN108874730A (zh) * 2018-06-14 2018-11-23 北京理工大学 一种数据处理器及数据处理方法
CN111027690A (zh) * 2019-11-26 2020-04-17 陈子祺 执行确定性推理的组合处理装置、芯片和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120290780A1 (en) * 2011-01-27 2012-11-15 Mips Technologies Inc. Multithreaded Operation of A Microprocessor Cache

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101122851A (zh) * 2007-09-12 2008-02-13 华为技术有限公司 一种数据处理方法及处理器
CN101324837A (zh) * 2008-07-21 2008-12-17 北京大学 一种微处理器内部寄存器堆的设计和访问方法
CN102253920A (zh) * 2011-06-08 2011-11-23 清华大学 一种全互联路由结构动态可重构数据处理方法及处理器
CN103942152A (zh) * 2014-04-28 2014-07-23 中国人民解放军国防科学技术大学 支持simd体系结构的分布式堆栈数据存储方法
CN108874730A (zh) * 2018-06-14 2018-11-23 北京理工大学 一种数据处理器及数据处理方法
CN111027690A (zh) * 2019-11-26 2020-04-17 陈子祺 执行确定性推理的组合处理装置、芯片和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Enforcing situation-aware access control to build malware-resilient file systems;Timothy McIntosh et al;《Future Generation Computer Systems》;第115卷;568-582 *
可重构计算_软件可定义的计算引擎;魏少军等;《中国科学》;第50卷(第9期);1407-1426 *

Also Published As

Publication number Publication date
CN115421788A (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
US10747636B2 (en) Streaming engine with deferred exception reporting
JP5869009B2 (ja) スタックド・レジスタ・ファイルのレジスタ・セーブ・エンジンのためのバッキング記憶装置バッファ
US6345352B1 (en) Method and system for supporting multiprocessor TLB-purge instructions using directed write transactions
RU2641244C2 (ru) Унифицированный доступ к совместно используемой и управляемой памяти
Bae et al. {FlashNeuron}:{SSD-Enabled}{Large-Batch} training of very deep neural networks
JPWO2003025743A1 (ja) Ｊａｖａアクセラレータを備えたプロセッサシステム
US7389506B1 (en) Selecting processor configuration based on thread usage in a multiprocessor system
CN110647291A (zh) 硬件辅助的页面调度机制
CN115033188B (zh) 一种基于zns固态硬盘的存储硬件加速模块系统
CN101847096B (zh) 包含栈变量函数的优化方法
WO2014105151A1 (en) Apparatus and method for a multiple page size translation lookaside buffer (tlb)
US20150234687A1 (en) Thread migration across cores of a multi-core processor
WO2013101187A1 (en) Method for determining instruction order using triggers
KR102326280B1 (ko) 데이터 처리 방법, 장치, 기기 및 매체
EP1760580A1 (en) Processing operation information transfer control system and method
KR100809293B1 (ko) 가상 머신에서 스택을 관리하는 장치 및 그 방법
US8327122B2 (en) Method and system for providing context switch using multiple register file
US20070266199A1 (en) Virtual Address Cache and Method for Sharing Data Stored in a Virtual Address Cache
CN115421788B (zh) 寄存器堆系统、方法及使用该寄存器堆的汽车控制处理器
US20120159114A1 (en) Register file and computing device using the same
EP3543846B1 (en) Computer system and memory access technology
CN103019657B (zh) 支持数据预取与重用的可重构系统
EP3671460A1 (en) Device, system and method to detect an uninitialized memory read
JP3896238B2 (ja) コンピュータシステム及びプログラムの実行時表現方法
CN1016830B (zh) 利用存取和故障逻辑信号保护主存储器单元的设备和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant