CN115416697A - 一种列车单板式控制器 - Google Patents

Abstract

本申请公开了一种列车单板式控制器，包括：主处理器模块，包括主控芯片；电源模块，包括欠压检测电路，当蓄电池供电电压值比预设蓄电池供电电压值小时，所述欠压检测电路发送欠压信号至所述主控芯片，所述主控芯片根据所述欠压信号做出防护操作；硬件监控模块，实时监控所述主处理器模块，当所述主处理器模块开机异常时，所述硬件监控模块重新复位所述电源模块，再次启动所述主处理器模块，若所述主处理器模块再次开机异常，则判断为所述主处理器模块发生故障，并记录故障数据。

Description

一种列车单板式控制器

技术领域

本申请涉及控制器结构技术领域，尤其涉及一种列车单板式控制器。

背景技术

列车牵引系统、辅助和充电机系统的控制器整机结构目前主要有两类：一类是标准的3U或7U机箱，另一类是单板式。其中机箱式控制器目前主要用于动车组或高铁，单板式控制器主要用于地铁和有轨电车等车型。传统的单板式控制器结构一般采用底板和核心板拼插的方式组成整机，该类方式可以有效的降低控制器的体积，在对空间有要求的地铁和有轨电车等车型应用非常受欢迎。单板式控制器底板主要实现模拟量输入输出、数字量输入输出、对外通信、温度采集和PWM发波等接口功能，而核心板采用ARM+DSP+FPGA三类芯片相互协同配合的方式，主要实现逻辑处理、算法、接口控制、数据存储和诊断等功能，该类控制器平台目前存在以下几种问题：

1、控制器具有多路模拟量采集通道，但是每一路模拟量采集通道均由各自的调理电路和ADC电路组成，该方案导致控制器的板卡面积较大。另外每一路功能模块均不具备异常诊断、与主处理器之间的通信校验等功能，导致模拟量采集的故障维护性不高，另外，模拟量的硬件一般通过修改RC的参数来适配不同项目的信号调理变比和截止频率等参数，产品的平台化程度不高，应用不灵活；

2、传统控制器的ARM处理器、DSP处理器和FPGA处理器的供电、时钟和内存等外设资源相互独立不能共用，造成资源的浪费，并且三种处理器在工作过程中由于分工明确，需要实时的交互大量数据，容易出现数据通信偶发性异常导致的整机不可逆故障，该类偶发通信故障发生频次低、定位难，给控制器的应用维护造成了一定的障碍；

3、传统的单板式控制器采用的核心板和底板拼插的方式，在列车这种实时振动的工况下工作，存在长时间振动导致的连接器松动问题，从而导致电信号传输故障的风险，另外高速信号跨连接器容易导致信号传输的不完整等问题。高速连接器的插拔存在寿命次数的问题，在生产测试过程插拔次数多会导致产品的寿命下降；

4、传统控制器的ARM处理器和DSP处理器功能独立，不具备处理器之间关键功能备份的能力，任何一个处理器故障将会导致整机功能停机，造成列车晚点或救援等风险；

5、传统控制器给传感器的供电连接器和信号采集连接器相互独立，该种方式会导致供电线在端子排处分线，再分别给不同的传感器供电；传感器的一根屏蔽线缆包含供电和信号会在端子排处打断，破坏了信号屏蔽的完整性；

6、传统控制器的数字量采集电路设置消氧化功能，该功能会导致数字量采集电路发热，数字量通道多的情况下，该功能会导致整机功耗热问题严重，降低了整机的寿命；

7、传统控制器对外采用电信号或者光信号输出PWM波形，信号输出频率一般不超过5MHz，这种传输信号传输速率在分布式控制的变流场合无法满足需要。

发明内容

本申请实施例提供了一种列车单板式控制器，以至少通过本发明解决了控制器故障维护性不高、外设资源相互独立不能共用造成资源浪费、数字量采集电路发热量高导致整机功耗严重、传统控制器不支持分布式控制的应用场合、控制器的板卡面积较大并且箱体设计复杂等问题。

本发明提供了一种列车单板式控制器，包括：

主处理器模块，包括主控芯片；

电源模块，包括欠压检测电路，当蓄电池供电电压值比预设蓄电池供电电压值小时，所述欠压检测电路发送欠压信号至所述主控芯片，所述主控芯片根据所述欠压信号做出防护操作；

硬件监控模块，实时监控所述主处理器模块，当所述主处理器模块开机异常时，所述硬件监控模块重新复位所述电源模块，再次启动所述主处理器模块，若所述主处理器模块再次开机异常，则判断为所述主处理器模块发生故障，并记录故障数据。

列车单板式控制器，其中，所述主控芯片包括：

FPGA；

Cortex-R5核，当所述Cortex-R5核监控Cortex-A53核对外通信信号异常时，所述Cortex-R5核通过主逻辑处理仲裁机制切除掉所述Cortex-A53核的通信功能；

AXI高速总线，所述FPGA与所述Cortex-R5核、所述Cortex-A53核通过所述AXI高速总线进行数据交互。

列车单板式控制器，还包括采集模块，对数字量与模拟量进行采集，获得数字量采集数据与模拟量采集。

列车单板式控制器，其中，所述采集模块包括数字量采集通道，所述数字量采集通道包括：

所述FPGA控制多组所述数字量采集通道的EN引脚分时使能，将多组所述数字量采集通道的数字量轮流接入到所述FPGA，所述FPGA对所述数字量进行滤波处理获得所述数字量采集数据。

列车单板式控制器，其中，所述采集模块还包括模拟量采集通道，所述模拟量采集通道包括：

模数转换芯片AD7606C-16，所述FPGA读取所述模数转换芯片AD7606C-16的芯片ID，与预设芯片ID对比，所述FPGA根据对比结果控制多组所述模拟量采集通道输出固定模拟量数据后，读取多组所述模拟量采集通道的模拟量数据，并对所述模拟量数据与所述固定模拟量数据进行比较，根据比较结果控制所述模数转换芯片AD7606C-16，对多组所述模拟量采集通道进行通道开路检测，所述FPGA获取预设通道配置数据后，根据所述预设通道配置数据对多组所述模拟量采集通道写入检测范围数据，校验回读所述检测范围数据与所述预设通道配置数据是否一致，根据校验回读结果对多个所述模拟量采集通道配置状态字使能与接口CRC校验使能。

列车单板式控制器，其中，所述模拟量采集通道还包括：

DOUTX数据线，所述FPGA等待所述模数转换芯片AD7606C-16的BUSY信号下降沿后，读取多组所述模拟量采集通道的模拟量数据后，通过所述DOUTX数据线回读CRC数据，根据约定公式对所述模拟量数据进行CRC校验，若校验结果与所述CRC数据一致，则根据状态字更新所述模拟量数据，获取所述模拟量采集数据。

列车单板式控制器，其中，还包括温度采集模块：

模数转换芯片AD7124-8，信号采集电路将PT100的电阻变化转换成电压，通过差分信号形式传输到所述模数转换芯片AD7124-8，并对其进行处理获得温度信号；

SPI接口，所述模数转换芯片AD7124-8将所述温度信号通过所述SPI接口传输给所述FPGA。

列车单板式控制器，其中，所述温度采集模块还包括：

配置模块，通过所述模数转换芯片AD7124-8的内部功能寄存器，对所述模数转换芯片AD7124-8配置诊断功能、工作模式、基准电压源及数字滤波器。

列车单板式控制器，其中，所述温度采集模块还包括：

模拟量采集通道转换模块，判断当前模拟量采集通道号，根据所述当前模拟量采集通道号将恒流源切换到所述当前模拟量采集通道号相应的模拟量采集通道后，对所述模拟量采集通道进行使能，读取所述模拟量采集通道输出的温度信号，并关闭所述模拟量采集通道。

列车单板式控制器，其中，还包括速度采集模块：

调理电路，将速度信号转换为脉冲信号，所述脉冲信号通过光耦隔离输送到所述FPGA；

信号异常诊断电路，根据脉冲信号幅值判断所述脉冲信号是否在预设区间范围内，所述信号异常诊断电路根据判断结果输出脉冲波形，所述脉冲波形通过光耦隔离输送到所述FPGA，所述FPGA根据所述脉冲波形通过计算获得速度值。

相比于相关技术，本发明提出的一种列车单板式控制器，软件架构重构，主处理软件增加了监控备份处理和备份处理仲裁功能，当主处理器异常时，监控备份处理器可切除主处理接替其工作，降低了故障率和故障的等级，有效提升了产品运行的可靠性；控制器的多个处理器使用芯片内部的AXI总线，有效提升了处理器之间信号传输的可靠性；控制器多个处理器集成在一个芯片内部，外部的供电、时钟、DDR和存储均可以共用一套，有效的降低了产品外围器件的数量，缩小了主控系统的PCB尺寸；控制器支持传感器供电和信号使用同一组屏蔽线，有效提升了模拟信号抗干扰的能力，同时简化了控制器外部箱体的布线；控制器的模拟量采集具有复位、自检、增益配置、采样及通信数据校验等功能；控制器设计欠压检测，有效解决了文件读写过程异常断电导致的文件损坏，同时，通过欠压信号快速封闭脉冲，防止了断电过程控制器误发脉冲导致的IGBT模块损坏；数字量采集电路采用信号分时接入和分时采集的方案，有效的降低了处理器IO管脚的使用，同时降低了整机的发热功耗，具有消氧化功能；控制器具备50MHz的稳定高速通信功能，支持控制器的分布式控制；控制器支持过程数据、快速故障和中速故障记录功能，有效提升了控制器的健康寿命管理功能。

本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1是根据本申请实施例的控制器的总体架构图；

图2是根据本申请实施例的硬件监控部分监控流程示意图；

图3是根据本申请实施例的数字量采集通道示意图；

图4是根据本申请实施例的模拟量采集通道示意图；

图5是根据本申请实施例的模拟量采集流程示意图；

图6是根据本申请实施例的温度采集模块示意图；

图7是根据本申请实施例的温度采集过程中FPGA工作流程示意图；

图8是根据本申请实施例的主处理器模块数据交互接口图；

图9是根据本申请实施例的主处理器方案及接口外设概图。

其中，附图标记为：

主处理器模块：1；

电源模块：2；

硬件监控模块：3；

采集模块：4。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。此外，还可以理解的是，虽然这种开发过程中所作出的努力可能是复杂并且冗长的，然而对于与本申请公开内容相关的本领域的普通技术人员而言，在本申请揭露的技术内容基础上进行的一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本申请公开的内容不充分。

在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是，本申请所描述的实施例在不冲突的情况下，可以与其它实施例相结合。

除非另作定义，本申请所涉及的技术术语或者科学术语应当为本申请所属技术领域内具有一般技能的人士所理解的通常意义。本申请所涉及的“一”、“一个”、“一种”、“该”等类似词语并不表示数量限制，可表示单数或复数。本申请所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含；例如包含了一系列步骤或模块(单元)的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可以还包括没有列出的步骤或单元，或可以还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。本申请所涉及的“连接”、“相连”、“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电气的连接，不管是直接的还是间接的。本申请所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。本申请所涉及的术语“第一”、“第二”、“第三”等仅仅是区别类似的对象，不代表针对对象的特定排序。

本发明提供了一种列车单板式控制器，解决了控制器故障维护性不高、外设资源相互独立不能共用造成资源浪费、数字量采集电路发热量高导致整机功耗严重、不支持控制器的分布式控制的应用场合、控制器的板卡面积较大并且箱体设计复杂等问题。

下面结合具体实施例对本发明进行说明。

实施例一

本实施例还提供了一种列车单板式控制器。请参照图1、图3、图4、图6、图8、图9，图1是根据本申请实施例的控制器的总体架构图；

图3是根据本申请实施例的数字量采集通道示意图；图4是根据本申请实施例的模拟量采集通道示意图；图6是根据本申请实施例的温度采集模块示意图；图8是根据本申请实施例的主处理器模块数据交互接口图；图9是根据本申请实施例的主处理器方案及接口外设概图。如图1至图9所示，一种列车单板式控制器包括：

主处理器模块1，包括主控芯片；

电源模块2，包括欠压检测电路，当蓄电池供电电压值比预设蓄电池供电电压值小时，欠压检测电路发送欠压信号至主控芯片，主控芯片根据欠压信号做出防护操作；

硬件监控模块3，实时监控主处理器模块1，当主处理器模块1开机异常时，硬件监控模块3重新复位电源模块2，再次启动主处理器模块1，若主处理器模块1再次开机异常，则判断为主处理器模块1发生故障，并记录故障数据。

在实施例中，主控芯片还包括：

FPGA；

Cortex-R5核，当Cortex-R5核监控Cortex-A53核对外通信信号异常时，Cortex-R5核通过主逻辑处理仲裁机制切除掉Cortex-A53核的通信功能；

AXI高速总线，FPGA与Cortex-R5核、所述Cortex-A53核通过AXI高速总线进行数据交互。

具体实施中，如图1所述，主处理器模块主要由A53+R5+FPGA集成的主控芯片、DDR内存、QSPI存储和eMMC存储部分组成。

如图1所示，列车单板式控制器还包括16路PWM信号输出模块和信号反馈采集模块，用于IGBT驱动板卡的控制；其中PWM信号可根据需要灵活配置为电信号或者光信号，适用于不同的应用场景；

开机上电过程，板卡设计RC延时电路封锁脉冲的输出功能，预防上电过程误发脉冲导致的IGBT损坏，控制器的全局复位信号同样可以封锁脉冲的输出，预防复位过程误发脉冲导致的IGBT损坏；

其中，设计全局的PWM脉冲输出使能功能，正常工作过程中PWM输出使能，当处理器检测到IGBT驱动板卡故障或者过流等故障时，可通过处理器关闭PWM输出使能，封锁全部脉冲的输出。

下面结合图8解释说明主处理器模块工作原理：

如图8所示，主处理器模块集成两个Cortex-A53核、两个Cortex-R5核和FPGA；芯片内部的AXI总线为多点通信总线，总线挂载Cortex-A53、算法Cortex-R5、逻辑Cortex-R5及FPGA模块，Cortex-A53核、Cortex-R5核和FPGA通过AXI多点通信总线以地址寻址等方式实现以上各模块之间的数据传递交互，其中一部分交互数据为MVB通信数据；

其中，MVB通信链路为双向通信，起止点为Cortex-A53和外部的TCMS系统，中间的FPGA负责对MVB总线的交互信号进行信号过渡和接口处理，将来自AXI总线的MVB数据转换为MVB接口信号给到TCMS系统，将来自TCSM系统的MVB数据转换为AXI总线形式给到Cortex-A53。

下面结合图9解释说明主处理器模块组成部分及各个模块工作原理：

如图9所示，控制器采用赛灵思公司的MPSoc系列芯片，具体型号为XCZU2CG-1SFVC784I,该处理器即主处理器模块集成两个Cortex-A53核、两个Cortex-R5核和FPGA；

其中，FPGA(PL侧)主要负责对外接口控制，包括16路模拟量数据采集、采样芯片、32路数字量数据采集Digital Input、5路温度采集、8路继电器输出控制、8路MOS输出控制、20路PWM脉冲输出及20路状态反馈采集、2路旋变处理和实时时间获取；

Cortex-A53核(PS侧)基于运行的实时操作系统，主要负责逻辑处理功能和通信功能，通信功能主要包括对外的MVB通信、CAN通信、RS485通信、RS232通信和以太网通信即ETH搭建，逻辑处理功能主要包括与FPGA进行数据交互完成控制器的逻辑处理；

Cortex-R5核为其中的算法处理器，主要负责基于与FPGA的交互数据完成算法实现，一个Cortex-R5核进行牵引、辅助和充电机的算法计算，另一个Cortex-R5核实时地监控Cortex-A53核，当监控的Cortex-R5核发现Cortex-A53核逻辑处理异常时，监控的Cortex-R5核通过主处理仲裁机制切除掉Cortex-A53核的逻辑功能，控制器产品进入降级工作模块，同时报出控制器轻微故障，此类设计方案有效的解决了控制器偶发性从TCMS系统离线的故障，并且不影响列车的正常运行，有效的降低了主处理器异常导致的列车停车或晚点故障；其中单片MPSoC具备两个独立的Cortex-R5核，两个核可以运行两套不同或相同的算法；

逻辑处理采用Cortex-A53核(PS)，运行实时操作系统，主要完成对外的MVB通信、CAN通信、RS485通信、RS232通信和以太网通信功能，同时和FPGA进行数据交互完成控制器的逻辑处理功能；

eMMC内存、DDR缓存和QSPI存储为主处理器的缓存存储外设芯片，主要负责运行程序缓存和程序固化存储；

蓄电池电源、电磁防护、开关电源转换为主处理器的电源及供电防护部分，为主处理器工作提供稳定的电源输入，其中，内部配置列车蓄电池电压采集电路，可实时监控控制器的供电质量和状态即电源供电的同时可以对电源电压进行检测监控；

看门狗为硬件看门狗芯片，主要负责监控主处理器的工作状态，在主处理器工作异常时提供复位信号；

2路RS485通信，用于风机的控制或者外部通信等场合；

2路CAN通信，用于有轨电车等低成本项目的网络通信功能；

3路以太网通信功能，其中一路挂在ARM侧，两路挂在FPGA侧；其中FPGA侧的以太网可以映射到ARM处理，详细的为，对于需要以太网控车的项目，可以将FPGA的一路以太网映射到ARM，ARM通过两路以太网实现TRDP控车需要，同时FPGA的两路以太网也可运行TSN协议栈，实现TSN通信的功能；

8路继电器和8路MOS数字量输出功能，其中每一路输出均设计输出反馈功能，通过继电器和MOS数字量输出可以实现牵引、辅助和充电机箱体内部的接触器或继电器的驱动功能；

板载的监控CPU(单片机)，使用该单片机实时的监控控制器所需要的各路电源、板卡温度、复位等关键信号，详细的为，该类信号出现异常后，监控单片机可快速记录缓存的数据层；该功能的设计，有效的解决现场产品异常故障和主控器本身未记录到任何数据的应用，另外板载监控单片机的设计，可提升控制器的功能安全要求；

列车单板式控制器还具有RTC功能、过程数据记录、中速故障数据和快速故障数据记录功能,提升了控制器的可维护性；其中，控制器的存储介质有QSPI存储、eMMC内存,其中eMMC内存的存储空间为32GB。

控制器除底层的控制软件外，还配备专用的上位机软件，上位机可以实现变量监控、变量强制、下载程序、下载数据和波形绘制等功能。

在实施例中，电源模块2包括欠压检测电路，当蓄电池供电电压值比预设蓄电池供电电压值小时，欠压检测电路发送欠压信号至主控芯片，主控芯片根据欠压信号做出防护操作。

在具体实施中，下面结合图1解释说明电源模块组成部分及电源模块中各个模块工作原理：

电源模块2主要由EMC防护电路、欠压检测电路、预充电电路、一次侧隔离电源(DC//DC)变换和二次侧电源变换几部分组成。

其中，EMC防护部分主要实现过压、过流、浪涌和脉冲群等防护功能；

欠压检测电路的主要作用是当蓄电池供电电压为DC110V系统且电源跌落到DC65V以下时，欠压检测电路会发送信号到处理器，处理器在接收到欠压信号后，会做出关机防护操作，例如关闭重要的文件或停止文件的读写以防文件损坏，封闭IGBT等功率模块的驱动操作，防止控制器误发脉冲导致模块损坏；预充电电路的作用是当控制器开机时，可以有效的控制开机过程的冲击电流，防护预充电电路前级的器件快速老化也可以预防由于开机冲击电流过大导致车上的空开误动作的问题；控制器的第一级DC//DC变换共输出两组电源，其中第一组电源对外用于IGBT驱动板的供电，另外一组用于控制器内部控制电路和传感器的供电。

在实施例中，硬件监控模块3包括实时监控主处理器模块1，当主处理器模块1开机异常时，硬件监控模块3重新复位电源模块2，再次启动主处理器模块1，若主处理器模块1再次开机异常，则判断为主处理器模块1发生故障，并记录故障数据。

在具体实施中，下面结合图1解释说明硬件监控模块组成部分及各个模块工作原理：

硬件监控模块3主要由监控CPU、板载温度检测芯片和看门狗即Watchdog组成。

其中，硬件监控部分实时监控主处理器的各路电源轨、复位信号和生命信号，实际应用过程中，列车车辆的车载控制器一般均使用同一个蓄电池供电，车辆上电时，车辆的多个设备同时上电会造成电源不稳定，导致产品偶发性开机异常问题，为了实现错峰避扰启动，硬件监控部分会在上电2秒的时间内复位主处理器的电源,2秒后车辆电源稳定后，释放硬件电源复位管脚，启动主处理器的电源转换和供电，如果出现主处理器开机异常时，硬件监控部分会重新复位电源，再次启动主处理器，二次启动失败后，产品进入宕机模式并记录相关故障数据；

其中，产品正常运行过程中，电源轨、复位信号或生命信号异常后，监控处理器将会封锁控制器的PWM信号输出进行安全导向，同时记录故障数据，方便后续故障维护分析。

在实施例中，列车单板式控制器还包括采集模块4，对数字量与模拟量进行采集，获得数字量采集数据与模拟量采集。

在实施例中，采集模块4包括数字量采集通道，数字量采集通道包括，FPGA控制多组数字量采集通道的EN引脚分时使能，将多组数字量采集通道的数字量轮流接入到FPGA，FPGA对数字量进行滤波处理获得数字量采集数据。

具体实施中，下面结合图3解释说明数字量采集通道组成部分：如图3所示，控制器设计4组隔离的数字量采集通道，每组8路共32路即IN1-IN32，4组数字量采集通道共用一套数字量采集IO管脚，采用分时接入的方案，可以节省处理器IO管脚的使用，控制器内部每一组数字量采集通道的信号负短接在一起通过光耦控制是否与外部的信号导通，从而控制外部的信号的分时采集，该方案即实现了消氧化的功能也实现了节能的需求；其中，分时接入方案详细的为，FPGA依次控制四组采集电路的EN引脚分时使能，将四组DI信号轮流接入FPGA引脚，以此完成32个DI信号的分四组接入；分时采集详细的为，在分时接入的基础上，在每次使能一组的EN、一组DI信号接入FPGA后，由FPGA进行采集、滤波完成该组DI信号采集，以此往复4次完成32路DI信号的采集。

下面以第一组通道为例说明数字量采集工作原理，数字量采集工作原理为如下：

FPGA控制EN1输出高电平，EN2、EN3、EN4输出低电平，隔离光耦工作，第一组的数字量采集通道的负端信号接通，信号正常输入到第一组数字隔离芯片，数字隔离芯片正常转换输出，并且将数据输送到OUT1—OUT8的信号线上，其余组的数字隔离芯片此时输出的是高阻态，不影响第一组的数据输出，FPGA依次控制4组采集电路，可获取32路数字量采集通道的数据；

其中，在不需要采集的时间内，可以同时关闭4个使能，节省外部信号能量的消耗，也可同步减少自身的消耗；通过一组EN的打开，R1、R2、R3可配置出所需要的消氧化电流，有效的防止外部连接器触点的氧化问题；另外通过R1、R2、R3电阻的配置可以灵活设置数字量采集的回滞电压，有效防止信号错误的信号采集；FPGA在EN导通的时间内，快速的进行多次数据采集，并进行滤波处理；并且本次设计的控制平台外部信号输入的负端只有一个接线点，有效的降低了外部接线的复杂性。

在实施例中，采集模块4还包括模拟量采集通道，模拟量采集通道包括，模数转换芯片AD7606C-16，FPGA读取模数转换芯片AD7606C-16的芯片ID，与预设芯片ID对比，FPGA根据对比结果控制多组模拟量采集通道输出固定模拟量数据后，读取多组模拟量采集通道的模拟量数据，并对模拟量数据与固定模拟量数据进行比较，根据比较结果控制模数转换芯片AD7606C-16，对多组模拟量采集通道进行通道开路检测，FPGA获取预设通道配置数据后，根据预设通道配置数据对多组模拟量采集通道写入检测范围数据，校验回读检测范围数据与预设通道配置数据是否一致，根据校验回读结果对多个模拟量采集通道配置状态字使能与接口CRC校验使能；

DOUTX数据线，所述FPGA等待所述模数转换芯片AD7606C-16的BUSY信号下降沿后，读取多组所述模拟量采集通道的模拟量数据后，通过所述DOUTX数据线回读CRC数据，根据约定公式对所述模拟量数据进行CRC校验，若校验结果与所述CRC数据一致，则根据状态字更新所述模拟量数据，获取所述模拟量采集数据。

在具体实施中，下面结合图4解释说明模拟量采集通道组成部分：如图4所述，控制器设计16路即IN1-IN16模拟量采集通道，采用2片8通道16位模数转换芯片AD7606C-16实现；主控芯片FPGA与AD7606C-16具有多种通信方式，选择Quad SPI串行接口方式，数据线共4条即DOUTA、DOUTB、DOUTC、DOUTD，每条数据线串行输出2个通道的采样数据，既节省IO管脚的使用，又保证足够的数据通信速度；每路芯片内部自带1M欧姆输入阻抗的输入缓冲器，以及可控且多样化的信号检测类型与检测范围，使得外部传感器信号无需再次经过运放调理电路即可直接接入芯片的模拟输入端，该方案既满足了不同信号的宽范围检测需求，也省略了调理电路，进一步保证了系统设计的紧凑性；同时，对各通道间传感器供电、信号回采进行独立走线及屏蔽处理，既简化了各传感器的接线方式，也能增强各通道信号采集的完整性与抗干扰能力。

其中，控制器选用的AD7606C-16除了高度紧凑集成的特点和优越的参数性能，其校准和诊断功能也是非常强大，包括模拟通道输入开路检测、读写数据和寄存器CRC差错校验等等；FPGA驱动AD在设计过程中从系统层面充分考虑到芯片各项功能的适应性，设计添加模拟输入开路检测、接口CRC校验等功能保证模拟量采集的稳定及易用。

在实施例中，列车单板式控制器还包括温度采集模块5，温度采集模块5包括：

模数转换芯片AD7124-8，信号采集电路将PT100的电阻变化转换成电压，通过差分信号形式传输到模数转换芯片AD7124-8，并对其进行处理获得温度信号；

SPI接口，模数转换芯片AD7124-8将温度信号通过SPI接口传输给FPGA；

配置模块，通过模数转换芯片AD7124-8的内部功能寄存器，对模数转换芯片AD7124-8配置诊断功能、工作模式、基准电压源及数字滤波器；

模拟量采集通道转换模块，判断当前模拟量采集通道号，根据当前模拟量采集通道号将恒流源切换到当前模拟量采集通道号相应的模拟量采集通道后，对模拟量采集通道进行使能，读取模拟量采集通道输出的温度信号，并关闭模拟量采集通道。

在具体实施中，下面结合图6解释说明温度采集模块工作原理：

如图6所示，温度采集模块设计5路模拟量采集通道，利用AD7124-8模数转换器采集5路PT100温度信号，每路模拟量采集通道采用差分输入形式，信号采集电路将PT100电阻的变化转换成电压，以差分信号形式传输到芯片内部的多路复用器即多路数据选择器，再经可编程增益单元PGA即可编程增益阵列，24位模数转换单元ADC，数字滤波器FILTER，最终将转换结果通过SPI接口传输给FPGA。

其中，AD7124-8与FPGA之间通过SPI通信，并做数字隔离，并且在AD7124-8内部具有可配置的恒流源IOUT，可通过编程配置恒流源的输出电流及输出引脚，依次循环为每路模拟量采集通道提供激励电流；同时，恒流源所产生的激励电流还会经过基准电阻产生ADC所需要的基准电压，这种设计方案可确保模拟输入电压范围始终与基准电压成比例，其中，激励电流的温度漂移或信号受其他因素干扰所引起的模拟输入电压的任何误差，都会通过基准电压的变化予以补偿，不会影响采样精度，具有较好的抗干扰能力。

在实施例中，列车单板式控制器还包括速度采集模块6，速度采集模块包括：

调理电路，将速度信号转换为脉冲信号，脉冲信号通过光耦隔离输送到FPGA；

信号异常诊断电路，根据脉冲信号幅值判断脉冲信号是否在预设区间范围内，信号异常诊断电路根据判断结果输出脉冲波形，脉冲波形通过光耦隔离输送到FPGA，FPGA根据脉冲波形通过计算获得速度值。

在具体实施中，控制器设计4路相同的速度采集模块，与模拟量信号采集类似，控制器同样可为传感器提供电源供电，速度信号一般是电压或电流信号，如果是电流信号，首先使用采样电阻将信号变换为电压信号，变换后的电压信号分别进入调理电路和信号异常诊断电路，调理电路将电压波形变换为脉冲信号，该脉冲信号通过光耦隔离输送给FPGA,信号异常诊断电路将根据脉冲信号的幅值判断脉冲信号是否在合理的区间范围内，如果在合理的区间范围内给出一个高电平，如果信号不在合理的区间内，给出一个低电平，异常诊断变换后的信号通过光耦隔离给到FPGA，FPGA根据获取的脉冲波形，可计算速度值后，FPGA可根据速度传感器输出的AB路信号的相位给出列车运行的方向。

实施例二

下面结合图2解释说明硬件监控部分工作流程，图2是根据本申请实施例的硬件监控部分监控流程示意图。如图2所示，详细工作流程为如下：

步骤1，延迟上电启动：车辆电源初上电，控制器的硬件监控部分在起始2秒时间内复位主处理器的电源，等待2秒车辆电源稳定后使能主处理器电源，给主处理器部分正常供电，主处理器供电后系统正常启动，延时10秒等待系统启动工作稳定后进入系统初状态检测；

步骤2，系统初状态检测：系统启动后，检测主处理器的工作状态，若工作异常，则判断是否触发新的故障记录，将新的故障记录下来后跳到生命信号检测，若工作正常，则直接进行生命信号检测；

步骤3，系统生命信号检测：开始以1秒为周期实时检测主处理器内部生命信号是否刷新正常，若生命信号异常，则判断是否已经发生2次复位，如果复位次数不到2，则复位主处理器并进行故障记录，重新启动系统后再次进行系统初状态检测；如果已经2次复位，则认定启动失败，给出指示后进入工作或宕机状态；若检测生命信号正常，则直接进入工作或宕机状态。

步骤4，工作或宕机状态：系统关闭复位功能，不再进行复位系统操作，继续轮询监控系统的工作状态，对异常情况进行记录。

实施例三

下面结合图5以第一片AD7606C-16为例说明复位、自检、配置、采集模拟量数据及模拟量数据校验等功能的实现原理，图5是根据本申请实施例的模拟量采集流程示意图。如图5所述，详细的为：

系统初上电后进入复位阶段，FPGA控制拉高RST复位信号5us使芯片完成上电后的完全复位，保证芯片采样、SPI通信、寄存器内容完全复位为初始状态，延时等待芯片逻辑加载完毕即开始芯片状态与通信状态自检；自检阶段FPGA配合一系列Quad SPI时序操作完成芯片ID寄存器内容读取，将读取的芯片ID与约定内容进行对比，若芯片ID与约定内容一致则初步验证芯片型号及通信状态正常，若芯片ID与约定内容不一致，报出对比结果和芯片ID，并重新读取芯片ID；进一步FPGA配置芯片每个通道输出默认ADC数据即默认模拟量数据，利用4数据线分时复用回读8个通道的模拟量数据，若对比回读数据与默认数据一致则通信正常，若对比回读数据与默认数据不一致，则报出异常通道数据；下一步配置芯片进行20次的通道开路检测，使能寄存器开路检测位，使芯片配置内部运放为共模模式，若该通道外部开路，则采样侧检测电压会随内部共模电压升高，若外部挂载负载则采样电压稳定在0附近，以此检测外部负载是否正确接入，然后回读检测结果，若检测结果为通道不正常，则报出具体开路通道，若检测结果为通道正常，自检通过进入配置阶段；配置阶段每个通道采样范围可选配置为单端单极性、单端双极性、差分双极性的多个范围，通道的检测范围根据项目组需求不同由顶层逻辑下发给FPGA，由FPGA对每个通道配置写入，并在写入后回读该寄存器值校验是否配置成功，若配置失败则重新配置通道检测范围，若配置成功，则开始配置通道数据的状态字使能，保证回读的ADC数据紧跟状态数据，用于指示通道状态；配置完毕进入采样控制及读取校验阶段，FPGA控制模拟量数据开始转换信号，并等待芯片BUSY信号下降沿后开始读取ADC数据，FPGA回读4条DOUTX数据线，每条数据线传输2个通道数据及附加16位CRC结果，每个通道包含16位采样数据和8位状态字共24位，将ADC数据按照约定公式进行16位CRC校验，若校验结果与读取CRC结果不一致，则报出CRC故障，并舍弃该次数据结束本次模拟量采集，若校验结果与读取CRC结果一致则代表数据正确，同时将ADC数据根据状态字中的通道数匹配更新到对应的数据中，至此完成一次采样控制及读取校验，以此为循环进行信号的实时同步采集；

其中，每次采样数据读取后的CRC校验及状态数据解析，保证了采样数据通信的稳定性。

实施例四

下面结合图7解释说明温度采集模块温度采集工作流程，图7是根据本申请实施例的温度采集过程中FPGA工作流程示意图。如图7所示，详细工作流程为如下：

AD7124上电后需要经过约1.2ms等待其执行复位操作，随后通过写内部功能寄存器对其进行诊断功能配置，配置诊断功能后，诊断5路模拟量采集通道，若诊断正常则继续配置工作模式、基准电压源、数字滤波器，若诊断异常报出异常模拟量采集通道数据；所有配置完成后，依次循环每个模拟采集通道的恒流源，判断当前通道号，然后根据N的值将恒流源切换到相应的通道上，完成一个通道的转换后，如果不需要复位，则再次判断N的值，使能该通道并读取转换结果，读取结果后关闭当前通道，判断是否需要复位，若否，则继续循环读取各通道数据；

其中，通道的转换详细的为，图7中N代表模拟量采集通道号，共5个通道，配置完数字滤波器后，会判断当前通道号，然后根据N的值将恒流源切换到相应的通道上，完成一个通道的转换后，如果不需要复位，则再次判断N的值，其中，如果N不等于5，则N＝N+1，将恒流源切换到下一个通道，直到通道号N＝5后，将N赋值为1，达到循环切换恒流源的目的。

其中，诊断功能可以检查电路连接，监控电源、基准电压，检查所有转换和校准有无错误，监控所有读写操作；

工作模式采用连续转换模式，使用内部614.4KHz时钟，在全功率模式下转换，并将状态寄存器的值随转换结果输出，以指示当前输出的转换结果为第几通道的数据；

基准电压源选择外部基准电压，单极性模拟输入，可编程增益阵列(PGA)增益值16；

数字滤波器使能Sinc4+Sinc1滤波器；其中，Sinc4滤波器在整个输出数据速率范围内具有出色的噪声性能，并提供最佳50Hz/60Hz抑制性能，Sinc1滤波器会将转换结果以16为基数求均值；本发明的温度采集模块通过配置诊断功能，可有效提高功能电路的可用性；利用数字滤波器可有效提高信号质量；利用片内可编程恒流源可有效降低外部电路的复杂性，为PT100传感器提供激励电流的同时，也流经基准电阻，产生了外部差分基准电压，有效提高了采样过程的抗干扰能力。

综上所述，本发明涉及一种列车单板式控制器，重构控制器的控制器软件，采用软件备份机制，有效提升了产品运行过程中的可靠性，有效的降低了列车晚点或救援等故障；控制器结构紧凑、传感器信号和电源共用一组屏蔽线，有效的降低了箱体设计的复杂度，同时提升了模拟信号的抗干扰性能；控制器数字量采集部分采用分时接入方式，有效降低了数字量采集电路的发热量且节省能源，提升了控制器抗老化性能；控制器设计硬件监控处理器，有效的监控了处理器的电源、复位和板卡温度等信号，对于主处理器异常重启未记录到数据的情况提供了故障数据支撑，有效的提升了产品的故障维护性；控制器具备高速光纤通信功能，支持控制器的分布式控制的应用场合，并且控制器支持MVB、TRDP和TSN的通信功能。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求的保护范围为准。

Claims (10)

1.一种列车单板式控制器，其特征在于，所述列车单板式控制器包括：

主处理器模块，包括主控芯片；

电源模块，包括欠压检测电路，当蓄电池供电电压值比预设蓄电池供电电压值小时，所述欠压检测电路发送欠压信号至所述主控芯片，所述主控芯片根据所述欠压信号做出防护操作；

硬件监控模块，实时监控所述主处理器模块，当所述主处理器模块开机异常时，所述硬件监控模块重新复位所述电源模块，再次启动所述主处理器模块，若所述主处理器模块再次开机异常，则判断为所述主处理器模块发生故障，并记录故障数据。

2.根据权利要求1所述的列车单板式控制器，其特征在于，所述主控芯片包括：

FPGA；

Cortex-R5核，当所述Cortex-R5核监控Cortex-A53核对外通信信号异常时，所述Cortex-R5核通过主逻辑处理仲裁机制切除掉所述Cortex-A53核的通信功能；

AXI高速总线，所述FPGA与所述Cortex-R5核、所述Cortex-A53核通过所述AX I高速总线进行数据交互。

3.根据权利要求2所述的列车单板式控制器，其特征在于，还包括采集模块，对数字量与模拟量进行采集，获得数字量采集数据与模拟量采集。

4.根据权利要求3所述的列车单板式控制器，其特征在于，所述采集模块包括数字量采集通道，所述数字量采集通道包括：

所述FPGA控制多组所述数字量采集通道的EN引脚分时使能，将多组所述数字量采集通道的数字量轮流接入到所述FPGA，所述FPGA对所述数字量进行滤波处理获得所述数字量采集数据。

5.根据权利要求3所述的列车单板式控制器，其特征在于，所述采集模块还包括模拟量采集通道，所述模拟量采集通道包括：

模数转换芯片AD7606C-16，所述FPGA读取所述模数转换芯片AD7606C-16的芯片ID，与预设芯片ID对比，所述FPGA根据对比结果控制多组所述模拟量采集通道输出固定模拟量数据后，读取多组所述模拟量采集通道的模拟量数据，并对所述模拟量数据与所述固定模拟量数据进行比较，根据比较结果控制所述模数转换芯片AD7606C-16，对多组所述模拟量采集通道进行通道开路检测，所述FPGA获取预设通道配置数据后，根据所述预设通道配置数据对多组所述模拟量采集通道写入检测范围数据，校验回读所述检测范围数据与所述预设通道配置数据是否一致，根据校验回读结果对多个所述模拟量采集通道配置状态字使能与接口CRC校验使能。

6.根据权利要求5所述的列车单板式控制器，其特征在于，所述模拟量采集通道还包括：

DOUTX数据线，所述FPGA等待所述模数转换芯片AD7606C-16的BUSY信号下降沿后，读取多组所述模拟量采集通道的模拟量数据后，通过所述DOUTX数据线回读CRC数据，根据约定公式对所述模拟量数据进行CRC校验，若校验结果与所述CRC数据一致，则根据状态字更新所述模拟量数据，获取所述模拟量采集数据。

7.根据权利要求2所述的列车单板式控制器，其特征在于，还包括温度采集模块：

模数转换芯片AD7124-8，信号采集电路将PT100的电阻变化转换成电压，通过差分信号形式传输到所述模数转换芯片AD7124-8，并对其进行处理获得温度信号；

SPI接口，所述模数转换芯片AD7124-8将所述温度信号通过所述SPI接口传输给所述FPGA。

8.根据权利要求7所述的列车单板式控制器，所述温度采集模块还包括：

配置模块，通过所述模数转换芯片AD7124-8的内部功能寄存器，对所述模数转换芯片AD7124-8配置诊断功能、工作模式、基准电压源及数字滤波器。

9.根据权利要求5所述的列车单板式控制器，所述温度采集模块还包括：

模拟量采集通道转换模块，判断当前模拟量采集通道号，根据所述当前模拟量采集通道号将恒流源切换到所述当前模拟量采集通道号相应的模拟量采集通道后，对所述模拟量采集通道进行使能，读取所述模拟量采集通道输出的温度信号，并关闭所述模拟量采集通道。

10.根据权利要求2所述的列车单板式控制器，其特征在于，还包括速度采集模块：

调理电路，将速度信号转换为脉冲信号，所述脉冲信号通过光耦隔离输送到所述FPGA；

信号异常诊断电路，根据脉冲信号幅值判断所述脉冲信号是否在预设区间范围内，所述信号异常诊断电路根据判断结果输出脉冲波形，所述脉冲波形通过光耦隔离输送到所述FPGA，所述FPGA根据所述脉冲波形通过计算获得速度值。

Images