CN115398625A - 具有架构基板的弯曲的成像传感器封装 - Google Patents

Abstract

一种成像传感器封装，包括：成像传感器；以及耦合到所述成像传感器的底表面的架构基板。所述架构基板沿所述架构基板的平面内方向具有局部刚度变化，并且所述成像传感器和所述架构基板是弯曲的。

Description

具有架构基板的弯曲的成像传感器封装

技术领域

本公开的实施例的一个或多个方面涉及具有架构基板的弯曲的成像传感器封装。

背景技术

最近，对成像传感器(例如光学成像传感器)的需求迅速增加，成像传感器诸如用于光学成像系统(例如光学相机)、红外成像系统(例如红外相机)、光探测和测距(LIDAR)系统、红外搜索和跟踪(IRST)系统、成像卫星等的互补金属氧化物半导体(CMOS)和电荷耦合器件(CCD)传感器。

为了易于制造，相关技术的成像传感器是平坦的(也称为平坦焦平面阵列(FPA))。为了将入射光(例如，可见光、红外辐射等)投射到平坦焦平面上，平坦成像传感器通常包括透镜和/或其它光学装置，使得平坦成像传感器准确地捕获和解释(interpret)入射光。另一方面，弯曲的成像传感器不需要相同的复杂光学器件，因为将入射光投射到平坦的焦平面上时所遇到的校正球面像差(spherical aberration)的需求(例如，产生平坦的焦平面的需求)被减少或消除。因此，与相关技术的平面成像传感器相比，弯曲的成像传感器允许更宽范围的透镜设计，并且能够获取更清晰、更详细的图像，并且以更低的光级操作，从而扩展了成像装置的操作窗口(例如，操作参数)。此外，与平坦成像传感器相比，由于弯曲的成像传感器的光学器件复杂性降低，因此成像系统的尺寸(例如，体积和重量)可以减小，从而实现新的应用。此外，具有弯曲焦平面的弯曲的成像传感器可以在宽视场(FOV)成像器的整个FOV上维持均匀或基本均匀的照明，并且光学简单性减少了传输损耗，从而增加了可能的帧速率。

弯曲平坦成像传感器(例如，平坦焦平面阵列(FPA))以具有弯曲(例如，球形)表面是有挑战性的，并且随着成像传感器的尺寸增大以及曲率半径(ROC)由于成像传感器中的应变增大而减小，以非零高斯曲率围绕两个轴弯曲的成像传感器是越来越有挑战性的。成像传感器中的增加的应变可能导致破损，并且当跨成像传感器上的应变是高度非线性时(其在球形地弯曲平坦成像传感器时是典型的)，成像传感器的输出(例如，电子响应)可能显著地偏移，从而引起伴随而来的暗噪声和可操作性的劣化。

发明内容

本公开的实施例的各方面提供了一种弯曲的成像传感器封装，其通过在成像传感器下方包括架构基板，可以较大并且可以被弯曲成具有比现有技术的弯曲成像传感器更紧(tighter)的曲率半径而不会破损并且不会遭受成像性能的劣化。该架构基板将低幅度起皱现象赋予所述成像传感器，这减少了有害的应变，同时允许所述成像传感器(例如FPA)保持接近球形焦面(spherical focal surface)以便精确成像。例如，所述架构基板可以耦合(例如，接合、粘附、沉积或附着)到成像传感器的底表面以形成传感器封装，并且随着所述传感器封装(例如，传感器架构基板叠层)被弯曲时，所述架构基板将起皱现象赋予到所述成像传感器上。总体上，所述成像传感器将呈现模具的曲率，同时在其表面中呈现低幅度起皱(例如，小偏差)。所述成像传感器中的这些褶皱形成所述成像传感器的抗弯刚度(例如，抗挠刚度)的局部变化，这调节和/或改变所述成像传感器内的应力分布，从而减少或防止应力或应变集中和幅度。因此，所述架构基板可调整跨所述成像传感器上的应力分布以减轻其被弯曲时的故障和成像劣化。例如，通过经由在弯曲期间发生的低幅度起皱来减轻所述成像传感器中的压缩应变可减小成像传感器中的总应变能，从而使得甚至大规格成像传感器(例如，对角线长度大于55mm的成像传感器)也可被弯曲到相对紧(tight)的曲率半径。另外，因为低幅度起皱以亚像素尺度(sub-pixel scale)发生(例如，一个光接收元件或像素大于一个褶皱)，所以不存在如可能从“褶皱”成像传感器所预期的成像性能的实质劣化。

根据实施例，一种成像传感器封装包括：成像传感器；以及耦合到所述成像传感器的底表面的架构基板。所述架构基板沿所述架构基板的平面内方向具有局部刚度变化，且所述成像传感器和所述架构基板是弯曲的。

所述成像传感器可以包括布置在读出集成电路和抗反射涂层之间的检测器。

所述成像传感器和所述架构基板可以是球形弯曲的。

所述架构基板可以沿着其平面内方向具有厚度变化。

所述架构基板可以具有多个不连续部分。

所述架构基板可以包括多个夹层板，在所述夹层板之间具有芯。

所述芯可以包括在所述夹层板之间延伸的多个芯构件。

所述芯构件可以布置成棱柱、栅格或随机形式。

所述夹层板中的最外面一个可以具有在其中的开口。

所述夹层板中的最里面一个沿着所述成像传感器的底表面可以是连续的。

根据实施例，一种弯曲的成像传感器封装，包括：弯曲的成像传感器，包括检测器和在所述检测器下方的读出集成电路，所述检测器包括彼此间隔开的多个光检测元件；以及弯曲的架构基板，其耦合到所述读出集成电路的与所述检测器相对的表面。所述架构基板沿着所述架构基板的平面内方向具有局部刚度变化。

所述成像传感器可以是褶皱的，并且所述褶皱的波长可以小于所述光检测元件的间距。

所述褶皱的波长可以小于所述光检测元件的尺寸。

所述褶皱的幅度可以小于所述光检测元件的间距的两倍。

所述架构基板可以包括多种不同的材料。

所述不同的材料可以以层彼此堆叠。

所述不同的材料可以在平面内方向上彼此相邻。

所述材料可以在所述架构基板的一部分处混合在一起。

所述材料可以包括铝、铜、镍、铁、因瓦合金、钢、钛、钼、钨和/或铋。

所示成像传感器可以具有至少55mm的对角线长度。

根据实施例，提供了一种制造成像传感器封装的方法。所述方法包括：形成架构基板，以沿着所述架构基板的平面内方向具有局部刚度变化；将所述架构基板耦合到成像传感器的底表面；以及使所述成像传感器与耦合到其上的所述架构基板弯曲。

附图说明

参考说明书、权利要求书和附图，将进一步认识和更好地理解本公开的上述和其它方面和特征，其中：

图1是根据本公开的实施例的成像传感器封装处于平坦状态的截面图；

图2是图1所示的成像传感器封装处于弯曲状态的示意性截面图；

图3A-3C示出了图1所示的所述成像传感器封装的架构基板的不同实施例；

图4A和4B示出了没有架构基板的弯曲的成像传感器的有限元分析；

图5A和5B示出了根据本公开的实施例的弯曲的成像传感器封装的有限元分析；以及

图6是示出根据本公开的实施例的与包括径向图案化的架构基板的弯曲的成像传感器封装相比、在没有架构基板的情况下在弯曲的成像传感器上的最大主应力分布的曲线图。

具体实施方式

下面结合附图所阐述的具体实施方式旨在作为本公开的示例实施例的描述，而不是旨在表示本公开可以被体现的唯一形式。本说明结合所说明的示例实施例阐述本公开的方面和特征。然而，应当理解，相同或等同的方面和特征可以通过不同的实施例来实现，并且这样的其他实施例被包含在本公开的精神和范围内。如本文其它地方所述，说明书和附图中的相似附图标记旨在表示相似的元件。此外，每个实施例中的特征、配置和/或其它方面的说明通常应当被认为可用于其它实施例中的其它类似特征、配置和/或方面。

图1示出了根据本公开的实施例的成像传感器封装100的截面图。在图1中，为了便于描述，示出了所述成像传感器封装100处于平坦状态。应当理解，所述成像传感器封装100可以在一个或多个方向上(例如，沿着一个或多个轴)弯曲。取决于特定成像系统的需要和设计，所述成像传感器封装100可以被弯曲成具有球面、非球面、柱面、抛物面或任何合适的非平面表面或形状。在一个实施例中，所述成像传感器封装100可以被弯曲以具有球面曲率(例如，可以沿着两个平面内轴弯曲)(参见例如图5A和5B)。

参考图1，所述成像传感器封装100包括耦合到架构基板(architectedsubstrate)(例如，图案化基板)20的成像传感器10。所述成像传感器10和所述架构基板20一起可以被称为传感器-基板层叠体或者简单地称为所述成像传感器封装100。

所述成像传感器10可以包括读出集成电路11、在所述读出集成电路11上的检测器12以及在所述检测器12上的抗反射涂层13。所述架构基板20布置在所述读出集成电路11之下(例如，耦合到其底表面)。在一些实施例中，可以形成(例如，单独形成)所述成像传感器10，然后耦合到所述架构基板20。但是在其他实施例中，完整的(例如，未图案化的)基板可以耦合到所述成像传感器10，然后被图案化以形成所述架构基板20。

所述检测器12可以包括多个感光元件，并且所述读出集成电路11可以用作所述感光元件的基板。所述成像传感器10可以基于所述检测器12的组成而对不同波长范围的光敏感(例如，可以接收和解释)。例如，所述检测器12可以对可见或红外(IR)光敏感，并且所述红外光可以是近红外辐射(NIR)、短波红外辐射(SWIR)、中波红外辐射(MWIR)和/或长波红外辐射(LWIR)。

红外感测检测器(例如，红外感测元件)可以包括II型应变层超晶格(SLS)(例如，InSb、InAs/InAsSb)、III-V体合金(bulk alloy)、光伏材料(例如，碲镉汞、InSb、PbSnTe、PtSi)、光电导材料(例如，碲镉汞、InSb、InGaAs/InP、Ge、掺杂硅)和/或微型热辐射计(microbolometer)(例如，氧化钒或非晶硅)。可见光检测器(例如，可见光感测元件)可以包括电荷耦合器件(CCD)和/或互补金属氧化物半导体(CMOS)。

所述检测器12的感光元件可以彼此间隔从大约1μm到大约40μm范围内的距离(例如，可以具有间距)，并且可以耦合到(例如，可以形成在)所述读出集成电路11。所述读出集成电路11可以包括由硅、锗和/或其他合适的半导体材料形成(或包括硅、锗和/或其他合适的半导体材料)的基板，并且还可以包括氧化物层和金属线以用作所述读出集成电路11。

图4A和4B示出了在两个方向上弯曲(例如，球形弯曲)的没有所述架构基板20的成像传感器10的有限元分析。图4A示出了所述成像传感器10的物理变形，以及图4B示出了所述成像传感器10中的应力分布。

如图4A所示，当没有所述架构基板20的所述成像传感器10弯曲时，其经历主要集中在边缘中心的不受控制的起皱，并且如图4B所示，没有所述架构基板20的所述成像传感器10经历相对高的局部压应力和拉应力。

图5A和5B示出了所述成像传感器封装的不同实施例的有限元分析，其包括所述成像传感器10和所述架构基板20的不同实施例，其在两个方向上弯曲(例如，球形弯曲)。图5A和5B对应于图4B(例如，示出应力分布)，但是包括所述架构基板。

图5A示出了包括岛型的(例如，正方形图案)架构基板20的图像传感器封装200中的应力分布，这将在下面更详细地描述。图5B示出了包括径向图案化的架构基板20的图像传感器封装300中的应力分布，其也将在下面更详细地描述。

如图5A和图5B中可以看到的，通过将所述架构基板20耦合到所述成像传感器10的底表面，应力较少地集中在所述成像传感器10中(例如，应力更均匀地分布在所述成像传感器10上)，其还通过在所述成像传感器10中引起受控的低幅度起皱来减少不受控的起皱或屈曲，下面进一步讨论。低幅度起皱可被认为是与理想曲面的局部偏差。

也就是说，分别在图5A和图5B中示出的所述成像传感器封装200和300中的所述成像传感器10经历低幅度起皱。图2是所述成像传感器封装100的示意性截面图，为了便于描述，其以放大的方式示出了所述成像传感器10的所述低幅度起皱。

图6是示出了作为距成像传感器中心点的距离的函数的成像传感器的最大平面内应力的差异的曲线图。实线表示没有架构基板的所述成像传感器10(例如参见图4A和图4B)，而虚线表示具有径向图案化架构基板的所述弯曲传感器封装300(例如参见图5B)。如可见，与不具有架构基板的所述成像传感器10相比，平面内应力更均匀地分布在包括所述架构基板的整个所述成像传感器封装300上。

在下文中，将更详细地描述所述架构基板20的实施例的方面。如图2示意性所示，通过经由低幅度起皱来减轻压缩应变，所述架构基板20减小了所述成像传感器10中的总应变能。

所述架构基板20可以被设计为使得所述成像传感器10的低幅度起皱不影响或基本上不影响所述成像传感器10的成像质量。例如，所述架构基板20可以被设计为使得所述起皱的波长(例如，起皱峰之间的距离)小于一个光检测元件(例如，一个像素)的尺寸；因此，所述成像传感器10中的许多或所有像素经受至少一个且可能一个以上褶皱，从而导致对所述光检测元件的光收集效率的实质上一致的影响且对图像输出的总体影响极小。另一方面，例如没有所述架构基板20的弯曲的成像传感器(参见例如图4A和4B)可能经历的不受控制的起皱以不同方式影响像素(例如，一些像素可能比其它像素经受更大的起皱)，导致一些像素经受高度降低的光收集效率，并且与同一成像传感器中的其它像素相比，导致焦距变化，从而导致失真的输出图像。此外，当波长扩展超过像素尺寸时，低幅度起皱的幅度也可小于像素尺寸，这相对于不受控制的起皱改善了一致性并改善了输出图像质量。例如，所述幅度可以小于一个像素的宽度的两倍，或者可以小于一个像素的宽度的四分之一。在一些实施例中，像素法线与理想值的平均偏差小于约45度，并且可以小于约10度。

所述架构基板20具有不均匀的图案，诸如不均匀的厚度和/或材料成分，其在所述架构基板20中产生刚度变化或不连续性。这些刚度不连续性(例如，相对高和相对低刚度的区域)随着所述成像传感器10被弯曲时(例如，随着在模具中被弯曲时)对其赋予低幅度起皱。所述架构基板20在整个弯曲过程中保持(或基本上保持)其体积。

所述架构基板20可以具有在两个方向(称为平面内方向)上比在第三方向(称为平面外方向)上更长的尺寸。在一些实施例中，所述平面内方向可以是所述架构基板20的长度方向和宽度方向，而所述平面外方向可以是所述架构基板20的厚度方向。

所述架构基板20可以大于(例如，可以具有较大的表面积或体积)或小于所述成像传感器10。例如，所述架构基板20的平面内尺寸(例如，表面积)可以在所述成像传感器10的平面内尺寸(例如，表面积)的约40％至约200％的范围内。在一个实施例中，所述架构基板20和所述成像传感器10的平面内尺寸可以相同或基本相同。

所述架构基板20可以具有正方形、矩形、圆形、椭圆形或任意形状的外部轮廓。在一个实施例中，所述架构基板20和所述成像传感器10的外部轮廓(例如，外周形状)可以相同或基本相同。

所述架构基板20可以具有在大约1μm和大约400μm之间的范围内的厚度(例如，平面外基板厚度)。在一些实施例中，所述架构基板20可以具有从大约0.5μm到大约5μm范围内或者在大约15μm和大约100μm之间的厚度。当从所述成像传感器10的长度与所述成像传感器封装100的最大厚度的比率的角度来看时，所述比率将在大约20和大约500之间。在一些实施例中，所述比率将在约20至约50之间，以提供具有较大抗皱性的区域。在其它实施例中，该比率可以在大约200到大约400之间，以降低所述成像传感器封装100中存储的弹性能。所述架构基板的厚度取决于所述基板和所述成像传感器10的有效机械特性、所述成像传感器10的厚度、像素尺寸和所述成像传感器封装100弯曲的曲率半径。

所述架构基板20的厚度可以沿着其长度和/或宽度方向变化(例如，可以沿着平面内位置变化)，以在其中产生刚度不连续性。在一些实施例中，所述架构基板20可以是不连续的(例如，在一些区域中所述厚度可以是零)。在一些实施例中，可以提供这种不连续性，从而提供包括多个分离片的岛型架构基板20，并且所述分离片可以单独地耦合到所述成像传感器10而不直接彼此耦合。例如，图1和图2所示的所述架构基板20可以是包括多个分离片20.1的岛型架构基板20。类似地，图5A所示的所述架构基板也是岛型架构基板。作为另一实施例，图5B中所示的具有不连续性的(例如，零厚度区域)架构基板是单个组件，因为所述架构基板的所有径向指状物在其中心处相遇。为了便于描述，所述岛型架构基板20可以被认为是在一些区域中具有0厚度的单个组件。即，所述架构基板20的厚度可以沿着其上的平面内位置在全厚度(100％)和不存在材料，或不连续，(0％)之间变化。在除了任何不连续区域之外的区域，所述厚度可以不小于全厚度的5％，以降低破裂等的风险。此外，所述架构基板20的厚度可以连续地(例如，厚度转变可以是平滑的或相关地平滑的)或离散地(例如，在不同厚度部分之间可以存在台阶差)变化。

通过沿着平面内位置改变所述架构基板20的厚度，允许所述成像传感器10在其以受控方式被弯曲时偏离理想表面(例如，所述成像传感器10可能起皱或弯曲)，以减轻在弯曲(或弯折)期间所述成像传感器10中的任何应力集中，从而允许更紧(tighter)的曲率半径，而具有更低的断裂风险，以及，即使有的话，也是很小的成像性能的劣化。如图2所示，例如，所述成像传感器10在所述架构基板20的较低刚度部分(例如，不连续部分)起皱。以这种方式，可以通过设计所述架构基板20中的厚度变化来控制所述成像传感器10的起皱。

在一些实施例中，所述架构基板20在平面外方向上(例如，在厚度方向上)可以具有局部密度变化。例如，在一些实施例中，所述架构基板可以包括夹层板(或者可以由夹层板形成)，其中在夹层板之间具有芯(例如，棱柱、栅格或随机芯)。

参考图3A，所述架构基板21包括夹层板21.1、21.3，其中芯构件21.2在所述夹层板21.1、21.3之间延伸，在所述架构基板21中具有开口21.4以形成棱柱形架构基板21。虽然仅示出了所述架构基板21中的一个开口21.4，但是本公开不限于此，并且所述架构基板21可以在其中包括另外的开口。

所述架构基板21具有不连续区域(例如，所述开口21.4)，其提供所述架构基板21的硬度的局部减小，但在其它实施例中，所述芯构件21.2可经各种布置以沿着平面内位置来改变所述架构基板21的硬度。例如，所述芯构件21.2在所述架构基板21的一些区域中比在其它区域中可彼此间隔更远，以产生刚度不连续性。在其它实施例中，最外面的夹层板21.1和所述芯构件21.2可以在一个区域中被移除，仅留下最里面的夹层板21.3，从而也产生刚度减小的局部区域。

参考图3B，所述架构基板22包括在夹层板22.1、22.3之间的随机芯22.2，其中具有开口22.4。

参考图3C，所述架构基板23具有芯构件23.2，其仅在最外面的夹层板23.1中具有开口23.4，形成T形架构基板23。例如，最里面的夹层板23.3可以沿着整个所述成像传感器10延伸，并且所述开口23.4可以仅在最外面的夹层板23.1中，但是这仅仅是一个示例。

在一些实施例中，所述架构基板20的芯(或芯构件)可以是微桁架(microtruss)，例如在美国专利第7,653,279号和美国专利第7,382,959号中提供的微桁架，这些专利中的每一个的全部内容通过引用并入本文。

所述架构基板20可以包括刚性、延展性材料(或者可以由刚性、延展性材料形成)，该刚性、延展性材料具有大于大约2GPa的模量，并且在一些实施例中，该模量大于约70GPa。

所述架构基板20可以具有约0.5％或更大的失效应变(strain to failure)，并且在一些实施例中，可以具有大于约5％的失效应变。

所述架构基板20的热膨胀系数(CTE)可以在大约0和大约15ppm/K之间，并且在一些实施例中，可以在大约1ppm/K和大约8ppm/K之间。

所述架构基板20可以包括金属和金属合金(或者可以由金属和金属合金形成)，包括但不限于铝、铜、镍、铁、因瓦合金(invar)、钛、钼、钢、钨和/或铋。在一些实施例中，所述架构基板20可以包括聚合物(或者可以由聚合物形成)。

在一些实施例中，作为形成局部刚度变化的另一种方式，所述架构基板20可以包括多种不同的材料，并且材料组成可以在整个所述架构基板20中变化。例如，所述架构基板20的材料组成可以是平面内位置、平面外位置或两者的函数，并且材料或组成的变化可以是离散的或连续的(例如，材料可以在所述架构基板20的区域混合在一起和/或部分混合在一起)。

上述厚度、材料和组成变化可以遵循或可以不遵循图案。

在一些实施例中，所述成像传感器10和所述架构基板20可以单独形成，然后在被弯曲之前彼此耦合。当所述架构基板20具有不连续部分时(例如，为岛型架构基板)，可认为多个架构基板耦合到所述成像传感器。类似地，当所述架构基板20在所述平面外方向(例如厚度方向)上具有材料变化时，可以认为多个架构基板以层的形式耦合到所述成像传感器10。为了便于描述，即使实施例包括多个架构基板20，整个架构基板20也将以单数形式提及。

可以通过结合(例如，熔合或焊接操作)、粘附(例如，使用热固性聚合物，诸如环氧树脂或压敏粘合剂)、沉积(例如，电镀、无电镀、等离子体喷涂、化学气相沉积(CVD)、电子束CVD、溅射涂覆等)或附着(例如，旋涂聚合物，随后UV或热固化)将所述架构基板20耦合到所述成像传感器10(例如，耦合到所述读出集成电路11的底表面)。

或者当所述成像传感器10处于晶圆级时(例如，当多个成像传感器10在单个晶圆上接合在一起时)，或者在所述单个成像传感器10单片化(singulation)之后，所述架构基板20和所述成像传感器10可以彼此耦合。

可以在耦合到所述成像传感器10之前将界面层耦合到所述架构基板20，以促进其间的耦合。在一些实施例中，还可以在所述架构基板20上形成底漆层和/或种子层。此外，在一些实施例中，可以在将所述成像传感器10与所述架构基板20耦合之前将界面层耦合到所述成像传感器10，以促进其间的耦合。在一些实施例中，底漆层和/或种子层也可以形成在所述成像传感器10上(例如，在所述读出集成电路11的底表面上)。

在一些实施例中，上基板可以耦合到所述抗反射涂层13上方的所述成像传感器10的上(成像)表面。所述上基板对于所述成像传感器10感兴趣的光谱可以是透明的，并且可以外延地匹配到所述检测器12和/或所述读出集成电路11的基板。例如，所述上基板可以由GaAs和/或GaSb形成(或者可以包括GaAs和/或GaSb)。在一些实施例中，所述上基板可以校正所述成像传感器10的层之间的CTE失配，并且在这样的实施例中，所述上基板可以包括Si(或者可以由Si形成)。

根据本文描述的本公开的实施例的成像传感器的(一个或多个)装置和/或任何其他相关装置或组件可以利用任何合适的硬件、固件(例如，专用集成电路)、软件或软件、固件和硬件的组合来实现。例如，该装置的各种组件可以形成在一个集成电路(IC)芯片上或形成在分离的IC芯片上。此外，该装置的各种组件可以在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上实现，或者形成在一个基板上。此外，该装置的各种组件可以是在一个或多个计算装置中的一个或多个处理器上运行的进程或线程，其执行计算机程序指令并与其它系统组件交互以执行本文描述的各种功能。计算机程序指令存储在存储器中，该存储器可以在使用标准存储装置的计算装置中实现，例如随机存取存储器(RAM)。计算机程序指令还可以存储在其他非暂态计算机可读介质中，诸如例如CD-ROM、闪存驱动器等。此外，本领域技术人员应当认识到，在不脱离本公开的示例性实施例的范围的情况下，各种计算装置的功能可以被组合或集成到单个计算装置中，或者特定计算装置的功能可以分布在一个或多个其他计算装置上。

应当理解，尽管术语“第一”、“第二”、“第三”等可以在这里用于描述各种元件、组件、区域、层、级和/或部分，但是这些元件、组件、区域、层、级和/或部分不应当受这些术语限制。这些术语仅用于将一个元件、组件、区域、层、级或部分与另一个元件、组件、区域、层、级或部分区分开。因此，在不脱离本发明构思的精神和范围的情况下，下面讨论的第一元件、组件、区域、层、级或部分可以被称为第二元件、组件、区域、层、级或部分。

为了便于描述，这里可以使用诸如“下面”、“下方”、“下部”、“之下”、“上方”、“上部”等的空间相对术语来描述如附图中所示的一个元件或特征与另一个元件或特征的关系。应当理解，除了图中所示的方位之外，这种空间相对术语还意图包括装置在使用或操作中的不同方位。例如，如果图中的装置被翻转，则被描述为在其它元件或特征“下方”或“下面”或“之下”的元件将被定向为在其它元件或特征“上方”。因此，示例性术语“下方”和“之下”可以包括上方和下方的取向二者。该装置可以以其它方式定向(例如，旋转90度或处于其它定向)，并且本文所用的空间相对叙词应当相应地进行解释。此外，还将理解，当层被称为在两个层“之间”时，它可以是两个层之间的唯一层，或者也可以存在一个或多个中间层。

本文所用的术语仅是为了描述特定实施例的目的，而不是要限制本发明的概念。如本文所用，术语“基本上”、“大约”和类似术语用作近似术语而不是程度术语，并且旨在说明本领域普通技术人员将认识到的测量或计算值的固有偏差。如本文所用，术语“主要组分”是指构成组合物的至少一半重量的组分，并且术语“主要部分”当应用于多个项目时是指这些项目的至少一半。

如本文所用，单数形式“一(a)”和“一(an)”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”和/或“包含”在本说明书中使用时，指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。当在元素列表之前时，诸如“至少一个”的表达修饰整个元素列表，而非修饰列表的各别元素。此外，当描述本发明构思的实施例时使用“可以”是指“本公开的一个或多个实施例”。此外，术语“示例性”和“示例”旨在指代示例或说明。如本文所用，术语“使用”、“使用”和“已用”可认为分别与术语“利用”、“利用”和“已利用”同义。

应当理解，当元件或层被称为在另一元件或层“上”、“连接到”、“耦合到”或“邻近”另一元件或层时，它可以直接在另一元件或层上、直接连接到、直接耦合到或直接邻近另一元件或层，或者可以存在一个或多个中间元件或层。相反，当元件或层被称为“直接在另一元件或层上”、“直接连接到”、直接耦合到”或“直接邻近于”另一元件或层时，不存在中间元件或层。

本文所述的任何数值范围旨在包括包含在所述范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所述最小值1.0和所述最大值10.0之间(并包括所述最小值1.0和所述最大值10.0)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，例如2.4至7.6。本文所述的任何最大数值限度旨在包括其中所包含的所有较低数值限度，并且本说明书中所述的任何最小数值限度旨在包括其中所包含的所有较高数值限度。

尽管这里已经描述和示出了具有架构基板的弯曲的成像传感器封装的示例实施例，但是本领域技术人员将清楚在这些实施例中的许多修改和变化。因此，应当理解，根据本公开的具有架构基板的弯曲的成像传感器封装可以以不同于本文所述的形式来实施，而不脱离本公开的精神和范围。本公开由所附权利要求及其等同物限定。

Claims (21)

1.一种成像传感器封装(100)，包括：

成像传感器(10)；以及

耦合到所述成像传感器(10)的底表面的架构基板(20)，所述架构基板沿着所述架构基板的平面内方向具有局部刚度变化，

其中，所述成像传感器与所述架构基板是弯曲的。

2.根据权利要求1所述的成像传感器封装，其中所述成像传感器(10)包括布置在读出集成电路(11)和抗反射涂层(13)之间的检测器(12)。

3.根据权利要求2所述的成像传感器封装，其中所述成像传感器(10)和所述架构基板(20)是球形弯曲的。

4.根据权利要求3所述的成像传感器封装，其中所述架构基板(20)沿着其平面内方向具有厚度变化。

5.根据权利要求4所述的成像传感器封装，其中所述架构基板(20)具有多个不连续部分。

6.根据权利要求3所述的成像传感器封装，其中所述架构基板(20)包括多个夹层板(21.1，21.3)，在所述夹层板之间具有芯(21.2)。

7.根据权利要求6所述的成像传感器封装，其中所述芯(21.2)包括在所述夹层板(21.1、21.3)之间延伸的多个芯构件。

8.根据权利要求7所述的成像传感器封装，其中所述芯构件(21.2)布置成棱柱、栅格或随机形式。

9.根据权利要求7所述的成像传感器封装，其中所述夹层板中的最外面一个(21.1)具有在其中的开口(21.4)。

10.根据权利要求9所述的成像传感器封装，其中所述夹层板中的最里面一个(21.3)沿着所述成像传感器(10)的所述底表面是连续的。

11.一种弯曲的成像传感器封装(100)，包括：

弯曲的成像传感器(10)，包括检测器(12)和在所述检测器(12)下方的读出集成电路(11)，所述检测器(12)包括彼此间隔开的多个光检测元件；以及

弯曲的架构基板(20)，其耦合到所述读出集成电路(11)的与所述检测器(12)相对的表面，所述架构基板(20)沿着所述架构基板(20)的平面内方向具有局部刚度变化。

12.根据权利要求11所述的弯曲的成像传感器封装，其中所述成像传感器(10)是褶皱的，并且

其中，所述褶皱的波长小于所述光检测元件的间距。

13.根据权利要求12所述的弯曲的成像传感器封装，其中所述褶皱的波长小于所述光检测元件的尺寸。

14.根据权利要求12所述的弯曲的成像传感器封装，其中所述褶皱的幅度小于所述光检测元件的间距的两倍。

15.根据权利要求11所述的弯曲的成像传感器封装，其中所述架构基板(20)包括多种不同的材料。

16.根据权利要求15所述的弯曲的成像传感器封装，其中所述不同的材料以层彼此堆叠。

17.根据权利要求15所述的弯曲的成像传感器封装，其中所述不同的材料在所述平面内方向上彼此相邻。

18.根据权利要求15所述的弯曲的成像传感器封装，其中所述材料在所述架构基板的一部分处混合在一起。

19.根据权利要求15所述的弯曲的成像传感器封装，其中所述材料包括铝、铜、镍、铁、因瓦合金、钢、钛、钼、钨和/或铋。

20.根据权利要求11所述的弯曲的图像传感器封装，其中所述成像传感器(10)具有至少55mm的对角线长度。

21.一种制造成像传感器封装(100)的方法，所述方法包括：

形成架构基板(20)，以沿着所述架构基板(20)的平面内方向具有局部刚度变化；

将所述架构基板(20)耦合到成像传感器(10)的底表面；以及

使所述成像传感器(10)与耦合到其上的所述架构基板(20)弯曲。

Images