CN115392179A - 宏单元布局方法、系统、设备及存储介质 - Google Patents

宏单元布局方法、系统、设备及存储介质 Download PDF

Info

Publication number
CN115392179A
CN115392179A CN202211026809.2A CN202211026809A CN115392179A CN 115392179 A CN115392179 A CN 115392179A CN 202211026809 A CN202211026809 A CN 202211026809A CN 115392179 A CN115392179 A CN 115392179A
Authority
CN
China
Prior art keywords
module
macro
units
packing
score
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211026809.2A
Other languages
English (en)
Inventor
林茂
蒋涛
王长龙
夏炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Pango Microsystems Co Ltd
Original Assignee
Shenzhen Pango Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Pango Microsystems Co Ltd filed Critical Shenzhen Pango Microsystems Co Ltd
Priority to CN202211026809.2A priority Critical patent/CN115392179A/zh
Publication of CN115392179A publication Critical patent/CN115392179A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/70—Software maintenance or management
    • G06F8/71—Version control; Configuration management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Computer Security & Cryptography (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种宏单元布局方法，所述方法包括：获取用户网表中的设计模块信息，所述设计模块信息包括若干个宏单元；将若干个所述宏单元压缩到预设大小，对同模块宏单元进行打包，生成打包单元；对生成的若干个打包单元分配模块区域；按照分配结果将若干个打包单元布局到对应的模块区域；其中，所述设计模块信息包括由若干个宏单元层次构成的模块设计树状图，所述同模块宏单元包括在所述模块树状图中，属于同一个节点下的若干个宏单元。本发明能够基于设计模块信息将同模块宏单元布局在邻近的位置，进而控制同模块其他逻辑的扩散范围，使其他逻辑布局在相近的位置，实现了对宏单元的合理布局，为后面其它逻辑的布局提供指导性的作用。

Description

宏单元布局方法、系统、设备及存储介质
技术领域
本发明属于集成电路设计技术领域，具体涉及一种宏单元布局方法、系统、设备及存储介质。
背景技术
在现代数字电路设计中，电路设计过程越来越复杂，由于FPGA芯片具有可编程的功能，因此简化了数字电路设计的过程，FPGA资源有很多种，比如CLM、DRM、APM、IO以及各种时钟资源等，这些资源具有不同的特性，一般会在布局的不同阶段进行放置。
Macro设计单元即宏单元，在芯片中属于大逻辑，数量较少，但是对其他逻辑的影响更大，而对于宏单元这种大逻辑来说，它在芯片上的分布位置并不均匀，全局布局计算得到宏单元初始坐标会和最后布局的坐标产生一定的偏差，导致同模块宏单元相距较远，进一步影响布局效果和布线速度，因此如何对宏单元进行合理布局，是一个亟待解决的问题。
发明内容
本发明提供了一种宏单元布局方法，用以解决如何对宏单元进行合理布局的问题，所述方法包括：
获取用户网表中的设计模块信息，所述设计模块信息包括若干个宏单元；
将若干个所述宏单元压缩到预设大小，对同模块宏单元进行打包，生成打包单元；
对生成的若干个打包单元分配模块区域；
按照分配结果将若干个打包单元布局到对应的模块区域。
进一步地，所述设计模块信息包括由若干个宏单元层次构成的模块设计树状图。
进一步地，所述同模块宏单元包括在所述模块树状图中，属于同一个节点下的若干个宏单元。
进一步地，所述生成打包单元后，还包括：
对同模块宏单元进行打分，根据打分结果判断各打包单元的优先级，按照优先顺序对生成的打包单元进行布局。
进一步地，所述打分过程中应用到的公式为：
score(i,j)＝α×scoremodule+β×scoresize+γ×scoreconnection
其中，α+β+γ＝1,0≤α,β,γ≤1；
α、β和γ为用于限制scoremodule、scoresize和scoreconnection权重的常数，i和j表示进行打分的同模块宏单元；
scoremodule表示同模块宏单元在模块设计树状图所属的模块深度；
scoresize表示打包后生成的打包单元的大小；
scoreconnection表示同模块宏单元间的连接程度。
进一步地，所述按照分配结果将若干个打包单元布局到对应的模块区域，包括：
按照分配结果及打分结果，将一个打包单元完整布局后，再将下一个待布局的打包单元布局到对应的模块区域。
进一步地，对生成的若干个所述打包单元分配芯片的时钟区域。
本发明还提供了一种宏单元布局系统，包括网表获取模块、信息打包模块、区域分配模块和区域布局模块；
所述网表获取模块用于获取用户网表中的设计模块信息，所述设计模块信息包括若干个宏单元；
所述信息打包模块用于将若干个所述宏单元压缩到预设大小，对同模块宏单元进行打包，生成打包单元；
所述区域分配模块用于对生成的若干个打包单元分配模块区域；
所述区域布局模块用于按照分配结果将若干个打包单元布局到对应的模块区域。
本发明还提供了一种宏单元布局识别设备，包括处理器和存储器，其中：
所述存储器用于存储计算机程序；
所述处理器用于读取所述存储器中的计算机程序，并执行上述任一宏单元布局方法的步骤。
本发明还提供了一种计算机可读存储介质，其上存储有可读的计算机程序，该程序被处理器执行时实现如上述任一宏单元布局方法的步骤。
与现有技术相比，本发明提供的一种宏单元布局方法，能够基于设计模块信息将同模块宏单元布局在邻近的位置，进而控制同模块其他逻辑的扩散范围，使其他逻辑布局在相近的位置，实现了对宏单元的合理布局,为后面其它逻辑的布局提供指导性的作用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一部分实施例，而不是全部的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，根据这些附图获得的其他的附图，都属于本申请保护的范围。
图1是本发明实施例提供的一种宏单元布局方法的流程图；
图2是本发明实施例提供的一种宏单元布局方法的模块设计树状图；
图3是本发明实施例提供的一种宏单元布局方法中Bounding-Box的示意图；
图4是本发明实施例提供的一种宏单元布局系统的模块示意图；
图5是本发明实施例提供的一种宏单元布局识别设备的结构示意图；
图6是本发明实施例提供的一种计算机可读存储介质的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
为了使本揭示内容的叙述更加详尽与完备，下文针对本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其它具体实施例来达成相同或均等的功能与步骤顺序。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
在本发明实施例的描述中，除非另有说明，“/”表示或的意思，例如，A/B可以表示A或B；文本中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况，另外，在本申请实施例的描述中，“多个”是指两个或多于两个，其它量词与之类似应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明，并且在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
请参照图1-图3，用于解决如何对宏单元进行合理布局的问题。具体请先参照图1，本发明实施例提供了一种宏单元布局方法，该方法包括：
步骤S1：获取用户网表中的设计模块信息，所述设计模块信息包括若干个宏单元；
在本发明实施例中，设计模块信息可以直接进行获取，将获取得到的用户网表的设计模块信息，用图2所示的模块设计树状图来进行描述，需要进行说明的是，该树状图只是设计模块信息的一种表示形式而已，引入该树状图是便于理解本发明内容，当然也可以将获取得到的设计模块信息转换成其它形式进行说明，此处不做进一步限制；获取得到的用户网表的设计模块信息中包含有若干个宏单元，对应到图2所示的模块设计树状图中，该树状图中包含的若干个节点均为宏单元，如图中的A1、B4、C3等节点均为宏单元。
具体的，每个节点下方可能会包含有其它的子节点，如B1属于A1的子节点，D1和D2同属于A3、B4和C3的子节点，因此将D1和D2称为同模块宏单元；即，将在模块设计树状图中，同属于一个节点下的若干个子节点称为同模块宏单元，当然，有的节点下也可能不包含子节点，如图中A5下方不包含其它的子节点。
需要进行说明的是，同模块宏单元间的连接关系更强，因此在布局过程中，需要优先将同模块宏单元设置在临近的位置，如将D1和D2设置在邻近的位置，此时可以减少A3、B4和C3模块间的内部过线，若处理得当，也可以减少A3、B4、C3和其它各宏单元间的过线。
步骤S2:将若干个所述宏单元压缩到预设大小，对同模块宏单元进行打包，生成打包单元；
上述过程可以简单概括为打包宏单元，具体的打包过程主要分为两步：
第一步，将设计模块信息内的所有宏单元压缩到预设大小，在本发明实施例中将所有宏单元打包到Device大小，这里Device指的是芯片上预设的布局资源。
第二步，根据模块设计树状图内的各宏单元之间的连接关系，将同模块宏单元打包在一起，打包后的单元记为Macro cluster(即打包单元)。
请继续参照图2，D1和D2为同模块宏单元，C4和C5为同模块宏单元，B2和B3也为同模块宏单元，在打包过程中，将同模块宏单元打包在一起，并将打包后的单元记为Macrocluster。
打包生成Macro cluster后，需要对同模块宏单元进行打分，判断Macro cluster的优先级，之后按照优先顺序对打包后的Macro cluster进行布局，打分过程中应用到的公式如下：
score(i,j)＝α×scoremodule+β×scoresize+γ×scoreconnection
其中，α+β+γ＝1,0≤α,β,γ≤1，α、β和γ为用于限制scoremodule、scoresize和scoreconnection权重的常数，i和j表示进行打分的同模块宏单元；
scoremodule表示同模块宏单元在模块设计树状图中所属的模块深度；如可以将D1和D2在树状图中所属的模块深度记为4，也可以记为1，只要能够体现出该宏单元在模块设计树状图中所属的模块深度，所选用的任何计数方式都是可行的，此处不做限制。
scoresize表示打包后的Macro cluster的大小，当Macro cluster到达一定大小后，需要调整β的数值对scoresize的权重进行限制，避免宏单元布局时超出模块区域的资源。
scoreconnection表示同模块宏单元间的连接程度，实际在获取的用户网表信息中，直接包含有表示同模块宏单元间的连接程度的分数，计算时直接调用同模块宏单元间连接关系的分数进行计算，具体的在打包过程中，倾向于将连接关系更强的宏单元打包到一起。
进一步地，scoremodule、scoreconnection于步骤S1获取用户网表中设计模块信息的过程中直接获取，计算时直接进行调用，scoresize则是在步骤S2将同模块宏单元打包后直接获取，因此scoresize的数值在打分过程也可以直接调用计算，至于α、β和γ的值，本领域技术人员可以根据实际的应用需求进行调整。
需要进行说明的是，如果某个节点下方设置有三个子节点，即这三个节点也为同模块宏单元，此时在计算分数时可以将score(i,j)调整为score(i,j,k)，依次进行类推。
步骤S3：对生成的若干个打包单元分配模块区域；
即对生成的若干个Macro cluster分配模块区域；
本实施例中，为了保证打包后的Macro cluster在布局的时候尽可能的放在一起，因此需要对每一个Macro cluster进行模块化的约束区域，这里应用到的模块区域为芯片的时钟区域，由于各时钟区域的规则以及大小一致，因此将模块区域选择为芯片的时钟区域时规划起来更为方便，当然选用芯片的其它区域也是可行的，此处不做进一步限制。
同时，在分配模块区域的过程中，在区域内资源足够的情况下，还需要保证Macrocluster满足global placement(全局布局)的需求、及各宏单元之间的连接关系，通过统计模块区域的资源使用情况，可以简单的判断模块区域内分配的Macro cluster是否超限。
需要进行说明的是，实际分配过程中，由于Macro cluster的大小不一，因此无法保证每一个模块区域内的资源不超限，本发明具体实施例中设置资源最多超限10％，对于超过单个模块区域资源的Macro cluster，允许该Macro cluster分配到模块区域外，但是要求分配到该模块区域的附近，以保证良好的布局结果。
步骤S4：按照分配结果将若干个打包单元布局到对应的模块区域。
由于步骤S3中已经对每个Macro cluster分配了模块区域，因此现在需要将Macrocluster按照分配结果布局到对应的模块区域内，布局过程中需要应用到步骤S2中计算得到的打分结果，根据打分后得出的优先顺序以一个Macro cluster为单位进行布局，同一个Macro cluster内的宏单元应尽可能聚拢在一起，当一个Macro cluster布局完后，才进行下一个Macro cluster的布局。
具体的，请参照图3，当布局同一个Macro cluster内的宏单元时，应当以已经布局的Macro cluster的Bounding-Box(即包含物体的一个紧致矩形框)的中心作为下一个宏单元的布局起点。
关于上述宏单元布局方法，如图4所示，本发明实施例还提供了一种宏单元布局系统，该系统包括网表获取模块401、信息打包模块402、区域分配模块403和区域布局模块404；
所述网表获取模块401用于获取用户网表中的设计模块信息，所述设计模块信息包括若干个宏单元；
所述信息打包模块402用于将若干个所述宏单元压缩到预设大小，对同模块宏单元进行打包，生成打包单元；
所述区域分配模块403用于对生成的若干个打包单元分配模块区域；
所述区域布局模块404用于按照分配结果将若干个打包单元布局到对应的模块区域。
基于上述宏单元布局系统中各模块实现上述技术方案的其他细节，可参见上述发明实施例中提供的宏单元布局方法中的描述，此处不再赘述。
基于上述宏单元布局方法，如图5所示，本发明实施例还提供了一种宏单元布局识别设备，该识别设备包括处理器51和与该处理器51耦合的存储器52。存储器52存储有计算机程序，计算机程序被处理器51执行时，使得处理器51执行上述实施例中的宏单元布局方法的步骤。
关于上述基于宏单元布局系统的识别设备中处理器51实现上述技术方案的其他细节，可参见上述发明实施例中提供的宏单元布局方法中的描述，此处不再赘述。
其中，处理器51还可以称为CPU(CentralProcessingUnit，中央处理单元)，处理器51可能是一种集成电路芯片，具有信号的处理能力；处理器51还可以是通用处理器、DSP(Digital Signal Process，数字信号处理器)、ASIC(Application Specific IntegratedCircuit，专用集成电路)、FPGA(Field Programmable GataArray，现场可编程门阵列)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，其中通用处理器可以是微处理器或者该处理器51也可以是任何常规的处理器等。
如图6所示，本发明实施例还提供了一种计算机可读存储介质，该存储介质上存储有可读的计算机程序61，该程序被处理器执行时实现上述宏单元布局方法；其中，该计算机程序61可以以软件产品的形式存储在上述存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、磁碟或者光盘、ROM(Read-Only Memory，只读存储器)、RAM(RandomAccess Memory，随机存取存储器)等各种可以存储程序代码的介质，或者是计算机、服务器、手机、平板等终端设备。
在本发明所提供的几个实施例中，应该理解到，所揭露的设备，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
本发明提供的一种宏单元布局方法，能够基于设计模块信息将同模块宏单元布局在邻近的位置，进而控制同模块其他逻辑的扩散范围，使其他逻辑布局在相近的位置，实现了对宏单元的合理布局,为后面其它逻辑的布局提供指导性的作用。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种宏单元布局方法，其特征在于，包括：
获取用户网表中的设计模块信息，所述设计模块信息包括若干个宏单元；
将若干个所述宏单元压缩到预设大小，对同模块宏单元进行打包，生成打包单元；
对生成的若干个打包单元分配模块区域；
按照分配结果将若干个打包单元布局到对应的模块区域。
2.如权利要求1所述的一种宏单元布局方法，其特征在于，所述设计模块信息包括由若干个宏单元层次构成的模块设计树状图。
3.如权利要求2所述的一种宏单元布局方法，其特征在于，所述同模块宏单元包括在所述模块树状图中，属于同一个节点下的若干个宏单元。
4.如权利要求1所述的一种宏单元布局方法，其特征在于，所述生成打包单元后，还包括：
对同模块宏单元进行打分，根据打分结果判断各打包单元的优先级，按照优先顺序对生成的打包单元进行布局。
5.如权利要求4所述的一种宏单元布局方法，其特征在于，所述打分过程中应用到的公式为：
score(i,j)＝α×scoremodule+β×scoresize+γ×scoreconnection
其中，α+β+γ＝1,0≤α,β,γ≤1；
α、β和γ为用于限制scoremodule、scoresize和scoreconnection权重的常数，i和j表示进行打分的同模块宏单元；
scoremodule表示同模块宏单元在模块设计树状图所属的模块深度；
scoresize表示打包后生成的打包单元的大小；
scoreconnection表示同模块宏单元间的连接程度。
6.如权利要求5所述的一种宏单元布局方法，其特征在于，所述按照分配结果将若干个打包单元布局到对应的模块区域，包括：
按照分配结果及打分结果，将一个打包单元完整布局后，再将下一个待布局的打包单元布局到对应的模块区域。
7.如权利要求1所述的一种宏单元布局方法，其特征在于，对生成的若干个所述打包单元分配芯片的时钟区域。
8.一种宏单元布局系统，其特征在于，包括网表获取模块、信息打包模块、区域分配模块和区域布局模块；
所述网表获取模块用于获取用户网表中的设计模块信息，所述设计模块信息包括若干个宏单元；
所述信息打包模块用于将若干个所述宏单元压缩到预设大小，对同模块宏单元进行打包，生成打包单元；
所述区域分配模块用于对生成的若干个打包单元分配模块区域；
所述区域布局模块用于按照分配结果将若干个打包单元布局到对应的模块区域。
9.一种宏单元布局识别设备，包括处理器和存储器，其中：
所述存储器用于存储计算机程序；
所述处理器用于读取所述存储器中的计算机程序，并执行如权利要求1～7所述的任一宏单元布局方法的步骤。
10.一种计算机可读存储介质，其上存储有可读的计算机程序，该程序被处理器执行时实现如权利要求1～7所述的任一宏单元布局方法的步骤。
CN202211026809.2A 2022-08-25 2022-08-25 宏单元布局方法、系统、设备及存储介质 Pending CN115392179A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211026809.2A CN115392179A (zh) 2022-08-25 2022-08-25 宏单元布局方法、系统、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211026809.2A CN115392179A (zh) 2022-08-25 2022-08-25 宏单元布局方法、系统、设备及存储介质

Publications (1)

Publication Number Publication Date
CN115392179A true CN115392179A (zh) 2022-11-25

Family

ID=84123007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211026809.2A Pending CN115392179A (zh) 2022-08-25 2022-08-25 宏单元布局方法、系统、设备及存储介质

Country Status (1)

Country Link
CN (1) CN115392179A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116894418A (zh) * 2023-07-12 2023-10-17 合芯科技有限公司 宏单元引脚通孔位置偏差的校正方法、装置、设备及介质
CN117436398A (zh) * 2023-11-01 2024-01-23 上海合芯数字科技有限公司 躲避宏单元的电源开关单元自动插入方法、系统、终端及介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116894418A (zh) * 2023-07-12 2023-10-17 合芯科技有限公司 宏单元引脚通孔位置偏差的校正方法、装置、设备及介质
CN116894418B (zh) * 2023-07-12 2023-12-22 合芯科技有限公司 宏单元引脚通孔位置偏差的校正方法、装置、设备及介质
CN117436398A (zh) * 2023-11-01 2024-01-23 上海合芯数字科技有限公司 躲避宏单元的电源开关单元自动插入方法、系统、终端及介质

Similar Documents

Publication Publication Date Title
CN115392179A (zh) 宏单元布局方法、系统、设备及存储介质
CN104077446B (zh) 从数字化三维模型中提取二维电气施工图的方法及系统
CN103797509A (zh) 图像检索装置、图像检索方法、程序和计算机可读取的存储介质
CN114416352A (zh) 算力资源分配方法、装置、电子设备及储存介质
CN111079917A (zh) 张量数据分块存取的方法及装置
CN111259037A (zh) 一种基于规则配置的数据查询方法、装置、存储介质及终端
CN107992661A (zh) Cad建模数据流式传输方法、服务器和客户端
CN110489407A (zh) 数据补采方法、装置、计算机设备及存储介质
CN107590144A (zh) 一种文件存储方法和终端
CN110134430A (zh) 一种数据打包方法、装置、存储介质和服务器
CN111061706A (zh) 人脸识别算法模型清洗方法、装置及存储介质
CN113506364A (zh) 模型创建方法、系统、设备及存储介质
CN109213745B (zh) 一种分布式文件存储方法、装置、处理器及存储介质
CN113919266B (zh) 可编程器件的时钟规划方法、装置、电子设备及存储介质
CN115421919A (zh) 内存管理方法、装置、内存管理器、设备及存储介质
CN112966478A (zh) 表格数据的格式转换方法、装置及存储介质
CN109032685A (zh) 一种加速安卓系统启动的方法及终端
CN110851327A (zh) 硬件状态信息获取方法、装置、终端及可读存储介质
CN110083602A (zh) 一种基于hive表的数据存储及数据处理的方法及装置
CN113438678B (zh) 一种为网络切片分配云资源的方法及装置
US20230119051A1 (en) Method and apparatus for constructing fpga chip top-level schematic and storage medium
CN114240973A (zh) 图纸分割方法、设备及存储介质
CN115311399A (zh) 图像渲染方法、装置、电子设备以及存储介质
CN114741405A (zh) Excel数据表导出方法、装置、设备及存储介质
CN108734556A (zh) 推荐应用的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination