CN115377139A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN115377139A
CN115377139A CN202210445595.6A CN202210445595A CN115377139A CN 115377139 A CN115377139 A CN 115377139A CN 202210445595 A CN202210445595 A CN 202210445595A CN 115377139 A CN115377139 A CN 115377139A
Authority
CN
China
Prior art keywords
electrode
light emitting
area
pixel
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210445595.6A
Other languages
English (en)
Inventor
崔海润
朴声国
白成恩
崔镇宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210073060A external-priority patent/KR20220149891A/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115377139A publication Critical patent/CN115377139A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示设备包括像素，像素包括：至少一个发光元件，包括第一端和第二端；第一电极，与至少一个发光元件重叠并且电连接到至少一个发光元件的第一端；以及第二电极，与至少一个发光元件和第一电极重叠并且电连接到至少一个发光元件的第二端，并且第一电极包括根据与至少一个发光元件重叠的区域电极的数量和位置划分的区域电极。

Description

显示设备
相关申请的交叉引用
本申请要求于2021年4月30日在韩国知识产权局提交的第10-2021-0056895号韩国专利申请的优先权和权益，并要求于2021年6月4日在韩国知识产权局提交的第10-2021-0073060号韩国专利申请的优先权和权益，这些韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开涉及显示设备。
背景技术
随着对信息显示的兴趣的增加和对使用便携式信息介质的需求的增加，对显示设备的需求显著增加，并且正在进行其商业化。
应当理解，本背景技术部分部分地旨在为理解该技术提供有用的背景。然而，本背景技术部分也可以包括在本文中所公开的主题的相应有效申请日之前不是相关领域的技术人员已知或理解的部分的思想、概念或认识。
发明内容
本公开提供了可最小化像素的有缺陷的范围并补偿亮度的显示设备。
实施方式提供了可包括像素的显示设备，其中，像素可包括：至少一个发光元件，包括第一端和第二端；第一电极，与至少一个发光元件重叠并且电连接到至少一个发光元件的第一端；以及第二电极，与至少一个发光元件和第一电极重叠并且电连接到至少一个发光元件的第二端，并且第一电极可以包括根据与至少一个发光元件重叠的区域电极的数量和位置划分的区域电极。
像素可以包括子像素区域，并且区域电极可以设置成与子像素区域对应。
至少一个发光元件可以设置成矩阵。
子像素区域可以包括第一子像素区域、第二子像素区域和第三子像素区域，并且第一子像素区域、第二子像素区域和第三子像素区域可以在垂直方向上彼此相邻。
区域电极可以包括第一区域电极、第二区域电极和第三区域电极，并且与第一区域电极重叠的至少一个发光元件的数量可以不同于与第二区域电极重叠的至少一个发光元件的数量。
第一区域电极、第二区域电极和第三区域电极可以具有相同的尺寸或不同的尺寸。
第一区域电极、第二区域电极和第三区域电极可以具有相同的形状或不同的形状。
子像素区域可以包括第一子像素区域、第二子像素区域、第三子像素区域、第四子像素区域、第五子像素区域、第六子像素区域、第七子像素区域、第八子像素区域、第九子像素区域和第十子像素区域，并且第一子像素区域、第二子像素区域、第三子像素区域、第四子像素区域、第五子像素区域、第六子像素区域、第七子像素区域、第八子像素区域、第九子像素区域和第十子像素区域可以呈矩阵地相邻设置。
区域电极可以包括第一区域电极、第二区域电极、第三区域电极、第四区域电极、第五区域电极、第六区域电极、第七区域电极、第八区域电极、第九区域电极和第十区域电极，并且第一区域电极、第二区域电极、第三区域电极、第四区域电极、第五区域电极、第六区域电极、第七区域电极、第八区域电极、第九区域电极和第十区域电极可以呈矩阵地彼此间隔开。
子像素区域可以包括第一子像素区域和第二子像素区域，并且第一子像素区域和第二子像素区域可以在水平方向上彼此相邻。
区域电极可以包括第一区域电极和第二区域电极，并且与第一区域电极重叠的至少一个发光元件的数量可以等于与第二区域电极重叠的至少一个发光元件的数量。
子像素区域可以包括第一子像素区域和第二子像素区域，并且第一子像素区域和第二子像素区域可以在垂直方向上彼此相邻。
区域电极可以包括第一区域电极和第二区域电极，并且与第一区域电极重叠的至少一个发光元件的数量可以不同于与第二区域电极重叠的至少一个发光元件的数量。
实施方式提供了可包括像素的显示设备，其中，像素可包括：至少一个发光元件，包括第一端和第二端；第一电极，与至少一个发光元件重叠并且电连接到至少一个发光元件的第一端；以及第二电极，与至少一个发光元件和第一电极重叠并且电连接到至少一个发光元件的第二端，并且第一电极可以包括根据与至少一个发光元件重叠的区域电极的数量和位置划分的区域电极，像素可以包括子像素区域，并且区域电极可以设置成与子像素区域对应，并且至少一个发光元件可以设置成锯齿形图案。
区域电极可以包括第一区域电极、第二区域电极和第三区域电极，并且第一区域电极、第二区域电极和第三区域电极可以在垂直方向上彼此间隔开。
与第一区域电极重叠的至少一个发光元件的数量可以不同于与第二区域电极重叠的至少一个发光元件的数量。
子像素区域可以呈矩阵地相邻，区域电极可以呈矩阵地彼此间隔开，并且至少一个发光元件可以与多个区域电极重叠。
区域电极可以包括第一区域电极和第二区域电极，并且第一区域电极和第二区域电极可以在水平方向上彼此间隔开。
区域电极可以包括第一区域电极和第二区域电极，并且第一区域电极和第二区域电极可以在垂直方向上彼此间隔开。
与第一区域电极重叠的至少一个发光元件的数量可以不同于与第二区域电极重叠的至少一个发光元件的数量。
实施方式提供了可包括像素的显示设备，其中，像素中的每个可以包括：至少一个发光元件，包括第一端和第二端；以及第一电极，与至少一个发光元件重叠并且电连接到至少一个发光元件的第一端，并且第一电极可以包括根据与至少一个发光元件重叠的区域电极的数量和位置划分的区域电极，并且区域电极之间的距离可以小于至少一个发光元件的直径。
像素可以包括第一像素和第二像素，并且第一像素的第一电极和第二像素的第一电极之间的距离可以大于至少一个发光元件的直径。
显示设备还可以包括设置在区域电极之间的绝缘层。
显示设备还可以包括设置在第一电极和绝缘层上的辅助粘合层。
根据实施方式，一个像素的像素区域被划分成多个子像素区域，并且阳极被划分并设置在每个子像素区域中，使得在像素有缺陷的情况下，可以正常地驱动除了有缺陷的子像素区域之外的其余子像素区域。因此，可以最小化一个像素区域中的有缺陷的范围并补偿亮度。
实施方式的效果不受以上说明的内容的限制，并且在说明书中包括更多的各种效果。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的上述和其它方面及特征将变得更加清楚。
图1示出了根据实施方式的显示设备的示意性立体图。
图2示出了图1的显示设备的示意性剖视图。
图3示出了根据实施方式的显示面板的示意性俯视图。
图4示出了根据实施方式的显示面板的示意性剖视图。
图5示出了根据实施方式的包括在显示设备中的一个像素的电连接关系的等效电路的示意图。
图6示出了根据实施方式的包括在显示设备中的发光元件的示意性立体图。
图7示出了根据实施方式的包括在显示设备中的发光元件的示意性剖视图。
图8示出了根据实施方式的包括在显示设备中的像素的示意性剖视图。
图9至图12示出了根据实施方式的显示设备的示意性俯视图。
图13示出了根据实施方式的显示设备中的像素缺陷。
图14至图17示出了根据实施方式的显示设备的示意性俯视图。
图18是其中根据实施方式的显示设备应用于智能眼镜的图。
图19是其中根据实施方式的显示设备应用于头戴式显示器的图。
图20是其中根据实施方式的显示设备应用于智能手表的图。
图21是其中根据实施方式的显示设备应用于汽车显示器的图。
图22示出了根据实施方式的包括在显示设备中的一个像素的电连接关系的等效电路的示意图。
图23示出了图22中所示的像素的示意性剖视图。
图24示出了根据实施方式的显示设备的示意性俯视图。
图25示出了根据实施方式的显示设备的像素的示意性俯视图。
图26示出了沿图25的线XXVI-XXVI’截取的示意性剖视图。
具体实施方式
由于本公开可以进行各种修改并具有各种形式，因此以下将详细说明和描述实施方式。然而，这决不是将本公开限制于所描述的实施方式，并且应当理解为包括本公开的精神和范围内所包括的所有改变、等同和替代。
在附图中，为了易于描述和清楚起见，可以夸大元件的尺寸、厚度、比率和尺寸。相同的附图标记始终表示相同的元件。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意指“A、B或者A和B”。术语“和”和“或”可以以结合或分离的含义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求书中，出于其含义和解释的目的，短语“……中的至少一个”旨在包括“选自……的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意指“A、B或者A和B”。
诸如第一、第二等的术语将用于描述各种组成元件，而不应被解释为限制这些组成元件。这些术语仅用于将一个组成元件与其它组成元件区分开。例如，第一组成元件可以被称为第二组成元件，并且类似地，在不背离本公开的范围的情况下，第二组成元件可以被称为第一组成元件。单数形式旨在包括复数形式，除非上下文另外清楚地指出。
为了易于描述，可以在本文中使用空间相对术语“下方”、“之下”、“下部”、“上方”、“上部”等来描述如附图中所示的一个元件或组件与另一元件或组件之间的关系。应当理解，除了附图中所描绘的定向之外，空间相对术语旨在包括设备在使用或操作中的不同定向。例如，在附图中所示的设备被翻转的情况下，位于另一设备“下方”或“之下”的设备可以被放置在另一设备“上方”。因此，示例性术语“下方”可以包括下部位置和上部位置二者。设备也可以在其它方向上定向，并且因此空间相对术语可以根据定向而被不同地解释。
术语“重叠(overlap)”或“重叠(overlapped)”意指第一对象可以在第二对象上方或下方或者在第二对象的一侧，并且反之，第二对象可以在第一对象上方或下方或者在第一对象的一侧。另外，术语“重叠”可以包括层、堆叠、面向(face)或面对(facing)、延伸遍及、覆盖或部分地覆盖，或者如本领域普通技术人员将认识和理解的任何其它合适的术语。
当元件被描述为与另一元件“不重叠(not overlap)”或“不重叠(to notoverlap)”时，其可包括元件彼此间隔开、彼此偏移或彼此并排设置，或者如本领域普通技术人员将认识和理解的任何其它合适的术语。
术语“面向(face)”和“面对(facing)”意指第一元件可以直接地或间接地与第二元件相对。在其中第三元件介于第一元件和第二元件之间的情况下，第一元件和第二元件可以被理解为彼此间接地相对，尽管仍然彼此面对。
在本申请中，应当理解，术语“包括(include)”、“包括(comprise)”、“具有(have)”或“配置(configure)”以及其变型表示存在说明书中描述的特征、数量、步骤、操作、组成元件、部分或其组合，但不事先排除存在或添加一个或更多个其它特征、数量、步骤、操作、组成元件、部分或组合的可能性。
应当理解，当诸如层、膜、区、区域或衬底的元件被称为在另一个元件“上”时，其可以直接在该另一元件上，或者也可以存在居间的元件。此外，在本说明书中，当层、膜、区、区域、板等的一部分被称为形成在另一部分“上”时，所形成的方向不限于上部方向，而是还包括侧向方向或下部方向。相反，当层、膜、区、区域、板等的元件被称为在另一元件“下方”时，其可以直接在该另一元件下方，或者也可以存在居间的元件。
应当理解，在说明书中，当元件(或区、层、部分等)被称为在另一元件“上”、“连接到”或“联接到”另一元件时，其可以直接设置在上述另一元件上、直接连接到或直接联接到上述另一元件，或者它们之间可以设置有居间的元件。
应当理解，术语“连接到”或“联接到”可以包括物理连接或联接或者电连接或联接。
短语“在平面图中”意指从顶部观察对象，并且短语“在示意性剖视图中”意指观察从侧部垂直切割对象的截面。
如本文中所使用的，“约”或“近似”包括所陈述的值并且意指在如本领域普通技术人员考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)所确定的特定值的可接受偏差范围内。例如，“约”可以意指在所陈述的值的一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同的含义。还应当理解，诸如在常用词典中定义的那些术语应当被解释为具有与其在相关技术的上下文中的含义一致的含义，并且不应被解释为理想化的或过于正式的含义，除非在本文中明确地如此定义。
在下文中，将参考与实施方式相关的附图来描述根据实施方式的显示设备。
图1示出了根据实施方式的显示设备的示意性立体图，图2示出了图1的显示设备的示意性剖视图，图3示出了根据实施方式的显示面板的示意性俯视图，以及图4示出了根据实施方式的显示面板的示意性剖视图。参考图1至图4，显示设备DD可以包括显示面板DP和窗WD。
显示设备DD可以包括显示图像的显示区域DD_DA和不显示图像的非显示区域DD_NDA。非显示区域DD_NDA可以设置在显示区域DD_DA的至少一侧上，并且可以设置成围绕显示区域DD_DA或者与显示区域DD_DA相邻。在实施方式中，可以相对地设计显示区域DD_DA的形状和非显示区域DD_NDA的位置。
显示设备DD可以以具有具备基本上成角度的拐角的大致矩形形状的板的形式设置，但是在实施方式中，显示设备DD可以以具有具备基本上圆化的拐角的大致矩形形状的板的形式实现。本公开不限于此，并且显示设备DD可以以各种形状来实现。
根据实施方式的显示设备DD可以应用于其中显示表面被应用于其至少一个表面的电子设备，诸如智能电话、电视、平板PC、移动电话、图像电话、电子书阅读器、台式PC、膝上型PC、网络书计算机、工作站、服务器、PDA、便携式多媒体播放器(PMP)、MP3播放器、医疗设备、相机或可穿戴显示设备。
显示面板DP是显示图像的区域。显示面板DP可以实现为自发光显示面板，诸如有机发光显示(OLED)面板、纳米级LED显示面板和量子点有机发光显示(QD OLED)面板。
显示面板DP可以包括基础层BSL和设置在基础层BSL上的像素PXL。
基础层BSL可以形成显示设备DD的基础构件。在实施方式中，基础层BSL可以是刚性衬底或膜或者柔性衬底或膜，并且其材料或物理性质不受特别限制。例如，基础层BSL可以形成为由玻璃或钢化玻璃制成的刚性衬底，形成为由塑料或金属材料制成的柔性衬底(或薄膜)，或者形成为至少一层绝缘膜，但其材料和/或物理性质不受特别限制。
基础层BSL可以包括显示图像的显示区域DA和除显示区域DA之外的非显示区域NDA。非显示区域NDA是其中不显示图像的区域，并且可以是围绕显示区域DA或者与显示区域DA相邻的边框区域。这里，显示面板DP的显示区域DA可以对应于显示设备DD的显示区域DD_DA，并且显示面板DP的非显示区域NDA可以对应于显示设备DD的非显示区域DD_NDA。
显示区域DA可以设置在显示面板DP的一个表面上。例如，显示区域DA可以设置在显示面板DP的正面上，并且可以另外设置在显示面板DP的侧表面或背表面上。
非显示区域NDA可以设置在显示区域DA周围，以围绕显示区域DA或者与显示区域DA相邻。非显示区域NDA可以选择性地包括连接到显示区域DA的像素PXL的布线、焊盘和驱动电路。
在图3中，仅示出了一个像素PXL，但是像素PXL可以基本上散布并且设置在显示区域DA中。例如，像素PXL可以设置在显示区域DA中，以具有诸如矩阵或条纹的布置结构。然而，本公开不限于此。
显示面板DP可以包括可以顺序地设置在基础层BSL上的像素电路层PCL、显示元件层DPL和盖层CVL。
像素电路层PCL可以设置在基础层BSL上，并且可以包括晶体管和连接到晶体管的信号线。例如，每个晶体管可以具有这样的结构，在该结构中，半导体图案、栅电极、源电极和漏电极可以顺序地彼此堆叠且绝缘层插置在它们之间。
显示元件层DPL可以设置在像素电路层PCL上，并且可以包括发光元件。例如，发光元件可以是有机发光二极管、无机发光元件或者通过改变使用量子点发射的光的波长来发射光的发光元件。
盖层CVL可以设置在显示元件层DPL上。盖层CVL可以是封装衬底或多层封装膜。在盖层CVL呈封装膜形式的情况下，其可以具有其中无机膜、有机膜和无机膜可以顺序地彼此堆叠的结构。盖层CVL可以防止外部空气和湿气渗入到显示元件层DPL和像素电路层PCL中。
在实施方式中，盖层CVL可以由热和/或光固化树脂制成且以液体形式涂覆在基础层BSL上，并且通过使用热和/或光的固化工艺来固化。盖层CVL可以保护发光元件并稳定地固定发光元件。
用于保护显示面板DP的暴露表面的窗WD可以设置在显示面板DP上。窗WD可以保护显示面板DP免受外部冲击，并且可以向用户提供输入表面和/或显示表面。窗WD可以通过使用光学透明的粘合构件与显示面板DP组合。
窗WD可以具有选自玻璃衬底、塑料膜和塑料衬底的多层结构。这样的多层结构可以通过连续工艺或使用粘合层的粘合工艺形成。窗WD可以是完全柔性的或部分柔性的。
显示面板DP和窗WD之间可以设置有触摸传感器。触摸传感器可以设置在显示面板DP的表面上或直接设置在显示面板DP的表面上，显示面板DP的该表面上显示图像以接收用户的触摸输入。
在下文中，将参考图5描述根据实施方式的包括在显示设备或显示面板中的像素。
图5示出了根据实施方式的包括在显示设备中的一个像素的电连接关系的等效电路的示意图。
参考图5，一个像素PXL可以包括至少一个发光单元EMU，其产生具有与数据信号对应的亮度的光。一个像素PXL还可以选择性地包括用于驱动发光单元EMU的像素电路PXC。
发光单元EMU可以包括连接在被施加第一驱动电源VDD的电压的第一电力线PL1和被施加第二驱动电源VSS的电压的第二电力线PL2之间的发光元件LD。
例如，发光单元EMU可以包括经由像素电路PXC和第一电力线PL1连接到第一驱动电源VDD的第一电极EL1、经由第二电力线PL2连接到第二驱动电源VSS的第二电极EL2以及连接在第一电极EL1和第二电极EL2之间的发光元件LD。在实施方式中，第一电极EL1可以是阳极，并且第二电极EL2可以是阴极。
包括在发光单元EMU中的发光元件LD可以包括通过第一电极EL1连接到第一驱动电源VDD的一端(或第一端)和通过第二电极EL2连接到第二驱动电源VSS的另一端(或第二端)。
第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以设置为高电位电源，并且第二驱动电源VSS可以设置为低电位电源。第一驱动电源VDD和第二驱动电源VSS之间的电位差可以设置为等于或高于在像素PXL的发光时段期间发光元件LD的阈值电压。
发光单元EMU的发光元件LD可以发射具有与通过像素电路PXC提供的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向发光单元EMU提供与一个帧数据的灰度值对应的驱动电流。提供给发光单元EMU的驱动电流可以在发光元件LD中流动。
在图5中示出了一个发光元件LD，但是本公开不限于此。在实施方式中，发光单元EMU可以包括在第一电极EL1和第二电极EL2之间以相同方向彼此并联连接的发光元件LD，并且发光元件LD可以形成以n个串联级连接的串联/并联混合结构。
像素电路PXC连接到一个像素PXL的扫描线(例如，第i条扫描线Si)和数据线(例如，第j条数据线Dj)。例如，在像素PXL可以设置在显示区域DA(参见图3)的第i(i是正整数)行和第j(j是正整数)列中的情况下，像素PXL的像素电路PXC可以连接到显示区域DA的第i条扫描线Si和第j条数据线Dj。
像素电路PXC可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。
第一晶体管T1(或驱动晶体管)的第一端子连接到第一驱动电源VDD，并且第一晶体管T1的第二端子电连接到发光单元EMU的第一电极EL1。第一晶体管T1的栅电极连接到第一节点N1。因此，第一晶体管T1可以响应于第一节点N1的电压来控制提供给发光元件LD的驱动电流量。
第二晶体管T2(或开关晶体管)的第一端子连接到数据线(例如，第j条数据线Dj)，并且第二晶体管T2的第二端子连接到第一节点N1。第二晶体管T2的栅电极连接到扫描线(例如，第i条扫描线Si)。在从扫描线(例如，第i条扫描线Si)提供导通电压的扫描信号(低电平)的情况下，第二晶体管T2导通并且将数据线(例如，第j条数据线Dj)和第一节点N1电连接。在一帧的数据信号被提供给数据线(例如，第j条数据线Dj)的情况下，数据信号被传输到第一节点N1。传输到第一节点N1的数据信号被充入存储电容器Cst中。
存储电容器Cst的一个电极连接到第一节点N1，并且其另一电极连接到第一晶体管T1的第一端子。存储电容器Cst可以利用与对应于提供给第一节点N1的数据信号的电压和第一晶体管T1的第一端子的电压之间的电压差对应的电压进行充电，并且存储电容器Cst可以保持充电的电压直到后续帧的数据信号被提供。
图5示出了其中第一晶体管T1和第二晶体管T2二者为P型晶体管的实施方式，但是本公开不限于此。在实施方式中，第一晶体管T1和第二晶体管T2中的至少一个可以被改变为N型晶体管。
图5的像素电路PXC的结构可以不同地改变。例如，像素电路PXC可以另外包括其它电路元件，诸如用于补偿第一晶体管T1的阈值电压的晶体管、用于初始化第一节点N1的电压的晶体管、用于控制发光元件LD的发光时间的晶体管以及用于升高第一节点N1的电压的升压电容器。
在下文中，将参考图6和图7描述根据实施方式的包括在显示设备和像素中的发光元件。
图6示出了根据实施方式的包括在显示设备中的发光元件的示意性立体图，并且图7示出了根据实施方式的包括在显示设备中的发光元件的示意性剖视图。
参考图6和图7，发光元件LD可以包括第一半导体层11、有源层12和第二半导体层13。例如，发光元件LD可以是发光堆叠体10，其中第一半导体层11、有源层12和第二半导体层13可以顺序地彼此堆叠。在实施方式中，发光元件LD还可以包括接合电极层，并且接合电极层可以彼此堆叠在第一半导体层11的一个表面上，或者第二半导体层13的一个表面上。
在发光元件LD的高度h方向上，下表面可以被称为第一端EP1，并且上表面可以被称为第二端EP2。
发光元件LD可以具有大致柱形状，其中第一端EP1的直径DD1和第二端EP2的直径DD2彼此不同。例如，发光元件LD可以具有或设置成柱形状，其中第一端EP1的直径DD1可以小于第二端EP2的直径DD2。例如，发光元件LD可以具有大致椭圆形柱形状，其中直径沿高度h方向朝向上部部分增加。
本公开不限于此，并且在实施方式中，发光元件LD可以具有其中第一端EP1的直径DD1大于第二端EP2的直径DD2的大致柱形状。在实施方式中，发光元件LD可以具有其中直径沿高度h方向朝向上部部分减小的大致椭圆形柱形状。
在实施方式中，发光元件LD的第一端EP1和第二端EP2的形状可以是多边形，诸如矩形、正方形、等边三角形或正五边形。在实施方式中，发光元件LD可以具有大致截顶的棱锥形状，其中其上表面的面积和其下表面的面积彼此不同。
发光元件LD可以具有纳米级至微米级的尺寸。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据使用发光器件(其使用发光元件LD作为光源)的各种设备(例如，显示设备)的设计条件而不同地改变。
第一半导体层11可以是第一导电率(或类型)的半导体层。例如，第一半导体层11可以包括至少一个N型半导体。例如，在本公开的精神和范围内，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种的半导体材料，并且可以包括掺杂有诸如Si、Ge、Sn等的第一导电掺杂剂的N型半导体层。然而，包括在第一半导体层11中的材料不限于此，并且第一半导体层11可以由各种材料制成。
有源层12可以设置在第一半导体层11的一个表面上。有源层12可以设置在第一半导体层11上。有源层12可以具有单量子阱结构或多量子阱结构。在实施方式中，可以在有源层12的上部部分和/或下部部分处形成掺杂有导电掺杂剂的包层。例如，包层可以形成为AlGaN层或InAlGaN层。在实施方式中，诸如AlGaN和InAlGaN的材料可以用于形成有源层12，并且此外，各种材料可以形成有源层12。
在阈值电压或更高电压的电压被施加到发光元件LD的上表面和下表面的情况下，发光元件LD在电子-空穴对在有源层12中复合时发射光。通过使用该原理控制发光元件LD的光发射，除了显示设备的像素之外，发光元件LD还可以用作各种发光器件的光源。
第二半导体层13可以设置在有源层12的一个表面上。第二半导体层13可以设置在有源层12上。第二半导体层13可以包括具有与第一半导体层11的导电率(或类型)不同的导电率(或类型)的半导体层。例如，第二半导体层13可以包括至少一个P型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN的至少一种半导体材料，并且可以包括掺杂有诸如Mg、Zn、Ca、Sr或Ba的第二导电掺杂剂的P型半导体层。然而，包括在第二半导体层13中的材料不限于此，并且第二半导体层13可以由各种材料形成。
示出了第一半导体层11和第二半导体层13中的每个形成为一个层，但是本公开不限于此。在实施方式中，第一半导体层11和第二半导体层13中的每个还可以根据有源层12的材料而包括一个层或更多个层，例如，包层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是设置在具有不同晶格结构的半导体层之间并且用作缓冲器以减小晶格常数的差异的应变减小层。TSBR层可以由诸如p-GaInP、p-AlInP或p-AlGaInP的P型半导体层形成，但是本公开不限于此。
在实施方式中，除了以上描述的第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可以包括设置在第一半导体层11的上部部分和/或第二半导体层13的下部部分上的电极。
电极可以是欧姆接触电极，但是本公开不限于此。在实施方式中，电极可以是肖特基接触电极。电极可以包括导电材料。例如，电极可以包括其中铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及其氧化物或合金单独或组合使用的不透明金属，但是本公开不限于此。在实施方式中，电极可以包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)。电极可以是与阳极或阴极直接接触的部分。
在实施方式中，发光元件LD还可以包括绝缘膜14。在实施方式中，可以省略绝缘膜14，并且绝缘膜14可以设置为仅覆盖发光堆叠体10的一部分或者仅与发光堆叠体10的一部分重叠。
绝缘膜14可以防止在有源层12接触除了第一半导体层11和第二半导体层13之外的导电材料的情况下可能发生的电短路。绝缘膜14可以使发光元件LD的表面缺陷最小化，以提高发光元件LD的寿命和发光效率。在紧密设置发光元件LD的情况下，绝缘膜14可以防止在发光元件LD之间可能发生的不希望的短路。不限制是否设置绝缘膜14，只要有源层12可以防止引起与外部导电材料的短路即可。
发光元件LD还可以包括围绕绝缘膜14的外周表面的反射构件(未示出)。反射构件可以由具有反射率的材料制成，以便将从发光元件LD发射的光聚集到特定的或给定的区域，同时在图像显示方向上行进。例如，反射构件可以由具有反射率的导电材料(或物质)制成。
在下文中，将参考图8描述根据实施方式的显示设备的结构。
图8示出了根据实施方式的包括在显示设备中的像素的示意性剖视图。
参考图8，根据实施方式的包括在显示设备中的一个像素PXL可以包括基础层BSL、像素电路层PCL和显示元件层DPL。
基础层BSL可以是刚性或柔性衬底。例如，在基础层BSL是刚性衬底的情况下，基础层BSL可以在本公开的精神和范围内利用玻璃衬底、石英衬底、玻璃陶瓷衬底、结晶玻璃衬底等来实现。在基础层BSL是柔性衬底的情况下，基础层BSL可以在本公开的精神和范围内利用聚合物有机材料衬底(其包括聚酰亚胺、聚酰胺等)、塑料衬底等来实现。
像素电路层PCL可以设置在基础层BSL上。
像素电路层PCL可以包括至少一个晶体管和连接到至少一个晶体管的布线。像素电路层PCL可以包括可以在基础层BSL的一个表面上顺序地彼此堆叠的缓冲层BFL、第一栅极绝缘层GI1、第二栅极绝缘层GI2、层间绝缘层ILD、第一通孔层VIA1和第二通孔层VIA2。
缓冲层BFL可以设置在基础层BSL上以覆盖基础层BSL或者与基础层BSL重叠。缓冲层BFL可以防止杂质从外部扩散到像素电路层PCL中。缓冲层BFL可以包括诸如硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)的金属氧化物中的至少一种。在实施方式中，可以省略缓冲层BFL。基础层BSL和缓冲层BFL之间可以设置有下部金属层。
第一晶体管T1可以包括第一半导体图案SCL1、第一栅电极GAT1、第一源电极S1和第一漏电极D1。
第一半导体图案SCL1可以设置在缓冲层BFL上。第一半导体图案SCL1可以包括沟道区以及设置在沟道区的两侧处的源极区和漏极区。第一半导体图案SCL1的源极区可以电连接到第一源电极S1，并且其漏极区可以电连接到第一漏电极D1。源极区和漏极区可以扩展成分别通过接触孔电连接到不同层的电极。
第一半导体图案SCL1可以包括多晶硅、非晶硅和氧化物半导体中的至少一种。
第一栅极绝缘层GI1可以设置在第一半导体图案SCL1和缓冲层BFL上。第一栅极绝缘层GI1覆盖第一半导体图案SCL1和缓冲层BFL，或者与第一半导体图案SCL1和缓冲层BFL重叠。
第一栅极绝缘层GI1可以包括无机材料。例如，第一栅极绝缘层GI1可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的至少一种。在实施方式中，第一栅极绝缘层GI1可以包括有机材料。
第一栅电极GAT1可以设置在第一栅极绝缘层GI1上。第一栅电极GAT1可以设置成与第一半导体图案SCL1的沟道区重叠。
第一栅极绝缘层GI1上可以设置有驱动电压线DVL。这里，驱动电压线DVL可以对应于以上描述的图5的第二电力线PL2的一部分。驱动电压线DVL可以通过第二接触孔CH2物理连接到和/或电连接到桥接电极BRD。由于桥接电极BRD可以物理连接到和/或电连接到第二电极EL2，所以驱动电压线DVL可以通过桥接电极BRD将第二驱动电源VSS(参见图5)的电压传输到第二电极EL2。驱动电压线DVL被示出为设置在与第一栅电极GAT1相同的层上，但是本公开不限于此。
第二栅极绝缘层GI2可以设置在第一栅电极GAT1和第一栅极绝缘层GI1上。第二栅极绝缘层GI2覆盖第一栅电极GAT1和第一栅极绝缘层GI1，或者与第一栅电极GAT1和第一栅极绝缘层GI1重叠。
第二栅极绝缘层GI2可以包括与第一栅极绝缘层GI1相同的材料或类似的材料，并且例如，其可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的至少一种。
第二栅电极GAT2可以设置在第二栅极绝缘层GI2上。第二栅电极GAT2可以设置成与第一栅电极GAT1重叠。因此，彼此重叠的第一栅电极GAT1和第二栅电极GAT2以及它们之间的第二栅极绝缘层GI2的可以构成一个电容器。
层间绝缘层ILD可以设置在第二栅极绝缘层GI2上。层间绝缘层ILD覆盖第二栅极绝缘层GI2，或者与第二栅极绝缘层GI2重叠。层间绝缘层ILD可以包括与第二栅极绝缘层GI2相同的材料或类似的材料，并且可以包括无机材料或有机材料。
第一源电极S1和第一漏电极D1设置在层间绝缘层ILD上。这里，第一源电极S1可以具有与以上描述的图5的第一晶体管T1的第一端子相同的配置，并且第一漏电极D1可以具有与第一晶体管T1的第二端子相同的配置。
第一漏电极D1可以通过稍后将描述的钝化层PSV和第二通孔层VIA2的第一接触孔CH1电连接到显示元件层DPL的第一电极EL1。因此，第一晶体管T1可以将第一驱动电源VDD(参见图5)的电压传输到第一电极EL1。
第一通孔层VIA1可以设置在层间绝缘层ILD上。第一通孔层VIA1覆盖层间绝缘层ILD的一部分，或者与层间绝缘层ILD的一部分重叠。这里，第一通孔层VIA1可以被称为分隔发光区域的坝结构、像素限定层和堤部。
第一通孔层VIA1可以包括至少一个有机绝缘层。第一通孔层VIA1可以是单个膜或多个膜，并且可以包括无机绝缘材料和有机绝缘材料。例如，第一通孔层VIA1可以包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂中的至少一种。
桥接电极BRD可以设置在层间绝缘层ILD和第一通孔层VIA1上。桥接电极BRD可以设置成沿第一通孔层VIA1的形状在第三方向DR3上弯曲。桥接电极BRD可以通过第二栅极绝缘层GI2和层间绝缘层ILD的第二接触孔CH2物理连接到和/或电连接到驱动电压线DVL。桥接电极BRD被示出为设置在与第一晶体管T1的第一源电极S1和第一漏电极D1相同的层上，但是本公开不限于此。
钝化层PSV可以设置在第一源电极S1、第一漏电极D1、层间绝缘层ILD和桥接电极BRD上。钝化层PSV可以完全覆盖第一源电极S1和第一漏电极D1或者与第一源电极S1和第一漏电极D1完全重叠，并且可以部分地覆盖层间绝缘层ILD和桥接电极BRD或者与层间绝缘层ILD和桥接电极BRD部分地重叠。
钝化层PSV可以包括有机绝缘膜、无机绝缘膜或者设置在无机绝缘膜上的有机绝缘膜。例如，无机绝缘膜可以包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)的金属氧化物中的至少一种。例如，有机绝缘膜可以包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
第二通孔层VIA2可以设置在钝化层PSV和桥接电极BRD上。第二通孔层VIA2可以部分地覆盖钝化层PSV和桥接电极BRD或者与钝化层PSV和桥接电极BRD部分地重叠，以具有至少一个开口OP。在第二通孔层VIA2的部分地暴露桥接电极BRD的上表面的开口OP中，第二电极EL2和桥接电极BRD可以物理连接和/或电连接。这里，第二通孔层VIA2可以与第一通孔层VIA1一起被称为分隔发光区域的坝结构、像素限定层和堤部。
根据沿第三方向DR3形成的第二通孔层VIA2的上表面的高度，第二通孔层VIA2的一部分可以设置在显示元件层DPL上。第二电极EL2可以设置于第二通孔层VIA2的上表面上。
第二通孔层VIA2可以包括至少一个有机绝缘层。第二通孔层VIA2可以是单个膜或多个膜，并且可以包括无机绝缘材料和有机绝缘材料。例如，第二通孔层VIA2可以包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂中的至少一种。
显示元件层DPL可以包括第一电极EL1、接合电极CP、发光元件LD、保护层PVX和第二电极EL2。
第一电极EL1可以设置在第二通孔层VIA2上。第一电极EL1可以设置在像素电路层PCL上。
第一电极EL1可以电连接到发光元件LD中的每个的第一端EP1。第一电极EL1可以通过第一接触孔CH1电连接到像素电路层PCL的第一晶体管T1。这里，第一电极EL1可以是阳极。
第一电极EL1可以包括具有反射率的透明导电材料。例如，第一电极EL1可以包括导电氧化物(诸如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO))以及导电聚合物(诸如，聚(3,4-亚乙基二氧噻吩)(PEDOT))。第一电极EL1可以包括不透明金属，其有利于在显示设备的图像显示方向(例如，第三方向DR3)上反射从发光元件LD发射的光。例如，第一电极EL1还可以包括诸如镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)的金属及其合金。
接合电极CP可以设置在第一电极EL1上，并且是接合到发光元件LD的部分。接合电极CP可以设置在第一电极EL1和发光元件LD之间，并且可以电连接到第一电极EL1和发光元件LD。接合电极CP可以接触或直接接触发光元件LD的第一端EP1，以将第一电极EL1和发光元件LD的第一端EP1电连接。
接合电极CP可以用作反射构件，其用于在显示设备的图像显示方向(例如，第三方向DR3)上引导从发光元件LD发射的光。为此，接合电极CP可以由具有反射率的不透明导电材料制成。接合电极CP可以包括与第一电极EL1相同的材料或类似的材料，或者可以包括选自例如作为第一电极EL1的组成材料的材料中的一种或多种。例如，接合电极CP可以包括能够接合到发光元件LD的诸如铜(Cu)、金(Au)、锡(Sn)的金属及其合金。
发光元件LD可以设置在接合电极CP上。发光元件LD的第一端EP1可以设置在接合电极CP上，并且发光元件LD的第一端EP1可以物理连接到和/或电连接到接合电极CP。
发光元件LD的第一端EP1可以朝向接合电极CP设置，并且发光元件LD的第二端EP2可以朝向第二电极EL2设置。
发光元件LD可以在发光元件LD的高度h方向上设置在接合电极CP和第二电极EL2之间。图8中所示的发光元件LD可以对应于以上描述的图6和图7的发光元件LD。在图8中，为了简要示出发光元件LD，示出了第一端EP1的直径和第二端EP2的直径相同。
除了第一端EP1和第二端EP2之外，还可以在发光元件LD的侧表面上设置围绕发光元件LD的表面的绝缘膜。由于绝缘膜，发光元件LD可以更稳定地固定在接合电极CP上。
保护层PVX可以设置在第二通孔层VIA2、第一电极EL1、接合电极CP和发光元件LD的部分上。保护层PVX可以设置成覆盖第二通孔层VIA2的上表面的一部分或者与第二通孔层VIA2的上表面的一部分重叠，并且完全覆盖第一电极EL1和接合电极CP或者与第一电极EL1和接合电极CP完全重叠。保护层PVX可以设置在发光元件LD之间，使得发光元件LD的第二端EP2被暴露。
保护层PVX可以包括包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。在实施方式中，保护层PVX可以用作平坦化层，其用于减小由于在显示元件层DPL中设置在其下的组件而导致的台阶。为此，保护层PVX可以由包括有机材料的有机绝缘膜形成。
第二电极EL2可以设置在发光元件LD、保护层PVX和第二通孔层VIA2上。第二电极EL2可以设置成覆盖发光元件LD、保护层PVX和第二通孔层VIA2，或者与发光元件LD、保护层PVX和第二通孔层VIA2重叠。第二电极EL2可以设置成覆盖钝化层PSV的上表面的一部分，或者与钝化层PSV的上表面的一部分重叠。
第二电极EL2可以包括具有反射率的透明导电材料。例如，第二电极EL2可以包括导电氧化物(诸如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO))以及导电聚合物(诸如，聚(3,4-亚乙基二氧噻吩)(PEDOT))。然而，第二电极EL2的材料不受上述描述的限制。
第二电极EL2可以覆盖桥接电极BRD的上表面的由第二通孔层VIA2的开口OP暴露的部分，或者与桥接电极BRD的上表面的由第二通孔层VIA2的开口OP暴露的部分重叠。桥接电极BRD的上表面的由第二通孔层VIA2的开口OP暴露的部分和第二电极EL2可以物理连接和/或电连接。第二电极EL2可以物理连接到和/或电连接到发光元件LD的由保护层PVX暴露的第二端EP2。因此，通过桥接电极BRD提供的第二驱动电源VSS(参见图5)的电压可以传输到发光元件LD的第二端EP2。这里，第二电极EL2可以是阴极。
第二电极EL2可以设置成完全覆盖显示元件层DPL的上表面，或者与显示元件层DPL的上表面完全重叠。因此，在发光元件LD和第二电极EL2之间(或者发光元件LD和第一电极EL1之间)发生电短路的情况下，可能发生其中整个像素PXL不发射光的暗点缺陷。
在一个像素PXL中的至少一个发光元件LD中发生暗点缺陷的情况下，像素PXL的亮度可能整体上劣化，因此显示设备可以通过部分地使与短路的发光元件LD重叠的第二电极EL2打开的工艺(例如，激光切割工艺)来修复有缺陷的像素。
然而，即使在执行修复工艺的情况下，与正常像素的亮度相比，有缺陷的像素的亮度可能整体上降低。根据实施方式的显示设备将一个像素PXL(或一个像素区域)划分成多个子像素区域，并且划分第一电极EL1且将第一电极EL1定位在相应的子像素区域中，使得在发生像素缺陷的情况下，可以正常地驱动除了有缺陷的子像素区域之外的其余子像素区域。因此，可以最小化一个像素区域中的有缺陷的范围并补偿亮度。
在下文中，将参考图9至图12描述根据实施方式的显示设备。
图9至图12示出了根据实施方式的显示设备的示意性俯视图。
参考图9至图12，示出了形成根据实施方式的显示设备的显示元件层DPL的第一电极EL1、第二电极EL2和发光元件LD。这里，第一电极EL1可以是阳极，并且第二电极EL2可以是阴极。
一个像素PXL可以包括发光区域EMA和非发光区域NEA。发光区域EMA是其中设置有发光元件LD的区域，并且非发光区域NEA是围绕发光区域EMA的区域。发光区域EMA是由发光元件LD从其发射光的区域，并且非发光区域NEA是从其不发射光的区域。尽管未示出，但是保护层、坝结构、堤部等可以设置在非发光区域NEA中。
发光元件LD设置在发光区域EMA中。发光元件LD可以按数量和位置布置或设置在发光区域EMA内。例如，十个发光元件LD可以设置在一个像素PXL的发光区域EMA(或像素区域PXA)中，并且十个发光元件LD可以以5行和2列的矩阵形式布置或设置。
第一电极EL1可以设置在发光区域EMA和非发光区域NEA中。
第一电极EL1与至少一个发光元件LD重叠。第一电极EL1可以包括根据其与发光元件LD重叠的数量和位置划分的区域电极。区域电极的数量和子像素区域的数量可以是相同的。
在实施方式中，一个像素PXL可以包括子像素区域，并且形成第一电极EL1的区域电极可以设置成与子像素区域对应。
例如，如图9中所示，一个像素PXL可以包括三个子像素区域，并且可以包括与三个子像素区域对应的三个区域电极。三个区域电极可以形成第一电极EL1。
如图10中所示，一个像素PXL可以包括十个子像素区域，并且可以包括与十个子像素区域对应的十个区域电极。十个区域电极可以形成第一电极EL1。
如图11和图12中所示，一个像素PXL可以包括两个子像素区域，并且可以包括与两个子像素区域对应的两个区域电极。两个区域电极可以形成第一电极EL1。例如，如图11中所示，一个像素PXL可以包括沿第二方向DR2垂直划分的两个子像素区域，并且如图12中所示，一个像素PXL可以包括沿第一方向DR1水平划分的两个子像素区域。
第二电极EL2与发光元件LD和第一电极EL1重叠，并且覆盖发光元件LD和第一电极EL1。
第二电极EL2可以遍及发光区域EMA和非发光区域NEA完全设置在像素PXL中。
参考图9，一个像素PXL(或一个像素区域PXA)可包括第一子像素区域PXA11a、第二子像素区域PXA11b和第三子像素区域PXA11c。
第一子像素区域PXA11a、第二子像素区域PXA11b和第三子像素区域PXA11c沿第二方向DR2(或垂直方向)彼此相邻。第一子像素区域PXA11a、第二子像素区域PXA11b和第三子像素区域PXA11c中的每个可以与第一电极EL1的区域电极中的每个至少部分地重叠。
第一电极EL1可以包括第一区域电极EL11a、第二区域电极EL11b和第三区域电极EL11c。
第一区域电极EL11a、第二区域电极EL11b和第三区域电极EL11c设置成沿第二方向DR2彼此间隔开。
第一区域电极EL11a可以设置在第一子像素区域PXA11a中，第二区域电极EL11b可以设置在第二子像素区域PXA11b中，并且第三区域电极EL11c可以设置在第三子像素区域PXA11c中。
第一区域电极EL11a、第二区域电极EL11b和第三区域电极EL11c中的每个可以与至少一个发光元件LD重叠。例如，第一区域电极EL11a与四个发光元件LD重叠，第二区域电极EL11b与两个发光元件LD重叠，并且第三区域电极EL11c与四个发光元件LD重叠。本公开不限于此，并且可以不同地改变与区域电极EL11a、EL11b和EL11c中的每个重叠的发光元件LD的数量。
第一区域电极EL11a、第二区域电极EL11b和第三区域电极EL11c可以具有相同的尺寸或不同的尺寸。例如，第一区域电极EL11a可以具有与第三区域电极EL11c相同的尺寸，并且第二区域电极EL11b可以具有比第一区域电极EL11a小的尺寸。本公开不限于此，并且第一区域电极EL11a、第二区域电极EL11b和第三区域电极EL11c具有可以与至少一个发光元件LD重叠的各种尺寸。
第一区域电极EL11a、第二区域电极EL11b和第三区域电极EL11c可以具有相同的形状或不同的形状。例如，第一区域电极EL11a和第三区域电极EL11c可以具有大致矩形形状，并且第二区域电极EL11b可以具有大致正方形形状。本公开不限于此，并且第一区域电极EL11a、第二区域电极EL11b和第三区域电极EL11c具有可以与至少一个发光元件LD重叠的各种形状。
在一个像素PXL中的第一子像素区域PXA11a、第二子像素区域PXA11b和第三子像素区域PXA11c中的一个中包括的发光元件LD中发生暗点缺陷的情况下，根据实施方式的显示设备可以驱动除了有缺陷的子像素区域之外的其余子像素区域中的发光元件LD。
例如，在设置在第一子像素区域PXA11a中的发光元件LD中的一个中发生暗点缺陷的情况下，可以驱动设置在第二子像素区域PXA11b和第三子像素区域PXA11c中的发光元件LD。因此，可以最小化一个像素PXL中的有缺陷的范围。
根据实施方式的显示设备可以包括一个像素PXL中可以包括的最大数量的发光元件LD，并且在发生像素的暗点缺陷的情况下，其余的发光元件LD可以发射光以保持亮度。
参考图10，一个像素PXL(或一个像素区域PXA)可以包括第一子像素区域PXA12a、第二子像素区域PXA12b、第三子像素区域PXA12c、第四子像素区域PXA12d、第五子像素区域PXA12e、第六子像素区域PXA12f、第七子像素区域PXA12g、第八子像素区域PXA12h、第九子像素区域PXA12i和第十子像素区域PXA12j。
第一子像素区域PXA12a、第二子像素区域PXA12b、第三子像素区域PXA12c、第四子像素区域PXA12d、第五子像素区域PXA12e、第六子像素区域PXA12f、第七子像素区域PXA12g、第八子像素区域PXA12h、第九子像素区域PXA12i和第十子像素区域PXA12j可以以矩阵形式设置。
第一子像素区域PXA12a和第二子像素区域PXA12b沿第一方向DR1彼此相邻，并且第一子像素区域PXA12a沿第二方向DR2与第三子像素区域PXA12c相邻。
第三子像素区域PXA12c和第四子像素区域PXA12d沿第一方向DR1彼此相邻，并且第四子像素区域PXA12d沿第二方向DR2与第二子像素区域PXA12b相邻。
第五子像素区域PXA12e和第六子像素区域PXA12f沿第一方向DR1彼此相邻，第五子像素区域PXA12e沿第二方向DR2与第三子像素区域PXA12c相邻，并且第六子像素区域PXA12f沿第二方向DR2与第四子像素区域PXA12d相邻。
第七子像素区域PXA12g和第八子像素区域PXA12h沿第一方向DR1彼此相邻，第七子像素区域PXA12g沿第二方向DR2与第五子像素区域PXA12e相邻，并且第八子像素区域PXA12h沿第二方向DR2与第六子像素区域PXA12f相邻。
第九子像素区域PXA12i和第十子像素区域PXA12j沿第一方向DR1彼此相邻，第九子像素区域PXA12i沿第二方向DR2与第七子像素区域PXA12g相邻，并且第十子像素区域PXA12j沿第二方向DR2与第八子像素区域PXA12h相邻。
子像素区域PXA12a、PXA12b、PXA12c、PXA12d、PXA12e、PXA12f、PXA12g、PXA12h、PXA12i和PXA12j中的每个可以与第一电极EL1的区域电极中的每个至少部分地重叠。
第一电极EL1可以包括第一区域电极EL12a、第二区域电极EL12b、第三区域电极EL12c、第四区域电极EL12d、第五区域电极EL12e、第六区域电极EL12f、第七区域电极EL12g、第八区域电极EL12h、第九区域电极EL12i和第十区域电极EL12j。
第一区域电极EL12a、第二区域电极EL12b、第三区域电极EL12c、第四区域电极EL12d、第五区域电极EL12e、第六区域电极EL12f、第七区域电极EL12g、第八区域电极EL12h、第九区域电极EL12i和第十区域电极EL12j可以以矩阵形式设置。
第一区域电极EL12a和第二区域电极EL12b设置成沿第一方向DR1彼此间隔开。
第三区域电极EL12c和第四区域电极EL12d设置成沿第一方向DR1彼此间隔开，第三区域电极EL12c可以设置成沿第二方向DR2与第一区域电极EL12a间隔开，并且第四区域电极EL12d可以设置成沿第二方向DR2与第二区域电极EL12b间隔开。
第五区域电极EL12e和第六区域电极EL12f设置成沿第一方向DR1彼此间隔开，第五区域电极EL12e可以设置成沿第二方向DR2与第三区域电极EL12c间隔开，并且第六区域电极EL12f可以设置成沿第二方向DR2与第四区域电极EL12d间隔开。
第七区域电极EL12g和第八区域电极EL12h设置成沿第一方向DR1彼此间隔开，第七区域电极EL12g可以设置成沿第二方向DR2与第五区域电极EL12e间隔开，并且第八区域电极EL12h可以设置成沿第二方向DR2与第六区域电极EL12f间隔开。
第九区域电极EL12i和第十区域电极EL12j设置成沿第一方向DR1彼此间隔开，第九区域电极EL12i可以设置成沿第二方向DR2与第七区域电极EL12g间隔开，并且第十区域电极EL12j可以设置成沿第二方向DR2与第八区域电极EL12h间隔开。
区域电极EL12a、EL12b、EL12c、EL12d、EL12e、EL12f、EL12g、EL12h、EL12i和EL12j中的每个可以设置在子像素区域PXA12a、PXA12b、PXA12c、PXA12d、PXA12e、PXA12f、PXA12g、PXA12h、PXA12i和PXA12j中的每个中。
区域电极EL12a、EL12b、EL12c、EL12d、EL12e、EL12f、EL12g、EL12h、EL12i和EL12j中的每个与一个发光元件LD重叠。
各个区域电极EL12a、EL12b、EL12c、EL12d、EL12e、EL12f、EL12g、EL12h、EL12i和EL12j可以具有相同的尺寸或不同的尺寸。例如，第一区域电极EL12a可以具有与第二区域电极EL12b相同的尺寸，并且第一区域电极EL12a可以具有与第三区域电极EL12c不同的尺寸。本公开不限于此，并且区域电极EL12a、EL12b、EL12c、EL12d、EL12e、EL12f、EL12g、EL12h、EL12i和EL12j中的每个可以具有可以与至少一个发光元件LD重叠的各种尺寸。
各个区域电极EL12a、EL12b、EL12c、EL12d、EL12e、EL12f、EL12g、EL12h、EL12i和EL12j可以具有相同的形状或不同的形状。例如，区域电极EL12a、EL12b、EL12c、EL12d、EL12e、EL12f、EL12g、EL12h、EL12i和EL12j中的全部可以具有大致正方形或矩形形状。本公开不限于此，并且区域电极EL12a、EL12b、EL12c、EL12d、EL12e、EL12f、EL12g、EL12h、EL12i和EL12j中的每个可以具有可以与至少一个发光元件LD重叠的各种形状。
在一个像素PXL中的第一子像素区域PXA12a、第二子像素区域PXA12b、第三子像素区域PXA12c、第四子像素区域PXA12d、第五子像素区域PXA12e、第六子像素区域PXA12f、第七子像素区域PXA12g、第八子像素区域PXA12h、第九子像素区域PXA12i和第十子像素区域PXA12j中的一个中包括的发光元件LD中发生暗点缺陷的情况下，根据实施方式的显示设备可以驱动除了有缺陷的子像素区域之外的其余子像素区域中的发光元件LD。
例如，在设置在第一子像素区域PXA12a中的发光元件LD中的一个中发生暗点缺陷的情况下，可以驱动设置在其余子像素区域PXA12b、PXA12c、PXA12d、PXA12e、PXA12f、PXA12g、PXA12h、PXA12i和PXA12j中的发光元件LD。因此，可以最小化一个像素PXL中的有缺陷的范围。
根据实施方式的显示设备可以包括一个像素PXL中可以包括的最大数量的发光元件LD，并且在发生像素的暗点缺陷的情况下，其余的发光元件LD可以发射光以保持亮度。
参考图11，一个像素PXL(或一个像素区域PXA)可以包括第一子像素区域PXA13a和第二子像素区域PXA13b。
第一子像素区域PXA13a和第二子像素区域PXA13b沿第一方向DR1(或水平方向)彼此相邻。第一子像素区域PXA13a和第二子像素区域PXA13b中的每个可以与第一电极EL1的区域电极中的每个至少部分地重叠。
第一电极EL1可以包括第一区域电极EL13a和第二区域电极EL13b。
第一区域电极EL13a和第二区域电极EL13b设置成沿第一方向DR1彼此间隔开。
第一区域电极EL13a可以设置在第一子像素区域PXA13a中，并且第二区域电极EL13b可以设置在第二子像素区域PXA13b中。
第一区域电极EL13a和第二区域电极EL13b中的每个可以与至少一个发光元件LD重叠。与第一区域电极EL13a重叠的发光元件LD的数量可以与与第二区域电极EL13b重叠的发光元件LD的数量相同。例如，第一区域电极EL13a和第二区域电极EL13b分别与五个发光元件LD重叠。本公开不限于此，并且与第一区域电极EL13a和第二区域电极EL13b重叠的发光元件LD的数量可以不同地改变。
第一区域电极EL13a和第二区域电极EL13b可以具有相同的尺寸或不同的尺寸。例如，第一区域电极EL13a和第二区域电极EL13b可以具有相同的尺寸。本公开不限于此，并且第一区域电极EL13a和第二区域电极EL13b可以具有可以与至少一个发光元件LD重叠的各种尺寸。
第一区域电极EL13a和第二区域电极EL13b可以具有相同的形状或不同的形状。例如，第一区域电极EL13a和第二区域电极EL13b可以具有大致矩形形状。本公开不限于此，并且第一区域电极EL13a和第二区域电极EL13b可以具有可以与至少一个发光元件LD重叠的各种形状。
在一个像素PXL中的第一子像素区域PXA13a和第二子像素区域PXA13b中的一个中包括的发光元件LD中发生暗点缺陷的情况下，根据实施方式的显示设备可以驱动除了有缺陷的子像素区域之外的其余子像素区域中的发光元件LD。
例如，在设置在第一子像素区域PXA13a中的发光元件LD中的一个中发生暗点缺陷的情况下，可以驱动设置在第二子像素区域PXA13b中的发光元件LD。因此，可以最小化一个像素PXL中的有缺陷的范围。
根据实施方式的显示设备可以包括一个像素PXL中可以包括的最大数量的发光元件LD，并且在发生像素的暗点缺陷的情况下，其余的发光元件LD可以发射光以保持亮度。
参考图12，一个像素PXL(或一个像素区域PXA)可以包括第一子像素区域PXA14a和第二子像素区域PXA14b。
第一子像素区域PXA14a和第二子像素区域PXA14b沿第二方向DR2彼此相邻。第一子像素区域PXA14a和第二子像素区域PXA14b中的每个可以与第一电极EL1的区域电极中的每个至少部分地重叠。
第一电极EL1可以包括第一区域电极EL14a和第二区域电极EL14b。
第一区域电极EL14a和第二区域电极EL14b设置成沿第二方向DR2彼此间隔开。
第一区域电极EL14a可以设置在第一子像素区域PXA14a中，并且第二区域电极EL14b可以设置在第二子像素区域PXA14b中。
第一区域电极EL14a和第二区域电极EL14b中的每个可以与至少一个发光元件LD重叠。与第一区域电极EL14a重叠的发光元件LD的数量可以不同于与第二区域电极EL14b重叠的发光元件LD的数量。例如，第一区域电极EL14a与四个发光元件LD重叠，并且第二区域电极EL14b与六个发光元件LD重叠。本公开不限于此，并且与第一区域电极EL14a和第二区域电极EL14b重叠的发光元件LD的数量可以不同地改变。
第一区域电极EL14a和第二区域电极EL14b可以具有相同的尺寸或不同的尺寸。例如，第一区域电极EL14a和第二区域电极EL14b可以具有不同的尺寸。本公开不限于此，并且第一区域电极EL14a和第二区域电极EL14b可以具有可以与至少一个发光元件LD重叠的各种尺寸。
第一区域电极EL14a和第二区域电极EL14b可以具有相同的形状或不同的形状。例如，第一区域电极EL14a可以具有大致正方形形状，并且第二区域电极EL14b可以具有大致矩形形状。本公开不限于此，并且第一区域电极EL14a和第二区域电极EL14b可以具有可以与至少一个发光元件LD重叠的各种形状。
在一个像素PXL中的第一子像素区域PXA14a和第二子像素区域PXA14b中的一个中包括的发光元件LD中发生暗点缺陷的情况下，根据实施方式的显示设备可以驱动除了有缺陷的子像素区域之外的其余子像素区域中的发光元件LD。
例如，在设置在第一子像素区域PXA14a中的发光元件LD中的一个中发生暗点缺陷的情况下，可以驱动设置在第二子像素区域PXA14b中的发光元件LD。因此，可以最小化一个像素PXL中的有缺陷的范围。
根据实施方式的显示设备可以包括一个像素PXL中可以包括的最大数量的发光元件LD，并且在发生像素的暗点缺陷的情况下，其余的发光元件LD可以发射光以保持亮度。
在下文中，将参考图13描述其中在根据实施方式的显示设备中发生像素的暗点缺陷的情况。
图13示出了根据实施方式的显示设备中的像素缺陷。
参考图13，图9中描述的像素PXL被示出为第一像素PXL1、第二像素PXL2和第三像素PXL3。第一像素PXL1、第二像素PXL2和第三像素PXL3设置成沿第一方向DR1彼此相邻。第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别对应于第一像素区域PXA1、第二像素区域PXA2和第三像素区域PXA3，但是本公开不限于此。
例如，在第一像素PXL1的第x发光元件LDx中发生暗点缺陷的情况下，可能无法正常地驱动与第x发光元件LDx重叠的第一区域电极EL11a。另一方面，可以正常地驱动与第一区域电极EL11a间隔开的第二区域电极EL11b和第三区域电极EL13a。因此，根据实施方式的显示设备可以驱动设置在除了有缺陷的子像素区域之外的其余子像素区域中的发光元件LD。可以最小化一个像素PXL中的有缺陷的范围。
由于可以驱动设置在除了有缺陷的子像素区域之外的其余子像素区域中的发光元件LD，因此可以保持显示设备的亮度。
在下文中，将参考图14至图17描述根据实施方式的显示设备。
图14至图17示出了根据实施方式的显示设备的示意性俯视图。与以上描述的图9至图12相比，图14至图17在发光元件LD的数量方面具有差异。因此，在下文中，将省略与图9至图12中所描述的那些重叠的描述。
参考图14至图17，一个像素PXL可以包括发光元件LD。
例如，一个像素PXL可以包括五个发光元件LD。五个发光元件LD可以彼此间隔开，以沿第二方向DR2设置成锯齿形图案。
参考图14，两个发光元件LD可以设置在第一子像素区域PXA11a中，一个发光元件LD可以设置在第二子像素区域PXA11b中，并且两个发光元件LD可以设置在第三子像素区域PXA11c中。
第一区域电极EL11a可以与两个发光元件LD重叠。该两个发光元件LD可以设置成在第一对角线方向上彼此间隔开。
第二区域电极EL11b可以与一个发光元件LD重叠。该一个发光元件LD可以设置成在第二对角线方向上与第一区域电极EL11a的两个发光元件LD中的沿第二方向DR2设置在下端部部分处的一个发光元件LD间隔开。
第三区域电极EL11c可以与两个发光元件LD重叠。该两个发光元件LD可以设置成在第二对角线方向上彼此间隔开。
因此，在一个像素PXL中的第一子像素区域PXA11a、第二子像素区域PXA11b和第三子像素区域PXA11c中的一个中包括的发光元件LD中发生暗点缺陷的情况下，根据实施方式的显示设备可以驱动除了有缺陷的子像素区域之外的其余子像素区域中的发光元件LD。可以最小化一个像素PXL中的有缺陷的范围。
参考图15，第一子像素区域PXA12a、第四子像素区域PXA12d、第五子像素区域PXA12e、第八子像素区域PXA12h和第九子像素区域PXA12i中的每个中可以设置有一个发光元件LD。
第一区域电极EL12a、第四区域电极EL12d、第五区域电极EL12e、第八区域电极EL12h和第九区域电极EL12i中的每个可以与一个发光元件LD重叠。
因此，在一个像素PXL中的第一子像素区域PXA12a、第四子像素区域PXA12d、第五子像素区域PXA12e、第八子像素区域PXA12h和第九子像素区域PXA12i中的一个中包括的发光元件LD中发生暗点缺陷的情况下，根据实施方式的显示设备可以驱动除了有缺陷的子像素区域之外的其余子像素区域中的发光元件LD。因此，可以最小化一个像素PXL中的有缺陷的范围。
参考图16，第一子像素区域PXA13a中可以设置有三个发光元件LD，并且第二子像素区域PXA13b中可以设置有两个发光元件LD。
第一区域电极EL13a可以与三个发光元件LD重叠，并且第二区域电极EL13b可以与两个发光元件LD重叠。
在一个像素PXL中的第一子像素区域PXA13a和第二子像素区域PXA13b中的一个中包括的发光元件LD中发生暗点缺陷的情况下，根据实施方式的显示设备可以驱动除了有缺陷的子像素区域之外的其余子像素区域中的发光元件LD。因此，可以最小化一个像素PXL中的有缺陷的范围。
参考图17，第一子像素区域PXA14a中可以设置有两个发光元件LD，并且第二子像素区域PXA14b中可以设置有三个发光元件LD。
第一区域电极EL14a可以与两个发光元件LD重叠，并且第二区域电极EL14b可以与三个发光元件LD重叠。
在一个像素PXL中的第一子像素区域PXA14a和第二子像素区域PXA14b中的一个中包括的发光元件LD中发生暗点缺陷的情况下，根据实施方式的显示设备可以驱动除了有缺陷的子像素区域之外的其余子像素区域中的发光元件LD。因此，可以最小化一个像素PXL中的有缺陷的范围。
在下文中，将参考图18至图21描述可以应用根据实施方式的显示设备的各种实施方式。
图18是其中根据实施方式的显示设备应用于智能眼镜的图，图19是其中根据实施方式的显示设备应用于头戴式显示器的图，图20是其中根据实施方式的显示设备应用于智能手表的图，以及图21是其中根据实施方式的显示设备应用于汽车显示器的图。
参考图18，根据实施方式的显示设备可以应用于包括框架170和镜片部分171的智能眼镜。智能眼镜是可穿戴在用户脸部上的可穿戴电子设备，并且可以具有其中框架170的一部分被折叠或展开的结构。例如，智能眼镜可以是用于增强现实(AR)的可穿戴设备。
框架170可包括支撑镜片部分171的壳体170b和供使用者佩戴的腿部分170a。腿部分170a可以通过铰接部连接到或联接到壳体170b以折叠或展开。
电池、触摸板、麦克风和相机可以嵌入在框架170中。输出光的投影仪和控制光信号等的处理器可以嵌入在框架170中。
镜片部分171可以是透射光或反射光的光学构件。在本公开的精神和范围内，镜片部分171可以包括玻璃、透明合成树脂等。
镜片部分171可以通过镜片部分171的后表面(例如，指向用户眼睛的方向的表面)反射由从框架170的投影仪传输的光信号导致的图像，使得可以允许用户的眼睛识别它。例如，用户可以识别在镜片部分171上显示的如图中所示的诸如时间和日期的信息。镜片部分171是一种显示设备，并且根据以上描述的实施方式的显示设备可以应用于镜片部分171。
参考图19，根据实施方式的显示设备可以应用于包括头部安装带180和显示器接纳外壳181的头戴式显示器(HMD)。头戴式显示器是可穿戴在用户的头部上的可穿戴电子设备。
头部安装带180连接到显示器接纳外壳181以固定显示器接纳外壳181。在附图中，头部安装带180已经被示出为围绕用户的头部的上侧及其两侧，但是本公开不限于此。头部安装带180用于将头戴式显示器固定到用户的头部，并且可以形成为眼镜架或头盔的形式。
显示器接纳外壳181容纳显示设备，并且可以包括至少一个镜片。该至少一个镜片是向用户提供图像的部分。例如，根据实施方式的显示设备可以应用于在显示器接纳外壳181中实现的左眼镜片和右眼镜片。
参考图20，根据实施方式的显示设备可以应用于包括显示部分1220和条带部分1240的智能手表1200。
智能手表1200是可穿戴电子设备，并且可以具有其中条带部分1240安装在用户的手腕上的结构。这里，根据实施方式的显示设备应用于显示部分1220，使得可以向用户提供包括时间信息的图像数据。
参考图21，根据实施方式的显示设备可以应用于汽车显示器1300。这里，汽车显示器1300可以指设置在车辆内部和外部以提供图像数据的电子设备。
例如，显示设备可以应用于车辆中设置的信息娱乐面板1310、群集1320、共驱动显示器1330、平视显示器1340、侧视显示器1350和后座显示器1360中的至少一个。
在下文中，将参考图22描述包括在实施方式中的一个像素的电路图。
图22示出了根据实施方式的包括在显示设备中的一个像素的电连接关系的等效电路的示意图。图22中所示的一个像素具有与图5的像素的配置类似的配置，因此以下将省略与图5的那些重叠的描述。
参考图22，一个像素PXL可以包括至少一个发光单元EMU，其产生具有与数据信号对应的亮度的光。一个像素PXL还可以选择性地包括用于驱动发光单元EMU的像素电路PXC。
像素电路PXC连接到一个像素PXL的扫描线(例如，第n条扫描线Sn)和数据线(例如，第k条数据线Dk)。例如，在像素PXL可以设置在显示区域DA(参见图3)的第n(n是正整数)行和第k(k是正整数)列中的情况下，像素PXL的像素电路PXC可以连接到显示区域DA的第n条扫描线Sn和第k条数据线Dk。
像素电路PXC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容器Cst。
第一晶体管T1(或驱动晶体管)的第一端子(或第一电极)连接到第一驱动电源VDD，并且第一晶体管T1的第二端子(或第二电极)电连接到发光单元EMU的第一电极EL1(或第二节点N2)。第一晶体管T1的栅电极连接到第一节点N1。因此，第一晶体管T1可以响应于第一节点N1的电压来控制提供给发光元件LD的驱动电流量。
第二晶体管T2(或开关晶体管)的第一端子(或第一电极)连接到第k条数据线Dk，并且第二晶体管T2的第二端子(或第二电极)连接到第一节点N1。第二晶体管T2的栅电极连接到扫描线(例如，第n条扫描线Sn)。在从扫描线(例如，第n条扫描线Sn)提供导通电压的扫描信号S[n]的情况下，第二晶体管T2导通并且将数据线(例如，第k条数据线Dk)和第一节点N1电连接。在一帧的数据电压DATA被提供给第k条数据线Dk的情况下，数据电压DATA被传输到第一节点N1。传输到第一节点N1的数据电压DATA被充入存储电容器Cst中。
第三晶体管T3(或感测晶体管)的第一端子(或第一电极)可以连接到第k条感测线RLk，并且第三晶体管T3的第二端子(或第二电极)可以连接到第二节点N2(或第一晶体管T1的第二端子)。第三晶体管T3的栅电极可以连接到第n条感测控制线SSLn。在感测控制信号SEN[n](例如，高电平电压)被提供给第n条感测控制线SSLn的情况下，第三晶体管T3导通并且可以将第k条感测线RLk和第二节点N2电连接。因此，可以将初始化电压VINT提供给第二节点N2一段时间。
存储电容器Cst的一个电极连接到第一节点N1，并且其另一电极连接到第二节点N2(或第一晶体管T1的第二端子)。存储电容器Cst可以利用与提供给第一节点N1的数据电压DATA和第二节点N2的电压之间的电压差对应的电压进行充电，并且可以保持充电的电压直到下一帧的数据电压DATA被提供。
图22示出了其中第一晶体管T1和第二晶体管T2二者为N型晶体管的实施方式，但是本公开不限于此。在实施方式中，第一晶体管T1和第二晶体管T2中的至少一个可以改变为P型晶体管。
在下文中，将参考图23描述根据实施方式的像素。
图23示出了图22中所示的像素的示意性剖视图。由于图23中所示的剖视图与以上描述的图8中所示的剖视图类似，因此以下将省略与图8中的那些重叠的描述。
参考图23，根据实施方式的包括在显示设备中的每个像素区域PXA可以包括基础层BSL、像素电路层PCL和显示元件层DPL。这里，每个像素区域PXA可以对应于参考图10描述的第一子像素区域PXA12a和第二子像素区域PXA12b。
像素电路层PCL可包括至少一个晶体管和连接到至少一个晶体管的布线。像素电路层PCL可以包括可以在基础层BSL的一个表面上顺序地彼此堆叠的缓冲层BFL、第一栅极绝缘层GI1、第二栅极绝缘层GI2、层间绝缘层ILD、第一通孔层VIA1和第二通孔层VIA2。
第一晶体管T1可以包括第一半导体图案SCL1、驱动栅电极GA1、第一源电极S1和第一漏电极D1。这里，第一源电极S1可以具有与参考图22描述的第一晶体管T1的第一端子相同的配置，并且第一漏电极D1可以具有与参考图22描述的第一晶体管T1的第二端子相同的配置。
第二晶体管T2可以包括第二半导体图案SCL2、开关栅电极GA2、第二源电极S2和第二漏电极D2。这里，第二源电极S2可以具有与参考图22描述的第二晶体管T2的第一端子相同的配置，并且第二漏电极D2可以具有与参考图22描述的第二晶体管T2的第二端子相同的配置。
第三晶体管T3可以包括第三半导体图案SCL3、感测栅电极GA3、第三源电极S3和第三漏电极D3。这里，第三源电极S3可以具有与参考图22描述的第三晶体管T3的第一端子相同的配置，并且第三漏电极D3可以具有与参考图22描述的第三晶体管T3的第二端子相同的配置。
第一半导体图案SCL1、第二半导体图案SCL2和第三半导体图案SCL3设置在缓冲层BFL上。第一半导体图案SCL1、第二半导体图案SCL2和第三半导体图案SCL3中的每个可以包括沟道区以及位于沟道区的相应侧处的源极区和漏极区。第一半导体图案SCL1、第二半导体图案SCL2和第三半导体图案SCL3的源极区可以分别电连接到第一源电极S1、第二源电极S2和第三源电极S3，并且第一半导体图案SCL1、第二半导体图案SCL2和第三半导体图案SCL3的漏极区可以分别电连接到第一漏电极D1、第二漏电极D2和第三漏电极D3。
第一半导体图案SCL1、第二半导体图案SCL2和第三半导体图案SCL3可以包括多晶硅、非晶硅和氧化物半导体中的至少一种。
第一栅极绝缘层GI1可以设置在第一半导体图案SCL1、第二半导体图案SCL2、第三半导体图案SCL3和缓冲层BFL上。
驱动栅电极GA1、开关栅电极GA2和感测栅电极GA3设置在第一栅极绝缘层GI1上。驱动栅电极GA1、开关栅电极GA2和感测栅电极GA3设置成分别与第一半导体图案SCL1、第二半导体图案SCL2和第三半导体图案SCL3的沟道区重叠。
第二栅极绝缘层GI2可以设置在驱动栅电极GA1、开关栅电极GA2、感测栅电极GA3和第一栅极绝缘层GI1上。
第一存储电极CE1可以设置在第二栅极绝缘层GI2上，并且设置成与驱动栅电极GA1重叠。这里，驱动栅电极GA1可以实现为第二存储电极，并且第一存储电极CE1和驱动栅电极GA1可以彼此重叠以形成存储电容器Cst(参见图22)。
层间绝缘层ILD可以设置在第一存储电极CE1和第二栅极绝缘层GI2上。
第一源电极S1、第一漏电极D1、第二源电极S2、第二漏电极D2、第三源电极S3和第三漏电极D3设置在层间绝缘层ILD上。
源漏电极SD可以设置在层间绝缘层ILD上，并且设置成与第一存储电极CE1至少部分地重叠。源漏电极SD可以通过层间绝缘层ILD的接触孔电连接到第一存储电极CE1。源漏电极SD可以与第三晶体管T3的第二端子的部分配置对应。
第一通孔层VIA1可以设置在第一源电极S1、第一漏电极D1、第二源电极S2、第二漏电极D2、第三源电极S3、第三漏电极D3、源漏电极SD和层间绝缘层ILD上。
桥接电极BRD可以设置在第一通孔层VIA1上。桥接电极BRD可以通过第一通孔层VIA1的接触孔物理连接到和/或电连接到第三晶体管T3的第三漏电极D3。
数据布线DL可以设置在第一通孔层VIA1上。数据布线DL可以通过第一通孔层VIA1的接触孔物理连接到和/或电连接到第二晶体管T2的第二源电极S2。这里，数据布线DL可以具有与参考图22描述的第k条数据线Dk相同的配置。
第二通孔层VIA2可以设置在第一通孔层VIA1、桥接电极BRD和数据布线DL上。
显示元件层DPL可以包括第一电极EL1、发光元件LD和保护层PVX。
第一电极EL1可以设置在第二通孔层VIA2上。第一电极EL1可以设置在像素电路层PCL上。第一电极EL1可以通过第二通孔层VIA2的接触孔物理连接到和/或电连接到桥接电极BRD。
第一电极EL1可以包括第一区域电极EL12a和第二区域电极EL12b。这里，第一区域电极EL12a和第二区域电极EL12b可以具有与参考图10描述的第一区域电极EL12a和第二区域电极EL12b相同的结构。
发光元件LD可以设置在第一电极EL1上并且接合到第一电极EL1。接合电极CP(参见图8)可以设置在发光元件LD和第一电极EL1之间。
保护层PVX可以设置在第二通孔层VIA2和第一电极EL1的一部分上。
第二电极EL2(参见图8)可以设置在发光元件LD、保护层PVX和第一电极EL1的上表面上。第二电极EL2可以设置成完全覆盖第一子像素区域PXA12a和第二子像素区域PXA12b，或者与第一子像素区域PXA12a和第二子像素区域PXA12b完全重叠。
由于根据实施方式的显示设备可以包括在一个像素中被划分成区域电极的第一电极，因此可以顺序地或同时地驱动对应于各个区域电极的子像素区域。因此，可以调节施加到每个子像素区域的电流量，并且可以调节显示设备的功耗。
图24示出了根据实施方式的显示设备的示意性俯视图。图24示出了与以上描述的图10中所示的显示设备类似的显示设备，因此以下将省略与图10的那些重叠的描述。
参考图24，一个像素PXL(或一个像素区域PXA)可包括第一子像素区域PXA15a、第二子像素区域PXA15b和第三子像素区域PXA15c、第四子像素区域PXA15d、第五子像素区域PXA15e、第六子像素区域PXA15f、第七子像素区域PXA15g、第八子像素区域PXA15h、第九子像素区域PXA15i和第十子像素区域PXA15j。
第一区域电极EL15a和第二区域电极EL15b设置成沿第一方向DR1彼此间隔开，并且第一区域电极EL15a和第二区域电极EL15b之间的距离tt1可以小于发光元件LD的直径DD2。
第一区域电极EL15a和第三区域电极EL15c设置成沿第二方向DR2彼此间隔开，并且第一区域电极EL15a和第三区域电极EL15c之间的距离tt2可以小于发光元件LD的直径DD2。图24中还包括第四区域电极EL15d、第五区域电极EL15e、第六区域电极EL15f、第七区域电极EL15g、第八区域电极EL15h、第九区域电极EL15i和第十区域电极EL15j。
在实施方式中，通过将在第一方向DR1和第二方向DR2上彼此相邻的区域电极之间的距离实现为小于发光元件LD的直径DD2，即使在发光元件LD可以设置在区域电极之间的情况下，由于可以向发光元件LD提供电压，因此可以防止显示设备的亮度降低。
在下文中，将参考图25和图26描述显示设备的结构。
图25示出了根据实施方式的显示设备的像素的示意性俯视图。
参考图25，第一像素PXL1、第二像素PXL2和第三像素PXL3设置成沿第一方向DR1彼此相邻。
第一像素PXL1、第二像素PXL2和第三像素PXL3可以各自包括第一电极EL1，并且第一电极EL1可以包括设置成沿第二方向DR2彼此间隔开的第一区域电极EL16a和第二区域电极EL16b。第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别对应于第一像素区域PXA1、第二像素区域PXA2和第三像素区域PXA3)，但是本公开不限于此。
第一区域电极EL16a和第二区域电极EL16b之间的距离tt3可以小于发光元件LD的直径DD2。因此，在实施方式中，即使在发光元件LD可以设置在区域电极之间的情况下，也可以向发光元件LD提供电压，使得可以防止显示设备的亮度的劣化。
第一像素PXL1、第二像素PXL2和第三像素PXL3的第一区域电极EL16a可以设置成分别沿第一方向DR1彼此间隔开。
第一像素PXL1的第一区域电极EL16a和第二像素PXL2的第一区域电极EL16a之间的距离tt4可以大于发光元件LD的直径DD2。因此，即使在发光元件LD可以设置在第一像素PXL1的第一区域电极EL16a和第二像素PXL2的第一区域电极EL16a之间的情况下，也可以向相应像素的第一区域电极EL16a施加相同的电压，使得可以防止短路缺陷。
图26示出了沿图25的线XXVI-XXVI’截取的示意性剖视图。图26为了简要描述示出了第一电极EL1、绝缘层INS、辅助粘合层ACL和发光元件LD。
参考图26，第一像素PXL1的第一区域电极EL16a和第二区域电极EL16b设置在像素电路层PCL上。第二像素PXL2的第二区域电极EL16b可以设置在像素电路层PCL上。
绝缘层INS可以设置在第一像素PXL1的第一区域电极EL16a和第二区域电极EL16b之间。绝缘层INS是补偿在一个像素中彼此间隔开的第一区域电极EL16a和第二区域电极EL16b之间的台阶的层。绝缘层INS可以包括无机绝缘材料或有机绝缘材料。绝缘层INS的上表面的高度可以与第一区域电极EL16a和第二区域电极EL16b的上表面的高度相同或类似。
在实施方式中，通过在一个像素的区域电极之间设置绝缘层INS，在设置发光元件LD的情况下，可以最小化由于区域电极之间的台阶引起的接合缺陷。通过在一个像素中彼此间隔开的区域电极之间设置绝缘层INS，可以将区域电极的上表面的高度和绝缘层INS的上表面的高度实现为相同或类似，并且在设置发光元件LD的情况下，可以最小化由于区域电极之间的台阶引起的接合缺陷。
在实施方式中，通过在一个像素的区域电极之间设置绝缘层INS，可以最小化在一个像素中彼此间隔开的区域电极之间的短路缺陷。
辅助粘合层ACL可以设置在第一区域电极EL16a和第二区域电极EL16b上。辅助粘合层ACL可以将第一电极EL1和发光元件LD电连接。
辅助粘合层ACL可以包括能够接合第一电极EL1和发光元件LD的粘合材料，并且例如，辅助粘合层ACL可以包括诸如焊剂的材料。辅助粘合层ACL可以去除第一电极EL1和/或发光元件LD的氧化物膜，以改善金属之间的结合力。本公开不限于此，并且在实施方式中，可以省略辅助粘合层ACL，并且第一电极EL1和发光元件LD可以通过另一接合金属层接合。
虽然已经参考本公开的实施方式示出和描述了本公开，但是本领域技术人员将理解，在不背离由所附权利要求及其等同限定的本公开的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
因此，本公开的精神和范围可以由所附权利要求的精神和范围来确定。

Claims (10)

1.显示设备，包括像素，其中，
所述像素包括：
至少一个发光元件，包括第一端和第二端；
第一电极，与所述至少一个发光元件重叠并且电连接到所述至少一个发光元件的所述第一端；以及
第二电极，与所述至少一个发光元件和所述第一电极重叠并且电连接到所述至少一个发光元件的所述第二端，以及
所述第一电极包括根据与所述至少一个发光元件重叠的区域电极的数量和位置划分的所述区域电极。
2.根据权利要求1所述的显示设备，其中，
所述像素包括子像素区域，以及
所述区域电极与所述子像素区域对应。
3.根据权利要求2所述的显示设备，其中，所述至少一个发光元件设置成矩阵。
4.根据权利要求3所述的显示设备，其中，
所述子像素区域包括第一子像素区域、第二子像素区域和第三子像素区域，
所述第一子像素区域、所述第二子像素区域和所述第三子像素区域在垂直方向上相邻，
所述区域电极包括第一区域电极、第二区域电极和第三区域电极，以及
与所述第一区域电极重叠的所述至少一个发光元件的数量不同于与所述第二区域电极重叠的所述至少一个发光元件的数量。
5.根据权利要求4所述的显示设备，其中，所述第一区域电极、所述第二区域电极和所述第三区域电极具有相同的尺寸或不同的尺寸。
6.根据权利要求4所述的显示设备，其中，所述第一区域电极、所述第二区域电极和所述第三区域电极具有相同的形状或不同的形状。
7.根据权利要求3所述的显示设备，其中，
所述子像素区域包括第一子像素区域和第二子像素区域，
所述第一子像素区域和所述第二子像素区域在水平方向上彼此相邻，
所述区域电极包括第一区域电极和第二区域电极，以及
与所述第一区域电极重叠的所述至少一个发光元件的数量等于与所述第二区域电极重叠的所述至少一个发光元件的数量。
8.根据权利要求3所述的显示设备，其中，
所述子像素区域包括第一子像素区域和第二子像素区域，
所述第一子像素区域和所述第二子像素区域在垂直方向上彼此相邻，
所述区域电极包括第一区域电极和第二区域电极，以及
与所述第一区域电极重叠的所述至少一个发光元件的数量不同于与所述第二区域电极重叠的所述至少一个发光元件的数量。
9.显示设备，包括像素，其中，
所述像素包括：
至少一个发光元件，包括第一端和第二端；
第一电极，与所述至少一个发光元件重叠并且电连接到所述至少一个发光元件的所述第一端；以及
第二电极，与所述至少一个发光元件和所述第一电极重叠并且电连接到所述至少一个发光元件的所述第二端，以及
所述第一电极包括根据与所述至少一个发光元件重叠的区域电极的数量和位置划分的所述区域电极，
所述像素包括子像素区域，并且所述区域电极与所述子像素区域对应，以及
所述至少一个发光元件设置成锯齿形图案。
10.显示设备，包括像素，其中，
所述像素中的每个包括：
至少一个发光元件，包括第一端和第二端；以及
第一电极，与所述至少一个发光元件重叠并且电连接到所述至少一个发光元件的所述第一端，以及
所述第一电极包括根据与所述至少一个发光元件重叠的区域电极的数量和位置划分的所述区域电极，以及
所述区域电极之间的距离小于所述至少一个发光元件的直径。
CN202210445595.6A 2021-04-30 2022-04-26 显示设备 Pending CN115377139A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0056895 2021-04-30
KR20210056895 2021-04-30
KR10-2021-0073060 2021-06-04
KR1020210073060A KR20220149891A (ko) 2021-04-30 2021-06-04 표시 장치

Publications (1)

Publication Number Publication Date
CN115377139A true CN115377139A (zh) 2022-11-22

Family

ID=83808706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210445595.6A Pending CN115377139A (zh) 2021-04-30 2022-04-26 显示设备

Country Status (2)

Country Link
US (1) US20220352236A1 (zh)
CN (1) CN115377139A (zh)

Also Published As

Publication number Publication date
US20220352236A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
US11798954B2 (en) Display device
US10622432B2 (en) Display device having a crack blocking structure
US11138929B2 (en) Display device
US10665820B2 (en) Display device
CN113130587A (zh) 有机发光二极管显示装置及其制造方法
TW202203188A (zh) 顯示器裝置
CN115377139A (zh) 显示设备
US20220352134A1 (en) Display device
US20220352267A1 (en) Display device
KR20220149891A (ko) 표시 장치
US20230120255A1 (en) Display device
US20240113268A1 (en) Display device
CN113130566B (zh) 有机发光二极管显示装置
US20230017296A1 (en) Display device
US20230309351A1 (en) Display apparatus
US20240081102A1 (en) Display device
US20240030389A1 (en) Display device and method of fabricating the same
US11888086B2 (en) Apparatus and method for manufacturing display device
US20230207610A1 (en) Display device
US11839123B2 (en) Display substrate and display device
US20240006570A1 (en) Display device and method of fabricating the same
US20230163247A1 (en) Light emitting element and display device including the same
EP4080568A1 (en) Display device
US20230209792A1 (en) Display panel
US20240099075A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination