CN115374735A - 用于功能安全诊断覆盖率的自动化 - Google Patents

用于功能安全诊断覆盖率的自动化 Download PDF

Info

Publication number
CN115374735A
CN115374735A CN202210530154.6A CN202210530154A CN115374735A CN 115374735 A CN115374735 A CN 115374735A CN 202210530154 A CN202210530154 A CN 202210530154A CN 115374735 A CN115374735 A CN 115374735A
Authority
CN
China
Prior art keywords
fusa
block
safety protection
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210530154.6A
Other languages
English (en)
Inventor
M·K·戈尔
V·R·申维
S·巴提亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of CN115374735A publication Critical patent/CN115374735A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/08—Probabilistic or stochastic CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/08—Intellectual property [IP] blocks or IP cores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/02—Fault tolerance, e.g. for transient fault suppression

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供了一种实现用于进行功能安全(FuSa)诊断覆盖率的自动化技术的方法。该方法可以包括：接收功能安全信息，该功能安全信息包括故障模式，该故障模式定义了指示表现错误的因素的信号的错误值；接收内部安全保护信号的标识和用于FuSa块的诊断覆盖率；针对每个安全保护信号的每个故障模式，执行用于FuSa块的输出端口的可能路径的回溯；确定用于每条可能的路径的面积；以及基于诊断覆盖率以及针对每条路径计算的面积来确定用于FuSa块的每个故障模式的诊断覆盖率。

Description

用于功能安全诊断覆盖率的自动化
相关申请
根据35 U.S.C.§119(e)，本申请要求于2021年5月17日提交的题为“AUTOMATIONFOR FUNCTIONAL SAFETY DIAGNOSTIC COVERAGE”(功能安全诊断覆盖率的自动化)的美国临时专利申请63/189,596号(代理卷号：SYNP 3779-1)的优先权，该申请通过引用结合于此。
技术领域
本公开涉及功能安全(FuSa)信息，并且特别地，涉及用于确定功能安全诊断覆盖率(DC)的自动化技术。
背景技术
集成电路(IC)是普遍存在于诸如电视、个人计算机、移动设备等各种电子设备中的基本组件。IC的设计包括各种各样的有源组件和互连，它们可能表现出不同类型的故障。功能安全(FuSa)是指系统或设备的整体安全的部分，它依赖于自动保护响应其输入而正确操作，并且具有对故障的可预测的响应。当在IC设计过程中实现时，功能安全概念可以提供对IC设计被自动保护覆盖的程度的量化，从而使系统设计人员能够评估使用各种IC实现的整体系统的安全性。
发明内容
本技术提供了实现用于进行功能安全(FuSa)诊断覆盖率(DC)分析的自动化技术的系统、方法和计算机程序指令。在实现中，电子设计自动化(EDA)工具和技术被配置为确定总面积中有多少面积受安全机制(SM)保护。每个故障模式(FM)可以由单个输出端口或一组输出端口组成。每个输出端口可以具有单个安全机制(SM)保护、多个安全机制(SM)保护或无安全机制(SM)保护。每个SM可以具有不同的诊断能力。FM逻辑锥可以包括安全保护逻辑和非保护逻辑。本技术采用回溯网表来确定用于每个设计输出端口和故障模式的总面积和安全保护面积(SPA)。基于这样的详细分析，可以针对一个或多个故障模式的每个输出确定诊断覆盖率。
在本技术的一方面中，一种用于进行功能安全诊断覆盖率的方法包括接收电路设计信息，该电路设计信息包括用于至少一个功能安全(FuSa)块的FuSa信息，至少一个FuSa块对应于数字电路的一部分，该FuSa信息包括定义了故障模式(FM)集合，以及对于每个故障模式的用于每个FuSa块的输出端口(OUT)关联信息，故障模式(FM)集合指示表示至少一个FuSa块内的错误的外部因素的信号的潜在错误值。该方法还可以包括接收内部安全保护信号(Ps)的标识以及用于FuSa块的诊断覆盖率。该方法还可以包括针对每个安全保护信号(Ps)的每个故障模式和对应的诊断覆盖率，由处理器执行对用于FuSa块的输出端口(OUT)的多条可能路径的回溯，直到FuSa块的一个或多个输入(In)或端点(EP)。确定用于每条可能路径的面积也是该方法的一部分。所确定的面积可以包括用于从输入到输出(InOut)或者从端点到输出(EpOut)的可能路径中的至少一条路径的面积。该方法还可以包括基于给定的输入诊断覆盖率(DC)和针对多条可能路径中的每条路径计算的面积，来确定用于FuSa块的每个输出和故障模式的诊断覆盖率。
在本技术的另一方面，响应于确定可能的路径具有安全保护信号(Ps)，处理器可以执行将可能的路径分割成多条可能的路径；以及确定用于从输入到安全保护信号(InPs)、从端点到安全保护信号(EpPs)和从安全保护信号到达输出(PsOut)的可能路径的面积。
在一些实现中，故障模式根据可能导致数字电路故障的外部因素(例如，温度、振动、磁场等)而被分组。
在一些实现中，接收由用户分配给故障模式的、指示诊断类别(例如奇偶校验错误、纠错码(ECC))的标签。
在本技术的另一方面，故障模式及其输出端口关联信息作为由设计者提供的输入被接收、作为设计的一部分作为设计信息被接收、或其组合。
在本技术的又一方面，内部安全保护信号(Ps)和诊断覆盖率信息作为由设计者提供的输入被接收，作为设计的一部分作为设计信息被接收，或其组合。
在本技术的又一方面，针对每个顶层输入(In)接收诊断覆盖率。
还描述了一种包括一个或多个处理器和可由处理器访问的存储器的系统。存储器可以加载有可以在处理器上执行的计算机指令。计算机指令当在处理器上执行时，可以实现上述任何操作。在此还描述了可由计算机系统执行的计算机程序产品，诸如其上记录有计算机指令的非瞬态计算机可读记录介质。
从下面的附图、详细描述和权利要求书中可以看到本技术的其他方面和优点。
附图说明
图1示出了通过实现本技术来确定用于一个或多个故障模式的诊断覆盖率的示例过程的流程图。
图2A示出了通过实现本技术来确定用于一个或多个故障模式的诊断覆盖率的示例的流程图。
图2B示出了用于图2A的故障模式的输出端口逻辑锥的示例。
图3A示出了通过实现本技术来确定用于一个或多个故障模式的安全保护面积(SPA)的示例的流程图。
图3B示出了用于图3A的输出端口逻辑锥的示例。
图4A示出了描述通过实现本技术从网表确定一条或多条可能的内部路径的示例的流程图。
图4B示出了用于图4A的输出端口逻辑锥的示例。
图5示出了用于通过实现本技术来确定一条或多条可能的内部路径的安全保护面积(SPA)的自动化过程的示例的流程图。
图6A示出了描述通过实现本技术从每个输出端口的逻辑锥安全保护面积(SPA)和逻辑锥面积，来确定输出端口的诊断覆盖率(Out1DC)和故障模式诊断覆盖率(FM DC)的自动化过程的示例的流程图。
图6B示出了使用本技术的实现来确定数据路径奇偶(DPP)保护路径的诊断覆盖率的示例。
图7描述了根据本公开的一些实施例在集成电路的设计和制造期间使用的各种过程的流程图。
图8描述了示例计算机系统的图示，本公开的实施例可以在该示例计算机系统中操作。
具体实施方式
本公开的各方面涉及功能安全(FuSa)诊断覆盖率(DC)。诊断覆盖率(DC)可以表示为百分比，也可以表示为由(多个)特定诊断或安全机制可以检测到的硬件故障的数量。对设计进行功能安全(FuSa)评估可能具有挑战性，并且可能需要对潜在的许多不同的故障模式(FM)中的每一种故障模式进行详细分析。如这里所使用的，故障模式是指具有错误值(例如，错误0或错误1)的信号。可以使用关联故障发生的概率分布来分析故障模式。故障模式可以根据不同的情况来分组，根据不同的情况，电路可能由于导致电路故障的外部因素而发生故障。故障模式的一些示例包括(i)对于输出分组接口，“内部故障导致输出分组接口上的不正确分组或无分组”，故障模式可以由指示分组接口故障模式编号1的(“pFM1”)指定；以及(ii)对于输出控制状态寄存器(CSR)接口，“内部故障导致输出CSR接口上的不正确状态或无状态”，故障模式可以由指示分组接口故障模式编号2的(“pFM2”)指定。外部因素的一些示例可以包括温度、振动、磁场等。
用于评估设计的功能安全(FuSa)的技术提出了不同的挑战，因为这种评估需要对许多不同因素进行详细分析。用于操纵功能安全(FuSa)信息的传统技术可能耗时、费力且容易出错，可能经常涉及大量的工程判断，并且可能具有高度主观性且难以证明合理性。因此，这些描述的详细分析是改进的自动化方法的候选者。这里描述的方法和系统提供了一种使自动化能够确定功能安全信息的解决方案。在某些实现中，可以使用EDA工具/脚本来实现自动化。
本技术包括一种确定总体电路设计中的多少由安全机制(SM)保护的方法，安全机制(SM)例如是用于针对诸如过压、过温等所定义问题对电路进行保护的数字逻辑。如这里所使用的，面积(area)是指逻辑电路设计实现(其可以被称为总体电路设计面积)的特定部分中的门。因此，故障模式可以与电路设计的特定面积相关联。实现可以使用诸如晶体管计数、门计数、电路层计数等度量来量化面积。
因为故障模式与具有错误值(例如，错误0或错误1)的信号相关联，所以每种故障模式可以在单个输出或一组输出(这里称为输出端口)中包括(多个)错误信号。每个输出端口可以具有单个安全机制(SM)保护、多个安全机制(SM)保护或无安全机制(SM)保护，安全机制(SM)保护包括针对例如过压、过温等所定义的问题实现保护的数字逻辑。每个SM可以具有不同的诊断能力。在FM上下文中，使用说明经由组合逻辑汇聚到输出信号或信号组的典型大量输入信号的设计验证工具，来定义FM逻辑锥，该FM逻辑锥包括例如被实现在故障情况下要采取的动作的数字逻辑安全保护的逻辑，以及不受SM保护的逻辑。本技术采用使用验证工具(诸如但不限于Synopsys公司的VerilogTM)的回溯网表，以确定各个设计输出端口和故障模式的总面积和安全保护面积(SPA)。基于这样的详细分析，可以确定故障模式的诊断覆盖率(DC)。
作为输入，电路设计者可以提供用于每个FuSa块的故障模式和输出端口关联信息、作为内部信号的内部安全保护信号(Ps)(在该内部信号上放置安全机制，即，经由电路设计的用户输入)以及诊断覆盖率和标签。如这里所使用的，安全保护信号可以是可以在其上实现安全相关逻辑以保护电路组件和用户免受故障影响的信号。换句话说，安全保护信号是可以由安全机制保护的信号和/或已经由安全机制保护的信号，并且它可以是作为故障的结果而产生的信号。安全相关逻辑可以执行以下中的一个或多个：(i)错误的诊断；(ii)尝试从检测到的错误中恢复；以及(iii)产生指示已经发生错误的信号。因此，在电路设计中可以有许多安全保护信号，其中一些安全保护信号可以指示故障的诊断或与故障的诊断相关，并且其他安全保护信号可以用于实现补救动作，并且其中安全保护信号可以用信号向用户发出报警或给出诊断信息。
例如，在汽车上下文中，一些安全保护信号将检测低电池电压，一些安全保护信号将关闭电压电平级敏感的设备以防止损坏，其他信号将点亮检查引擎指示灯，以向驾驶员发出有故障的信号，还有其他信号将向汽车诊断接口写入适当的错误代码。一些实现针对给定的输出或故障模式拆分诊断。由于用于安全保护信号的输出是已知的，所以该逻辑可以检查是否存在受该安全保护信号保护的任何安全组件。
如这里使用的，标签是指可以分配给(多个)安全保护信号的诊断分类。这些类别对于用户和/或用户应用来说可以是单独的。用户可以提供标签来对诊断进行分类，该标签可以是用户专有的并且可以是用户的知识产权(IP)块或集成电路(IC)设计或硬件的一部分。例如，实现可以定义两(2)种类型的诊断，例如奇偶校验和纠错码(ECC)。下面参考图6B讨论诊断标签的示例列表。
如这里使用的，FuSa块是指数字电路或模块的一部分。可选地，设计者可以为顶层输入(In)中的每个顶层输入提供诊断覆盖率和标签，例如，顶层输入(In)是非起源于端点(Ep)的FuSa块的输入，端点(Ep)可以是FuSa块内的组件。
在实现中，诸如Synopsys公司的VerilogTM的自动化方法可以被用于在网表内回溯从每个设计输出端口(Out)到顶层输入(In)到FuSa块的逻辑电路或定义FuSa块内产生信号的门或其他电路的端点(Ep)的路径。如这里使用的，路径或路是指输出和输入以及中间逻辑之间的连接。
如果这些路径在输入(In)和输出端口(Out)之间具有安全保护信号(Ps)，则将使用VerilogTM来分割路径并确定用于每条可能路径的面积。实现还包括确定用于可能路径的面积，包括：FuSa块的顶层输入与FuSa块的输出端口之间的路径，即InOut路径；FuSa块内的端点与FuSa块的输出端口之间的路径，即EpOut路径；FuSa块的顶层输入与FuSa块内的安全保护信号之间的路径，即InPs路径；FuSa块内的端点与FuSa块内的安全保护信号之间的路径，即EpPs路径；以及FuSa块内的安全保护信号与FuSa块的输出端口之间的路径，即PsOut路径。
在实现中，基于来自电路设计者或EDA软件程序的、指示用于每条可能路径的诊断覆盖率和确定面积的输入，本技术可以确定用于设计的每个输出和每个故障模式的诊断覆盖率和标签。电路设计者或EDA软件程序可以将输入诊断覆盖率信息直接指示到实现本技术的软件中，或者这样的输入信息可以从故障模式设计或FuSa感知寄存器传输电平(RTL)设计自动化工具输入，该设计自动化工具根据数字信号流对同步数字电路进行建模。在实现中，本技术可以基于故障模式和电路设计信息输入来执行诊断覆盖率的计算，从而使得与传统技术相比，能够以不那么耗时、费力和容易出错的方式来提供结果。
图1示出了通过实现本技术来确定用于一个或多个故障模式的诊断覆盖率的示例过程的流程图。在框102中，接收用于每个FuSa块的每个故障模式和对应的输出端口关联信息。该信息可以被设计者作为输入被提供、作为设计的一部分作为设计信息被接收、或其组合。此外，设计者可以将标识诊断类别的标签分配给故障模式。诊断类别(标签)可以包括奇偶错误、纠错码(ECC)等。在框104中，接收每个内部安全保护信号(Ps)以及对应的诊断覆盖率和标签。有关确定安全保护信号的诊断覆盖率的机制的更多详细信息，技术人员可以参考ISO26262汽车标准。该信息可以由设计者作为输入被提供、作为设计的一部分作为设计信息被接收、或其组合。在框106中，可选地，接收用于每个顶层输入(In)的诊断覆盖率和标签。有关确定用于安全保护信号的诊断覆盖率的机制的更多详细信息，技术人员可以参考ISO26262汽车标准。该信息可以由设计者作为输入被提供、作为设计的一部分作为设计信息被接收、或其组合。在框108中，使用验证工具(诸如但不限于Synopsys公司的VerilogTM或等同的EDA工具)的自动回溯被执行以追踪通过每个输出端口(Out)的逻辑到正被分析的电路逻辑内的模块输入(In)或端点(Ep)的信号路径。在框110中，如果路径在输入(In)与输出端口(Out)之间具有安全保护信号(Ps)，则在框112中，可以使用VerilogTM来(i)分割路径；以及(ii)确定用于可能的路径中的每条可能的路径的面积。可以针对可能的路径确定面积，可能的路径包括例如，顶层输入与输出端口之间的InOut路径、电路内的端点与输出端口之间的EpOut路径、顶层输入与安全保护信号之间的InPs路径、电路内的端点与安全保护信号之间的EpPs路径、以及安全保护信号与逻辑电路的输出端口之间的PsOut路径。在块110中，如果路径在输入(In)与输出端口(Out)之间没有安全保护信号(Ps)，则块113确定用于每条可能的InOut路径和EpOut路径的面积。在块114中，基于给定输入DC和用于每条可能的路径的计算面积，确定用于设计的每个输出和故障模式的诊断覆盖率和标签。
图2A示出了描绘通过实现本技术来确定用于一个或多个故障模式的诊断覆盖率的示例的流程图。图2B示出了用于图2A的故障模式的输出端口的逻辑锥的示例。图2A示出了故障模式的诊断覆盖率(FM DC)，其被定义在公式(1)中为：
Figure BDA0003645885370000081
在公式1中，所有故障模式的诊断覆盖率(FM DC)根据以下比率获得：(i)用于每个故障模式的每个输出的安全保护电路的所有安全保护电路面积的总和；以及(ii)用于每个故障模式的每个输出的总体电路设计(包括安全保护电路和非保护电路)的所有电路面积的总和。图2B示出了获得用于逻辑的电路面积和安全保护面积，该逻辑包括与n个故障模式的集合(FM1至FMn)中的每个故障模式的m个输出的集合(Out1至Outm)中的每个输出相关联的逻辑锥。可以根据为每个输出和每个相关联的故障模式接收的输入信息来确定这些量。如图2B所示，输出Out1 202至Outm 204与故障模式FM1相关联。现在重新参考图2A，用于单个故障模式的诊断覆盖率(FM1DC)在公式(2)中定义为：
Figure BDA0003645885370000091
在公式2中，单个故障模式的诊断覆盖率(FM1 DC)是根据以下比率获得的：(i)对于故障模式FM1，与m个输出的集合Out(f)(从Out(f＝1)到Out(f＝m))中的每一个输出相关联的安全保护电路的所有安全保护电路面积的总和；以及(ii)对于故障模式FM1，与输出Out(f)(从Out(f＝1)到Out(f＝m))中的每一个输出相关联的逻辑锥内的电路(包括安全保护电路和无保护电路两者)的所有电路面积的总和。
图3A示出了描绘通过实现本技术来确定用于一个或多个故障模式的安全保护面积(SPA)的示例的流程图。具体地，图3A示出了用户提供保护信号(PS)的分层路径，诸如图3B中所示的路径Ps1至Psk。图3B示出了用于图3A中所示的过程的输出端口的逻辑锥的示例。如图3B所示，用于(多个)内部安全保护信号的分层路径302、304，例如Ps1到Psk被接收。继续参考图3B，并且也如图3A所示，基于接收到的输入，逻辑锥内的可能内部路径根据如下各项被自动分类：
In–输入端口
Ep–无保护内部端点信号
Ps-安全保护内部信号，其上放置安全机制(用户输入)
Out-输出端口
图3A和图3B还示出了Out(f)逻辑锥面积是根据针对用于特定输出Out(f)的逻辑锥所包含的电路所确定的可能的内部路径的面积总和来确定的，如公式(3)中定义的：
Out(f)逻辑锥面积＝可能的内部路径的面积总和(3)
图4A示出了通过实现本技术使用回溯从网表确定一条或多条可能的内部路径的自动化过程的示例的流程图。图4B示出了图4A中描述的输出端口的逻辑锥的示例。如图4A和4B所示，处理器通过回溯网表并选择适当的类别来确定可能的内部路径的面积。例如,
InOut-输入到输出路径，其中不存在安全保护信号
EpOut–端点到输出路径，其中不存在安全保护信号
InPs-输入到安全保护信号路径
EpPs–端点到安全保护信号路径
PsOut-安全保护信号到输出路径
此外，如图4A所示，为产生输出Out1的逻辑电路定义的逻辑锥的总面积是通过将所有可能的内部路径的面积相加来确定的，如公式(4)所示：
Figure BDA0003645885370000101
在公式4中，与产生输出信号Out1的电路相关联的逻辑锥的面积由以下各项的和给出：(i)针对从i个顶层输入的集合In(f)(枚举为In(f＝1)至In(f＝i))到单个输出Out1的路径的集合确定的第一电路面积；(ii)针对从j个端点的集合Ep0(f)(枚举为Ep0(f＝1)至Ep0(f-j))到单个输出Out1的路径集合确定的第二电路面积；(iii)针对从顶层输入的集合In(f)(枚举为In(f＝1)至In(f＝i))到k个安全保护电路的集合Ps(g)(枚举为Ps(g＝1)至Ps(g＝k))的路径集合确定的第三电路面积；(iv)针对从用于k个安全保护电路的集合的j个端点的集合Ep(g).(f)(枚举为Ep(g＝1)至Ep(g＝k)，并且(f＝1)至(f＝j))到k个安全保护电路的集合Ps(g)(枚举为Ps(g＝1)至Ps(g＝k))的路径集合确定的第四电路面积；以及(v)针对从k个安全保护电路的集合Ps(g)(枚举为Ps(g＝1)至Ps(g＝k))到单个输出Out1的路径集合确定的第五电路面积。
图5示出了根据本技术确定用于一条或多条可能的内部路径的安全保护面积(SPA)的自动化过程的示例的流程图。如图5和图4B所示，处理器执行指令以部分地基于从设计者接收的信息来确定用于每条内部路径的安全保护面积(SPA)，该信息提供以下诊断能力(DC)：(i)针对保护信号(Ps)302-304的诊断能力(DC)，其可以根据ISO26262标准被确定。在一些实施例中，用户可以提供诊断标签以对诊断进行分类，该诊断标签可以是用户专有的并且可以是用户的知识产权(IP)块或集成电路(IC)设计或硬件的一部分。例如，实现可以定义两(2)种类型的诊断，例如奇偶校验和纠错码(ECC)。还提供了(ii)针对顶层输入端口502-504的诊断能力(其可以根据ISO26262标准被确定)，以及用于输入端口的一个或多个标签(如果已知)。这种顶层输入端口定义可以是用户专有的，并且可以是用户的知识产权(IP)块或集成电路(IC)设计或硬件的一部分。
在一些实施例中，可以从连接的驱动器推断内部输入端口的诊断能力。例如，如果设计包括具有随机硬件故障并产生超出范围结果的算术逻辑单元(ALU)，则下一范围检查逻辑电路检测到这一点。因此，可以推断连接到ALU的内部输入具有诊断该错误的能力。
此外，如图5所示，用于输出Out1的逻辑锥安全保护面积(SPA)由公式(5)确定为：
Figure BDA0003645885370000111
在公式5中，与产生输出信号Out1的电路相关联的逻辑锥的安全保护面积由以下各项的和给出：(i)针对从i个顶层输入的集合In(f)(枚举为In(f＝1)至In(f＝i))到单个输出Out1的路径的集合以及相关联的诊断覆盖率In(f)DC确定的第一电路安全保护面积；(ii)针对从j个端点的集合Ep0(f)(枚举为Ep0(f＝1)至Ep0(f-j))到单个输出Out1的路径的集合以及相关联的诊断覆盖率确定的第二电路安全保护面积，该诊断覆盖率为零，因为这些术语指的是在步骤112中由于安全保护信号的存在而从连接到顶层输入的路径分割的，和/或起源于FuSa块内(EP到Out)的端点，因此这些术语针对设计的DC输入没有值；(iii)针对从顶层输入的集合In(f)(枚举为In(f＝1)至In(f＝i))到k个安全保护电路的集合Ps(g)(枚举为Ps(g＝1)至Ps(g＝k))的路径的集合以及相关联的诊断覆盖率In(f)DC确定的第三电路安全保护面积；(iv)针对从用于k个安全保护电路的集合的j个端点的集合Ep(g).(f)(枚举为Ep(g＝1)至Ep(g＝k)，并且(f＝1)至(f＝j))到k个安全保护电路的集合Ps(g)(枚举为Ps(g＝1)至Ps(g＝k))的路径的集合以及相关联的诊断覆盖率确定的第四电路安全保护面积，该诊断覆盖率为零，因为这些术语指的是在步骤112中由于安全保护信号的存在而从连接到顶层输入的路径分割的，和/或起源于FuSa块内(EP到Out)的端点，因此这些术语针对设计的DC输入没有值；以及(v)针对从k个安全保护电路的集合Ps(g)(枚举为Ps(g＝1)至Ps(g＝k))到单个输出Out1的路径的集合以及相关联的诊断覆盖率Ps(g)DC确定的第五电路面积。
图6A示出了用于通过实现本技术根据用于每个输出端口的逻辑锥安全保护面积(SPA)和逻辑锥面积确定用于输出端口的诊断覆盖率(Out1 DC)和故障模式诊断覆盖率(FMDC)的自动化过程的示例的流程图。如图6A所示，Out1 DC和FM1 DC由公式(6)和(7)确定为：
Figure BDA0003645885370000121
在公式6中，输出Out1的诊断覆盖率(Out1 DC)根据以下比率获得：(i)以上使用公式(5)计算的输出Out1的安全保护电路的安全保护电路面积；以及(ii)由以上使用公式(4)计算的输出Out1的逻辑锥包围的电路设计的总电路面积，其包括安全保护电路和无保护电路两者，如公式(7)所示：
Figure BDA0003645885370000131
在公式7中，单个故障模式的诊断覆盖率(FM1 DC)根据以下比率获得：(i)对于故障模式FM1，与输出Out(f)(从Out(f＝1)到Out(f＝m))中的每一个输出相关联的安全保护电路的所有安全保护电路面积的总和；以及(ii)对于故障模式FM1，与输出Out(f)(从Out(f＝1)到Out(f＝m))中的每一个输出相关联的逻辑锥中示出的电路(安全保护电路和无保护电路两者)的所有电路面积的总和。
图6B示出了使用本技术的实现来确定用于数据路径奇偶(DPP)保护路径的诊断覆盖率的示例，数据路径奇偶(DPP)保护路径即承载由奇偶校验逻辑进行奇偶校验的数据的路径(PsA至PsC)。继续参考图6B，In是输入端口，Ps是安全保护内部信号，其上放置安全机制，并且Out是输出端口。参考输入表602，用户提供以下各项作为输入参数，包括：(i)InA(在表602中也称为InTop)对于被输入到诊断覆盖率列的DC具有0％的值；指示例如电路设计外部无保护的顶层输入；(ii)PsA DC＝90％；指示DG1以后具有提供诊断覆盖率和PsA标签＝DI002的诊断能力；由用户分配的诊断标签指示类别信息或其他信息，这些信息可以是IP块或IC芯片的一部分和/或以其他方式是电路设计者用户专有的；以及(iii)PsC DC＝0％；指示路径PsC上的数据由所实现的数据路径奇偶校验(DPP)检查逻辑进行奇偶校验，其中数据路径奇偶保护结束。此外，用户为每个块向FM关联提供输出，如表603中所描述的，如图6B所示。
本技术还为输出OutA、OutB、OutC和故障模式提供DC，其将在内部：(i)针对块A运行并生成用于输出A的诊断覆盖率(OutA DC)；(ii)使用针对输出A确定的诊断覆盖率(OutADC)作为用于块B的输入的诊断覆盖率(InB DC)并且针对块B运行以生成用于输出B的输出诊断覆盖率(OutB DC)；以及(iii)使用针对输出B确定的诊断覆盖率(OutB DC)作为用于块C的输入的诊断覆盖率(InC DC)，并且针对块C运行并生成用于输出C的诊断覆盖率(OutCDC)。因此，本技术生成用于故障模式的输出OutA、OutB、OutC的DC，并提供相关联的诊断标签(参见图6B中的表604)。所生成的DC和相关联的诊断标签可以用于故障模式影响和诊断分析(FMEDA)、安全关键分析(SCA)和其他FuSa工作产品。作为示例，对于安全关键分析，如果输出与安全相关，即，故障可能对人或财产造成危险，并且它不是SM逻辑的一部分，则如果计算出的诊断覆盖率大于零(DC>0)，则输出被分类为检测(DET)。然而，如果计算出的诊断覆盖率(DC)等于零(DC＝＝0)，则输出被分类为可能违反安全目标(PVSG)，即“不安全”故障。输出是否与安全相关，即可能对人或财产造成危险，或者它是安全机制逻辑的一部分，可以由电路设计者或其他技术用户或具有FuSa意识的RTL进行分类。对于与安全无关的输出，即不会对人或财产造成危险，输出可以被分类为无可能违反安全目标(NO_PVSG)，即“安全”故障。对于安全机制逻辑输出，该输出可以被分类为安全机制潜在(SM_LATENT)，表示这是根据ISO 26262与安全机制相关联的潜在故障。
图7示出了在诸如集成电路的制品的设计、验证和制造期间用于转换和验证表示集成电路的设计数据和指令的示例过程集合700。这些过程中的每一个过程都可以作为多个模块或操作来构建和启用。术语“EDA”是指术语“电子设计自动化”。这些过程开始于利用由设计者提供的信息来创建产品构思710，该信息被转换以创建使用EDA过程集合712的制品。当设计完成时，将设计下线(tape-out)734，这是当集成电路的原图(例如，几何图案)被发送到制造设施以制造掩模集合的时候，该掩模集合然后被用于制造集成电路。在下线后，制造736半导体裸片，并执行封装和组装过程738以生产成品集成电路740。
电路或电子结构的规格可以从低级晶体管材料布局到高级描述语言。可以使用高级建模来设计电路和系统，使用诸如VHDL、Verilog、SystemVerilog、SystemC、MyHDL或OpenVera的硬件描述语言(“HDL”)。可以将HDL描述转换为逻辑级寄存器传输级(“RTL”)描述、门级描述、布局级描述或掩模级描述。每个较低的建模级别都会在设计描述中添加更多有用的细节，例如，模块的更多细节，包括处理器和包括描述的可执行代码。模型的较低级别可以由计算机生成、从设计库派生或由另一个设计自动化过程创建。用于指定更详细描述的建模或设计语言的较低级别的规范语言的示例是SPICE，其用于具有许多模拟组件的电路的详细描述。每个建模级别处的描述能够由该级别的相应工具(例如，正式验证工具)使用。设计过程可以使用图7中描述的序列。所描述的过程由EDA产品(或工具)启用。
在系统设计714期间，指定要制造的集成电路的功能。可以针对诸如功耗、性能、面积(物理和/或代码行)以及降低成本等所需特性来优化设计。在此阶段可以将设计划分为不同类型的模块或组件。
在逻辑设计和功能验证716期间，以一种或多种描述语言指定电路中的模块或组件，并且检查该规范以用于功能准确性。例如，可以验证电路的组件以产生与正在被设计的电路或系统的规范的要求相匹配的输出。功能验证可以使用模拟器和其他程序，诸如测试台生成器、静态HDL校验器和正式验证器。在一些实施例中，使用被称为“仿真器”或“原型系统”的特殊组件系统来加速功能验证。
在用于测试的综合和设计718期间，将HDL码转换成网表。在一些实施例中，网表可以是图结构，其中图结构的边表示电路的组件，并且其中图结构的节点表示组件如何互连。HDL码和网表都是分层制品，EDA产品可以使用它们来验证集成电路在制造时是否按照指定的设计执行。该网表可以针对目标半导体制造技术被优化。此外，可以测试成品集成电路以验证该集成电路满足规范要求。
在网表验证720期间，检查网表是否符合时序约束以及是否与HDL码对应。在设计规划722期间，为时序和顶层布线构建和分析集成电路的总体平面图。
在布局或物理实现724期间，发生物理放置(诸如晶体管或电容器的电路组件的定位)和布线(通过多个导体连接电路组件)，并且可以执行从库中选择单元以实现特定逻辑功能。如本文所使用的，术语“单元”可以指定提供布尔逻辑功能(例如，与、或、非、异或)或存储功能(诸如触发器或锁存器)的晶体管、其他组件以及互连的集合。如本文所使用的，电路“块”可以指两个或更多个单元。单元和电路块二者都可以被称为模块或组件，并且能够作为物理结构在仿真中被启用。为选定的单元指定参数(基于“标准单元”)，诸如大小，并使其可在数据库中可访问，以供EDA产品使用。
在分析和提取726期间，在布局级验证电路功能，这允许改进布局设计。在物理验证728期间，检查布局设计以确保制造约束是正确的，诸如DRC约束、电气约束、光刻约束，并且电路功能匹配HDL设计规范。在分辨率增强730期间，变换布局的几何形状以改进电路设计的制造方式。
在下线期间，创建数据以用于生产光刻掩模(如果适当，则在应用光刻增强之后)。在掩模数据准备732期间，“下线”数据被用于生产光刻掩模，光刻掩模被用于生产成品集成电路。
计算机系统(诸如图8的计算机系统900)的存储子系统可用于存储这里描述的EDA产品中的一些或全部所使用的程序和数据结构，以及用于开发库的单元以及用于使用库的物理设计和逻辑设计的产品。
图8示出了计算机系统900的示例机器，在其中可以执行用于使机器执行本文讨论的任何一个或多个方法的指令集。在备选实现中，机器可以连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其他机器。该机器可以在客户端-服务器网络环境中以服务器或客户端机器的能力操作，在对等(或分布式)网络环境中作为对等机器操作，或者在云计算基础设施或环境中作为服务器或客户端机器操作。
该机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、web设备、服务器、网络路由器、交换机或网桥、或能够执行指定该机器要采取的动作的指令集(顺序或其他方式)的任何机器。此外，虽然示出了单个机器，但还应将术语“机器”视为包括单独或联合执行指令集(或多个指令集)以执行在此讨论的任何一种或多种方法的任何机器集合。
示例计算机系统900包括处理设备902、主存储器904(例如，只读存储器(ROM)、闪存、动态随机存取存储器(DRAM)(诸如同步DRAM(SDRAM))、静态存储器906(例如，闪存、静态随机存取存储器(SRAM))等)和数据存储设备918，它们经由总线930彼此通信。
处理设备902表示诸如微处理器、中央处理单元等的一个或多个处理器。更具体地，处理设备可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、或实现其他指令集的处理器、或实现指令集组合的处理器。处理设备902还可以是一个或多个专用处理设备，诸如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理设备902可以被配置为执行指令926，以执行在此描述的操作和步骤。
计算机系统900还可以包括用于通过网络920进行通信的网络接口设备908。计算机系统900还可以包括视频显示单元910(例如，液晶显示器(LCD)或阴极射线管(CRT))、字母数字输入设备912(例如，键盘)、光标控制设备914(例如，鼠标)、图形处理单元922、信号生成设备916(例如，扬声器)、图形处理单元922、视频处理单元928和音频处理单元932。
数据存储设备918可以包括机器可读存储介质924(也称为非瞬态计算机可读介质)，其上存储有实施在此描述的任何一个或多个方法或功能的一个或多个指令集926或软件。在由计算机系统900执行指令926期间，指令926还可以完全或至少部分地驻留在主存储器904和/或处理设备902内，主存储器904和处理设备902也构成机器可读存储介质。
在一些实现中，指令926包括实现对应于本公开的功能的指令。虽然机器可读存储介质924在示例实现中示出为单个介质，但术语“机器可读存储介质”应被视为包括存储一个或多个指令集的单个介质或多个介质(例如，集中式或分布式数据库，和/或相关联的高速缓存和服务器)。术语“机器可读存储介质”还应被视为包括能够存储或编码由机器执行的指令集并使机器和处理设备902执行本公开的方法中的任何一个或多个的任何介质。因此，术语“机器可读存储介质”应被视为包括但不限于固态存储器、光学介质和磁性介质。
根据对计算机存储器内的数据位的操作的算法和符号表示，已经给出了前面详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用来最有效地将其工作的实质传达给本领域技术人员的方式。算法可以是导致期望结果的操作序列。运算是那些需要对物理量进行物理操作的运算。这些量可以采取能够被存储、组合、比较和以其他方式操作的电或磁信号的形式。这样的信号可以被称为位、值、元素、符号、字符、项、数字等。
然而，应当记住，所有这些和类似的术语将与适当的物理量相关联，并且仅仅是应用于这些量的方便的标签。除非另外特别说明，否则可以理解，在整个说明书中，某些术语指的是计算机系统或类似的电子计算设备的动作和过程，其将被表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操作并转换为类似地表示为计算机系统存储器或寄存器或其他此类信息存储设备内的物理量的其他数据。
本公开还涉及一种用于执行本文中的操作的装置。该装置可以是为预期目的而专门构造的，或者它可以包括由存储在计算机中的计算机程序选择性地激活或重新配置的计算机。这样的计算机程序可以被存储在计算机可读存储介质中，计算机可读存储介质诸如但不限于任何类型的盘，包括软盘、光盘、CD-ROM和磁光盘，只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡、或者适合于存储电子指令的任何类型的介质，每个都耦合到计算机系统总线。
这里呈现的算法和显示与任何特定的计算机或其他装置没有内在关联。各种其他系统可以与根据这里的教导的程序一起使用，或者可以证明构造更专门的装置来执行该方法是方便的。此外，不参考任何特定编程语言来描述本公开。应当理解，可以使用各种编程语言来实现在此描述的本公开的教导。
本公开可被提供为计算机程序产品或软件，其可包括其上存储有指令的机器可读介质，指令可以被用于对计算机系统(或其他电子设备)进行编程以执行根据本公开的过程。机器可读介质包括用于以机器(例如，计算机)可读的形式存储信息的任何机制。例如，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读存储介质，诸如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光学存储介质、闪存设备等。
在前述公开中，已经参考其具体的示例实现描述了本公开的实现。显然，可以对其进行各种修改，而不背离如所附权利要求中提出的本公开的更广泛的精神和实现范围。在本发明涉及单数时态的一些元素的情况下，可以在附图中描绘多于一个元件，并且相同的元件用相同的标号标记。因此，本公开和附图应被视为说明性意义而不是限制性意义。

Claims (20)

1.一种方法，包括：
接收电路设计信息，所述电路设计信息包括用于至少一个功能安全FuSa块的FuSa信息，所述至少一个FuSa块对应于数字电路的一部分，所述FuSa信息包括故障模式FM集合以及对于每个故障模式的用于每个FuSa块的输出端口Out关联信息，所述故障模式FM集合定义指示在所述至少一个FuSa块内表现错误的外部因素的信号的潜在错误值；
接收内部安全保护信号Ps的标识和用于所述FuSa块的诊断覆盖率；
针对每个安全保护信号Ps的每个故障模式和对应的诊断覆盖率，由处理器执行用于所述FuSa块的输出端口Out的多条可能的路径的回溯，直到所述FuSa块的一个或多个输入In或端点Ep；
确定用于每条可能的路径的面积，包括用于从输入到输出InOut或者从端点到输出EpOut的可能的路径中的至少一条路径的面积；以及
基于给定的输入诊断覆盖率DC以及针对所述多条可能的路径中的每条路径计算的面积，确定用于所述FuSa块的每个输出和故障模式的诊断覆盖率。
2.根据权利要求1所述的方法，还包括：响应于确定可能的路径具有安全保护信号Ps，由处理器执行：
将所述可能的路径分割成多条可能的路径；以及
确定用于从输入到安全保护信号InPs、从端点到安全保护信号EpPs和从安全保护信号到达输出PsOut的可能路径的面积。
3.根据权利要求1所述的方法，其中，故障模式根据导致数字电路故障的外部因素而被分组。
4.根据权利要求1所述的方法，还包括接收输入，所述输入包括由用户分配给故障模式的、指示诊断类别的标签。
5.根据权利要求1所述的方法，其中，故障模式及该故障模式的输出端口关联信息作为由设计者提供的输入被接收，作为设计的一部分作为设计信息被接收，或其组合。
6.根据权利要求1所述的方法，其中，内部安全保护信号Ps和诊断覆盖率信息作为由设计者提供的输入被接收，作为设计的一部分作为设计信息被接收，或其组合。
7.根据权利要求1所述的方法，还包括：接收用于每个顶层输入In的诊断覆盖率。
8.一种系统，包括：
存储器，存储指令；以及
处理器，与所述存储器耦合并执行所述指令，所述指令当被执行时使所述处理器执行：
接收电路设计信息，所述电路设计信息包括用于至少一个功能安全FuSa块的FuSa信息，所述至少一个FuSa块对应于数字电路的一部分，所述FuSa信息包括故障模式FM集合，以及对于每个故障模的用于每个FuSa块的输出端口Out关联信息，所述故障模式FM集合定义指示在所述至少一个FuSa块内表现错误的外部因素的信号的潜在错误值，；
接收内部安全保护信号Ps的标识和用于所述FuSa块的诊断覆盖率；
针对每个安全保护信号Ps的每个故障模式以及对应的诊断覆盖率，由处理器执行对用于所述FuSa块的输出端口Out的多条可能的路径的回溯，直到所述FuSa块的一个或多个输入In或端点Ep；
确定用于每条可能的路径的面积，包括用于从输入到输出InOut或者从端点到输出EpOut的可能的路径中的至少一个可能的路径的面积；以及
基于给定的输入诊断覆盖率DC以及针对所述多条可能的路径中的每条路径计算的面积，确定用于所述FuSa块的每个输出和故障模式的诊断覆盖率。
9.根据权利要求8所述的系统，还包括响应于确定可能的路径具有安全保护信号Ps，由所述处理器执行：
将所述可能的路径分割成多条可能的路径；以及
确定用于从输入到安全保护信号InPs、从端点到安全保护信号EpPs和从安全保护信号到输出PsOut的可能的路径的面积。
10.根据权利要求8所述的系统，其中，故障模式根据导致数字电路故障的外部因素而被分组。
11.根据权利要求8所述的系统，还包括接收输入，所述输入包括由用户分配给故障模式的、指示诊断类别的标签。
12.根据权利要求8所述的系统，其中，故障模式及该故障模式的输出端口关联信息作为由设计者提供的输入被接收，作为设计的一部分作为设计信息被接收，或其组合。
13.根据权利要求8所述的系统，其中，内部安全保护信号Ps和诊断覆盖率信息作为由设计者提供的输入被接收，作为设计的一部分作为设计信息被接收，或其组合。
14.根据权利要求8所述的系统，还包括接收用于每个顶层输入In的诊断覆盖率。
15.一种非瞬态计算机可读介质，包括存储的指令，所述指令当由处理器执行时，使所述处理器执行：
接收电路设计信息，所述电路设计信息包括用于至少一个功能安全FuSa块的FuSa信息，所述至少一个FuSa块对应于数字电路的一部分，所述FuSa信息包括故障模式FM集合，以及对于每个故障模式的用于每个FuSa块的输出端口Out关联信息，所述故障模式FM集合定义指示在所述至少一个FuSa块内表现错误的外部因素的信号的潜在错误值；
接收内部安全保护信号Ps的标识和用于所述FuSa块的诊断覆盖率；
针对每个安全保护信号Ps的每个故障模式以及对应的诊断覆盖率，由处理器对用于所述FuSa块的输出端口Out的多条可能的路径的回溯，直到所述FuSa块的一个或多个输入In或端点Ep；
确定用于每条可能的路径的面积，包括从输入到输出InOut或者端点到输出EpOut的可能的路径中的至少一条路径的面积；以及
基于给定的输入诊断覆盖率DC以及针对所述多条可能的路径中的每条路径计算的面积，确定用于所述FuSa块的每个输出和故障模式的诊断覆盖率。
16.根据权利要求15所述的非瞬态计算机可读介质，还包括响应于确定可能的路径具有安全保护信号Ps，由处理器执行：
将所述可能的路径分割成多条可能的路径；以及
确定用于从输入到安全保护信号InPs、从端点到安全保护信号EpPs和从安全保护信号到输出PsOut的可能的路径的面积。
17.根据权利要求15所述的非瞬态计算机可读介质，其中，故障模式根据导致数字电路故障的外部因素而被分组。
18.根据权利要求15所述的非瞬态计算机可读介质，还包括用于接收输入的指令，所述输入包括由用户分配给故障模式的、指示诊断类别的标签。
19.根据权利要求15所述的非瞬态计算机可读介质，其中，故障模式及该故障模式的输出端口关联信息作为由设计者提供的输入被接收，作为设计的一部分作为设计信息被接收，或其组合。
20.根据权利要求15所述的非瞬态计算机可读介质，其中，内部安全保护信号Ps和诊断覆盖率信息作为由设计者提供的输入被接收，作为设计的一部分作为设计信息被接收，或其组合。
CN202210530154.6A 2021-05-17 2022-05-16 用于功能安全诊断覆盖率的自动化 Pending CN115374735A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163189596P 2021-05-17 2021-05-17
US63/189,596 2021-05-17
US17/744,610 2022-05-13
US17/744,610 US20220366120A1 (en) 2021-05-17 2022-05-13 Automation for functional safety diagnostic coverage

Publications (1)

Publication Number Publication Date
CN115374735A true CN115374735A (zh) 2022-11-22

Family

ID=83998765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210530154.6A Pending CN115374735A (zh) 2021-05-17 2022-05-16 用于功能安全诊断覆盖率的自动化

Country Status (2)

Country Link
US (1) US20220366120A1 (zh)
CN (1) CN115374735A (zh)

Also Published As

Publication number Publication date
US20220366120A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
CN114065677B (zh) 用于集成电路硬件设计的故障注入测试的方法和系统
US11379649B2 (en) Advanced cell-aware fault model for yield analysis and physical failure analysis
KR20180112725A (ko) 장애 지점을 검출하기 위한 장치 및 방법
US11907631B2 (en) Reset domain crossing detection and simulation
US20220269846A1 (en) Structural analysis for determining fault types in safety related logic
US20220382943A1 (en) Identifying association of safety related ports to their safety mechanisms through structural analysis
US11842134B2 (en) Automated determinaton of failure mode distribution
US11714117B2 (en) Automated method to check electrostatic discharge effect on a victim device
US11334698B2 (en) Cell-aware defect characterization by considering inter-cell timing
US11550979B2 (en) Implementing and verifying safety measures in a system design based on safety specification generated from safety requirements
US20220366120A1 (en) Automation for functional safety diagnostic coverage
US11763059B2 (en) Net-based wafer inspection
KR20220084049A (ko) 리소그래피 모델 파라미터들에 기초한 결함률 예측
US11755802B2 (en) Detecting shared rescources and coupling factors
US11972192B2 (en) Superseding design rule check (DRC) rules in a DRC-correct interactive router
US20230325570A1 (en) Determining the location of safety mechanism within a circuit design
US20240046014A1 (en) Process to relay knowledge and guide synthesis alongside early detection of logic optimizations
US11573873B1 (en) Adaptive cell-aware test model for circuit diagnosis
US20240070367A1 (en) Selection and placement of safety mechanisms
US8448109B1 (en) Vector evaluation of assertions
Lu et al. SoC-Level Safety-Oriented Design Process in Electronic System Level Development Environment
CN116685976A (zh) 检测共享资源和耦合因子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination