CN115357206A - 一种单线接口协议驱动控制器及设备 - Google Patents

一种单线接口协议驱动控制器及设备 Download PDF

Info

Publication number
CN115357206A
CN115357206A CN202211057069.9A CN202211057069A CN115357206A CN 115357206 A CN115357206 A CN 115357206A CN 202211057069 A CN202211057069 A CN 202211057069A CN 115357206 A CN115357206 A CN 115357206A
Authority
CN
China
Prior art keywords
data
backlight
video
sub
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211057069.9A
Other languages
English (en)
Inventor
刘铭
崔亮
李金亭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Xinxin Microelectronics Technology Co Ltd
Original Assignee
Qingdao Xinxin Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Xinxin Microelectronics Technology Co Ltd filed Critical Qingdao Xinxin Microelectronics Technology Co Ltd
Priority to CN202211057069.9A priority Critical patent/CN115357206A/zh
Publication of CN115357206A publication Critical patent/CN115357206A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请提供了一种单线接口协议驱动控制器及设备。用以解决现有技术的主控芯片无法兼容多种厂家的单线接口协议的问题。申请实施例中，单线接口协议驱动控制器包括处理器CPU和BCON，其中CPU根据要连接的mini‑LED屏所支持的单线数据规格，配置BCON的背光通路数量及数据包长等参数配置项，并根据数据存储规则和数据包发送规则配置BCON的数据存储方式；BCON将存储的每个背光通路的视频子数据转换成mini‑LED屏能支持的串行数据帧格式并按照数据包发送规则发给mini‑LED屏，从而能够更好的兼容多厂家的mini‑LED屏。

Description

一种单线接口协议驱动控制器及设备
技术领域
本申请属于显示器主控芯片领域，尤其涉及一种单线接口协议驱动控制器及设备。
背景技术
传统的发光二极管(light-emitting diode，LED)屏的背光驱动器(dimmer)与主控芯片的背光驱动控制器(BCON)之间一般使用标准协议的串行外设接口(SerialPeripheral Interface，SPI)传输背光数据。而随着次毫米发光二极管(mini-light-emitting diode，mini-LED)屏的发展，一些厂商的mini_LED屏与主控芯片之间不再使用标准协议的SPI接口来传输背光数据，而是使用各厂商自定义的单线接口协议的单线接口来传输背光数据。不同厂商之间背光数据及命令格式不同，通过单线接口传输的背光数据及命令格式也不同。
因此主控芯片无法兼容多种厂家的单线接口协议，从而无法匹配不同厂商的mini-LED屏。
发明内容
本申请提供了一种单线接口协议驱动控制器及设备，用于解决现有技术的主控芯片无法兼容多种厂家的单线接口协议的问题。
第一方面，本申请提供了一种单线接口协议驱动控制器，所述控制器包括：
处理器CPU，用于接收输入的连接的mini-LED屏支持的单线数据规格，其中所述单线数据规格包括：背光分区数量和数据存储规则；根据所述背光分区数量配置背光驱动控制器BCON的背光通路数量，根据所述数据存储规则配置所述BCON的数据存储方式；获取视频数据，将所述视频数据发送给所述BCON；
所述BCON，用于接收所述CPU发送的视频数据，根据所述配置完成的数据存储规则存储所述背光通路数量对应的每个背光通路的视频子数据；将存储的所述每个背光通路的视频子数据转换成单串行数据发给所述mini-LED屏。
在一种可能的实施方式中，所述BCON，具体用于根据所述配置完成的数据存储规则，将所述每个背光通路的视频子数据存储到对应背光通路的存储空间中。
在一种可能的实施方式中，所述BCON包括：控制模块、第一存储器和第二存储器；所述控制模块，用于若所述数据存储规则中包含的为将所述CPU发送的视频数据中的命令值和背光数据一起存储，则依次获取视频数据中的每个视频帧，针对获取的任意一个视频帧，获取该视频帧对应每个背光通路的子背光数据帧和子命令值帧，根据上一视频帧存储的上一存储器，确定该视频帧存储的目标存储器，其中所述上一存储器与所述目标存储的存储器不同，将该视频帧对应每个背光通路的子背光数据帧和子命令值帧存储到所述目标存储器对应每个背光通路的存储空间中；所述第一存储和第二存储器，用于针对每个背光通路存储对应的子背光数据帧和子命令值帧。
在一种可能的实施方式中，所述CPU，还用于获取垂直同步信号，将所述垂直同步信号发送给所述BCON；所述BCON还包括：发送模块；所述发送模块，用于当接收到所述垂直同步信号时，根据上一次读取的存储器，确定当前读取的当前存储器，其中所述上一次读取的存储器与所述当前存储器不同，从所述当前存储器中读取每个背光通路对应的子背光数据帧和子命令值帧。
在一种可能的实施方式中，所述BCON包括：控制模块、第一存储器和第二存储器；所述控制模块，用于若所述数据存储规则中包含的为将所述CPU发送的视频数据中的命令值和背光数据分别存储，则依次获取视频数据中的每个视频帧，针对获取的任意一个视频帧，获取该视频帧对应每个背光通路的子背光数据帧和子命令值帧，将该视频帧对应的每个背光通路的子命令值帧存储到第一存储器中，将该视频帧对应的每个背光通路的子背光数据帧存储到第二存储器中；所述第一存储器，用于存储每个背光通路对应的子命令值帧；所述第二存储器，用于存储每个背光通路对应的子背光数据帧。
在一种可能的实施方式中，所述CPU，还用于获取垂直同步信号，并将所述垂直同步信号发送给所述BCON；
所述BCON还包括：发送模块；
所述发送模块，用于当接收到所述垂直同步信号时，将每个存储器作为当前存储器，从所述当前存储器中读取存储的子命令值帧或子背光数据帧。
在一种可能的实施方式中，所述BCON，还用于若所述数据存储规则中包含的为背光通路之间不交织，则根据预设的每个背光通路对应的交织块的长度，及预设的背光通路的顺序，依次确定每个背光通路对应的视频子数据，将确定的视频子数据依次存入每个背光通路对应的交织块中。
在一种可能的实施方式中，所述BCON，还用于若所述数据存储规则中包含的为背光通路之间交织，根据所述数据存储规则中包含的交织块的跳变间隔，确定每次交织的交织背光通路，依次确定每个交织背光通路对应的视频子数据，将确定的视频子数据依次存入每个交织背光通路对应的交织块中。
在一种可能的实施方式中，所述BCON，还用于若所述数据存储规则中包含码值比特数及大小端格式，将存储的所述每个背光通路的视频子数据以所述码值比特数为单位拆分成多组比特数据，根据所述大小端格式依次发送每组比特数据。
第二方面，本申请提供了一种显示设备，所述显示设备包括：
显示器，所述显示器用于显示视频；
控制器，所述控制器用于如上述任一项所述的单线接口协议驱动控制器的步骤。
在本申请中，单线接口协议驱动控制器包括处理器CPU和BCON，其中CPU根据接收到输入的连接的mini-LED屏支持的单线数据规格，配置BCON的背光通路数量，并根据数据存储规则配置BCON的数据存储方式；BCON将存储的每个背光通路的视频子数据转换成单串行数据发给mini-LED屏，从而能够更好的兼容多厂家的mini-LED屏。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请的一些实施例提供的一种单线接口协议驱动控制器的结构示意图；
图2a为本申请的一些实施例提供的一种单线接口协议驱动控制器的视频数据传输示意图；
图2b为本申请的一些实施例提供的一种单线接口协议驱动控制器的交互过程示意图之一；
图3a为本申请的一些实施例提供的一种单线接口协议驱动控制器的架构图；
图3b为本申请的一些实施例提供的一种BCON的交互过程示意图之一；
图3c为本申请的一些实施例提供的一种BCON的交互过程示意图之二；
图4a为本申请的一些实施例提供的一种正常模式数据存储方式的视频数据存储示意图；
图4b为本申请的一些实施例提供的一种单线接口协议驱动控制器的交互过程示意图之二；
图5a为本申请的一些实施例提供的一种交织模式数据存储方式的视频数据存储示意图；
图5b为本申请的一些实施例提供的一种单线接口协议驱动控制器的交互过程示意图之三；
图6为本申请的一些实施例提供的一种显示设备的结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步详细描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
需要说明的是，本申请中对于术语的简要说明，仅是为了方便理解接下来描述的实施方式，而不是意图限定本申请的实施方式。除非另有说明，这些术语应当按照其普通和通常的含义理解。
本申请中说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”等是用于区别类似或同类的对象或实体，而不必然意味着限定特定的顺序或先后次序，除非另外注明。应该理解这样使用的用语在适当情况下可以互换。
术语“包括”和“具有”以及他们的任何变形，意图在于覆盖但不排他的包含，例如，包含了一系列组件的产品或设备不必限于清楚地列出的所有组件，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。
术语“模块”是指任何已知或后来开发的硬件、软件、固件、人工智能、模糊逻辑或硬件或/和软件代码的组合，能够执行与该元件相关的功能。
以下结合说明书附图对本申请的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本申请，并不用于限定本申请，并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本申请提供了一种单线接口协议驱动控制器及设备，该单线接口协议驱动控制器包括：处理器CPU，用于接收输入的连接的mini-LED屏支持的单线数据规格，其中所述单线数据规格包括：背光分区数量、数据存储规则和数据包发送规则；根据所述背光分区数量配置BCON的背光通路数量，根据所述数据存储规则配置所述BCON的数据存储方式；根据所述数据包发送规则配置所述BCON的数据包发送方式；获取视频数据，将所述视频数据发送给所述BCON；所述BCON，用于接收所述CPU发送的视频数据，根据配置完成的数据存储规则存储所述背光通路数量对应的每个背光通路的视频子数据；将存储的所述每个背光通路的视频子数据转换成单串行数据后，按照所述配置完成的数据包发送方式发给所述mini-LED屏。
为了能够兼容多种厂家的单线接口协议，从而匹配不同厂商的mini-LED屏，本申请实施例提供了一种单线接口协议驱动控制器。
该单线接口协议驱动控制器包括：CPU和BCON，CPU用于接收输入的连接的mini-LED屏支持的单线数据规格，其中所述单线数据规格包括：背光分区数量、数据存储规则和数据包发送规则；根据所述背光分区数量配置背光驱动控制器BCON的背光通路数量，根据所述数据存储规则配置所述BCON的数据存储方式；根据所述数据包发送规则配置所述BCON的数据包发送方式；获取视频数据，将所述视频数据发送给所述BCON；
所述BCON，用于接收所述CPU发送的视频数据，根据所述配置完成的数据存储规则存储所述背光通路数量对应的每个背光通路的视频子数据；将存储的所述每个背光通路的视频子数据转换成单串行数据后，按照所述配置完成的数据包发送方式发给所述mini-LED屏。
本申请实施例提供的单线接口协议驱动控制器应用于显示设备，该显示设备可以是支持mini-LED屏的设备。
图1为本申请的一些实施例提供的一种单线接口协议驱动控制器的结构示意图，如图1所示，该单线接口协议驱动控制器包含CPU和BCON，其中CPU用于接收输入的连接的mini-LED屏所支持的单线数据规格，其中单线数据规格包括：背光分区数量、数据存储规则和数据包发送规则。
不同厂家的mini-LED屏采用不同的单线数据规格，即支持的背光分区数量、数据存储规则和数据包发送规则不同，因此在单线接口协议驱动控制器连接一个新的mini-LED屏时，可以通过CPU接收输入的连接的mini-LED屏所支持的单线数据规格，其中单线数据规格包含有背光分区数量、数据存储规则和数据包发送规则。
CPU根据背光分区数量配置BCON的背光通路数量，即灵活调整BCON打开的背光通路个数，可以支持对应背光分区数量的mini-LED屏，也可根据需要将不使用的背光通路关闭，支持小背光分区数量的mini-LED屏。可更方便地兼容背光分区数量不同的多厂家的mini-LED屏。
具体的，CPU在根据背光分区数量配置BCON的背光通路数量时，首先根据应用场景中需要支持的背光分区数量(zone_num)确定BCON的N个背光通路(lane)中打开的背光通路的数量N_use，其中N_use≤N。可以将包含的zone_num个背光分区分为：zone_num_0～zone_num_N_use-1个，其中zone_num_0+zone_num_1+…+zone_num_N_use-1＝zone_num，每个背光通路支持的背光分区数分别为zone_num_0～zone_num_N_use-1，每个背光通路支持的背光分区数可以相同，也可以不同。CPU通过背光通路使能寄存器控制对应数量的背光通路的开闭，背光通路使能寄存器中包含BCON的背光通路总数个比特位，将N_use个比特位配置为1，则开启N_use个背光通路，允许N_use个背光通路发送背光数据。
为了适配连接的mini-LED屏支持的单线数据规格，CPU根据数据存储规则配置BCON的数据存储方式，根据数据包发送规则配置BCON的数据包发送方式，使得BCON能够按照mini-LED屏支持的数据存储规则来存储CPU发送的视频数据，按照mini-LED屏支持的数据包发送规则来发送视频数据。
BCON接收CPU发送的视频数据，根据配置完成的数据存储规则存储每个背光通路对应的视频子数据，也就是按照mini-LED屏支持的数据存储方式以及背光通路数量，将接收到的视频数据划分到每个背光通路，得到每个背光通路对应的视频子数据，将每个背光通路对应的视频子数据存入每个背光通路对应的存储空间。将存储的每个背光通路的视频子数据转换成单串行数据后，按照配置完成的数据包发送方式发给mini-LED屏。因为mini-LED屏支持单串行数据，所以BCON将存储的每个背光通路的视频子数据发给mini-LED屏之前，需要将视频子数据转换成单串行数据。又因为不同的mini-LED屏支持的数据包发送规则不一样，所以BCON视频子数据转换成单串行数据后，还需要按照配置完成的数据包发送方式发给mini-LED屏。
因为mini-LED屏支持的单线数据规格包括BCON按照一帧一帧的顺序传输单串行数据。所以，单线数据规格中的数据包发送规则包括不限于：一帧单串行数据包含多少个数据包，数据包长即每个数据包由多少个比特(bit)的单串行数据组成，数据包之间是否有间隔，以及若数据包之间有间隔，数据包之间间隔的时间长度是多少。
CPU根据数据包发送规则配置BCON的数据包发送方式，具体的，CPU根据数据包发送规则配置BCON在单串行数据之间添加特殊标志符：start码或end码并进行组包。例如mini-LED屏支持的单线数据规格中的数据包发送规则为每个数据包由17bit的单串行数据组成，则BCON在每16bit单串行数据后添加1bit end码，将每16bit单串行数据和1bit end码组成一个数据包。再按照数据包的顺序发送给mini-LED屏。
图2a为本申请的一些实施例提供的一种单线接口协议驱动控制器的视频数据传输示意图。在一种可能的实施方式中，如图2a所示，视频源(video)的视频数据经过视频处理模块后，存入双数据速率同步动态随机存取存储器(Double Data Rate SynchronousDynamic Random Access Memory，DDR)中，CPU将视频数据从DDR中取出，根据应用需求进行视频数据处理后，通过总线(BUS)将视频数据转发给BCON，BCON将视频数据转化为mini-LED屏的驱动器能支持的单线数据格式，再按照配置完成的数据包发送方式转发给mini-LED屏上的dimmer控制器，dimmer控制器根据接收的视频数据，控制mini-LED屏上的mini-LED灯的亮暗。
图2b为本申请的一些实施例提供的一种单线接口协议驱动控制器的交互过程示意图之一。如图2b所示，该过程包括以下步骤：
S201：CPU接收输入的连接的mini-LED屏支持的单线数据规格。
该单线数据规格包括：背光分区数量、数据存储规则和数据包发送规则。
S202：CPU根据该单线数据规格配置BCON。
具体包括：根据该背光分区数量配置BCON的背光通路数量；根据该数据存储规则配置BCON的数据存储方式；根据该数据包发送规则配置BCON的数据包发送方式。
S203：CPU获取视频数据，将该视频数据发送给BCON。
S204：BCON接收CPU发送的视频数据。
S205：BCON根据配置完成的数据存储规则存储该背光通路数量对应的每个背光通路的视频子数据。
S206：BCON将存储的每个背光通路的视频子数据转换成单串行数据后，按照配置完成的数据包发送方式发给mini-LED屏。
在本申请实施例中，单线接口协议驱动控制器包括处理器CPU和BCON，其中CPU根据接收到输入的连接的mini-LED屏支持的单线数据规格，配置BCON的背光通路数量，并根据数据存储规则配置BCON的数据存储方式，根据数据包发送规则配置BCON的数据包发送方式；BCON将存储的每个背光通路的视频子数据转换成单串行数据，再按照配置完成的数据包发送方式发给mini-LED屏发给mini-LED屏，更好的兼容多厂家的mini-LED屏。
为了适配连接的mini-LED屏支持的单线数据规格并提高数据传输效率，在上述实施例的基础上，在一些实施例中，所述BCON，具体用于根据配置完成的数据存储规则，将所述每个背光通路的视频子数据存储到对应背光通路的存储空间中。
因为BCON需要将视频数据转换成mini-LED屏支持的单串行数据，所以在将视频数据转换成单串行数据发给mini-LED屏之前，可以先按照mini-LED屏支持的单线数据规格存储视频数据，也就是根据配置完成的数据存储方式，将每个背光通路的视频子数据存储到对应背光通路的存储空间中。这样在发送前，仅需要将存储的每个背光通路的视频子数据转换成单串行数据即可。
为了能够兼容多种厂家的单线接口协议，从而匹配不同厂商的mini-LED屏，在上述各实施例的基础上，在一些实施例中，所述BCON包括：控制模块、第一存储器和第二存储器；
所述控制模块，用于若所述数据存储规则中包含的为将所述CPU发送的视频数据中的命令值和背光数据一起存储，则依次获取视频数据中的每个视频帧，针对获取的任意一个视频帧，获取该视频帧对应每个背光通路的子背光数据帧和子命令值帧，根据上一视频帧存储的上一存储器，确定该视频帧存储的目标存储器，其中所述上一存储器与所述目标存储的存储器不同，将该视频帧对应每个背光通路的子背光数据帧和子命令值帧存储到所述目标存储器对应每个背光通路的存储空间中；
所述第一存储和第二存储器，用于针对每个背光通路存储对应的子背光数据帧和子命令值帧。
在本申请实施例中视频数据中包含视频帧，在针对每个背光通路进行存储时，是将视频帧中对应每个背光通路的子视频帧进行存储，具体的一个视频帧中包含背光数据帧和子命令值帧，在进行存储时，根据背光通路的数量，将一个视频帧划分为对应数量的背光数据帧和子命令值帧，从而针对每个背光通路的子背光数据帧和子命令值帧进行存储。
图3a为本申请的一些实施例提供的一种单线接口协议驱动控制器的架构图。在一种可能的实施方式中，如图3a所示，BCON包括子模块如下，控制模块(sram_ctrl)、发送模块以及第一存储器tx_SRAM0和第二存储器tx_SRAM1。该两个存储器可以是静态随机存取存储器(Static Random Access Memory，SRAM)，这两个存储器组成乒乓SRAM。
具体的，在本申请实施例中，第一存储器tx_SRAM0和第二存储器tx_SRAM1组成的乒乓SRAM可以将CPU发送的视频数据中的命令值和背光数据一起存储，这种存储方式适应于支持命令值和背光数据的格式一致的mini-LED屏。
若数据存储规则中包含的为将命令值和背光数据一起存储，针对获取的任意一个视频帧，获取该视频帧对应背光通路的子背光数据帧和子命令值帧，若该视频帧的上一视频帧被存储到了第一存储器中，则确定该视频帧存储到的目标存储器为第二存储器，将该视频帧对应每个背光通路的子背光数据帧和子命令值帧存储到第二存储器对应每个背光通路的存储空间中；若该视频帧的上一视频帧被存储到了第二存储器中，则确定该视频帧存储到的目标存储器为第一存储器，将该视频帧对应每个背光通路的子背光数据帧和子命令值帧存储到第一存储器对应每个背光通路的存储空间中。
具体的，依次获取第一视频帧对应每个背光通路的第一子命令值帧和第一子背光数据帧，因为不存在上一视频帧以及上一存储器，确定该视频帧存储的目标存储器为第一存储器，将第一子命令值帧和第一子背光数据帧存储到第一存储器对应每个背光通路的存储空间中，获取第二视频帧对应每个背光通路的第二子命令值帧和第二子背光数据帧，根据上一视频帧存储的上一存储器即第一存储器，确定该视频帧存储的目标存储器为与上一存储器不同的第二存储器，将第二子命令值帧和第二子背光数据帧存储到第二存储器对应每个背光通路的存储空间中。
在一种可能的实施方式中，控制模块批量将视频数据写入乒乓SRAM中的总过程为：首先是将外围总线(Advanced Peripheral Bus，APB)接口形式的视频数据格式转换成颜色查找表(Look Up Table，lut)形式的视频数据格式，再转换成乒乓SRAM的写数据格式，并写入乒乓SRAM中。
具体的，在控制模块将视频数据写入乒乓SRAM之前，CPU使用APB总线将视频数据写入CPU中的两个寄存器，分别是写SRAM的初始地址的cpu_sram_addr寄存器和写SRAM的视频数据的cpu_sram_data寄存器。CPU先将写SRAM的初始地址写入cpu_sram_addr寄存器中，写一次即可；CPU再依次将视频数据连续依次写入cpu_sram_data寄存器中，每次写入一个32bit的视频数据，直至所有视频数据均写完。控制模块(sram_ctrl)根据cpu_sram_addr寄存器中的数值自动累加产生SRAM的写地址sram_addr。根据cpu_sram_data寄存器中写入的视频子数据的数值产生SRAM的写数据，也就是cpu_sram_data寄存器中的数值为sram_ctrl写入SRAM的写数据，并保持写数据与数值顺序一致。
在本申请实施例中，控制模块在数据存储规则中包含的为将CPU发送的视频数据中的命令值和背光数据一起存储时，依次获取视频数据中的每个视频帧，针对获取的任意一个视频帧，获取该视频帧对应每个背光通路的子背光数据帧和子命令值帧，根据上一视频帧存储的上一存储器，确定该视频帧存储的目标存储器为与上一存储器不同的存储器，将该视频帧对应每个背光通路的子背光数据帧和子命令值帧存储到该目标存储器对应每个背光通路的存储空间中，能够兼容命令值和背光数据的格式一致的mini-LED屏的单线接口协议，从而匹配命令值和背光数据的格式一致的mini-LED屏。
为了将每个背光通路的存储空间中子背光数据帧和子命令值帧依次发送给mini-LED屏，在上述各实施例的基础上，在一些实施例中，所述CPU，还用于获取垂直同步信号，并将所述垂直同步信号发送给所述BCON；
所述BCON还包括：发送模块；
所述发送模块，用于当接收到所述垂直同步信号时，根据上一次读取的存储器，确定当前读取的当前存储器，其中所述上一次读取的存储器与所述当前存储器不同，从所述当前存储器中读取每个背光通路对应的子背光数据帧和子命令值帧。
发送模块用于将视频数据即每个背光通路对应的子背光数据帧和子命令值帧发给mini-LED屏，发送之前需要从当前存储器中读取视频数据。CPU还用于从视频源获取垂直同步信号，并根据垂直同步信号周期性地将视频数据发送给BCON。垂直同步信号也用来触发发送模块读取、发送视频数据。
发送模块当接收到垂直同步信号后，根据上一次读取的存储器，确定当前读取的与上一次不同的当前存储器，从当前存储器中读取每个背光通路对应的子背光数据帧和子命令值帧。例如上一次读取的存储器为第一存储器，则当前读取的当前存储器则为与上一次不同的第二存储器，并从第二存储器中读取每个背光通路对应的子背光数据帧和子命令值帧。这种发送模块的读取方式适用于将子背光数据帧和子命令值帧一起存储的存储器。
具体的，BCON的接口接收到垂直同步(Vertical Sync，vsync)信号触发视频数据的发送。此外，视频数据发送的触发方式可以通过CPU配置寄存器(start_sel)来决定，如果start_sel配置为1，则选择CPU发送start_sel信号触发；如果start_sel配置为0，则选择CPU发送vsync信号触发。BCON根据start_sel或vsync信号产生tx_start脉冲，检测到tx_start脉冲，则开始视频数据的发送。两种视频数据发送的触发方式，CPU可根据使用场景灵活选择。
具体的，在一种可能的实施方式中，如上述图3a所示，发送模块包括：轮训仲裁模块(ARB(RR)arbiter)、N路的数据缓存模块sfifo0～sfifoN-1和N路的协议转发模块dimtx_if0～dimtx_ifN-1。BCON打开的背光通路个数为N，CPU可以根据mini-LED屏的背光分区数量和背光通路数量，灵活调整N的值，可以支持对应背光分区数量的mini-LED屏，可更方便地兼容背光分区数不同或背光通路数不同的多厂家的mini-LED屏。其中这些模块之间采用握手机制来交互请求每个背光通路对应的视频子数据，相互协作完成每个视频子数据的转发。
协议转发模块检测到视频开始发送的触发信号tx_start后，产生请求N个背光通路对应的视频子数据的握手信号intf_req0～intf_reqN-1，并将intf_req0～intf_reqN-1发送给sfifo，sfifo接收到intf_req0～intf_reqN-1后，产生fifo_req0～fifo_reqN-1给轮训仲裁模块，请求N个背光通路对应的视频子数据。轮训仲裁模块接收到fifo_req0～fifo_reqN-1，按照背光通路lane0～laneN-1的顺序，仲裁后产生arb_req0～arb_reqN-1，请求从SRAM中读取数据，根据上一次读取的SRAM，确定当前读取的与上一次不同的当前SRAM，从当前SRAM中读取每个背光通路对应的子背光数据帧和子命令值帧。从SRAM读取数据成功后，轮训仲裁模块产生arb_ack0～arb_ackN-1，并将N路视频数据分别缓存在sfifo0～sfifoN-1中，sfifo产生响应(ack)信号sfifo_ack0～sfifo_ackN-1，将ack信号和视频数据发送给协议转发模块。协议转发模块收到ack信号和视频数据后，将视频数据转成串行数据并进行编码，组成数据包再发出。
图3b为本申请的一些实施例提供的一种BCON的交互过程示意图之一。
如图3b所示，该过程包括以下步骤：
S301a：控制模块接收CPU发送的视频数据和垂直同步信号；依次获取视频数据中的每个视频帧，针对获取的任意一个视频帧，获取该视频帧对应每个背光通路的子背光数据帧和子命令值帧；根据上一视频帧存储的上一存储器，确定该视频帧存储的目标存储器，将该视频帧对应每个背光通路的子背光数据帧和子命令值帧存储到所述目标存储器对应每个背光通路的存储空间中。
S302a：第一存储器针对每个背光通路存储对应的子背光数据帧和子命令值帧。
S303a：第二存储器针对每个背光通路存储对应的子背光数据帧和子命令值帧。
S304a：发送模块接收垂直同步信号，根据上一次读取的存储器，确定当前读取的当前存储器，从当前存储器中读取每个背光通路对应的子背光数据帧和子命令值帧。
为了支持命令值和背光数据的格式不一致的mini-LED屏，在上述各实施例的基础上，在一些实施例中，所述BCON包括：控制模块、第一存储器和第二存储器；所述控制模块，用于若所述数据存储规则中包含的为将所述CPU发送的视频数据中的命令值和背光数据分别存储，则依次获取视频数据中的每个视频帧，针对获取的任意一个视频帧，获取该视频帧对应每个背光通路的子背光数据帧和子命令值帧，将该视频帧对应的每个背光通路的子命令值帧存储到第一存储器中，将该视频帧对应的每个背光通路的子背光数据帧存储到第二存储器中；
所述第一存储器，用于存储每个背光通路对应的子命令值帧；
所述第二存储器，用于存储每个背光通路对应的子背光数据帧。
因为视频数据包括背光数据和命令值，有些mini-LED屏支持命令值和背光数据的格式不一致。为了能够兼容多种mini-LED屏的单线接口协议，BCON包括控制模块、第一存储器和第二存储器。
以上述图3a为例，BCON包括：控制模块(sram_ctrl)、发送模块以及第一存储器tx_SRAM0和第二存储器tx_SRAM1。该两个存储器可以是静态随机存取存储器(Static RandomAccess Memory，SRAM)，这两个存储器组成乒乓SRAM。第一存储器tx_SRAM0和第二存储器tx_SRAM1组成的乒乓SRAM可以将CPU发送的视频数据中的命令值和背光数据分别存储，这种存储方式适应于支持命令值和背光数据的格式不一致的mini-LED屏。
具体的，如果数据存储规则中包含的为将命令值和背光数据分别存储，则针对获取的任意一个视频帧，将该视频帧对应的每个背光通路的子命令值帧存储到第一存储器中，将该视频帧对应的每个背光通路的子背光数据帧存储到第二存储器中。
在本申请实施例中，通过控制模块根据数据存储规则中包含的为将CPU发送的视频数据中的命令值和背光数据分别存储，依次获取视频数据中的每个视频帧，针对获取的任意一个视频帧，获取该视频帧对应每个背光通路的子背光数据帧和子命令值帧，将该视频帧对应的每个背光通路的子命令值帧存储到第一存储器中，将该视频帧对应的每个背光通路的子背光数据帧存储到第二存储器中，能够兼容命令值和背光数据的格式不一致的mini-LED屏的单线接口协议，从而匹配命令值和背光数据的格式不一致的mini-LED屏。
为了将子背光数据帧和子命令值帧依次发送给mini-LED屏，在上述各实施例的基础上，在一些实施例中，所述CPU，还用于根据获取垂直同步信号，并将所述垂直同步信号发送给所述BCON；
所述BCON还包括：发送模块；
所述发送模块，用于当接收到所述垂直同步信号时，将每个存储器作为当前存储器，从所述当前存储器中读取存储的子命令值帧或子背光数据帧。
发送模块用于将视频数据即每个背光通路对应的子背光数据帧和子命令值帧发给mini-LED屏，发送之前需要从当前存储器中读取视频数据。CPU还用于从视频源获取垂直同步信号，并根据垂直同步信号周期性地将视频数据发送给BCON。垂直同步信号也用来触发发送模块读取、发送视频数据。
发送模块当接收到垂直同步信号后，将每个存储器作为当前存储器，依次从两个当前存储器即从第一存储器中读取存储的子命令值帧，从第二存储器中子读取子背光数据帧。这种发送模块的读取方式适用于将子背光数据帧和子命令值帧分别存储的存储器。
图3c为本申请的一些实施例提供的一种BCON的交互过程示意图之二。
如图3c所示，该过程包括以下步骤：
S301b：控制模块接收CPU发送的视频数据和垂直同步信号；依次获取视频数据中的每个视频帧，针对获取的任意一个视频帧，将该视频帧对应的每个背光通路的子命令值帧存储到第一存储器中，将该视频帧对应的每个背光通路的子背光数据帧存储到第二存储器中。
S302b：第一存储器存储每个背光通路对应的子命令值帧。
S303b：第二存储器存储每个背光通路对应的子背光数据帧。
S304b：发送模块接收垂直同步信号，将每个存储器作为当前存储器，从当前存储器中读取存储的子命令值帧或子背光数据帧。
为了支持不同单线数据规格的mini-LED屏，在上述各实施例的基础上，在一些实施例中，所述BCON，还用于若所述数据存储规则中包含的为背光通路之间不交织，则根据预设的每个背光通路对应的交织块的长度，及预设的背光通路的顺序，依次确定每个背光通路对应的视频子数据，将确定的视频子数据依次存入每个背光通路对应的交织块中。
视频数据在存储器中的存储方式有两种，分别是正常模式数据存储方式和交织模式数据存储方式。
正常模式数据存储方式为数据存储规则中包含的为背光通路之间不交织，则根据预设的每个背光通路对应的交织块的长度，及预设的背光通路的顺序，依次确定每个背光通路对应的视频子数据，将确定的视频子数据依次存入每个背光通路对应的交织块中即可。
图4a为本申请的一些实施例提供的一种正常模式数据存储方式的视频数据存储示意图。如图4a所示，每一行代表一个交织块，背光通路数量N_use＝3，存储器的每个地址对应的存储空间的单位是32bit，每个交织块对应m个存储地址，则每个交织块的存储空间的大小为m*32bit。SRAM的最大深度是sram_depth，0<m<sram_depth。
3个背光通路分别为lane0、lane1和lane2，其中lane0、lane1和lane2的基地址分别是reg_ram_ofst0＝0、reg_ram_ofst1＝m*n和reg_ram_ofst2＝m*k。在SRAM中，视频数据按预设的背光通路的顺序，如从小到大的顺序分配存储空间，也就是依次确定每个背光通路对应的视频子数据，将确定的视频子数据依次存入每个背光通路对应的交织块中。具体的，lane0分配存储空间的地址是0～m*n-1，lane1分配的存储空间地址是m*n～m*k-1，lane2分配的存储空间地址是m*k～m*g-1；其中0<n<k<g<rounddown(sram_depth/m)，rounddown为向下取整。
如图4a所示，正常模式数据存储方式为将lane0、lane1和lane2对应的全部视频子数据依次存入对应的交织块，也就是将lane0对应的视频子数据依次存入前3个交织块，将lane1和lane2对应的视频子数据依次存入后面的交织块。每个lane的视频子数据是按照交织块的自然顺序依次存入的。
其中每个lane的视频子数据可以存储到多个交织块中，具体是根据交织块的长度来决定的，在本申请实施例中一个lane的视频子数据可以存入3个交织块。
图4b为本申请的一些实施例提供的一种单线接口协议驱动控制器的交互过程示意图之二。如图4b所示，该过程包括以下步骤：
S401：CPU接收输入的连接的mini-LED屏支持的单线数据规格。
该单线数据规格包括：背光分区数量、数据存储规则和数据包发送规则。
S402：CPU根据该单线数据规格配置BCON。
具体包括：根据该背光分区数量配置BCON的背光通路数量；根据该数据存储规则配置BCON的数据存储方式；根据该数据包发送规则配置BCON的数据包发送方式。
S403：CPU获取视频数据，将该视频数据发送给BCON。
S404：BCON接收CPU发送的视频数据。
S405：根据预设的每个背光通路对应的交织块的长度，及预设的背光通路的顺序，依次确定每个背光通路对应的视频子数据，将确定的视频子数据依次存入每个背光通路对应的交织块中。
S406：BCON将存储的每个背光通路的视频子数据转换成单串行数据后，按照配置完成的数据包发送方式发给mini-LED屏。
为了支持不同单线数据规格的mini-LED屏，在上述各实施例的基础上，在一些实施例中，所述BCON，还用于若所述数据存储规则中包含的为背光通路之间交织，根据所述数据存储规则中包含的交织块的跳变间隔，确定每次交织的交织背光通路，依次确定每个交织背光通路对应的视频子数据，将确定的视频子数据依次存入每个交织背光通路对应的交织块中。
交织模式数据存储方式为数据存储规则中包含的为背光通路之间交织，交织模式数据存储方式具体由每个背光通路的交织块的基地址、交织块的长度和交织块的跳变间隔(stride_unit)，也就是每lane存储空间的跳变间隔来决定。根据数据存储规则中包含的交织块的跳变间隔，确定每次交织的交织背光通路，依次确定每个交织背光通路对应的视频子数据，将确定的视频子数据依次存入每个交织背光通路对应的交织块中即可。
图5a为本申请的一些实施例提供的一种交织模式数据存储方式的视频数据存储示意图。如图5a所示，3个背光通路：lane0、lane1和lane2的基地址分别是reg_ram_ofst0＝0、reg_ram_ofst1＝m*1和reg_ram_ofst2＝m*2。lane0、lane1和lane2对应的视频子数据按照交织的方式分配存储，交织块的长度为m，则每个交织块对应的存储地址为m个；交织块的stride_unit为3，则针对每个lane对应的视频子数据每3个交织块存一次。
将lane0的视频子数据依次存入第0个，第3个和第6个交织块，将lane1对应的视频子数据依次存入第1个，第4个和第7个数据块，lane2对应的视频子数据依次存入第2个，第5个和第8个数据块，直到全部视频子数据存完为止。即lane0分配的存储空间地址是在SRAM地址空间0～m*1-1，m*3～m*4-1，…，m*(g-3)～m*(g-2)-1；lane1分配的存储空间地址是m*1～m*2-1，m*4～m*5-1，…，m*(g-2)～m*(g-1)-1；lane2分配的存储空间地址是m*2～m*3-1，m*5～m*6-1，…，m*(g-1)～m*g-1。
在本申请实施例中，BCON还用于本数据存储规则中包含的是背光通路之间不交织还是交织，将确定的视频子数据依次存入每个背光通路对应的交织块中。能够兼容背光通道之间交织或不交织的mini-LED屏。
图5b为本申请的一些实施例提供的一种单线接口协议驱动控制器的交互过程示意图之三。如图5b所示，该过程包括以下步骤：
S501：CPU接收输入的连接的mini-LED屏支持的单线数据规格。
该单线数据规格包括：背光分区数量、数据存储规则和数据包发送规则。
S502：CPU根据该单线数据规格配置BCON。
具体包括：根据该背光分区数量配置BCON的背光通路数量；根据该数据存储规则配置BCON的数据存储方式；根据该数据包发送规则配置BCON的数据包发送方式。
S503：CPU获取视频数据，将该视频数据发送给BCON。
S504：BCON接收CPU发送的视频数据。
S505：根据数据存储规则中包含的交织块的跳变间隔，确定每次交织的交织背光通路，依次确定每个交织背光通路对应的视频子数据，将确定的视频子数据依次存入每个交织背光通路对应的交织块中。
S506：BCON将存储的每个背光通路的视频子数据转换成单串行数据后，按照配置完成的数据包发送方式发给mini-LED屏。
为了兼容连接的mini-LED屏支持的单线数据规格中视频数据的发送顺序，在上述各实施例的基础上，在本申请的一些实施例中，所述BCON，还用于若所述数据存储规则中包含码值比特数及大小端格式，将存储的所述每个背光通路的视频子数据以所述码值比特数为单位拆分成多组比特数据，根据所述大小端格式依次发送每组比特数据。
不同厂家的mini-LED屏支持的单线数据规格中的码值比特(bit)数和大小端格式不同，需要根据单线数据规格中的数据存储规则中来决定配置的码值比特数的值。配置单线数据格式中，单个码值bit数为16bit，即每16bit组成一个单线数据规格中的码值。如果将码值bit个数配置为8bit，即每8bit组成一个单线接口协议上的码值。将存储的所述每个背光通路的视频子数据以该配置完成的码值比特数为单位拆分成每组比特数据，根据所述大小端格式依次发送每组比特数据。大小端格式则决定是先发每组比特数据的高比特位还是低比特位。
此处如果配置大小端格式(lsb_sel)为1，单线数据为最低有效位(LSB)，即发先低比特位；如果lsb为0，单线数据格式为最高有效位(MSB)，即先发高比特位。
下面以具体的例子来进行说明。将SRAM的32bit视频子数据先拆分成4个8bit数据或2个16bit数据。进行并转串操作转为单bit串行数据。
例1、如果码值bit数＝16bit，并且lsb_sel＝1(先发低位)，比特数据data[31:0]转成并行单bit串行数据后为：data[0]、data[1]、…data[15]、data[16]、…、data[30]、data[31]。
例2、如果码值bit数＝16bit，并且lsb_sel＝0(先发高位)，比特数据data[31:0]转成并行单bit串行数据后为：data[15]、data[14]、…data[1]、data[0]、data[31]、data[30]、…、data[17]、data[16]。
例3、如果码值bit数＝8bit并且lsb_sel＝1(先发低位)，比特数据data[31:0]转成并行单线数据后为：data[0]、data[1]、…data[6]、data[7]、data[8]、data[9]、…data[15]、data[16]、…data[23]、data[24]、…、data[31]。
例4、如果码值bit数＝8bit，并且lsb_sel＝0(先发高位)，比特数据data[31:0]转成并行单线数据后为：data[7]、data[6]、…data[1]、data[0]、data[15]、data[14]、…data[8]、data[23]、…data[16]、data[31]、…、data[24]。
在本申请实施例中，BCON还用于若数据存储规则中包含码值比特数及大小端格式，将存储的所述每个背光通路的视频子数据以该码值比特数为单位拆分成每组比特数据，根据该大小端格式依次发送每组比特数据。从而兼容连接的mini-LED屏支持的单线数据规格中视频数据的发送顺序。
为了提高数据传输效率，在上述各实施例的基础上，在本申请的一些实施例中，所述BCON，用于将存储的所述视频数据转换成单串行数据后，将所述单串行数据进行占空比编码，将编码后的单串行数据发给所述mini-LED屏。
将单bit串行数据也就是单线接口协议信号进行占空比编码，例如bit1使用75％的高电平和25％的低电平表示，bit0使用25％的高电平和75％的低电平表示。其中，占空比种高低电平的比例及编码模式均可使用BCON的寄存器配置，可提高灵活性。
单线上数据传输速率可使用CPU进行配置，增加了可支持的单线数据传输速率的范围。
在硬件BCON上实现单线接口协议中的占空比编码等特性，相比使用软件CPU直接输出数据码值，具有更快的传输速率。例如，如果在单线接口协议上发送原码是“1010”序列，并且编码为3:1的占空比编码；即1bit使用4倍频的“1110”表示，bit0使用4倍频的“1000”表示。使用软件CPU直接输出高低电平，CPU需要编码为1110-1000-1100-1000；而硬件BCON实现占空比编码，CPU只需要下发1010序列，传输同样的码值，CPU需要传输的数据量提升了。本申请实施例能支持的最大数据传输速率可提升四倍，同时也降低了软件的复杂度。
在上述各实施例的基础上，本申请还提供了一种显示设备，图6为本申请的一些实施例提供的一种显示器的结构示意图。如图6所示，所述显示设备包括：
显示器601，所述显示器601用于显示视频；
控制器602，所述控制器602用于如上述任一项所述的单线接口协议驱动控制器的步骤，且能够达到相同的技术效果，在此不再对本实施例中与方法实施例相同的部分及有益效果进行具体赘述。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种单线接口协议驱动控制器，其特征在于，所述控制器包括：
处理器CPU，用于接收输入的连接的mini-LED屏支持的单线数据规格，其中所述单线数据规格包括：背光分区数量、数据存储规则和数据包发送规则；根据所述背光分区数量配置背光驱动控制器BCON的背光通路数量，根据所述数据存储规则配置所述BCON的数据存储方式；根据所述数据包发送规则配置所述BCON的数据包发送方式；获取视频数据，将所述视频数据发送给所述BCON；
所述BCON，用于接收所述CPU发送的视频数据，根据所述配置完成的数据存储规则存储所述背光通路数量对应的每个背光通路的视频子数据；将存储的所述每个背光通路的视频子数据转换成单串行数据后，按照所述配置完成的数据包发送方式发给所述mini-LED屏。
2.根据权利要求1所述的单线接口协议驱动控制器，其特征在于，所述BCON，具体用于根据所述配置完成的数据存储规则，将所述每个背光通路的视频子数据存储到对应背光通路的存储空间中。
3.根据权利要求1或2所述的单线接口协议驱动控制器，其特征在于，所述BCON包括：控制模块、第一存储器和第二存储器；
所述控制模块，用于若所述数据存储规则中包含的为将所述CPU发送的视频数据中的命令值和背光数据一起存储，则依次获取视频数据中的每个视频帧，针对获取的任意一个视频帧，获取该视频帧对应每个背光通路的子背光数据帧和子命令值帧，根据上一视频帧存储的上一存储器，确定该视频帧存储的目标存储器，其中所述上一存储器与所述目标存储的存储器不同，将该视频帧对应每个背光通路的子背光数据帧和子命令值帧存储到所述目标存储器对应每个背光通路的存储空间中；
所述第一存储和第二存储器，用于针对每个背光通路存储对应的子背光数据帧和子命令值帧。
4.根据权利要求3所述的单线接口协议驱动控制器，其特征在于，
所述CPU，还用于获取垂直同步信号，并将所述垂直同步信号发送给所述BCON；
所述BCON还包括：发送模块；
所述发送模块，用于当接收到所述垂直同步信号时，根据上一次读取的存储器，确定当前读取的当前存储器，其中所述上一次读取的存储器与所述当前存储器不同，从所述当前存储器中读取每个背光通路对应的子背光数据帧和子命令值帧。
5.根据权利要求1或2所述的单线接口协议驱动控制器，其特征在于，所述BCON包括：控制模块、第一存储器和第二存储器；
所述控制模块，用于若所述数据存储规则中包含的为将所述CPU发送的视频数据中的命令值和背光数据分别存储，则依次获取视频数据中的每个视频帧，针对获取的任意一个视频帧，获取该视频帧对应每个背光通路的子背光数据帧和子命令值帧，将该视频帧对应的每个背光通路的子命令值帧存储到第一存储器中，将该视频帧对应的每个背光通路的子背光数据帧存储到第二存储器中；
所述第一存储器，用于存储每个背光通路对应的子命令值帧；
所述第二存储器，用于存储每个背光通路对应的子背光数据帧。
6.根据权利要求5所述的单线接口协议驱动控制器，其特征在于，
所述CPU，还用于获取垂直同步信号，并将所述垂直同步信号发送给所述BCON；
所述BCON还包括：发送模块；
所述发送模块，用于当接收到所述垂直同步信号时，将每个存储器作为当前存储器，从所述当前存储器中读取存储的子命令值帧或子背光数据帧。
7.根据权利要求1或2所述的单线接口协议驱动控制器，其特征在于，所述BCON，还用于若所述数据存储规则中包含的为背光通路之间不交织，则根据预设的每个背光通路对应的交织块的长度，及预设的背光通路的顺序，依次确定每个背光通路对应的视频子数据，将确定的视频子数据依次存入每个背光通路对应的交织块中。
8.根据权利要求1或2所述的单线接口协议驱动控制器，其特征在于，所述BCON，还用于若所述数据存储规则中包含的为背光通路之间交织，根据所述数据存储规则中包含的交织块的跳变间隔，确定每次交织的交织背光通路，依次确定每个交织背光通路对应的视频子数据，将确定的视频子数据依次存入每个交织背光通路对应的交织块中。
9.根据权利要求1所述的单线接口协议驱动控制器，其特征在于，所述BCON，还用于若所述数据存储规则中包含码值比特数及大小端格式，将存储的所述每个背光通路的视频子数据以所述码值比特数为单位拆分成多组比特数据，根据所述大小端格式依次发送每组比特数据。
10.一种显示设备，其特征在于，所述显示设备包括：显示器和上述权利要求1-9任一项所述的单线接口协议驱动控制器。
CN202211057069.9A 2022-08-31 2022-08-31 一种单线接口协议驱动控制器及设备 Pending CN115357206A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211057069.9A CN115357206A (zh) 2022-08-31 2022-08-31 一种单线接口协议驱动控制器及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211057069.9A CN115357206A (zh) 2022-08-31 2022-08-31 一种单线接口协议驱动控制器及设备

Publications (1)

Publication Number Publication Date
CN115357206A true CN115357206A (zh) 2022-11-18

Family

ID=84004492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211057069.9A Pending CN115357206A (zh) 2022-08-31 2022-08-31 一种单线接口协议驱动控制器及设备

Country Status (1)

Country Link
CN (1) CN115357206A (zh)

Similar Documents

Publication Publication Date Title
US10593256B2 (en) LED display device and method for operating the same
US9747872B2 (en) LED display device and method for operating the same
US9201817B2 (en) Method for allocating addresses to data buffers in distributed buffer chipset
US10241955B2 (en) Dynamically adjustable multi-line bus shared by multi-protocol devices
CN107580702B (zh) 具有多模调制的增强虚拟gpio
JP4657637B2 (ja) バス接続を介してのランダムアクセスのための方法およびデータ構造
US9812059B2 (en) Display device, method for transmitting data packet, and LED system
US9704430B2 (en) LED display device and method for operating the same
CN106253981A (zh) 一种数据传输方法及第一电子设备
WO2021089050A1 (zh) 一种控制信息指示方法、通信节点及计算机可读存储介质
CN101916543B (zh) 一种led显示系统的数据通信方法
CN101692325B (zh) 一种提高发光二极管视频显示刷新频率的方法和系统
EP0895166A2 (en) Method and apparatus for interfacing with ram
CN108109577B (zh) Led系统和用于操作led系统的方法
CN112040284B (zh) 多显示屏的同步显示控制方法、装置及存储介质
CN115357206A (zh) 一种单线接口协议驱动控制器及设备
CN108255448A (zh) 显示装置的控制器及其处理方法、存储介质、处理器
CN1234692A (zh) 具有单一外存储器的数据多路复用装置
CN116320239A (zh) 一种基于qspi的图像传输方法及系统
KR19990021848A (ko) 링 버스 데이터 전송 시스템
CN210270888U (zh) 一种单总线通信电路
JP2020518171A (ja) エネルギー効率の高いデータフレーム交換
CN114245108B (zh) 支持定制扩展的DisplayPort测试系统
JP2546743B2 (ja) 音声およびデータのためのパケット／高速パケット交換機
EP1498823A2 (en) Method and data structure for random acces via a bus connection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination