CN115346768A - 电感路径的磁结构和布置 - Google Patents

电感路径的磁结构和布置 Download PDF

Info

Publication number
CN115346768A
CN115346768A CN202210510933.XA CN202210510933A CN115346768A CN 115346768 A CN115346768 A CN 115346768A CN 202210510933 A CN202210510933 A CN 202210510933A CN 115346768 A CN115346768 A CN 115346768A
Authority
CN
China
Prior art keywords
conductive path
permeable material
conductive
magnetically permeable
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210510933.XA
Other languages
English (en)
Inventor
L·佩卢索
G·德伯伊
M·J·卡斯珀
K·K·梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN115346768A publication Critical patent/CN115346768A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F3/00—Cores, Yokes, or armatures
    • H01F3/10—Composite arrangements of magnetic circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/0206—Manufacturing of magnetic cores by mechanical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F3/00—Cores, Yokes, or armatures
    • H01F3/10—Composite arrangements of magnetic circuits
    • H01F3/14—Constrictions; Gaps, e.g. air-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/06—Coil winding
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F3/00—Cores, Yokes, or armatures
    • H01F3/10—Composite arrangements of magnetic circuits
    • H01F2003/106—Magnetic circuits using combinations of different magnetic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F2017/067—Core with two or more holes to lead through conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本公开的实施例涉及电感路径的磁结构和布置。根据一种配置，制造器接收导磁材料并且制造一种装置以包括导电路径的多维布置，以延伸穿过导磁材料。每个导电路径是相应电感路径。

Description

电感路径的磁结构和布置
技术领域
本公开涉及电感路径的磁结构和布置。
背景技术
传统的切换电源电路有时包括诸如电感器的能量存储组件以产生为负载供电的输出电压。例如，为了将输出电压的量值维持在期望范围内，控制器控制通过一个或多个电感器的输入电流的切换。
通常，传统的电感器是包括导线或其他导电材料的组件，其被成形为线圈或螺旋线以增加通过相应电路路径的磁通量的量。将导线缠绕成多匝线圈增加了相应电感器组件中的相应磁通量线的数目，从而增加了磁场并因此增加了相应电感器组件的总电感。
发明内容
清洁能源(或所谓的绿色技术)的实现对于减少我们作为人类对环境的影响非常重要。一般来说，清洁能源包括减少能源消耗对环境的总体毒性的任何不断发展的方法和材料。
本公开包括以下观察：诸如从绿色能源或非绿色能源接收的原始能量通常需要在其可以被用来为诸如服务器、计算机、移动通信设备、无线基站等的终端设备供电之前被转换成适当的形式(诸如所期望的AC电压、DC电压等)。在某些实例中，能量被存储在相应的一个或多个单元资源中。无论能源是来自绿色能源还是非绿色能源，都希望最有效地利用由此类系统所提供的原始能源(诸如存储和后续分配)，以减少我们对环境的影响。本公开经由更有效的能源转换有助于减少我们的碳足迹并更好地利用能源。
例如，本公开包括以下观察：传统绕线电感器组件(诸如被用来支持功率转换)通常体积庞大，并且因此在某些应用中实施是不期望的。这样的传统设备不可避免地使得难以创建紧凑、高效和大电流输出电源电路。
本文的实施例提供用于在诸如功率转换的应用中使用的新颖且改进的电感器组件。例如，本文中的实施例包括新颖的电感器设备、硬件、对应的用途、制造它们的方法等。
更具体地，本文中的实施例包括诸如电路组件的装置(诸如硬件、设备、组件等)的制造。在一个示例实施例中，制造器制造该装置以包括导磁材料。制造器进一步生产电路组件以包括延伸穿过导磁材料的导电路径(电感路径)的多维布置，诸如从电路组件的一个表面到另一个表面。围绕导电路径的导磁材料的存在使导电路径成为电感路径。因此，本文所讨论的装置包括延伸穿过导磁材料的电感路径的多维布置。
在另外的示例实施例中，如本文所讨论的制造器制造装置的多维布置中的导电路径以包括沿着第一轴线安置的第一导电路径和第二导电路径。另外，制造器制造装置中的导电路径以包括在多维布置中相对于第一轴线偏移的第三导电路径。
本文中的另外的示例实施例包括，经由制造器，制造导电路径的多维布置以包括第一导电路径和第二导电路径；以及制造导磁材料以包括一个或多个切除部分以减少第一导电路径和第二导电路径之间的电感耦合，该至少一个切除部分不存在导磁材料。
在又一示例实施例中，在制造期间，制造器将导电路径中的每个导电路径安置为多个导电路径的多维布置中的单匝电感器设备。
在另外的示例实施例中，制造器制造多维布置中的导电路径以包括第一导电路径和第二导电路径。为了控制相应的电感，制造器将导磁材料相对于第一导电路径的高度制造为不同于导磁材料相对于第二导电路径的高度。
本文中的另外的实施例包括，经由制造器以与先前讨论的类似方式制造多维布置中的导电路径以包括第一导电路径和第二导电路径，并且将围绕第一导电路径的导磁材料的体积形状制造为不同于围绕第二导电路径的导磁材料的体积形状。换言之，多维布置的每个单元可以取决于装置中的导电路径的位置以不同方式确定尺寸。
本文中的又一示例实施例包括，经由制造器，制造多维布置中的导电路径以包括第一导电路径和第二导电路径；以及将围绕第一导电路径的导磁材料的体积形状制造为不同于围绕第二导电路径的导磁材料的体积形状。
本文中的另外的示例实施例包括，经由制造器，将多维布置中的导电路径制造为包括第一导电路径和第二导电路径；在装置中(诸如电路组件)将沿着第一导电路径的纵轴线观察到的第一导电路径的横截面面积制造为不同于沿着第二导电路径的纵轴线观察到的第二导电路径的横截面面积。
如本文所讨论的装置可以由一种或多种不同类型的导磁材料来制造。例如，在一个实施例中，制造器制造导磁材料以包括第一导磁材料和第二导磁材料。第一导磁材料具有第一导磁率；第二导磁材料具有不同于第一导磁率的第二导磁率。
本文中的又一示例实施例包括，经由制造器，制造多维布置中的导电路径以包括第一导电路径、第二导电路径和第三导电路径；制造多维布置以包括第一导电路径驻留于其中的第一单元，该第一单元至少部分地由围绕第一导电路径的导磁材料的第一部分限定；制造多维布置以包括第二导电路径驻留于其中的第二单元，该第二单元至少部分地由围绕第一导电路径的导磁材料的第二部分限定；以及制造多维布置以包括第三导电路径驻留于其中的第三单元，该第三单元至少部分地由导磁材料的第三部分限定，该第三单元相对于第一单元和第二单元之间的轴线而偏移。
在一个实施例中，制造器在多维布置的第一单元和第二单元之间安置一个或多个切除部分，导磁材料不存在于该一个或多个切除部分中。如果期望的话，在一个实施例中，制造器用导电材料或其他合适的材料(诸如其他导磁材料)填充切除部分。
在另外的示例实施例中，多维布置中的每个导电路径被安置在导磁材料的相应单元中；制造器用导电材料包封每个相应单元。
在又一示例实施例中，制造器将导电路径的多维布置制造为包括：第一组导电路径，第一组中的每个导电路径被导磁材料的相应部分包封以形成第一组单元，第一组单元被导电材料的第一部分包封；第二组导电路径，第二组中的每个导电路径被导磁材料的第二部分包封以形成第二组单元，第二组单元由导电材料的第二部分包封。
附加地或替代地，制造器将导电路径的多维布置制造为包括：第一组导电路径；第一组单元，第一组单元中的每个单元包括第一组导电路径中的导电路径，第一组导电路径中的每个导电路径由导磁材料包封以形成第一组单元中的相应单元；包封第一组单元的导电材料的第一部分；第二组导电路径；第二组单元，第二组单元中的每个单元包括第二组导电路径中的导电路径，第二组导电路径中的每个导电路径被导磁材料包封以形成第二组单元中的相应单元；以及包封第二组单元的导电材料的第二部分。在一个实施例中，制造器在第一组单元的中心处安置第一切除部分，导磁材料不存在于第一切除部分中；制造器在第二组单元的中心处安置第二切除部分，导磁材料不存在于第二切除部分。在另外的示例实施例中，制造器制造：i)第一组导电路径中的第一导电路径的直径大于第一组导电路径中的第二导电路径的直径；并且ii)第二组导电路径中的第一导电路径的直径大于第二组导电路径中的第二导电路径的直径。
在又一非限制性示例实施例中，制造器：i)将导电路径的多维布置布置为包括第一导电路径和第二导电路径；ii)由导磁材料的第一部分包封第一导电路径以形成第一单元；iii)由导磁材料的第一部分包封第一导电路径以形成第二单元，第二单元大于第一单元。
这些和其他更具体的实施例在下面更详细地公开。
注意，如本文所讨论的在系统中实现的任何资源(诸如制造器)可以包括一个或多个计算机化设备、制造装备、制造装备、电路板装配器、材料处理器、控制器、移动通信设备、手持或膝上型计算机等以执行和/或支持本文公开的任何或所有方法操作。换言之，一个或多个计算机化设备或处理器或对应的装备可以被编程和/或配置为如本文所解释的那样进行操作以执行如本文所描述的不同实施例。
本文中的另外的实施例包括用于执行上面总结并在下面详细公开的步骤和操作的软件程序。一个这样的实施例包括一种计算机程序产品，该计算机程序产品包括在其上编码软件指令以供后续执行的非暂时性计算机可读存储介质(即，任何计算机可读硬件存储介质)。指令当在具有处理器的计算机化设备(硬件)中被执行时，对处理器进行编程和/或使处理器(硬件)执行本文公开的操作。这种布置通常作为被布置或编码在诸如光学介质(诸如，CD-ROM)、软盘、硬盘、记忆棒、存储器设备等的非暂时性计算机可读存储介质或诸如一个或多个ROM、RAM、PROM等中的固件，或作为专用集成电路(ASIC)等的其他介质上的软件、代码、指令和/或其他数据(诸如，数据结构)而被提供。可以将软件或固件或其他此类配置安装到计算机化设备上以使计算机化设备执行本文所解释的技术。
因此，本文中的实施例涉及支持如本文所讨论的操作的方法、系统、计算机程序产品等。
一个实施例包括制造器，诸如包括在其上存储有指令以制造如本文所述的电感器组件的计算机可读存储介质和/或系统。指令当在由计算机处理器硬件执行时，使计算机处理器硬件(诸如一个或多个位于同一位置或位于不同位置的处理器设备或硬件)：接收导磁材料；并且制造导电路径的多维布置以延伸穿过导磁材料，每个导电路径是相应的电感路径。
为清楚起见，已添加上述步骤的顺序。注意，如本文所讨论的任何处理步骤可以以任何合适的顺序来执行。
本公开的其他实施例包括软件程序和/或相应的硬件以执行上面总结并在下面详细公开的任何方法实施例步骤和操作。
应当理解，如本文所讨论的，计算机可读存储介质上的系统、方法、装置、指令等也可以严格地被体现为软件程序、固件、软件、硬件和/或固件的混合体，或单独作为硬件，诸如在处理器(硬件或软件)内，或在操作系统内或在软件应用内。
另外注意，尽管本文所讨论的实施例可应用于切换电源，但是本文公开的概念可以有利地应用于任何其他合适的拓扑。
此外，请注意，尽管本文中的每个不同特征、技术、配置等可以在本公开的不同位置进行讨论，但是在合适的情况下，每个概念旨在可以可选地彼此独立地执行，或者彼此结合。因此，如本文描述的一个或多个本发明可以以许多不同的方式来体现和观察。
此外，请注意，本文对实施例的初步讨论(实施例的简要描述)有意不指定本公开或要求保护的(多个)发明的每个实施例和/或增量新颖方面。相反，这个简要描述仅呈现了一般实施例和相对于传统技术的新颖性的对应点。对于(多个)本发明的附加细节和/或可能的观点(布置)，读者请参阅下文进一步讨论的本公开的详细描述部分(其是实施例的总结)和对应的附图。
附图说明
图1A是根据本文中的实施例的包括电路组件中的导电路径的多维布置的装置的示例3-D图。
图1B是根据本文中的实施例的包括导电路径的多维布置的装置的示例顶视图。
图1C是根据本文中的实施例的包括导电路径的多维布置的装置的示例剖面侧视图。
图2是图示了根据本文中的实施例的导磁材料的磁导率百分比变化相对于磁场的示例图。
图3A是根据本文中的实施例的包括导电路径和多个切除部分的多维布置的电感电路组件的示例顶视图。
图3B是根据本文中的实施例的包括导电路径和多个切除部分的多维布置的电感电路组件的示例顶视图。
图4是根据本文中的实施例的包括导电路径的多维布置的电感电路组件的示例顶视图。
图5是根据本文中的实施例的包括导电路径的多维布置的电感电路组件的示例顶视图。
图6是根据本文中的实施例的包括多个分组导电路径的多电感器组件的示例顶视图。
图7是根据本文中的实施例的包括多个分组导电路径和在单元之间的导磁材料的可变性的多电感器组件的示例顶视图。
图8是根据本文中的实施例的包括多个分组导电路径和可变导磁材料单元尺寸的多电感器组件的示例顶视图。
图9是根据本文中的实施例的包括多个分组导电路径和可变导电路径直径的多电感器组件的示例顶视图。
图10A是根据本文中的实施例的包括多个分组导电路径和可变导磁材料单元高度的多电感器组件的示例3-D视图。
图10B是根据本文中的实施例的多维布置中的一个分组导电路径和可变导磁材料单元高度的示例3-D视图。
图11是根据本文中的实施例的包括多个分组导电路径和在一个或多个单元内的导磁材料的可变性的多电感器组件的示例顶视图。
图12是图示了根据本文中的实施例的基板、电压调节器电路组装和动态负载的分解3-D视图的示例分解视图。
图13是图示了根据本文中的实施例的包括电感器设备的电源中的电路组件的连接性的示例图。
图14是图示了根据本文中的实施例的多相电源(在图13中)和支持垂直电力流的电感器硬件的示例侧视图。
图15是图示了根据本文中的实施例的多相电源(在图13中)和支持垂直电力流的电感器硬件的示例侧视图。
图16是图示了根据本文中的实施例的多相电源(在图13中)和支持垂直电力流的电感器硬件的示例侧视图。
图17是图示了根据本文中的实施例的多相电源(在图13中)和支持垂直电力流的电感器硬件的示例侧视图。
图18是图示了可操作以执行根据本文中的实施例的一个或多个方法的示例计算机架构(制造器系统、制造器硬件等)的示例图。
图19是图示了根据本文中的实施例的方法的示例图。
本文中的实施例的前述和其他目的、特征和优点将从本文以下更具体的描述中变得明显，如附图中所图示，其中相同的附图标记在不同视图中指代相同的部分。附图不一定按比例绘制，而是将强调放在说明实施例、原理、概念等上。
具体实施方式
根据一种配置，制造器接收导磁材料。制造器还生产电路组件以包括导电路径(电感路径)的多维布置，诸如并非全部驻留在同一轴线上的至少三个导电路径。多维布置中的每个导电路径延伸穿过导磁材料，诸如从电路组件的一个表面到另一个表面。围绕导电路径的导磁材料的存在使导电路径成为电感路径。因此，本文所讨论的装置包括延伸穿过导磁材料的电感路径的多维布置。
现在，参考附图，图1A是根据本文中的实施例的包括导电路径的多维布置的装置的示例3-D图。
在该示例实施例中，制造器140接收诸如金属(导电材料)、金属合金、导磁材料(诸如第一导磁材料、第二导磁材料等)等中的一种或多种。
基于接收到的材料，制造器140使用导磁材料161和导电材料制造电路组件110的芯(诸如单片固体结构或单个硬件组件)以产生导电路径120-11、120-12、120-13、120-14、120-21、120-22、……、120-44(统称为导电路径120)以及框架160。
制造器140将导电路径120制造为延伸穿过安置在电路组件110的芯中的导磁材料161。
任何合适的技术都可以被用来在电路组件110中安置导电路径120。例如，在一个实施例中，制造器140钻孔穿过导磁材料161并用导电材料在孔中填充以产生导电路径120。
如果期望的话，每个导电路径120被绝缘材料层(诸如非导电材料或绝缘材料)包围，以使得导电路径不与芯导磁材料161接触。换言之，每个导电路径120可选地涂覆有绝缘材料层，该绝缘材料层被安置在对应的导电路径和导磁材料161之间。
注意，安置在电感器电路组件110中的十六个导电路径的实现仅通过非限制性示例实施例的方式示出。在另外的示例实施例中，安置在芯中的多个导电路径120包括沿着第一轴线的数目N个导电路径，其中N是大于2的任何值。安置在芯中的多个导电路径120包括沿着第二轴线的数目M个导电路径，其中M是大于2的任何值。
另外注意，如果期望的话，电路组件110可以被配置为多维布置，包括多于2维的对应单元阵列，单元包括导电路径。电路组件110的多维布置中的单元阵列的二维或多维中的每个维度可以相对于X、Y和Z轴线以任何方向来安置。
顾名思义，围绕导电路径120的导磁材料161是导磁的。导磁材料160可以由任何合适的材料来制造。在一个实施例中，通过非限制性示例实施例，芯材料120具有10-100亨利/米之间的磁通渗透率或任何其他合适的值或范围。
在另外的实施例中，再次注意，导电路径120可以由任何合适的导电材料来制造，诸如金属、金属合金(多种不同金属的组合，包括导电材料，诸如铜、锡等)等。
另外注意，导电路径120可以被制造为任何合适的形状，诸如杆状、柱状等。
在另外的示例实施例中，导磁材料161中的每个导电路径是沿着(平行于)Y轴线延伸穿过电感器电路组件110的非绕组电路路径(诸如所谓的单匝电感器设备)。如所提及的，再次注意，安置在共享介质(即，导磁材料161)中的每个电感器路径(也称为导电路径)可以被制造为圆柱形或任何其他合适的形状。
因此，本文中的实施例包括新颖的多电感器电路组件110，其包括导磁材料161的公共芯(结构)。在导磁材料161的相同结构中的多个电感器设备的实现方式作为多维布置促进在相应电路的相应电路基板和组装上安装或固定对应电路组件110。在电路组件110的相同结构(多维布置)中实现多个电感器设备(与个体电感器组件相反)使得能够制造更小的占地面积电路。
如先前所讨论的，现有(传统)多相解决方案包括为电源的每一相实现独立的磁性设备和独立的芯，而不是提供如本文所述的集成单片结构(诸如电路组件110)。从总板空间消耗的角度来看，传统的个体电感器组件不是最佳的，其导致系统尺寸更大。这不仅会影响发电的整体功率密度，而且还会限制电感器组件在物理上可以被放置得多么靠近对应功率负载的选择。
因此，与传统技术相比，本文中的实施例提出了具有单匝电感器路径(诸如导电路径120)以及框架160的多维布置的单片磁性结构(诸如导磁材料块161)。如本文进一步讨论的，不同的实施例包括：借助于安置在框架160中的芯导磁材料161的几何切口(切除部分)将相邻相(导电路径120)的横向耦合从第一量的电感耦合调整到可能没有(或大大减少)的电感耦合。
在一个实施例中，导电材料的框架160是可选的或由任何合适的材料制造。
在某些实例中，如本文在后面的附图和文本中讨论的磁性结构(电路组件110和导电路径120的对应多维布置)实现了垂直功率流和单匝电感器的多相布置的集成(诸如导电路径120)。
另外注意，在每个导电路径周围的导磁材料161的存在将每个导电路径转变为电感路径(即，电感器设备110)。例如，电流流过相应的导电路径导致根据右手定则生成相应的磁通量(在导磁材料161中)。
图1B是根据本文中的实施例的包括导电路径的多维布置的装置的示例顶视图。
在该示例实施例中，电路组件110包括导电路径120的多维布置(诸如多维阵列、二维阵列等)，其中m＝X轴线上的路径数目(m＝4)。并且n＝Z轴线上的路径数目(n＝4)。
所有导电路径120(诸如电感器或电感器路径)共享一个磁芯(即，导磁材料161)。
在一个非限制性示例实施例中，每个导电路径(诸如铜棒或其他合适的形状或材料)表示属于多相VRM(稳压器模块)的单相的一个电感器的单匝绕组，诸如实现共16个相，每个相一个导电路径。绕组之间的耦合量取决于实施例而变化，并且可以如下所示减少。
在另外的示例实施例中，包封电路组件110中的导磁材料161的芯的框架160(周界外壳)由导电材料制造。在一个实施例中，导磁材料161的芯2D磁性结构被由导电材料制造的框架160包围(包封)。在一个实施例中，框架160用作电感器电流的返回路径(与导电路径相关联)并提供接地平面或封壳，其用作磁屏蔽以减少电磁干扰和发射。
在一个非限制性示例实施例中，电路组件140根据以下参数而被制造：
-导磁材料161的初始芯磁导率为μ：80
–μ与Hdc曲线，如图2中所描绘
-芯和框架160高度：2毫米(mm)
-单个电感单元XZ尺寸：7.5mmx7.5mm
-总体芯XZ区域尺寸：30mm
-导电路径120直径：1mm
-通过每个导电路径的被支持电流：70Adc(安培DC)。
然而，如先前所讨论的，这些尺寸取决于实施例而变化。
同样，在一个实施例中，每个导电路径120是安置在电路组件110中的多个导电路径120的多维布置中的单匝电感器设备(路径)。
在另外的示例实施例中，参考图1B，电路组件110的多维布置中的导电路径120包括沿着第一轴线(诸如平行于X轴线)安置的第一导电路径120-1和第二导电路径120-2。电路组件110还包括在多维布置中相对于第一轴线偏移的至少一个附加导电路径(诸如导电路径120-21、120-22、...、120-31、120-32等中的任何一个)。
图1C是根据本文中的实施例的包括导电路径的多维布置的装置的示例剖面侧视图。
图1C中的电路组件110的侧视图图示了电路组件110中的每个导电路径120从电路组件110的顶表面151延伸至电路组件110的底表面152。
更具体地说，第一行中的导电路径120-11的第一轴向端部被暴露在电路组件110的顶表面151上；导电路径120-11的第二轴向端部被暴露在电路组件110的底表面152上。第一行中的导电路径120-12的第一轴向端部被暴露在电路组件110的顶表面151上；导电路径120-12的第二轴向端部被暴露在电路组件110的底表面152上，以此类推。
第二行中的导电路径120-21的第一轴向端部被暴露在电路组件110的顶表面151上；导电路径120-21的第二轴向端部被暴露在电路组件110的底表面152上。第二行中的导电路径120-22的第一轴向端部被暴露在电路组件110的顶表面151上；导电路径120-22的第二轴向端部被暴露在电路组件110的底表面152上，以此类推。
因此，以类似的方式，每个导电路径120具有暴露在电路组件110的顶表面151上的第一轴向端部和暴露在电路组件110的底表面152上的第二轴向端部。
电路组件110的表面上的暴露使能了与其他电路组件的连接性。
再次参考图1A，注意，在电路组件110的多维布置中，每个导电路径和包封导电路径的导磁材料的对应部分可以被认为是相应的电感单元。在这种实例中，图1A中的示例电路组件110包括16个单元，诸如包括：i)导电路径120-11驻留于其中的第一单元，第一单元至少部分地由围绕(包封)第一导电路径120-11的导磁材料160的第一部分限定，ii)导电路径120-12驻留于其中的第二单元，第二单元至少部分地由围绕导电路径120-12的导磁材料160的第二部分限定；iii)导电路径120-13驻留于其中的第三单元，第三单元至少部分地由围绕导电路径120-13的导磁材料160的第三部分限定；……；和v)导电路径120-21驻留于其中的第五单元，第五单元至少部分地由导磁材料160的第五部分限定，第五单元相对于第一单元和第二个单元之间的轴线偏移；以此类推。
在一个实施例中，如本文进一步讨论的电路组件110的多个实例中的每个电路组件的表面和横截面视图(诸如在X-Z平面中)在Y轴线的任何深度处都是相同的。
图2是图示了根据本文中的实施例的导磁材料的磁导率百分比变化相对于磁场的示例图。
在一个实施例中，以非限制性示例的方式，图1A中的电路组件110被制造如下：
-导磁材料161的初始芯磁导率μ为：80
-对应的μ与Hdc曲线如2中所描绘
-Y轴线中的导磁材料161的芯高度：2mm
-单个电感单元XZ尺寸：6.75mmx6.75mm
-总体芯XZ尺寸：30mm
-导电路径直径(诸如铜棒直径)：1mm
-电流：70安培DC。
如先前所讨论的，图2的曲线图200中的曲线220图示了与导磁材料161相关联的磁导率对DC磁场的百分比变化。如图所示，磁导率随着DC磁场的增加(即通过增加相应导电路径(诸如，单匝电感器)中的电流)而缓慢降低。
再次参考图1A，注意，每个导电路径(诸如电路组件110的角落中的导电路径120-11、120-14、120-41和120-44)的所得电感为31nH，而电路组件110中心的四个电感路径(导电路径120-22、120-23、120-32和120-33)的电感为59nH；所有其他电感路径(诸如导电路径)具有24.5nH的电感。电感为什么变化的原因在于内部导电路径经历了更高量的磁通抵消这一事实。因此，芯导磁材料160在这些区域中的饱和度较低，从而为内相产生更高的电感。
对于电路组件110的角落处的四个相，由所有其他相产生的各种磁通本身平衡，而对于其余八个相，由其他相产生的磁通相对于彼此相加，导致更高的芯饱和，因此导致电感值较低。
电感值的这种结构不平衡以及电路组件110中的电感路径之间的磁耦合可以通过应用切除部分、实现不同的导磁材料以及改变电路组件110的尺寸来减少，如下面进一步讨论的。
因此，如本文进一步讨论的，本文中的实施例包括电路组件的不同配置和切除部分的实现，以控制电感耦合以及与电路组件中的每个电感路径(导电路径)相关联的电感量值。
图3A是根据本文中的实施例的包括导电路径和多个切除部分的多维布置的电感电路组件的示例顶视图。
在一个实施例中，电路组件110-2的实例的横截面视图(在平面X-Z中)在Y轴线的任何深度处都是相同的。
注意，本文中的另外的实施例包括：在制造期间调谐电路组件110的多维布置中的单元以控制每个导电路径的电感以及导电路径之间的耦合。例如，可以通过为每个电感器单元去除某些位置处的共享芯导磁材料160的小部分(部分)来实现相邻导电路径之间减少的电感耦合。
例如，以与先前所讨论的类似方式，图3A的电路组件110-2的实例包括：i)第一行的导电路径120-11、120-12、120-13和120-14；ii)第二行的导电路径120-21、120-22、120-23和120-24；iii)第三行的导电路径120-31、120-32、120-33和120-34；以及iv)第四行的导电路径120-41、120-42、120-43和120-44。
在该示例实施例中，电路组件110-2的每个单元包括相应的导电路径。例如，单元391-1包括包封导电路径120-11的导磁材料160的一部分；单元391-2包括包封导电路径120-12的导磁材料160的一部分；单元391-3包括包封导电路径120-13的导磁材料160的一部分；单元391-4包括包封导电路径120-14的导磁材料160的一部分；单元392-1包括包封导电路径120-21的导磁材料160的一部分；单元392-2包括包封导电路径120-22的导磁材料160的一部分；单元392-3包括包封导电路径120-23的导磁材料160的一部分；单元392-4包括包封导电路径120-24的导磁材料160的一部分；以此类推。
如进一步所示，电路组件110-2中的导磁材料160包括多个切除部分330-1、330-2、330-3、330-4等(统称为切除部分330)，以减少电感耦合。切除部分的尺寸可以取决于期望减少的电感耦合量而变化。
导磁材料160不存在于每个切除部分330。在一个实施例中，每个切除部分330填充有导电材料以产生包封导电路径120的多维布置的框架360。替代地，切除部分可以填充有任何其他合适的材料。
在另外的示例实施例中，电路组件110-2的实例包括附加的切除部分331、332、333、334、335、336等，其中导磁材料160不存在于电路组件110-2中的对应单元之间。
更具体地，电路组件110-2包括：i)安置在单元391-1、单元391-2、单元392-1和单元392-2之间的切除部分331；ii)安置在单元391-2、单元391-3、单元392-2和单元392-3之间的切除部分332；iii)安置在单元391-3、单元391-4、单元392-3和单元392-4之间的切除部分333；iv)安置在单元392-1、单元392-2、单元393-1和单元393-2之间的切除部分334；以此类推。切除部分的存在减少了导电路径之间的电感耦合。
在一个实施例中，如图3A中所示，在电路组件110-2的内部中的一个或多个切除部分331、332、33、334、335、336等填充有诸如金属的导电材料。替代地，在图3B中，在电路组件110-2的实例的内部中的一个或多个切除部分331、332、333、334、335、336等填充有空气、气体、真空等。
在一个实施例中，制造器140控制电路组件110中制造的切除部分的尺寸和切除部分的对应数目，以控制相邻导电路径对彼此电感耦合的程度。
在一个实施例中，导磁材料161中的空隙(诸如所产生的与切除部分相关联的空间)可以例如填充有金属以更好地散热。在示例实施例中，内部切除部分(诸如切除部分331、332、333、334、335等)与框架360(诸如GND返回路径)电隔离。
图4是根据本文中的实施例的包括导电路径的多维布置的电感电路组件的示例顶视图。
注意，本文中的另外的实施例包括：在制造期间在电路组件110-2的多维布置中的单元之间提供隔离。例如，可以通过为每个电感器单元去除某些位置处的共享芯导磁材料160的小部分(部分)来实现相邻导电路径之间减少的电感耦合。
更具体地，以与先前讨论的类似方式，图4的电路组件110-4的实例包括：i)第一行的导电路径120-11、120-12、120-13和120-14；ii)第二行的导电路径120-21、120-22、120-23和120-24；iii)第三行的导电路径120-31、120-32、120-33和120-34；以及iv)第四行的导电路径120-11、120-12、120-13和120-14。
在该示例实施例中，电路组件110-4的每个单元包括相应的导电路径。例如，单元491-1包括包封导电路径120-11的导磁材料160的一部分；单元491-2包括包封导电路径120-12的导磁材料160的一部分；单元491-3包括包封导电路径120-13的导磁材料160的一部分；单元491-4包括包封导电路径120-14的导磁材料160的一部分；单元492-1包括包封导电路径120-21的导磁材料160的一部分；单元492-2包括包封导电路径120-22的导磁材料160的一部分；单元492-3包括包封导电路径120-23的导磁材料160的一部分；单元492-4包括包封导电路径120-24的导磁材料160的一部分；以此类推。
如进一步所示，电路组件110-4中的导磁材料160包括多个切除部分430-1、430-2、430-3、430-4等(统称为切除部分430)，以减少电感耦合。切除部分的尺寸可以取决于减少的电感耦合量而变化。
每个切除部分430不存在导磁材料160。在一个实施例中，一个或多个切除部分430中的每个切除部分都填充有导电材料以产生包封导电路径120的多维布置的框架460。
在另外的示例实施例中，电路组件110-4的实例包括附加的切除部分431、432、433、434、435、436等，其中导磁材料160不存在于电路组件110-4和对应单元中。
更具体地，电路组件110-4包括：i)安置在单元491-1、单元491-2、单元492-1和单元492-2之间的切除部分431；ii)安置在单元491-2、单元491-3、单元492-2和单元492-3之间的切除部分432；iii)安置在单元491-3、单元491-4、单元492-3和单元492-4之间的切除部分433；iv)安置在单元492-1、单元492-2、单元493-1和单元493-2之间的切除部分334；以此类推。
在一个实施例中，切除部分连接到框架460并且由相同的导电材料制造。
电路组件110-4的相应单元之间的切除部分的存在减少了导电路径之间的电感耦合。
在一个实施例中，如图4中所示，在电路组件110-4的内部中的一个或多个切除部分431、432、433、434、435、436等填充有导电材料，诸如金属、其他导磁材料等。替代地，在电路组件110-4的实例的内部中的切除部分431、432、433、434、435、436等填充有空气、气体、真空等。
图5是根据本文中的实施例的包括导电路径的多维布置的电感电路组件的示例顶视图。
在该示例实施例中，电路组件110-5的实例包括多个单元，多个单元经由框架560(诸如金属的导电材料)而彼此独立地隔离。例如，在一个实施例中，每个导电路径520被安置在导磁材料的相应单元中；每个相应单元独立地由框架560的导电材料包封。
更具体地，电路组件110-5包括单元591-1，其包括：i)被导磁材料160的相应部分包封的导电路径520-11；ii)被导磁材料160的相应部分包封的导电路径520-12；iii)被一部分导磁材料160包封的导电路径520-13；iv)被导磁材料160的相应部分包封的导电路径520-14；以此类推。
如先前所讨论的，电路组件110-5中的每个单元被与框架560相关联的相应导电材料包围或包封。例如，单元591-11被框架560的第一部分包围；例如，单元591-12被框架560的第二部分包围；单元591-13被框架560的第三部分包围；单元591-14被框架560的第四部分包围；以此类推。
图6是根据本文中的实施例的包括多个分组导电路径的多电感器组件的示例顶视图。
注意，本文中的另外的实施例包括：在制造期间在电路组件110-6的多维布置中的单元组之间提供隔离。例如，可以通过为每个电感器单元去除某些位置处的共享芯导磁材料160的小部分(部分)并用框架660(诸如金属的导电材料)包封单元组来实现相邻导电路径之间减少的电感耦合。
更具体地，以与先前讨论的类似方式，图6的电路组件110-6的实例包括：i)第一行的导电路径120-11、120-12、120-13和120-14；ii)第二行的导电路径120-21、120-22、120-23和120-24；iii)第三行的导电路径120-31、120-32、120-33和120-34；以及iv)第四行的导电路径120-41、120-42、120-43和120-44。
在该示例实施例中，电路组件110-6的每个单元包括相应的导电路径。例如，单元691-1包括包封导电路径120-11的导磁材料160的一部分；单元691-2包括包封导电路径120-12的导磁材料160的一部分；单元691-3包括包封导电路径120-13的导磁材料160的一部分；单元691-4包括包封导电路径120-14的导磁材料160的一部分；单元692-1包括包封导电路径120-21的导磁材料160的一部分；单元692-2包括包封导电路径120-22的导磁材料160的一部分；单元692-3包括包封导电路径120-23的导磁材料160的一部分；单元692-4包括包封导电路径120-24的导磁材料160的一部分；以此类推。
如进一步所示，电路组件110-6中的导磁材料160包括多个切除部分630-1、630-2、630-3、630-4等(统称为切除部分630)，以减少导电路径之间的电感耦合。切除部分的尺寸可以取决于减少的电感耦合量而变化。
导磁材料160不存在于每个切除部分630中。在一个实施例中，一个或多个切除部分630中的每个切除部分都填充有导电材料或其他材料以产生包封导电路径120的多维布置的框架660。
在另外的示例实施例中，电路组件110-6的实例包括附加的切除部分631、632、633、634、635、636等，其中导磁材料160不存在于电路组件110-6和对应单元中。
更具体地，电路组件110-6包括：i)安置在单元691-1、单元691-2、单元692-1和单元692-2之间的切除部分631；ii)安置在单元691-2、单元691-3、单元692-2和单元692-3之间的切除部分632；iii)安置在单元691-3、单元691-4、单元692-3和单元692-4之间的切除部分633；iv)安置在单元692-1、单元692-2、单元693-1和单元693-2之间的切除部分634；以此类推。
电路组件110-6的相应单元之间的切除部分的存在减少了导电路径的每个相应组内的导电路径之间的电感耦合。
在一个实施例中，如图6中所示，在电路组件110-6的内部中的一个或多个切除部分631、632、633、634、635、636等填充有诸如金属的导电材料。替代地，在电路组件110-6的实例的内部中的切除部分631、632、633、634、635、636等填充有不同的导磁材料、空气、气体、真空等。
因此，电路组件110-6的实施例包括：i)第一组导电路径(120-11、120-12、120-21、120-22)，第一组中的每个导电路径被导磁材料160包封以形成第一组单元(691-1、691-2、692-1、692-2)，第一组单元被与框架660相关联的导电材料的第一部分包封；ii)第二组导电路径(120-13、120-14、120-23、120-24)，第二组中的每个导电路径被导磁材料包封以形成第二组单元(691-3、691-4、692-3、692-4)，第二组单元被框架660的导电材料的第二部分包封。切除部分631被安置在单元691-1和单元692-2之间，导磁材料不存在于切除部分631和其他切除部分中。
因此，在电路组件的又一个实施例中，单元被划分为多个子芯。这种实现的主要好处在于，使电流返回路径的阻抗对于每个相都相等，此外还进一步减少了磁耦合，这在某些特定应用中可能是有益的。在一个实施例中，在电路组件110-6(4x4磁性矩阵拆分成4个子模块)中，围绕4个子芯的导电材料的框架660为所有16个相提供具有相似阻抗的电流返回路径。
在一个实施例中，结合由子芯布置带来的耦合减少，电感之间的失配也大大减少。考虑示例电路组件110-6的以下特性：
-初始芯(导磁材料160)材料160磁导率μ：80
–μ与Hdc曲线，如图2中所描绘
-Y轴线中的电路组件的芯高度为：2mm
-单个电感单元XZ尺寸：7.5mmx7.5mm
-总体芯XZ尺寸：30mm
-导电路径直径：1mm
-电流：70Adc。
在一个实施例中，与电路组件110-6中的导电路径120相关联的电感对于在电路组件110-6中心的4个电感器(单元692-2、单元692-3、单元693-2和单元693-3)为37.5nH并且对于所有其他单元为32.5nH。如所提及，这种失配的原因是4个中间电感器(单元692-2、单元692-3、单元693-2和单元693-3)经历的高通量抵消，其根据图2的μ与HDC曲线导致芯的较低软饱和度并因此导致较高的局部磁导率。
另外注意，在实现电路组件110-6的一些应用中，可能要求电路组件110-6)的多相磁结构的所有电感器具有相同或接近相同的电感。作为示例，与电路组件110-6中的单元相关联的电感可以是不同的值，从而导致诸如外相中的较高峰值电流或内相中的较慢瞬态响应的问题。
下面的实施例可以解决这个问题：为了均衡电路组件110中的电感，本文中的实施例包括：减小经历最高通量抵消的各相的电感，这在图6的示例中是电路组件110-6的多维布置中间的四个相(单元692-2、单元692-3、单元693-2和单元693-3)。为此，有必要增加其相对芯的磁阻。磁阻公式如下：
Figure BDA0003637822360000211
其中lm是均值磁路长度，Acore是由磁通量看到的芯面积，并且μ是磁导率。
一种可能的解决方案是对于经历较高通量抵消的芯采用相对于外相的芯具有较低磁导率的材料(在芯被设计用于的Hdc场的点处)，如图7中所述的。
图7是根据本文中的实施例的多电感器组件的示例顶视图，该多电感器组件包括多个分组导电路径和在单元之间的导磁材料的可变性。
除了对电路组件110-7的多维布置的多个单元进行分组和经由框架760构筑这样的分组之外，本文中的实施例包括：在每个单元中实现不同的导磁材料。
例如，在一个实施例中，制造器140使用第一导磁材料160-1来制造单元791-1、791-2、791-3、791-4、792-1、792-4、793-1、793-4、794-1、794-2、794-3和794-4。第一导磁材料160具有第一导磁率。制造器140使用第二导磁材料160-2来制造单元792-2、792-3、793-2和793-3。第二导磁材料160-2具有第二导磁率。
因此，在一个实施例中，导磁材料160包括第一导磁材料160-1和第二导磁材料160-2；第一导磁材料160-1具有第一导磁率，第二导磁材料160-2具有第二导磁率。在一个实施例中，第二导磁材料160-2具有比第一导磁材料160-1低的导磁率。在一个实施例中，使用不同的导磁材料制造电路组件110-6将每个分组中的单元调整为更接近共同的电感值，从而减少单元之间的电感失配。
图8是根据本文中的实施例的包括多个分组导电路径和可变导磁材料单元尺寸的多电感器组件的示例顶视图。
在另外的示例实施例中，确定用于微调电路组件110-6的内芯的电感的精确材料可能是不简洁的。本文中的实施例还包括以我们可以找到替代解决方案的另一种方式查看磁阻公式：例如，本文中的实施例包括：通过相对于属于所有其他相的芯而言通过在它们的几何形状中引入不对称来有意地减小它们的横截面面积(A_core)，从而增加经历最高通量抵消的芯的磁阻。在一个实施例中，如图8中，内芯(诸如单元892-2、892-3、893-2和893-3)的面积通过从其外部切除材料而减小。在一个实施例中，这导致每个单元的电感更加均衡，诸如每个单元的电感约为32.5nH。
换言之，本文中的实施例包括：将围绕导电路径的导磁材料的尺寸调整为不同尺寸。例如，单元892-2、892-3、893-2和893-3中的每个单元在尺寸(顶视图横截面面积)上小于与单元891-1、891-2、891-3、891-4、892-1、892-4、893-1、893-4、894-1、894-2、894-3和894-4中的每个单元相关联的对应共同尺寸。由于电路组件110-8在X-Z平面中对于任何Y深度都具有相同的横截面视图，因此围绕第一导电路径120-11、120-12、120-13、120-14、120-21、120-24、120-31、120-34、120-41、120-42、120-43和120-44的导磁材料的体积形状不同于围绕第二导电路径120-22、120-23、120-32和120-33的导磁材料的体积形状。
图9是根据本文中的实施例的包括多个分组导电路径和可变路径直径的多电感器组件的示例顶视图。
除了对电路组件110-6的多维布置的多个单元进行分组和构筑这样的分组之外，本文中的实施例包括：取决于它们在电路组件110-6中的位置来实现不同直径的导电路径。
例如，制造器140将导电路径120-22、120-23、120-32、120-33中的每一个制造为第一直径值，该第一直径值不同于并且大于导电路径120-11、120-12、120-13、120-14、120-21、120-24、120-31、120-34、120-41、120-42、120-43和120-44的共同直径值。
因此，在一个实施例中，沿着第一导电路径的纵轴线(Y轴线)观察到的第一导电路径120-22、120-23、120-32、120-33的横截面面积不同于(并且大于)沿着第二导电路径的纵轴线(Y轴线)观察到的第二导电路径120-11、120-12、120-13、120-14、120-21、120-24、120-31、120-34、120-41、120-42、120-43和120-44的横截面面积。因此，本文中的实施例包括：调整一个或多个导电路径120的直径以控制与电路组件110中的每个单元相关联的电感量值。例如，通过增加导电路径的直径并保持相同的单个单元尺寸，这减少了芯面积。调整横截面芯面积(因此调整体积形状)控制了电感量值。
图10A是根据本文中的实施例的包括多个分组导电路径和可变单元高度的多电感器组件的示例3-D视图。
除了对电路组件110-6的多维布置的多个单元进行分组和构筑这样的分组之外，本文中的实施例包括：将每个单元中的对应导磁材料实现为特定高度，具体取决于它们在电路组件110-10的实例中的位置。
例如，制造器140将导磁材料160的每个单元691-1、691-2、691-3、691-4、692-1、692-4、693-1、693-4、694-1、694-2、694-3、694-4制造为第一高度H1值，该值不同于并且大于单元692-2、692-3、693-2、693-3中的导磁材料的共同高度值。
因此，在一个实施例中，电路组件110-10的第一组的一个或多个单元的导磁材料160在Y轴线上的高度H1大于第二组的一个或多个单元的导磁材料160在Y轴线上的高度H2。
图10B是根据本文中的实施例的多维布置中的一个分组导电路径和可变单元高度的示例性3-D视图。
如图所示，单元691-1、691-2和692-1的高度H1不同于单元692-2的高度H2。
图11是根据本文中的实施例的多电感器组件的示例顶视图，该多电感器组件包括多个分组导电路径和一个或多个单元内的导磁材料的可变性。
本文中的另外的实施例包括：实现不同导磁材料的多层单元以在电路组件110-11中达成不同或期望的电感值。
例如，作为先前在图8中讨论的调整单元尺寸的补充或替代，本文中的实施例包括：根据距对应的导电路径的距离而改变导磁材料的磁导率。更具体地，单元971-1包括围绕导电路径120-11的第一导磁材料990-11(具有第一导磁率)；单元971-1还包括围绕第一导磁材料991-11的第二导磁材料991-12。
单元971-2包括围绕导电路径120-12的第一导磁材料990-11(具有第一导磁率)；单元971-2还包括围绕第一导磁材料991-11的第二导磁材料991-12。
以类似的方式，电路组件110-11中的每个单元都是使用两种或更多种不同类型的导磁材料来制造的。
图12是图示了根据本文中的实施例的基板、电压调节器电路组装和动态负载的分解3-D视图的示例分解视图。
在该示例实施例中，电路组件110被安置在电路组件层1230和电压转换器1210之间的相应电路1200中。功率流1299通过电路1200从基板1220通过电路组件1230、电路组件110的电感路径、以及电压转换器1210传送到负载118。
注意，如本文所讨论的导电路径可以以任何合适的方式连接。例如，经由与电路组件1230的层和电压转换器1210中的电路组件的层相关联的附加连接硬件，电路组件110中的所有导电路径120(电感路径)中的任何一个都可以并联连接、串联连接、或两者的组合。附加地或替代地，电路组件110中的任何或所有导电路径可以被配置为独立于电路组件110中的其他导电路径来传送相应的电流。
图13是图示了根据本文中的实施例的电源中的电路组件的连接性的示例图。
在该非限制性示例实施例中，电源1500包括控制器1540和多个相221和222，它们共同生成相应的输出电压123(输出电流)以为负载118供电。负载118可以是任何合适的电路，诸如CPU(中央处理器)、GPU和ASIC(诸如包括一个或多个人工智能加速器的那些)等，它们可以位于独立电路板或远程电路板上。
注意，电源1500可以包括任意数目的相。如果期望的话，可以将相拆分，以使得第一相221独立于为第二负载供电的第二相222而为第一负载供电。替代地，相221和相222的组合驱动同一负载118。
如在操作相221和相222的组合来为同一负载118供电的示例实施例中所示，相221包括开关QA1、开关QB1和电感路径1531(诸如导电路径120-1)。相222包括开关QA2、开关QB2和电感路径1532。
此外，在该示例实施例中，电压源120-1将电压V1(诸如6VDC或任何合适的电压)供应给开关QA1(诸如高侧开关)和开关QB1(诸如低侧开关)的串联组合。
在一个实施例中，开关QA1和QB1的组合以及电感路径1531(诸如经由电路组件110的导电路径120-1实现的电感器)根据降压转换器拓扑进行操作以产生输出电压123。
此外，在该示例实施例中，注意，开关QA1的漏极节点(D)被连接以接收由电压源120-1提供的电压V1。开关QA1的源极节点(S)耦合到开关QB1的漏极节点(D)以及电感路径1531的输入节点。开关QB1的源极节点耦合到地。电感路径1531的输出节点耦合到负载118。
另外在该示例实施例中，相222的开关QA2的漏极节点被连接以接收由电压源120-1提供的电压V1。开关QA2的源极节点(S)耦合到开关QB2的漏极节点(D)以及电感路径1532的输入节点(诸如经由电路组件110的导电路径120-2实现的电感器)。开关QB2的源极节点接地。电感路径1532的输出节点耦合到负载118。
如先前所讨论的，相221和222的组合产生为负载118供电的输出电压123。也就是说，电感路径1531产生输出电压123；电感路径1532也产生输出电压123。
如图所示，在操作期间，控制器1540产生控制信号105(诸如控制信号A1和控制信号B1)以控制相应开关QA1和QB1的状态。例如，由控制器1540产生的控制信号A1驱动和控制开关QA1的栅极节点；由控制器1540产生的控制信号B1驱动和控制开关QB1的栅极节点。
此外，控制器1540产生控制信号A2和B2以控制开关QA2和QB2的状态。例如，由控制器1540产生的控制信号A2驱动和控制开关QA2的栅极节点；由控制器1540产生的控制信号B2驱动和控制开关QB2的栅极节点。
在一个实施例中，控制器1540控制相221和222相对于彼此异相180度。
如对于降压转换器已知的，在相221，在开关QB1被去激活(关断)(OFF)的同时将高侧开关QA1激活到导通(ON)状态，这将输入电压V1耦合到电感路径1531的输入，导致由电感路径1531提供给负载118的电流量的增加(诸如斜坡)。相反，在开关QA1被去激活(关断)(OFF)的同时将低侧开关QB1激活到导通(ON)状态，这将接地参考电压耦合到电感路径1531的输入，导致由电感路径1531提供给负载118的电流量的减少(诸如斜坡)。控制器1540监控输出电压123的量值并控制开关QA1和QB1以使得输出电压123保持在所期望的电压范围内。
经由相222，以类似的方式，在开关QB2被去激活(关断)(OFF)的同时将高侧开关QA2激活到导通(ON)状态，这将输入电压V1耦合到电感路径1532的输入，导致由电感路径1532提供给负载118的电流量的增加。相反，在开关QA2被去激活(关断)(OFF)的同时将低侧开关QB2激活到导通(ON)状态，这将接地参考电压耦合到电感路径1532的输入，导致由电感路径1532提供给负载118的电流量的减少。控制器1540监控输出电压123的量值并控制开关QA2和QB2以使得输出电压123保持在所期望的电压范围内。
图14是图示了根据本文中的实施例在垂直堆叠中实例化的图13的多相电源的示例侧视图。
本文中的另外的实施例包括：接收如先前所讨论的电路组件110(诸如包括导电路径120-1和导电路径120-2)。
电路板制造器140或制造系统将电路组件110安置在固定到电路板(诸如基板1505)的功率转换器中。在一个实施例中，功率转换器(诸如电压调节器)可操作以将输入电压转换为输出电压。
在另外的示例实施例中，当在功率转换器中安装电路组件时，制造器140将第一导电路径120-1的纵向轴线(也称为沿着Y轴线的电感路径1531)安置为与基板1505的平面表面正交；并且制造系统将第二导电路径1202的纵向轴线(也称为沿着Y轴线的电感路径1532)安置为与基板1505的表面正交。
该示例实施例中的电源1500的实例化支持垂直功率流。例如，基板1505和对应的一个或多个电源(诸如V1)向电源堆叠组装件1600供电，其进而为动态负载118供电。通过电源堆叠组装件1600传送的接地参考(GND)为通过堆叠传送到负载118的电流提供返回路径和参考电压。如先前所讨论的，与电路组件110相关联的切除部分(诸如切除部分130-1、切除部分130-2等)可以填充有在负载118和基板1505之间提供相应路径的导电材料。
在一个实施例中，基板1505是电路板(诸如独立板、母板、旨在被耦合到母板的独立板等)。包括一个或多个电感器设备的电源堆叠组装件1600耦合到基板1505。如先前所讨论的，负载118可以是任何合适的电路，诸如CPU(中央处理单元)、GPU和ASIC(诸如包括一个或多个人工智能加速器的那些)，它们可以位于独立电路板上。
注意，电源堆叠组装件1600中的电感路径1531、1532等(如本文所讨论的任何电感器设备110等的实例化)可以如本文所述以任何合适的方式实例化。在该非限制性示例实施例中，电源堆叠组装件1600包括任何电感器设备的一个或多个实例化，诸如导电路径120-1、120-2等，如本文所讨论的。电源堆叠组装件1600可以被配置为包括如本文所述的任何数目的电感器设备(导电路径)。在该示例实施例中，电路组件110包括导电路径120-1和120-2的两个实例。
另外在该示例实施例中，制造器140经由多个组件的堆叠来制造电源堆叠组装件1600(诸如DC-DC电源转换器)，多个组件包括第一电源接口1601、开关层1610中的一个或多个开关、连接层1620、一个或多个电感器组装(诸如包括电感器设备的电路组件110)以及第二电源接口1602。
制造器140还将第一电源接口1601安置在堆叠(组件的电源组装件1600)的基部处。电源堆叠组装件1600的基部(诸如电源接口1601)将电源堆叠组装件1600耦合到基板1505。
在一个实施例中，制造器140将电容器1521和1522安置在包括电源接口1601的电源堆叠组装件1600的层中。
此外，当制造电源堆叠组装件1600时，制造器140将电源堆叠组装件1600中的多个开关诸如开关QA1、QB1、QA2和QB2电耦合到第一电源接口1601。第一电源接口1601和与基板1505的对应连接使得开关QA1、QB1、QA2和QB2能够从基板1505接收功率，诸如输入电压V1和GND参考电压的功率输入。在基板1505上的一个或多个迹线、电源层等将来自电压源(或电源)的电压提供或传送到电源堆叠组装件1600的电源接口1601。
如先前所讨论的，控制器1540生成控制信号105以控制电源堆叠组装件1600中的相应开关QA1、QB1、QA2和QB2(参见图11的互连性)。制造器140以任何合适的方式在控制器1540和开关QA1、QB1、QA2和QB2之间提供连接性，以传送相应的信号105。
在开关层1610中的开关顶部，制造器140还制造电源堆叠组装件1600以包括如本文所述的一个或多个电感器设备。此外，经由连接层1620，制造器140还将开关QA1、QB1、QA2和QB2连接到一个或多个电感器设备1531(诸如导电路径120-1)、1532(诸如导电路径120-2)等。
更具体地说，在该示例实施例中，制造器140将开关QB1的源极节点(S)连接到电源接口1601中的接地参考节点1510-1。注意，接地参考节点1510-1(诸如连接到动态负载118的接地参考返回路径)经由L形接地节点1510-1(其连接到接地电压参考)从基板1505延伸到动态负载118。附加地或替代地，如先前所讨论的，填充有导电材料的切除部分也可以被用来提供通过电路组件110的返回路径。
制造器140将开关QB1的漏极节点(D)连接到节点1621(诸如由金属制造)，节点1621电连接到电感路径1531的第一端141(诸如导电路径120-1的实例化)。因此，经由连接层1620，制造器140将开关QB1的漏极节点连接到电感路径1531。
制造器140将开关QA1的漏极节点(D)连接到第一电源接口1601的电压源节点1520(其电连接到输入电压V1)。制造器140将开关QA1的源极节点(S)连接到节点1621，如先前所讨论的，节点1621电连接到电感路径1531的第一端141(诸如导电路径120-1的实例化)。因此，经由连接层1620和对应的节点1621，开关QA1的源极节点连接到电感器设备110的电感路径1531。
如进一步所示，制造器140将开关QB2的源极节点(S)连接到电源接口1601中的接地参考节点15102。接地参考节点1510-2(电流返回路径)经由L形接地参考节点1510-2(其连接到接地电压参考)从基板1505延伸到动态负载118。制造器140将开关QB2的漏极节点(D)连接到节点1622(诸如由金属制造)，节点1622电连接到电感路径1532的第一端141(诸如导电路径831或导电路径131的实例化)。因此，经由连接层1620，开关QB2的漏极节点连接到电感器设备110的电感路径1532。
注意，虽然节点1510-1和1510-2中的每个节点从电源堆叠组装件1600的侧视图看起来是L形的，但是在一个实施例中，节点1510绕着电源堆叠组装件1600的外表面周向地延伸(以与先前所讨论的导电路径133类似的方式)。附加地或替代地，如先前所讨论的，电路组件110的切除部分提供了通过电路组件110传送电压的方式。
如进一步所示，制造器140将开关QA2的漏极节点(D)连接到电源接口1601中的电压源节点1520(其连接到电压V1)。制造器140将开关QA2的源极节点(S)连接到节点1622，节点1622电连接到电感路径1532的第一轴向端部141(导电路径131或导电路径831的实例化)。因此，经由连接层1620和对应的节点1622，开关QA2的源极节点连接到电感路径1532(诸如导电路径120-2)。
因此，制造器140在第一电源接口1601和电感器设备110之间的电源堆叠组装件1600中安置一个或多个开关(诸如QA1、QB1、QA2和QB2)。
在一个非限制性示例实施例中，电源堆叠组装件1600中的一个或多个开关QA1、QB1、QA2和QB2中的每个开关是安置在第一电源接口1601和电感器设备之间的垂直场效应晶体管。然而，附加地或替代地，注意，开关QA1、QB1、QA2和QB2中的一个或多个开关可以是任何合适类型的开关，诸如垂直或横向场效应晶体管、双极结型晶体管等。横向FET是可能的，但是垂直FET是此概念的理想选择，因为采用倒装芯片方法可将电流环路最小化。
如先前所讨论的，制造器140制造电源堆叠组装件1600以包括一个或多个电感器设备。在该示例实施例中，制造器140在多个开关QA1、QB1、QA2和QB2与第二电源接口1602之间的电源堆叠组装件1600中安置多个电感路径1531(导电路径120-1)和电感路径1532(导电路径120-2)。
根据另外的实施例，注意，多个电感路径1531和1532的制造包括：将多个电感路径制造为包括第一电感路径1531(导电路径120-1)和第二电感路径1532(导电路径120-2)，其在连接层1620和电源接口1602之间延伸穿过相应电感器设备110的芯导磁材料161。在一个实施例中，制造器140将每个电感器设备1510制造为包括：i)芯导磁材料161，芯导磁材料是导磁铁磁材料，ii)导电路径120-1，从导电路径120-1的第一轴向端部穿过芯材料161延伸到导电路径120-1的第二轴向端部142。
另外在该示例实施例中，第一电感路径1531被安置在电源堆叠组装件1600(功率转换器电路)的第一相221(图11)中；第二电感路径1532被安置在电源堆叠组装件1600(功率转换器电路)的第二相222(图11)中。在电源转换器(电源堆叠组装件1600)的操作期间，并联安置的第一相221和第二相222的组合产生输出电压123。如果期望的话，也一样可以将控制器1540制造到电源堆叠组装件1600中。
在一个实施例中，一个或多个电感路径1531(诸如导电路径120-1)和1532(诸如导电路径120-2)中的每个电感路径是从包括多个开关QA1、QB1、QA2和QB2的堆叠中的第一层(诸如开关层1610)延伸到在堆叠中包括第二电源接口1602的第二层的相应非绕组路径。
注意，本文中的另外的实施例包括：并联连接电感器设备1510中的多个电感路径以增加相应电感路径的电感。如本文所述，可以并联连接任意数目的电感路径以提供所期望的总电感。因此，除了控制诸如相应电路组件110的芯材料161的磁导率、电感器设备110中的每个非绕组导电路径(诸如笔直路径或直接路径)的相应长度(在第一端141和第二端142之间)的参数之外，本文中的实施例还包括：并联连接多个电感路径以控制由相应的电感器设备110提供的电感量值。此外，如先前所讨论的，本文中的实施例包括：在电感器设备中制造芯材料161，以使得芯的磁导率的量值相对于提供层1620和1602之间的连接性的相应导电路径而变化。
如进一步所示，制造器140将电源堆叠组装件1500中的电感器设备安置在开关层1610中的多个开关(QA1、QB1、QA2和QB2)与第二电源接口1602之间。
更具体地，制造器140生产电源组装件1600以包括第二电源接口1602。在一个实施例中，制造器140将电感器设备(120-1和120-2)的输出轴向端部和对应的节点连接到第二电源接口1602。第二电源接口1602可操作以接收由电感设备L1(导电路径120-1)和L2(导电路径120-2)产生的输出电压123并将其输出到负载118。制造器140将电感路径1531和电感路径1532两者的输出节点耦合到输出电压节点1631(诸如材料层，诸如金属)。因此，输出电压节点1631电连接到相应的电感路径1531和1532的输出。
顾名思义，输出电压节点1631传送输出电压123以为负载118供电。
在一个实施例中，动态负载118的一个或多个节点或管脚、焊盘等耦合到输出电压节点1631。例如，电源堆叠组装件1500的输出电压节点1631将由电感路径1531和1532中的每个电感路径产生的输出电压123传送到负载118的一个或多个节点、引脚、焊盘等。
因此，经由在接地电压和输入电压V1之间切换电感路径，电感路径1531和1532的组合联合产生输出电压123以为负载118供电。
如先前所讨论的，电源堆叠组装件1600还包括接地节点1510-1和1510-2。在一个实施例中，导电路径1510-1和1510-2(诸如接地节点)的实例化提供相对于电源堆叠组装件1600的周界电磁屏蔽，从而防止或减少对应的辐射被发射到周围环境中。
在又一些实施例中，制造器140将第一电源接口1601制造为包括第一接触元件，该第一接触元件可操作以将位于电源堆叠组装件1600的基部处的第一电源接口1601连接到主基板1505。制造器140将第二电源接口1602制造为包括第二接触元件，该第二接触元件可操作以将动态负载118固定到电源堆叠组装件1600。
注意，电源堆叠组装件1500被制造为还包括第一电容器1521、1522等，提供输入电压节点1520(将输入电压V1供应给电源堆叠组装件1600的第一导电路径)和接地节点1510-1和1510-2(诸如将接地参考电压供应给电源堆叠组装件1600的第二导电路径)之间的连接性。
制造器140还在包括第二电源接口1602的电源堆叠组装件1602的层中安置输出电压节点1631(诸如另一导电路径)。如先前所讨论的，输出电压节点1631(诸如金属层)可操作以将输出电压123传送到动态负载118。
根据另外的实施例，制造器140制造电源堆叠组装件1600以包括连接在输出电压节点1631和相应的接地节点1510之间的第二电容器(1691、1692等)。更具体地，电容器1691耦合在输出电压节点1631和接地节点1510-1之间；电容器1692耦合在输出电压节点1631和接地节点1510-2之间。
本文中的另外的实施例包括：将动态负载118固定到第二电源接口1602。因此，动态负载118被固定在电源堆叠组装件1600的顶部。
如本文所述的电源堆叠组装件1600(诸如垂直堆叠的组件的组装)提供了优于传统电源转换器的优势。例如，如本文所述的电源堆叠组装件1600提供组装中的组件的新颖连接性(诸如经由堆叠)，从而在将电力转换和递送到动态负载118时导致更短的电路路径和更低的损耗。
如先前关于图11所讨论的，在操作期间，电感器设备L1和L2以及对应的电感路径1531和1532可操作以基于接收到的功率(由输入电压V1供应的电流)产生输出电压123。换言之，电源堆叠组装件1600和对应的制造的组件堆叠(诸如第一电源接口1601、一个或多个开关QA1、QB1、QA2和QB2、电感器设备110、第二电源接口1602)是电源转换器，其可操作以将第一电源接口1601处接收的输入电压V1(诸如DC电压)转换为从第二电源接口1602输出给动态负载118的输出电压123(诸如DC电压)。
本文中的另外的实施例包括系统的制造。例如，本文中的实施例包括制造器140。制造器140接收基板1505，诸如电路板；制造器140将组件的堆叠(诸如电源堆叠组装件1600)的基部(诸如接口1601)固定到电路板。如先前所讨论的，组件的堆叠(电源堆叠组装件1600)可操作以生成输出电压123来为负载118供电。负载118固定到电路板或者负载118固定到电源堆叠组装件1600的顶部。
此外，如先前所讨论的，负载118可以是任何合适的电路，诸如CPU(中央处理单元)、GPU和ASIC(诸如包括一个或多个人工智能加速器的那些)，它们可以位于独立电路板上。
图15是图示了根据本文中的实施例的电路组装的示例图。
如该示例实施例中所示，电路组装2100包括安置在插入层2110中的电源堆叠组装件1600。插入层2110提供基板2190和负载基板2130(和负载118)之间的电路路径连接性。
以如先前所讨论的方式，电源堆叠组装件(1600)从基板2190接收输入电压(和任何其他电压参考信号，诸如地和/或V1、V2等)。电源堆叠组装件(1600)将输入电压转换成输出电压123(和/或输出电流)，其为相应的负载118和/或安置在负载基板2130上的其他电路组件供电。
在一个实施例中，基板2190是印刷电路板(PCB)基板，尽管基板2190可以是插座2150(可选)或插入层2110所连接的任何合适的组件。经由插入到插座2150中，插入层2110与基板2190通信。在没有插座2150的情况下，插入层2110直接连接到基板2190。
图16是图示了根据本文中的实施例的电路组装的示例图。
如该示例实施例中所示，电路组装2200包括安置在CPU(中央处理单元)基板2210中的电源堆叠组装件1600。在一个实施例中，电源堆叠组装件1600被集成到CPU基板2210本身的层压部分中。CPU基板2210提供基板2290和负载118(以及连接到CPU基板负载2120的其他组件)之间的电路路径连接性。
以如先前所讨论的方式，电源堆叠组装件(1600)从基板2290接收输入电压(和任何其他电压参考信号，诸如地和/或电压V1、V2等)。电源堆叠组装件(1600)将输入电压转换成输出电压(和/或输出电流)，其为相应的负载118和/或布置在负载CPU基板2210上的其他电路组件供电。
在一个实施例中，基板2290是印刷电路板(PCB)基板，尽管基板2290可以是插座2250(可选)或CPU基板2210直接连接的任何合适的组件。经由插入到插座2250中，CPU基板层2210和电源堆叠组装与基板2290通信。在没有插座2250的情况下，CPU基板2210直接连接到基板2290。
图17是图示了根据本文中的实施例的电路组装的示例图。
如该示例实施例中所示，电路组件1900包括安置在诸如电路板(诸如印刷电路板)的基板2390中的电源堆叠组装件1600。
在一个实施例中，电源堆叠组装件1600被嵌入或制造在基板2390的开口中。换句话说，在一个实施例中，电源堆叠组装件1600(转换器单元)被制造(插入)到位于CPU基板2310下方的开口中。CPU基板2310提供基板2390和负载128(和/或连接到CPU基板负载1910的其他组件)之间的电路路径连接性。
以如先前所讨论的方式，电源堆叠组装(1600)从基板2390接收输入电压(和任何其他电压参考信号，诸如地和/或V1、V2等)。电源堆叠组装(1600)将输入电压转换成输出电压(和/或输出电流)，其为相应的负载118和/或安置在负载CPU基板2310上的其他电路组件供电。
在一个实施例中，基板2390是印刷电路板(PCB)基板，尽管基板2390可以是插座2350(可选)或CPU基板2310直接连接的任何合适的组件。在一个实施例中，经由插入到插座2350中，CPU基板2310与基板2390通信。在没有插座2350的情况下，CPU基板2310直接连接到基板2390。
本文中的实施例在纯垂直功率流布置中引入了具有n行和m列的二维布置(或者替代地，布置成紧密排列的布置的k个单匝电感器)。存在三个不同的实施例：
a)所有电感共享一个磁芯
b)一组电感共享一个磁芯；整个解决方案由多于一个磁芯组成
c)每个电感器都有它自己的磁芯
另外注意，如本文所讨论的电感器设备(电路组件110)可以具有一个或多个(诸如，分布在芯的横截面上的)气隙。气隙是跨越磁芯整个横截面的区域，其相对磁导率非常接近1。气隙的概念可以被扩展到磁导率非常低的区域，诸如<10。分布式气隙是具有数个非常薄的气隙的芯。本发明公开的优选实施例是没有任何气隙但是具有切口(切除部分)的电感器。
本文中的另外的实施例包括：借助于几何布置和不对称物理布局来控制相(导电路径)和均衡电返回路径之间的耦合。
图18是图示了根据本文中的实施例可操作以执行一个或多个方法的示例计算机架构的图。
如先前所讨论的，如本文所讨论的任何资源(诸如制造器140等)可以被配置为包括计算机处理器硬件和/或对应的可执行指令以执行如本文所讨论的不同操作。
如图所示，本示例的计算机系统1700包括互连件1711，该互连件1711耦合计算机可读存储介质1712，诸如非暂时性类型的介质(其可以是在其中可以存储和检索数字信息的任何合适类型的硬件存储介质)、处理器1713(计算机处理器硬件)、I/O接口1714和通信接口1717。
(多个)I/O接口1714支持与诸如键盘、显示屏、储存库、制造装备等等的外部硬件的连接性。
计算机可读存储介质1712可以是任何硬件存储设备，诸如存储器、光存储、硬盘驱动器、软盘等。在一个实施例中，计算机可读存储介质1712存储指令和/或数据。
如图所示，计算机可读存储介质1712可以用制造器应用150-1(诸如，包括指令)进行编码，以执行本文所讨论的任何操作。
在一个实施例的操作期间，处理器1713经由互连件1711的使用来访问计算机可读存储介质1712，以便启动、运行、执行、解释或以其他方式执行存储在计算机可读存储介质1712上的制造器应用150-1中的指令。制造器应用150-1的执行产生制造器过程1502以执行如本文所讨论的任何操作和/或过程。
本领域技术人员将理解，计算机系统1700可以包括其他过程和/或软件和硬件组件，诸如控制硬件资源的分配和使用以执行制造器应用150-1的操作系统。
根据不同的实施例，注意，计算机系统可以驻留在任何各种类型的设备中，包括但不限于电源、开关电容转换器、电源转换器、移动计算机、个人计算机系统、无线设备、无线接入点、基站、电话设备、台式计算机、笔记本计算机、笔记本、上网本计算机、大型计算机系统、掌上计算机、工作站、网络计算机、应用服务器、存储设备、消费电子设备诸如相机、摄像机、机顶盒、移动设备、视频游戏控制台、手持视频游戏设备、外围设备诸如交换机、调制解调器、路由器、机顶盒、内容管理设备、手持遥控设备、任何类型的计算或电子设备等等。计算机系统1700可以驻留在任何位置或者可以被包括在任何网络环境中的任何合适的资源中以实现如本文所讨论的功能性。
如本文所述由一个或多个资源支持的功能性经由图19中的流程图来讨论。请注意，以下流程图中的步骤可以按任何合适的顺序来执行。
图19是图示了根据本文中的实施例的示例方法的流程图1900。请注意，关于上面讨论的概念会有一些重叠。
在处理操作1910中，制造器140接收导磁材料161。
在处理操作1920中，制造器140制造导电路径120的多维布置以延伸穿过导磁材料161。导电路径120中的每一个是相应电感路径。
再次注意，本文的技术非常适合用于在电感器设备的制造和功率转换器应用中的相应实现中使用。然而，应当注意，本文中的实施例不限于在这样的应用中使用，并且本文讨论的技术也非常适合于其他应用。
尽管本发明已经参照其优选实施例进行了具体示出和描述，但是本领域技术人员将理解，在不背离由所附权利要求所定义的本申请的精神和范围的情况下，可以对其中的形式和细节进行各种改变。这种变型旨在被本申请的范围所涵盖。如此，本申请的实施例的前述描述不旨在是限制性的。相反，对本发明的任何限制都在以下权利要求中呈现。

Claims (39)

1.一种装置，包括：
导磁材料；
导电路径的多维布置；以及
多个所述导电路径中的每个导电路径是延伸穿过所述导磁材料的相应电感路径。
2.根据权利要求1所述的装置，其中所述多维布置中的所述导电路径包括沿着第一轴线安置的第一导电路径和第二导电路径；以及
其中所述导电路径包括在所述多维布置中相对于所述第一轴线偏移的第三导电路径。
3.根据权利要求1所述的装置，其中所述导电路径的多维布置包括第一导电路径和第二导电路径；以及
其中所述导磁材料被制造为包括至少一个切除部分，所述至少一个切除部分可操作以减少所述第一导电路径和所述第二导电路径之间的电感耦合，所述导磁材料不存在于所述至少一个切除部分中。
4.根据权利要求1所述的装置，其中所述导电路径中的每个导电路径是安置在多个导电路径的所述多维布置中的单匝电感器设备。
5.根据权利要求1所述的装置，其中所述多维布置中的所述导电路径包括第一导电路径和第二导电路径；以及
其中所述导磁材料相对于所述第一导电路径的高度不同于所述导磁材料相对于所述第二导电路径的高度。
6.根据权利要求1所述的装置，其中所述多维布置中的所述导电路径包括第一导电路径和第二导电路径；以及
其中围绕所述第一导电路径的所述导磁材料的尺寸不同于围绕所述第二导电路径的所述导磁材料的尺寸。
7.根据权利要求1所述的装置，其中所述多维布置中的所述导电路径包括第一导电路径和第二导电路径；以及
其中围绕所述第一导电路径的所述导磁材料的体积形状不同于围绕所述第二导电路径的所述导磁材料的体积形状。
8.根据权利要求1所述的装置，其中所述多维布置中的所述导电路径包括第一导电路径和第二导电路径；以及
其中沿着所述第一导电路径的纵轴线观察到的所述第一导电路径的横截面面积不同于沿着所述第二导电路径的纵轴线观察到的所述第二导电路径的横截面面积。
9.根据权利要求1所述的装置，其中所述导磁材料包括第一导磁材料和第二导磁材料，所述第一导磁材料具有第一导磁率，所述第二导磁材料具有第二导磁率。
10.根据权利要求1所述的装置，其中所述多维布置中的所述导电路径包括第一导电路径、第二导电路径和第三导电路径，所述装置还包括：
第一单元，所述第一导电路径驻留于其中，所述第一单元至少部分地由围绕所述第一导电路径的所述导磁材料的第一部分限定；
第二单元，所述第二导电路径驻留于其中，所述第二单元至少部分地由围绕所述第一导电路径的所述导磁材料的第二部分限定；以及
第三单元，所述第三导电路径驻留于其中，所述第三单元至少部分地由所述导磁材料的第三部分限定，所述第三单元相对于所述第一单元和所述第二单元之间的轴线偏移。
11.根据权利要求10所述的装置，还包括：
切除部分,安置在所述第一单元和所述第三单元之间，所述导磁材料不存在于所述切除部分中。
12.根据权利要求11所述的装置，其中所述切除部分至少部分地填充有材料。
13.根据权利要求1所述的装置，其中所述导电路径中的每个导电路径被安置在所述导磁材料的相应单元中，每个相应单元单独地由导电材料包封。
14.根据权利要求1所述的装置，其中导电路径的所述多维布置包括：
第一组导电路径；
第一组单元，所述第一组单元中的每个单元包括所述第一组导电路径中的导电路径，所述第一组导电路径中的每个导电路径由所述导磁材料包封以形成所述第一组单元中的相应单元；
导电材料的第一部分，包封所述第一组单元；
第二组导电路径；
第二组单元，所述第二组单元中的每个单元包括所述第二组导电路径中的导电路径，所述第二组导电路径中的每个导电路径由所述导磁材料包封以形成所述第二组单元中的相应单元；以及
导电材料的第二部分，包封所述第二组单元。
15.根据权利要求14所述的装置，还包括：
第一切除部分，安置在所述第一组单元的中心处，所述导磁材料不存在于所述第一切除部分中；以及
第二切除部分，安置在所述第二组单元的中心处，所述导磁材料不存在于所述第二切除部分中。
16.根据权利要求15所述的装置，其中所述第一组导电路径中的第一导电路径的直径大于所述第一组导电路径中的第二导电路径的直径；以及
其中所述第二组导电路径中的第一导电路径的直径大于所述第二组导电路径中的第二导电路径的直径。
17.根据权利要求14所述的装置，还包括：
至少一个切除部分，安置在所述第一组单元和所述第二组单元之间，所述导磁材料不存在于所述至少一个切除部分中。
18.根据权利要求1所述的装置，其中所述导电路径的多维布置包括第一导电路径和第二导电路径；以及
其中所述第一导电路径由所述导磁材料的第一部分包封以形成第一单元；
其中所述第二导电路径由所述导磁材料的第二部分包封以形成第二单元，所述第二单元大于所述第一单元。
19.一种方法，包括：
接收基板；
将根据权利要求1所述的装置制造为耦合到所述基板的电压调节器电路的一部分。
20.一种方法，包括：
接收根据权利要求1所述的装置；以及
将所述装置安置在固定到电路基板的功率转换器中，所述功率转换器可操作以将输入电压转换为输出电压。
21.一种方法，包括：
接收导磁材料；以及
将导电路径的多维布置制造为延伸穿过所述导磁材料，所述导电路径中的每个导电路径是相应电感路径。
22.根据权利要求21所述的方法，还包括：
将所述多维布置中的所述导电路径制造为包括沿着第一轴线安置的第一导电路径和第二导电路径；以及
将所述导电路径制造为包括在所述多维布置中相对于所述第一轴线偏移的第三导电路径。
23.根据权利要求21所述的方法，还包括：
将导电路径的所述多维布置制造为包括第一导电路径和第二导电路径；以及
将所述导磁材料制造为包括至少一个切除部分以减少所述第一导电路径和所述第二导电路径之间的电感耦合，所述导磁材料不存在于所述至少一个切除部分中。
24.根据权利要求21所述的方法，还包括：
将所述导电路径中的每个导电路径安置为多个导电路径的所述多维布置中的单匝电感器设备。
25.根据权利要求21所述的方法，还包括：
将所述多维布置中的所述导电路径制造为包括第一导电路径和第二导电路径；以及
将所述导磁材料相对于所述第一导电路径的高度制造为不同于所述导磁材料相对于所述第二导电路径的高度。
26.根据权利要求21所述的方法，还包括：
将所述多维布置中的所述导电路径制造为包括第一导电路径和第二导电路径；以及
将围绕所述第一导电路径的所述导磁材料的尺寸制造为不同于围绕所述第二导电路径的所述导磁材料的尺寸。
27.根据权利要求21所述的方法，还包括：
将所述多维布置中的所述导电路径制造为包括第一导电路径和第二导电路径；以及
将围绕所述第一导电路径的所述导磁材料的体积形状制造为不同于围绕所述第二导电路径的所述导磁材料的体积形状。
28.根据权利要求21所述的方法，还包括：
将所述多维布置中的所述导电路径制造为包括第一导电路径和第二导电路径；以及
将沿着所述第一导电路径的纵轴线观察到的所述第一导电路径的横截面面积制造为不同于沿着所述第二导电路径的纵轴线观察到的所述第二导电路径的横截面面积。
29.根据权利要求21所述的方法，还包括：
将所述导磁材料制造为包括第一导磁材料和第二导磁材料，所述第一导磁材料具有第一导磁率，所述第二导磁材料具有第二导磁率。
30.根据权利要求21所述的方法，还包括：
将所述多维布置中的所述导电路径制造为包括第一导电路径、第二导电路径和第三导电路径，所述方法还包括：
将所述多维布置制造为包括第一单元，所述第一导电路径驻留于所述第一单元中，所述第一单元至少部分地由围绕所述第一导电路径的所述导磁材料的第一部分限定；
将所述多维布置制造为包括第二单元，所述第二导电路径驻留于所述第二单元中，所述第二单元至少部分地由围绕所述第一导电路径的所述导磁材料的第二部分限定；以及
将所述多维布置制造为包括第三单元，所述第三导电路径驻留于所述第三单元中，所述第三单元至少部分地由所述导磁材料的第三部分限定，所述第三单元相对于所述第一单元和所述第二单元之间的轴线偏移。
31.根据权利要求30所述的方法，还包括：
在所述第一单元和所述第三单元之间安置切除部分，所述导磁材料不存在于所述切除部分中。
32.根据权利要求31所述的方法，还包括：
用材料至少部分地填充所述切除部分。
33.根据权利要求31所述的方法，其中所述导电路径中的每个导电路径被安置在所述导磁材料的相应单元中，所述方法还包括：
用导电材料包封每个相应单元。
34.根据权利要求21所述的方法，还包括：
将所述导电路径的多维布置制造为包括：
第一组导电路径，所述第一组中的每个导电路径由所述导磁材料包封以形成第一组单元，所述第一组单元由导电材料的第一部分包封；以及
第二组导电路径，所述第二组中的每个导电路径由所述导磁材料包封以形成第二组单元，所述第二组单元由所述导电材料的第二部分包封。
35.根据权利要求21所述的方法，还包括：
将导电路径的所述多维布置制造为包括：
第一组导电路径；
第一组单元，所述第一组单元中的每个单元包括所述第一组导电路径中的导电路径，所述第一组导电路径中的每个导电路径由所述导磁材料包封以形成所述第一组单元中的相应单元；
导电材料的第一部分，包封所述第一组单元；
第二组导电路径；
第二组单元，所述第二组单元中的每个单元包括所述第二组导电路径中的导电路径，所述第二组导电路径中的每个导电路径由所述导磁材料包封以形成所述第二组单元中的相应单元；以及
导电材料的第二部分，包封所述第二组单元。
36.根据权利要求35所述的方法，还包括：
将第一切除部分安置在所述第一组单元的中心处，所述导磁材料不存在于所述第一切除部分中；以及
将第二切除部分安置在所述第二组单元的中心处，所述导磁材料不存在于所述第二切除部分中。
37.根据权利要求36所述的方法，还包括：
将所述第一组导电路径中的第一导电路径的直径制造为大于所述第一组导电路径中的第二导电路径的直径；以及
将所述第二组导电路径中的第一导电路径的直径制造为大于所述第二组导电路径中的第二导电路径的直径。
38.根据权利要求21所述的方法，还包括：
将导电路径的所述多维布置制造为包括第一导电路径和第二导电路径；
由所述导磁材料的第一部分包封所述第一导电路径以形成第一单元；以及
由所述导磁材料的第二部分包封所述第二导电路径以形成第二单元，所述第二单元大于所述第一单元。
39.根据权利要求14所述的装置，还包括：
多个切除部分，安置在所述第一组单元的周界处，所述导磁材料不存在于所述多个切除部分中。
CN202210510933.XA 2021-05-12 2022-05-11 电感路径的磁结构和布置 Pending CN115346768A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/318,132 US11972897B2 (en) 2021-05-12 2021-05-12 Magnetic structures and arrangement of inductive paths
US17/318,132 2021-05-12

Publications (1)

Publication Number Publication Date
CN115346768A true CN115346768A (zh) 2022-11-15

Family

ID=81603627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210510933.XA Pending CN115346768A (zh) 2021-05-12 2022-05-11 电感路径的磁结构和布置

Country Status (3)

Country Link
US (1) US11972897B2 (zh)
EP (1) EP4092694A1 (zh)
CN (1) CN115346768A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735352B2 (en) * 2020-07-10 2023-08-22 Infineon Technologies Austria Ag Inductor devices and stacked power supply topologies

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683522B2 (en) * 1999-02-24 2004-01-27 Milli Sensor Systems & Actuators, Inc. Planar miniature inductors and transformers
US7489219B2 (en) 2003-07-16 2009-02-10 Marvell World Trade Ltd. Power inductor with reduced DC current saturation
US7567163B2 (en) 2004-08-31 2009-07-28 Pulse Engineering, Inc. Precision inductive devices and methods
CN101071673B (zh) 2006-02-15 2012-04-18 库帕技术公司 磁元件的间隙铁心结构
US20080067990A1 (en) 2006-09-19 2008-03-20 Intersil Americas Inc. Coupled-inductor assembly with partial winding
US9019063B2 (en) 2009-08-10 2015-04-28 Volterra Semiconductor Corporation Coupled inductor with improved leakage inductance control
WO2013037696A1 (en) 2011-09-13 2013-03-21 Danmarks Tekniske Universitet An integrated magnetics component
US20170178797A1 (en) 2015-12-21 2017-06-22 Infineon Technologies Austria Ag Surface Mount Inductor for Placement Over a Power Stage of a Power Converter
US20210118601A1 (en) * 2019-10-17 2021-04-22 Infineon Technologies Austria Ag Inductor devices and stacked power supply topologies
US11735352B2 (en) * 2020-07-10 2023-08-22 Infineon Technologies Austria Ag Inductor devices and stacked power supply topologies
US20220276685A1 (en) * 2021-02-26 2022-09-01 Infineon Technologies Austria Ag Inductor devices and stacked power supply topologies

Also Published As

Publication number Publication date
EP4092694A1 (en) 2022-11-23
US20220367111A1 (en) 2022-11-17
US11972897B2 (en) 2024-04-30

Similar Documents

Publication Publication Date Title
US9697947B1 (en) Vertical PCB surface mount inductors and power converters
US9559679B2 (en) Integrated circuits including magnetic devices
US11398770B1 (en) Delivering power to semiconductor loads
US11683889B2 (en) Processor interposer and electronic system including the processor interposer
WO2016139539A1 (en) Methods and apparatus including integrated conducting and inductive element for providing current
US11876084B2 (en) Power supply system
CN115346768A (zh) 电感路径的磁结构和布置
EP4092698A1 (en) Magnetic structures and inductive coupling control
US20040188811A1 (en) Circuit package apparatus, systems, and methods
CN112687453A (zh) 电感器设备和堆叠电源拓扑
CN114974825A (zh) 电感器器件和堆叠式电源拓扑
CN113921235A (zh) 电感器器件和堆叠式电源拓扑
US20220369464A1 (en) Sandwich structure power supply module
US20210350977A1 (en) Power module, power supply system and multi-phase inverse-coupled inductor
CN112688562A (zh) 叠层式电源拓扑和电感器设备
US20050270136A1 (en) Device comprising a circuit arrangement with an inductive element
US11552049B2 (en) Embedded power device module, processor substrate and electronic system
EP4297053A1 (en) Coupled inductor paths with enhanced thermal dissipation
US11357101B2 (en) Double inductor integrated power module for high current applications
TWI808606B (zh) 電路堆疊結構
KR100433321B1 (ko) 회로 구조를 갖춘 범용 에너지 조절 인터포저
CN116599356A (zh) 电源和集成磁性组件实现方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination