CN115297169A - 数据处理方法、装置、电子设备及介质 - Google Patents

Abstract

本发明提供了一种数据处理方法、装置、电子设备及介质，应用于计算机领域和数据存储领域。该方法包括：响应于检测到来自第一总线发送的初始写入请求，向第一总线发送与初始写入请求对应的第一写入应答，以便第一总线基于当前接收到的第一写入应答，迭代地发送下一个初始写入请求；在获取到来自第一总线发送的第N个初始写入请求的情况下，根据与第二总线对应的第二总线协议处理接收到的N个初始写入请求，以便合并N个初始写入请求，生成目标写入请求；以及向第二总线发送目标写入请求，以便目标写入请求中包含的目标写入数据写入至与第二总线通信连接的目标写入区域。根据本发明提供的方案可以提升写入请求的执行效率。

Description

数据处理方法、装置、电子设备及介质

技术领域

本发明涉及计算机领域和数据存储领域，具体地涉及一种数据处理方法、装置、电子设备及介质。

背景技术

存储设备可以包括基于相关控制装置的数据请求来读取和/或写入数据的设备（例如硬盘、缓存设备等）。相关技术中可以基于总线桥建立CPU和存储设备之间的通讯连接，并借助总线桥来实现针对存储设备的读写操作。例如可以基于总线桥来实现CPU等控制装置和存储设备之间总线协议的转换，即通过总线桥将控制装置的请求数据转换为与存储设备对应的总线协议类型，从而将请求数据中的数据写入存储设备，或者基于请求数据从存储设备中读取相应的数据。

在实现本发明的发明构思过程中，发明人发现相关技术中根据总线桥对请求数据进行协议转换来实现针对存储设备进行读写操作的整体执行效率较低，进而对计算机和相关集成芯片（例如SoC芯片）的计算速度产生一定的负面影响。

发明内容

鉴于上述问题，本发明提供了数据处理方法、装置、电子设备及介质。

根据本发明的第一个方面，提供了一种数据处理方法，包括：

响应于检测到来自第一总线发送的初始写入请求，向上述第一总线发送与上述初始写入请求对应的第一写入应答，以便上述第一总线基于当前接收到的第一写入应答，迭代地发送下一个初始写入请求；

在获取到来自上述第一总线发送的第N个初始写入请求的情况下，根据与第二总线对应的第二总线协议处理接收到的N个初始写入请求，以便合并N个上述初始写入请求，生成目标写入请求，其中，N为大于1的正整数；以及

向上述第二总线发送上述目标写入请求，以便上述目标写入请求中包含的目标写入数据写入至与上述第二总线通信连接的目标写入区域。

本发明的第二方面提供了一种数据处理装置，包括：

第一发送模块，用于响应于检测到来自第一总线发送的初始写入请求，向上述第一总线发送与上述初始写入请求对应的第一写入应答，以便上述第一总线基于当前接收到的第一写入应答，迭代地发送下一个初始写入请求；

写入请求处理模块，用于在获取到来自上述第一总线发送的第N个初始写入请求的情况下，根据与第二总线对应的第二总线协议处理接收到的N个初始写入请求，以便合并N个上述初始写入请求，生成目标写入请求，其中，N为大于1的正整数；以及

第二发送模块，用于向上述第二总线发送上述目标写入请求，以便上述目标写入请求中包含的目标写入数据写入至与上述第二总线通信连接的目标写入区域。

本发明的第三方面提供了一种电子设备，包括：一个或多个处理器；存储器，用于存储一个或多个程序，其中，当所述一个或多个程序被所述一个或多个处理器执行时，使得一个或多个处理器执行上述数据处理方法。

本发明的第四方面还提供了一种计算机可读存储介质，其上存储有可执行指令，该指令被处理器执行时使处理器执行上述数据处理方法。

根据本发明提供的技术方案，在接收到第一个初始写入请求后，立即向第一总线返回第一写入应答，从而可以减少第一总线发送写入请求后，需要等待写入请求中的数据写入完成后发送的写入应答所需的等待时长，进而可以实现控制第一总线迭代地快速发送N个初始写入请求，然后将N个初始写入请求进行合并后转换为目标写入请求，可以一次向第二总线发送N个初始写入请求中的数据，从而可以充分利用第二总线的第二数据位宽信息，避免第二总线的数据位宽浪费，同时减少第一总线的等待时长，提升写入请求的执行效率。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述内容以及其他目的、特征和优点将更为清楚，在附图中。

图1示意性示出了根据本发明实施例的数据处理方法、装置的应用场景图。

图2示意性示出了根据本发明实施例的数据处理方法的流程图。

图3A示意性示出了根据本发明对比例的数据处理方法的应用效果示意图。

图3B示意性示出了根据本发明对比例的数据处理方法的应用场景图。

图3C示意性示出了根据本发明实施例的数据处理方法的应用场景图。

图3D示意性示出了根据本发明实施例的数据处理方法的应用效果示意图。

图4示意性示出了根据本发明另一实施例的数据处理方法的流程图。

图5A示意性示出了根据本发明另一对比例的数据处理的应用效果示意图。

图5B示意性示出了根据本发明另一实施例的数据处理方法的应用场景图。

图5C示意性示出了根据本发明另一实施例的数据处理方法的应用效果示意图。

图6示意性示出了根据本发明实施例的数据处理装置的结构框图。

图7示意性示出了根据本发明实施例的适于实现数据处理方法的电子设备的方框图。

具体实施方式

以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本发明实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本发明。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。

在此使用的所有术语（包括技术和科学术语）具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。

在使用类似于“A、B和C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释（例如，“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等）。

在本发明的技术方案中，所涉及的用户个人信息的收集、存储、使用、加工、传输、提供、发明和应用等处理，均符合相关法律法规的规定，采取了必要保密措施，且不违背公序良俗。

在本发明的技术方案中，在获取或采集用户个人信息之前，均获取了用户的授权或同意。

需要说明的是，本方案中出现的技术术语的简称、英文缩写可以基于下述内容进行解释。

SoC：即系统级芯片，又称片上系统(SoC，System on Chip)。SoC将系统的主要功能综合到一块芯片中，实现将整个系统集成在一个芯片上。

SATA接口：SATA是Serial Advanced Technology Attachment的缩写。2000年11月由“Serial ATA Working Group”团体所制定。SATA接口是一种电脑总线，主要功能是用作主板和存储设备（如硬盘及光盘驱动器）之间的数据传输，其具有结构简单、支持热插拔的优点。SATA总线使用了嵌入式时钟频率信号，具备了较强的纠错能力。

AMBA：高级微控制器总线架构（Advanced Microcontroller Bus Architecture,AMBA）是用于ARM架构下系统芯片（SoC）设计的一种总线架构，在超大规模集成电路设计中有着重要的作用。

AXI：AXI（Advanced eXtensible Interface）是一种总线协议，该总线协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中重要的部分，基于AXI构建的AXI总线可以是面向高性能、高带宽、低延迟的片内总线。

AHB: AHB（Advanced High Performance Bus），可以称为高级高性能总线，可以作为一种总线接口。AHB主要用于高性能模块，如CPU、DMA和DSP等之间的通信连接，可以作为SoC的片上系统总线。

FIFO：First Input First Output的缩写，即先入先出队列。FIFO可以用于不同时钟域之间的数据传输。

FIFO宽度（数据位宽度）：英文技术术语中表示为THE WIDTH，可以表示FIFO一次读写操作的数据位的大小。

FIFO深度：英文技术术语中表示为THE DEEPTH，可以表示FIFO可以存储多少个P位的数据（P可以表示数据位宽度）。

FSM模块：表示有限状态机（finite-state machine，FSM）。

GM模块：由Synopsys公司开发的用于转换总线协议的装置。

随着科技的快速发展，SoC（System on Chip,片上系统）基于其有效地降低电子/信息系统产品的开发成本，缩短开发周期的等特性，越来越受到人们的关注。SATA（SerialATA）接口作为传统的存储接口之一，可以被应用于SoC芯片等集成装置中。相关技术中，SoC通过AMBA总线连接CPU和内部存储器等。AMBA总线架构包括AXI总线、AHB总线、APB总线等，不同协议的总线之间通过总线桥来桥接。但总为了转换总线协议，通常需要额外的开销和延迟来实现。例如，通过总线桥桥接AXI总线、AHB总线的方案会带来很大的系统总线开销，降低SoC 芯片的数据处理速度。

本发明的实施例提供了一种数据处理方法、装置、电子设备及介质，该数据处理方法包括：

响应于检测到来自第一总线发送的初始写入请求，向第一总线发送与初始写入请求对应的第一写入应答，以便第一总线基于当前接收到的第一写入应答，迭代地发送下一个初始写入请求；在获取到来自第一总线发送的第N个初始写入请求的情况下，根据与第二总线对应的第二总线协议处理接收到的N个初始写入请求，以便合并N个初始写入请求，生成目标写入请求，其中，N为大于1的正整数；以及向第二总线发送目标写入请求，以便目标写入请求中包含的目标写入数据写入至与第二总线通信连接的目标写入区域。

根据本发明的实施例，在接收到第一个初始写入请求后，立即向第一总线返回第一写入应答，从而可以减少第一总线发送写入请求后，需要等待写入请求中的数据写入完成后发送的写入应答所需的等待时长，进而可以实现控制第一总线迭代地快速发送N个初始写入请求，然后将N个初始写入请求进行合并后转换为目标写入请求，可以一次向第二总线发送N个初始写入请求中的数据，从而可以充分利用第二总线的第二数据位宽信息，避免第二总线的数据位宽浪费，同时减少第一总线的等待时长，提升写入请求的执行效率。

图1示意性示出了根据本发明实施例的数据处理方法、装置的应用场景图。

如图1所示，根据该实施例的应用场景100可以包括终端设备101、102、103、网络104和服务器105。网络104用以在终端设备101、102、103和服务器105之间提供通信链路的介质。网络104可以包括各种连接类型，例如有线、无线通信链路或者光纤电缆等等。

用户可以使用终端设备101、102、103通过网络104与服务器105交互，以接收或发送消息等。终端设备101、102、103上可以安装有各种通讯客户端应用，例如购物类应用、网页浏览器应用、搜索类应用、即时通信工具、邮箱客户端、社交平台软件等（仅为示例）。

终端设备101、102、103可以是具有显示屏并且支持网页浏览的各种电子设备，包括但不限于智能手机、平板电脑、膝上型便携计算机和台式计算机等等。

服务器105可以是提供各种服务的服务器，例如对用户利用终端设备101、102、103所浏览的网站提供支持的后台管理服务器（仅为示例）。后台管理服务器可以对接收到的用户请求等数据进行分析等处理，并将处理结果（例如根据用户请求获取或生成的网页、信息、或数据等）反馈给终端设备。

需要说明的是，本发明实施例所提供的数据处理方法一般可以由终端设备101、102、103中的任意一个或多个执行。相应地，本发明实施例所提供的数据处理装置一般可以设置于终端设备101、102、103中的任意一个或多个中。本发明实施例所提供的数据处理方法也可以由能够与终端设备101、102、103通信的服务器105执行。相应地，本发明实施例所提供的数据处理装置也可设置于能够与终端设备101、102、103通信的服务器105中。

应该理解，图1中的终端设备、网络和服务器的数目仅仅是示意性的。根据实现需要，可以具有任意数目的终端设备、网络和服务器。

以下将基于图1描述的场景，通过图2~图5C对发明实施例的数据处理方法进行详细描述。

图2示意性示出了根据本发明实施例的数据处理方法的流程图。

如图2所示，该实施例的数据处理方法包括操作S210~操作S230。

在操作S210，响应于检测到来自第一总线发送的初始写入请求，向第一总线发送与初始写入请求对应的第一写入应答，以便第一总线基于当前接收到的第一写入应答，迭代地发送下一个初始写入请求。

在操作S220，在获取到来自第一总线发送的第N个初始写入请求的情况下，根据与第二总线对应的第二总线协议处理接收到的N个初始写入请求，以便合并N个初始写入请求，生成目标写入请求，其中，N为大于1的正整数。

在操作S230，向第二总线发送目标写入请求，以便目标写入请求中包含的目标写入数据写入至与第二总线通信连接的目标写入区域。

根据本发明的实施例，第一总线在发送初始写入请求后，需要在接收到相对应的第一写入应答之后才会发送下一个初始写入请求。因此，在接受到初始写入请求后就向第一总线返回第一写入应答，可以减少第一总线等待第一写入应答的等待时长，从而提升初始写入请求发送的速度。

根据本发明的实施例，第一总线和第二总线可以是分别具有不同的总线协议的总线。相应地，来自第一总线的初始写入请求和向第二总线发送的目标写入请求可以分别满足各自的总线协议。

根据本发明的实施例，初始写入请求可以包括相关技术中用于写入数据的请求信息，初始写入请求可以包含有需要写入的数据和所需写入数据在写入区域中的目的地址。目标写入请求可以包含有N个初始写入请求中需要写入的数据，因此在向第二总线发送目标写入请求后，可以根据目标写入请求一次写入N个初始写入请求中所需写入的数据。

需要说明的是，本发明的实施例对第一总线和/或第二总线的具体总线类型不做限定，可以是任意相关技术中的总线，本领域技术人员可以根据实际情况进行选择。

根据本发明的实施例，目标写入区域可以包括硬盘、内存等存储装置中用于写入数据的设备区域，例如可以是磁盘的扇区。

应该理解的是，由于目标写入请求包含有N个初始写入请求各自的目标地址和所需写入的数据，因此可以根据目标写入请求来实现将N个初始写入请求中各自的数据写入目标写入区域中。

根据本发明的实施例，在接收到第一个初始写入请求后，立即向第一总线返回第一写入应答，从而可以减少第一总线发送写入请求后，需要等待写入请求中的数据写入完成后发送的写入应答所需的等待时长，进而可以实现控制第一总线迭代地快速发送N个初始写入请求，然后将N个初始写入请求进行合并后转换为目标写入请求，可以一次向第二总线发送N个初始写入请求中的数据，从而可以充分利用第二总线的第二数据位宽信息，避免第二总线的数据位宽浪费，同时减少第一总线的等待时长，提升写入请求的执行效率。

根据本发明的实施例，第一总线包括AHB总线。

根据本发明的实施例，第二总线包括AXI总线。

根据本发明的实施例，AHB总线的数据位宽可以为32bit（比特），AXI总线的数据位宽可以是128bit。因此初始写入请求的数据量大小可以是32bit，可以将4个初始写入请求合并为同一个满足AXI总线协议的目标写入请求。相对于相关技术中，写入初始写入请求中的数据后再返回写入应答，通过上述数据处理方法可以至少部分减少AHB总线的等待时长，加快数据写入速度，提升后续数据的处理效率。

根据本发明的实施例，操作220中，根据与第二总线对应的第二总线协议处理接收到的N个初始写入请求，以便合并N个初始写入请求，生成目标写入请求可以包括如下操作：

基于预设顺序拼接N个初始写入请求，得到候选写入请求；以及基于第二总线协议对候选写入请求进行协议转换，生成目标写入请求。

根据本发明的实施例，预设顺序可以包括分别接收N个初始写入请求的接收时刻时序，但不仅限于此，还可以基于其他的规则来设定预设顺序，例如还可以基于初始写入请求中的地址字符排列顺序来确定预设顺序，本发明的实施例对预设顺序的确定不做限定，本领域技术人员可以基于实际需求确定预设顺序。

根据本发明的实施例，协议转换可以是将具有第一总线协议的候选写入请求转换为具有第二总线协议的目标写入请求，从而满足目标写入请求可以通过第二总线传输至目标写入区域。

根据本发明的实施例，数据处理方法还可以包括如下操作：

根据第二总线的第二数据位宽信息和第一总线的第一数据位宽信息，确定N的数量值。

根据本发明的实施例，根据第二总线的第二数据位宽信息和第一总线的第一数据位宽信息，确定N的数量值可以包括如下操作：

根据第二数据位宽信息与第一数据位宽信息的商，确定N的数量值。

图3A示意性示出了根据本发明对比例的数据处理方法的应用效果示意图。

图3B示意性示出了根据本发明对比例的数据处理方法的应用场景图。

结合图3A和图3B所示，本发明的对比例中可以根据图3B所示的数据处理装置来写入数据，该数据处理装置可以包括SATA控制器321、第一总线322、总线桥323、第二总线324和存储设备325。

在本发明的一个对比例中，第一总线322可以是AHB总线，第二总线324可以是AXI总线。

在本发明的一个对比例中，SATA控制器321可以控制初始写入请求从第一总线322发送至总线桥323，总线桥323可以将初始写入请求转换为第二总线324对应的第二总线协议的第一个目标写入请求，并向第二总线324发送第一个目标写入请求。然后第二总线324可以将第一个目标写入请求中的数据写入存储设备325后，通过总线桥323向第一总线322返回第一个写入应答。第一总线322在接收到第一个写入应答后，向总线桥323发送第二个初始写入请求，从而通过迭代地向总线桥323发送初始写入请求，实现将初始写入请求中的数据写入存储装置325中。

图3A中，311可以表示数据处理过程中的时钟周期标识，312表示第二总线324接收到第一个目标写入请求的第一接收时刻，以及接收到第二个目标写入请求的第二接收时刻。313可以分别表示写入第一个目标写入请求和第二个目标写入请求的时刻，314可以表示返回第一个写入应答的返回时刻，315可以表示第二总线等待返回第一个写入应答对应的等待时长。

图3C示意性示出了根据本发明实施例的数据处理方法的应用场景图。

如图3C中（a）图所示，执行本发明的实施例提供的数据处理方法的数据处理装置来写入数据，该数据处理装置可以包括SATA控制器321、第一总线322、总线桥323、第二总线324、存储设备325和缓存桥模块326。

图3C中（b）图中，缓存桥模块326可以包括FSM模块3261和GM模块3262。

在本实施例中，第一总线322可以是AHB总线，第二总线可以是AXI总线。

SATA控制器321可以控制初始写入请求从第一总线322发送至缓存桥模块326，FSM模块3261可以在接收到第一个初始写入请求后322发送第一写入应答，从而可以使SATA控制器321控制第一总线322根据第一写入应答迭代地控制第一总线322向缓存桥模块326发送N个初始写入请求。

FSM模块3261可以将N个初始写入请求合并为同一个候选写入请求（也称写入操作），GM模块3262可以对候选写入请求进行协议转换，生成目标写入请求。并将目标写入请求发送至第二总线322，从而可以充分利用第二总线322的第二数据位宽，将N个初始写入请求中的数据一次写入缓存设备326中。

图3D示意性示出了根据本发明实施例的数据处理方法的应用效果示意图。

如图3D所示，331可以表示时钟周期标识，332可以表示第一总线发送初始写入请求的第一个发送时刻。333可以表示第一总线接收到与初始写入请求对应的第一写入应答的第一个接收时刻，可以理解的是，第一总线接可以接收到共64个第一写入应答。334可以表示第二总线发送目标写入请求的发送时刻。335可以表示第二总线接收到上一个目标写入请求对应的写入应答的接收时刻。

图4示意性示出了根据本发明另一实施例的数据处理方法的流程图。

如图4所示，该实施例的数据处理方法还可以包括操作S410~操作S440。

在操作S410，响应于检测到来自第一总线发送的初始读取请求，根据初始读取请求中的初始地址信息，以及第二总线协议处理初始读取请求，生成目标读取请求，其中，目标读取请求用于从与第二总线通信连接的目标读取区域中读取预设数据长度的目标读取数据，预设数据长度大于第二总线的第二数据位宽信息所表征的数据长度。

在操作S420，向第二总线发送目标读取请求，以便与第二总线通信连接的目标读取区域，根据目标读取请求返回目标读取数据。

在操作S430，响应于接收到来自第二总线发送的M个第二子目标读取数据，根据第一总线协议处理M个第二子目标读取数据，生成L个第一子目标读取数据，其中，目标读取数据由M个第二子目标读取数据构成，M和L均为大于1的正整数。

在操作S440，基于预设规则向第一总线返回L个第一子目标读取数据。

根据本发明的实施例，初始地址信息可以包括目标读取区域中用于读取数据的目的地址信息，根据初始地址信息和预设数据长度，可以从目标读取区域中查询到并返回目标读取请求中的目标读取数据。

根据本发明的实施例，由目标读取数据的预设数据长度大于第二数据位宽信息表征的数据长度，因此可以通过第二总线发送的M个第二子目标读取数据来表示目标读取数据。

根据本发明的实施例，可以根据第一总线的数据位宽信息所表示的数据长度来确定第一子目标读取数据的数据长度（即数据大小），例如在第一数据位宽信息表征32bit的数据长度，第二数据位宽度信息表征的数据长度为128bit的情况下，第二子目标读取数据可以具有128bit的数据长度，这样可以将每个第二子目标读取数据转换为4个第一子目标读取数据。

根据本发明的实施例，通过一次接收包含有M个第二子目标读取数据的目标读取数据，并将第二子目标读取数据统一转换为第一子目标读取数据，这样可以至少部分避免由于第一总线和/或第二总线的数据位宽信息的限制，导致第一总线和/或第二总线等待读取请求的等待时长过长的技术问题，减少第一总线和/或第二总线的等待时长，提升数据的读取速度。

需要说明的是，本发明的实施例对预设规则的具体设定方式不做限定，例如可以基于第一子目标读取数据的生成顺序发送第一子目标读取数据，或者还可以基于第一子目标读取数据的数据标识顺序发送。本发明的实施例对此不再赘述。

根据本发明的实施例，目标读取请求包括突发读取请求。

根据本发明的实施例，突发读取请求可以包括相关技术中的burst请求，可以根据burst请求的特性来实现从目标读取区域中读取到具有较长的数据长度的目标读取数据。

根据本发明的实施例，第二数据位宽信息表征的数据长度大于第一总线的第一数据位宽信息表征的数据长度。

操作S430中，根据第一总线协议处理M个第二子目标读取数据，生成L个第一子目标读取数据可以包括如下操作：

根据第一数据位宽表征的数据长度，对M个第二子目标读取数据中的每个分别进行拆分，得到L个第二子候选读取数据，其中，L个第二子候选读取数据中至少一个第二子候选读取数据的数据长度等于第一数据位宽信息表征的数据长度；以及基于第一总线协议对L个第二子候选读取数据中的每个分别进行协议转换，得到L个第一子目标读取数据。

根据本发明的实施例，例如在第二数据位宽信息表征的数据长度为128bit，第一数位宽信息表征的数据长度为32bit的情况下，第二子目标读取数据的数据长度可以是128bit，第一子目标读取数据的数据长度可以是32bit，可以将每个第二子目标读取数据分别拆分为4个第二子候选读取数据，每个第二自候选读取数据的数据长度为32bit，然后对第二子候选读取数据进行协议转换，得到满足第一总线协议要求的第一子目标读取数据。

根据本发明的实施例，目标写入区域和/或目标读取区域通过SATA接口与第二总线通信连接。

根据本发明的实施例，通过SATA接口与第二总线通信链接，可以实现将数据写入相关技术中满足SATA协议的存储装置（例如SATA硬盘存储装置），或者从该存储装置中读取相关数据，从而在不大量更新存储装置的设备型号的情况下，提升数据的读取和/或写入效率，进而本发明提供的数据处理方法的适用范围。

图5A示意性示出了根据本发明另一对比例的数据处理的应用效果示意图。

结合图5A和图3B所示，本发明的对比例中可以根据图3B所示的数据处理装置来读取数据，该数据处理装置可以包括SATA控制器321、第一总线322、总线桥323、第二总线324和存储设备325。

在本发明的一个对比例中，第一总线322可以是AHB总线，第二总线324可以是AXI总线。

在本发明的对比例中，SATA控制器321在进行读取数据的操作过程中，每次向第一总线322发送的初始读取请求都需要在第二总线324转换为目标读取请求，然后第二总线324将目标读取请求发送至存储设备325目标读取区域中，再将需要读取的数据通过第二总线324返回值第一总线322。第一总线322在接收到读取的数据后才会发送下一个初始读取请求，从而形成了第一总线和第二总线的固定等待时长。

图5A中，511可以表示数据读取过程中的时钟周期标识，512表示第一总线322发送第一个初始读取请求的时刻，513可以表示第一总线322接收到第一个初始读取请求对应的读取数据的时刻，514可以表示第二总线324接收到第一个目标读取请求的时刻，515可以表示第二总线324接收到第一个初始读取请求对应的读取数据的时刻。516可以表示第二总线324实现初始读取数据的读取操作的固定等待时长。

由此可知，在本发明的对比例中，第二总线324在完成初始读取请求的读取操作至少需要12个时钟周期，且由于第二总线（即AXI总线）的第二数据位宽的限制，只能在12个时钟周期中读取至多128bit数据的读取工作，数据读取的效率较低。

图5B示意性示出了根据本发明另一实施例的数据处理方法的应用场景图。

如图5B中（a）图所示，执行本发明的实施例提供的数据处理方法的数据处理装置来读取数据，该数据处理装置可以包括SATA控制器521、第一总线522、总线桥523、第二总线524、存储设备525和缓存桥模块526。

图5B中（b）图中，缓存桥模块526可以包括FSM模块5261、GM模块5262和FIFO模块5263。

在本实施例中，第一总线522可以是AHB总线，第二总线524可以是AXI总线。

在存储设备525为硬盘装置的情况下，可以将硬盘装置中一个扇区所能存储的数据大小（例如可以是256字节，即256Byte）作为目标读取数据的预设数据长度。SATA控制器521可以通过配置寄存器，来控制目标使其每次读取目标读取数据的预设数据长度为256Byte，这样可以通过向第一总线522发送burst请求，即初始读取请求，来获取该目标读取数据。缓存桥模块526可以将初始读取请求转换为满足第二总线协议的目标读取请求，然后第二总线524在接收到目标读取请求后，可以根据目标读取请求从存储设备525的目标读取区域中读取目标读取请求对应的数据，存储设备525可以根据目标读取请求向第二总线发送16个第二子目标读取数据，每个第二子目标读取数据可以包含有128bit的数据长度的数据，从而可以由该16个第二子目标读取数据来构成目标读取数据。

缓存桥模块526中的FIFO模块5263可以依序接收16个第二子目标读取数据，同时通过FSM模块5261计数，并在第16个第二子目标读取数据返回值FIFO模块5263后，可以利用GM模块5262从FIFO模块5263分别将16个第二子目标读取数据中的每个分别拆分为4个第一子目标读取数据，并将拆分后的第二子候选读取数据进行协议转换，从而可以得到对应的第一子目标读取数据，即每个第一子目标读取数据的数据长度均为32bit。

这样就可以将64个第一子目标读取数据分别发送至第一总线，从而返回需要进行读取的目标读取数据。

根据本发明实施例提供的数据处理方法，可以使第二总线只需要等待一次固定等待时长既可以完成256Byte数据长度的读取任务，从而减少第二总线的等待时长，提升数据读取的效率。

相应地，在目标读取数据的预设数据长度较小，例如为32bit的情况下，还可以通过总线桥523来完成目标读取数据的读取任务，从而可以提供另一个数据读取通道，以提供灵活的、多样化的数据读取方式。

需要说明的是，本发明实施例中提供的预设数据长度、第一数据位宽信息、第二数据位宽信息仅为示意性的，仅为了说明根据本发明的实施例进行数据处理的具体过程，并非限定预设数据长度、第一数据位宽信息、第二数据位宽信息的具体数据长度或数据大小，本领域技术人员可以根据实际需求进行设计。

图5C示意性示出了根据本发明另一实施例的数据处理方法的应用效果示意图。

如图5C所示，531可以表示根据本发明的实施例提供的数据处理方法进行数据读取过程中的时钟周期标识，532表示执行本发明的实施例提供的数据处理方法过程中，第二总线接收到目标读取请求的时刻，533表示目标读取请求发送至第二总线的时刻，5341表示第二总线接收到第一个第二子目标读取数据的时刻，5342表示第二总线接收到第二个第二子目标读取数据的时刻，535表示第二总线在接收第二子目标读取数据之前的固定等待时长。

基于上述数据处理方法，本发明还提供了一种数据处理装置。以下将结合图6对该装置进行详细描述。

图6示意性示出了根据本发明实施例的数据处理装置的结构框图。

如图6所示，该实施例的数据处理装置600包括第一发送模块610、写入请求处理模块620和第二发送模块630。

第一发送模块610用于响应于检测到来自第一总线发送的初始写入请求，向第一总线发送与初始写入请求对应的第一写入应答，以便第一总线基于当前接收到的第一写入应答，迭代地发送下一个初始写入请求。

写入请求处理模块620写入请求处理模块，用于在获取到来自第一总线发送的第N个初始写入请求的情况下，根据与第二总线对应的第二总线协议处理接收到的N个初始写入请求，以便合并N个初始写入请求，生成目标写入请求，其中，N为大于1的正整数。

第二发送模块630，用于向第二总线发送目标写入请求，以便目标写入请求中包含的目标写入数据写入至与第二总线通信连接的目标写入区域。

根据本发明的实施例，写入请求处理模块包括：第一拼接单元和第一协议转换单元。

第一拼接单元用于基于预设顺序拼接N个初始写入请求，得到候选写入请求。

第一协议转换单元用于基于第二总线协议对候选写入请求进行协议转换，生成目标写入请求。

根据本发明的实施例，数据处理装置还包括第一确定模块。

第一确定模块用于根据第二总线的第二数据位宽信息和第一总线的第一数据位宽信息，确定N的数量值。

根据本发明的实施例，第一确定模块包括第一确定单元。

第一确定单元用于根据第二数据位宽信息与第一数据位宽信息的商，确定N的数量值。

根据本发明的实施例，数据处理装置还包括：读取请求处理模块、第三发送模块、读取数据处理模块和读取数据返回模块。

读取请求处理模块用于响应于检测到来自第一总线发送的初始读取请求，根据初始读取请求中的初始地址信息，以及第二总线协议处理初始读取请求，生成目标读取请求，其中，目标读取请求用于从与第二总线通信连接的目标读取区域中读取预设数据长度的目标读取数据，预设数据长度大于第二总线的第二数据位宽信息所表征的数据长度。

第三发送模块用于向第二总线发送目标读取请求，以便与第二总线通信连接的目标读取区域，根据目标读取请求返回目标读取数据。

读取数据处理模块用于响应于接收到来自第二总线发送的M个第二子目标读取数据，根据第一总线协议处理M个第二子目标读取数据，生成L个第一子目标读取数据，其中，目标读取数据由M个第二子目标读取数据构成，M和L均为大于1的正整数。

读取数据返回模块用于基于预设规则向第一总线返回L个第一子目标读取数据。

根据本发明的实施例，第二数据位宽信息表征的数据长度大于第一总线的第一数据位宽信息表征的数据长度。

读取数据处理模块包括：拆分单元和第二协议转换单元。

拆分单元用于根据第一数据位宽表征的数据长度，对M个第二子目标读取数据中的每个分别进行拆分，得到L个第二子候选读取数据，其中，L个第二子候选读取数据中至少一个第二子候选读取数据的数据长度等于第一数据位宽信息表征的数据长度。

第二协议转换单元用于基于第一总线协议对L个第二子候选读取数据中的每个分别进行协议转换，得到L个第一子目标读取数据。

根据本发明的实施例，目标读取请求包括突发读取请求。

根据本发明的实施例，第一总线包括AHB总线；和/或第二总线包括AXI总线。

根据本发明的实施例，目标写入区域和/或目标读取区域通过SATA接口与第二总线通信连接。

根据本发明的实施例，第一发送模块610、写入请求处理模块620和第二发送模块630中的任意多个模块可以合并在一个模块中实现，或者其中的任意一个模块可以被拆分成多个模块。或者，这些模块中的一个或多个模块的至少部分功能可以与其他模块的至少部分功能相结合，并在一个模块中实现。根据本发明的实施例，第一发送模块610、写入请求处理模块620和第二发送模块630中的至少一个可以至少被部分地实现为硬件电路，例如现场可编程门阵列（FPGA）、可编程逻辑阵列（PLA）、片上系统、基板上的系统、封装上的系统、专用集成电路（ASIC），或可以通过对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现，或以软件、硬件以及固件三种实现方式中任意一种或以其中任意几种的适当组合来实现。或者，第一发送模块610、写入请求处理模块620和第二发送模块630中的至少一个可以至少被部分地实现为计算机程序模块，当该计算机程序模块被运行时，可以执行相应的功能。

图7示意性示出了根据本发明实施例的适于实现数据处理方法的电子设备的方框图。

如图7所示，根据本发明实施例的电子设备700包括处理器701，其可以根据存储在只读存储器（ROM）702中的程序或者从存储部分708加载到随机访问存储器（RAM）703中的程序而执行各种适当的动作和处理。处理器701例如可以包括通用微处理器（例如CPU）、指令集处理器和/或相关芯片组和/或专用微处理器（例如，专用集成电路（ASIC））等等。处理器701还可以包括用于缓存用途的板载存储器。处理器701可以包括用于执行根据本发明实施例的方法流程的不同动作的单一处理单元或者是多个处理单元。

在RAM 703中，存储有电子设备700操作所需的各种程序和数据。处理器 701、ROM702以及RAM 703通过总线704彼此相连。处理器701通过执行ROM 702和/或RAM 703中的程序来执行根据本发明实施例的方法流程的各种操作。需要注意，程序也可以存储在除ROM702和RAM 703以外的一个或多个存储器中。处理器701也可以通过执行存储在一个或多个存储器中的程序来执行根据本发明实施例的方法流程的各种操作。

根据本发明的实施例，电子设备700还可以包括输入/输出（I/O）接口705，输入/输出（I/O）接口705也连接至总线704。电子设备700还可以包括连接至I/O接口705的以下部件中的一项或多项：包括键盘、鼠标等的输入部分706；包括诸如阴极射线管（CRT）、液晶显示器（LCD）等以及扬声器等的输出部分707；包括硬盘等的存储部分708；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分709。通信部分709经由诸如因特网的网络执行通信处理。驱动器710也根据需要连接至I/O接口705。可拆卸介质711，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器710上，以便于从其上读出的计算机程序根据需要被安装入存储部分708。

本发明还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中描述的设备/装置/系统中所包含的；也可以是单独存在，而未装配入该设备/装置/系统中。上述计算机可读存储介质承载有一个或者多个程序，当上述一个或者多个程序被执行时，实现根据本发明实施例的方法。

根据本发明的实施例，计算机可读存储介质可以是非易失性的计算机可读存储介质，例如可以包括但不限于：便携式计算机磁盘、硬盘、随机访问存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、便携式紧凑磁盘只读存储器（CD-ROM）、光存储器件、磁存储器件、或者上述的任意合适的组合。在本发明中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。例如，根据本发明的实施例，计算机可读存储介质可以包括上文描述的ROM 702和/或RAM 703和/或ROM 702和RAM 703以外的一个或多个存储器。

本发明的实施例还包括一种计算机程序产品，其包括计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。当计算机程序产品在计算机系统中运行时，该程序代码用于使计算机系统实现本发明实施例所提供的方法。

在该计算机程序被处理器701执行时执行本发明实施例的系统/装置中限定的上述功能。根据本发明的实施例，上文描述的系统、装置、模块、单元等可以通过计算机程序模块来实现。

在一种实施例中，该计算机程序可以依托于光存储器件、磁存储器件等有形存储介质。在另一种实施例中，该计算机程序也可以在网络介质上以信号的形式进行传输、分发，并通过通信部分709被下载和安装，和/或从可拆卸介质711被安装。该计算机程序包含的程序代码可以用任何适当的网络介质传输，包括但不限于：无线、有线等等，或者上述的任意合适的组合。

在这样的实施例中，该计算机程序可以通过通信部分709从网络上被下载和安装，和/或从可拆卸介质711被安装。在该计算机程序被处理器701执行时，执行本发明实施例的系统中限定的上述功能。根据本发明的实施例，上文描述的系统、设备、装置、模块、单元等可以通过计算机程序模块来实现。

根据本发明的实施例，可以以一种或多种程序设计语言的任意组合来编写用于执行本发明实施例提供的计算机程序的程序代码，具体地，可以利用高级过程和/或面向对象的编程语言、和/或汇编/机器语言来实施这些计算程序。程序设计语言包括但不限于诸如Java，C++，python，“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网（LAN）或广域网（WAN），连接到用户计算设备，或者，可以连接到外部计算设备（例如利用因特网服务提供商来通过因特网连接）。

附图中的流程图和框图，图示了按照本发明各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

本领域技术人员可以理解，本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合，即使这样的组合或结合没有明确记载于本发明中。特别地，在不脱离本发明精神和教导的情况下，本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本发明的范围。

以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。本发明的范围由所附权利要求及其等同物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (12)

1.一种数据处理方法，其特征在于，包括：

响应于检测到来自第一总线发送的初始写入请求，向所述第一总线发送与所述初始写入请求对应的第一写入应答，以便所述第一总线基于当前接收到的第一写入应答，迭代地发送下一个初始写入请求；

在获取到来自所述第一总线发送的第N个初始写入请求的情况下，根据与第二总线对应的第二总线协议处理接收到的N个初始写入请求，以便合并N个所述初始写入请求，生成目标写入请求，其中，N为大于1的正整数；以及

向所述第二总线发送所述目标写入请求，以便所述目标写入请求中包含的目标写入数据写入至与所述第二总线通信连接的目标写入区域。

2.根据权利要求1所述的方法，其特征在于，根据与第二总线对应的第二总线协议处理接收到的N个初始写入请求，以便合并N个所述初始写入请求，生成目标写入请求包括：

基于预设顺序拼接N个所述初始写入请求，得到候选写入请求；以及

基于所述第二总线协议对所述候选写入请求进行协议转换，生成所述目标写入请求。

3.根据权利要求1所述的方法，其特征在于，还包括：

根据所述第二总线的第二数据位宽信息和所述第一总线的第一数据位宽信息，确定所述N的数量值。

4.根据权利要求3所述的方法，其特征在于，根据所述第二总线的第二数据位宽信息和所述第一总线的第一数据位宽信息，确定所述N的数量值包括：

根据所述第二数据位宽信息与所述第一数据位宽信息的商，确定所述N的数量值。

5.根据权利要求1所述的方法，其特征在于，还包括：

响应于检测到来自所述第一总线发送的初始读取请求，根据所述初始读取请求中的初始地址信息，以及所述第二总线协议处理所述初始读取请求，生成目标读取请求，其中，所述目标读取请求用于从与所述第二总线通信连接的目标读取区域中读取预设数据长度的目标读取数据，所述预设数据长度大于所述第二总线的第二数据位宽信息所表征的数据长度；

向所述第二总线发送所述目标读取请求，以便与所述第二总线通信连接的所述目标读取区域，根据所述目标读取请求返回所述目标读取数据；

响应于接收到来自所述第二总线发送的M个第二子目标读取数据，根据第一总线协议处理M个所述第二子目标读取数据，生成L个第一子目标读取数据，其中，所述目标读取数据由M个所述第二子目标读取数据构成，M和L均为大于1的正整数；以及

基于预设规则向所述第一总线返回L个所述第一子目标读取数据。

6.根据权利要求5所述的方法，其特征在于，所述第二数据位宽信息表征的数据长度大于所述第一总线的第一数据位宽信息表征的数据长度；

根据所述第一总线协议处理M个所述第二子目标读取数据，生成L个第一子目标读取数据包括：

根据所述第一数据位宽表征的数据长度，对M个所述第二子目标读取数据中的每个分别进行拆分，得到L个第二子候选读取数据，其中，L个所述第二子候选读取数据中至少一个所述第二子候选读取数据的数据长度等于所述第一数据位宽信息表征的数据长度；以及

基于所述第一总线协议对L个所述第二子候选读取数据中的每个分别进行协议转换，得到L个所述第一子目标读取数据。

7.根据权利要求5所述的方法，其特征在于，

所述目标读取请求包括突发读取请求。

8.根据权利要求1至7中任一项所述的方法，其特征在于，

所述第一总线包括AHB总线；和/或

所述第二总线包括AXI总线。

9.根据权利要求5所述的方法，其特征在于，

所述目标写入区域和/或目标读取区域通过SATA接口与所述第二总线通信连接。

10.一种数据处理装置，其特征在于，包括：

第一发送模块，用于响应于检测到来自第一总线发送的初始写入请求，向所述第一总线发送与所述初始写入请求对应的第一写入应答，以便所述第一总线基于当前接收到的第一写入应答，迭代地发送下一个初始写入请求；

写入请求处理模块，用于在获取到来自所述第一总线发送的第N个初始写入请求的情况下，根据与第二总线对应的第二总线协议处理接收到的N个初始写入请求，以便合并N个所述初始写入请求，生成目标写入请求，其中，N为大于1的正整数；以及

第二发送模块，用于向所述第二总线发送所述目标写入请求，以便所述目标写入请求中包含的目标写入数据写入至与所述第二总线通信连接的目标写入区域。

11.一种电子设备，其特征在于，包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序，

其中，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器执行根据权利要求1~9中任一项所述的方法。

12.一种计算机可读存储介质，其特征在于，其上存储有可执行指令，该指令被处理器执行时使处理器执行根据权利要求1~9中任一项所述的方法。

Images