CN115276645A - 一种基准时钟信号发生装置 - Google Patents
一种基准时钟信号发生装置 Download PDFInfo
- Publication number
- CN115276645A CN115276645A CN202210689516.6A CN202210689516A CN115276645A CN 115276645 A CN115276645 A CN 115276645A CN 202210689516 A CN202210689516 A CN 202210689516A CN 115276645 A CN115276645 A CN 115276645A
- Authority
- CN
- China
- Prior art keywords
- signal
- locked loop
- voltage
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Abstract
本发明提供一种基准时钟信号发生装置,包括参考信号源、模拟锁相环路、辅助锁相环路、第一多路选择开关、第一压控振荡器和微控制器;通过首先利用辅助锁相环路根据参考信号和反馈信号控制高频振荡器输出需要的频率,当检测到辅助锁相环路完成信号锁定后,将开关切换以利用模拟锁相环路根据参考信号和反馈信号控制高频振荡器输出最终的时钟基准信号。本发明通过采用无源的模拟锁相环路来控制高频振荡器输出时钟信号,从而摆脱了数字锁相环芯片底噪的限制,大大降低了时钟基准信号的相位噪声。
Description
技术领域
本发明涉及信号处理技术领域,尤其涉及一种基准时钟信号发生装置。
背景技术
随着数字通信、雷达、信息战、电子对抗等技术的发展,对更高性能指标的信号源的需求越来越旺盛。其中相位噪声是一个非常关键的指标,往往会成为系统性能提高的一个受限制因素。因此降低信号源的相位噪声成为信号源设计的一个非常重要的方向。
信号源的实现方式有三种,无论采用其中哪一种方案,参考源的相位噪声对频率源的相位噪声起着决定性作用。因此低相噪的时钟基准是信号源能够实现低相噪的前提。
采用锁相式频率合成的方式,在不考虑锁相环芯片自身底噪的情况下,时钟基准的近端相位噪声由低频段晶体振荡器的近端相位噪声决定,时钟基准的远端相位噪声与高频段晶体振荡器的远端相位噪声一致,这样就实现了近端相位噪声与远端相位噪声的拼接,达到改善时钟基准相位噪声的目的。
但是随着技术的发展,对时钟基准的相位噪声的要求越来越高,此时数字锁相环芯片的底噪已经不能够被忽略,特别是锁相环近端的底噪已经成为时钟基准的相位噪声受限的关键因素。因此,如何摆脱数字锁相环芯片底噪的限制以降低时钟基准的相位噪声成为亟待解决的问题。
发明内容
本发明提供一种基准时钟信号发生装置,用以解决上述技术问题,能够摆脱数字锁相环芯片底噪的限制以降低时钟基准的相位噪声。
本发明提供一种基准时钟信号发生装置,包括参考信号源、模拟锁相环路、辅助锁相环路、第一多路选择开关、第一压控振荡器和微控制器;
所述参考信号源用于将参考信号通过第一信号分配器分别传输至所述模拟锁相环路和所述辅助锁相环路;
所述模拟锁相环路的输出端、所述辅助锁相环路的输出端分别与所述第一多路选择开关的第一输入端、第二输入端连接;
所述辅助锁相环路用于基于所述参考信号以及所述第一压控振荡器输出的第一反馈信号生成初始控制电压,并将所述初始控制电压通过所述第一多路选择开关传输至所述第一压控振荡器的压控端;
所述微控制器用于对所述辅助锁相环路的输出信号进行信号锁定检测,当检测并判定所述辅助锁相环路完成信号锁定后,控制所述第一多路选择开关切换至所述模拟锁相环路;所述微控制器还用于对所述辅助锁相环路进行参数配置;
所述模拟锁相环路用于通过模拟鉴相器根据所述参考信号以及所述第一压控振荡器输出的第二反馈信号输出控制信号,并将所述控制信号通过所述第一多路选择开关传输至所述第一压控振荡器的压控端,以使所述第一压控振荡器基于所述控制信号输出时钟信号。
进一步地,所述参考信号源包括第一参考源电路、第二参考源电路和第二多路选择开关;所述第一参考源电路的输出端、所述第二参考源电路的输出端分别与所述第二多路选择开关的第一输入端、第二输入端连接,所述第二多路选择开关的输出端通过参考信号输出电路与所述参考信号源的输出端连接;
所述第一参考源电路用于将接收到的外部参考信号进行滤波处理后通过所述第二多路选择开关传输至所述参考信号输出电路;
所述第二参考源电路用于通过第二压控振荡器生成内部参考信号,并将所述内部参考信号通过所述第二多路选择开关传输至所述参考信号输出电路;其中,所述第二压控振荡器的控制电压由DAC输出的电压信号经过滤波处理后得到;
所述微控制器还用于基于所述第一参考源电路传输的外部参考信号的大小对所述第二多路选择开关进行切换。
进一步地,所述微控制器还用于对所述模拟锁相环路的输出信号进行信号锁定检测,当检测并确定所述模拟锁相环路发生信号失锁后,控制所述第一多路选择开关切换至所述辅助锁相环路。
进一步地,所述第一压控振荡器的输出端连接有第二信号分配器;其中,所述第一压控振荡器通过所述第二信号分配器的第一输出端输出所述第一反馈信号,所述第一压控振荡器通过所述第二信号分配器的第二输出端输出所述第二反馈信号,所述第一压控振荡器通过所述第二信号分配器的第三输出端输出所述时钟信号。
进一步地,所述第二信号分配器的第三输出端连接有功分器,所述功分器用于将所述第一压控振荡器通过所述第二信号分配器的第三输出端输出的时钟信号划分为多路。
进一步地,所述第一信号分配器为采用功分器或耦合器,所述第二信号分配器为采用功分器或耦合器。
进一步地,所述第一参考源电路具体用于将接收到的外部参考信号依次进行滤波、放大和滤波处理后,通过所述第二多路选择开关传输至所述参考信号输出电路。
进一步地,所述参考信号输出电路中依次串联有第一滤波器、第一放大器、倍频器、第二滤波器和第二放大器。
进一步地,所述倍频器为采用可调倍频器,且所述可调倍频器的调频倍数为基于所述可调倍频器的输入参考信号的频率与预设的输出频率的比值进行确定。
进一步地,所述第一压控振荡器为采用恒温晶体振荡器或声表振荡器。
本发明提供的基准时钟信号发生装置,通过首先利用辅助锁相环路根据参考信号和反馈信号控制高频振荡器输出需要的频率,当检测到辅助锁相环路完成信号锁定后,将开关切换以利用模拟锁相环路根据参考信号和反馈信号控制高频振荡器输出最终的时钟基准信号。
本发明通过采用无源的模拟锁相环路来控制高频振荡器输出时钟信号,从而摆脱了数字锁相环芯片底噪的限制,大大降低了时钟基准信号的相位噪声。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的基准时钟信号发生装置的结构示意图之一;
图2是本发明实施例提供的基准时钟信号发生装置的结构示意图之二;
图3是本发明实施例提供的基准时钟信号发生装置的结构示意图之三。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明实施例提供一种基准时钟信号发生装置,包括参考信号源、模拟锁相环路、辅助锁相环路、第一多路选择开关、第一压控振荡器和微控制器;
所述参考信号源用于将参考信号通过第一信号分配器分别传输至所述模拟锁相环路和所述辅助锁相环路;
所述模拟锁相环路的输出端、所述辅助锁相环路的输出端分别与所述第一多路选择开关的第一输入端、第二输入端连接;
所述辅助锁相环路用于基于所述参考信号以及所述第一压控振荡器输出的第一反馈信号生成初始控制电压,并将所述初始控制电压通过所述第一多路选择开关传输至所述第一压控振荡器的压控端;
所述微控制器用于对所述辅助锁相环路的输出信号进行信号锁定检测,当检测并判定所述辅助锁相环路完成信号锁定后,控制所述第一多路选择开关切换至所述模拟锁相环路;所述微控制器还用于对所述辅助锁相环路进行参数配置;
所述模拟锁相环路用于通过模拟鉴相器根据所述参考信号以及所述第一压控振荡器输出的第二反馈信号输出控制信号,并将所述控制信号通过所述第一多路选择开关传输至所述第一压控振荡器的压控端,以使所述第一压控振荡器基于所述控制信号输出时钟信号。
进一步地,所述第一压控振荡器为采用恒温晶体振荡器或声表振荡器。
在本发明实施例中,参考信号通过第一信号分配器分为两路,一路传入模拟锁相环路作为参考信号,另一路传入辅助锁相环路作为参考信号。模拟锁相环路、辅助锁相环路的输出分别连接第一多路选择开关,第一多路选择开关通过切换开关来选择两路输入信号中的其中一路进行输出。
需要说明的是,本发明电路在工作时,首先利用辅助锁相环路的数字鉴相器根据参考信号和反馈信号的频率差,输出对应的控制电压,经过对应的环路滤波器后,输出到高频振荡器(第一压控振荡器)的压控端,使高频振荡器输出需要的频率。当微控制器检测到辅助锁相环路完成信号锁定后,将开关切换到模拟锁相环路,同时把辅助锁相环路断开,防止对模拟锁相环产生干扰;经过数字鉴相器鉴频和锁相,此时的参考信号和高频振荡器频率相同,模拟锁相环的模拟鉴相器根据参考信号和反馈信号的相位差,输出对应的控制信号,经过对应环路滤波器后,输出到高频振荡器压控端,使高频振荡器输出需要的频率。微控制器检测到模拟锁相环锁定信号,表明时钟基准已经锁定,可以正常工作,高频振荡器输出为信号源提供时钟基准信号。
本发明通过采用无源的模拟锁相环路来控制高频振荡器输出时钟信号,从而摆脱了数字锁相环芯片底噪的限制,大大降低了时钟基准信号的相位噪声。
请参见图2,在本发明实施例中,进一步地,所述参考信号源包括第一参考源电路、第二参考源电路和第二多路选择开关;所述第一参考源电路的输出端、所述第二参考源电路的输出端分别与所述第二多路选择开关的第一输入端、第二输入端连接,所述第二多路选择开关的输出端通过参考信号输出电路与所述参考信号源的输出端连接;
所述第一参考源电路用于将接收到的外部参考信号进行滤波处理后通过所述第二多路选择开关传输至所述参考信号输出电路;
所述第二参考源电路用于通过第二压控振荡器生成内部参考信号,并将所述内部参考信号通过所述第二多路选择开关传输至所述参考信号输出电路;其中,所述第二压控振荡器的控制电压由DAC输出的电压信号经过滤波处理后得到;进一步地,所述参考信号输出电路中依次串联有第一滤波器、第一放大器、倍频器、第二滤波器和第二放大器。
所述微控制器还用于基于所述第一参考源电路传输的外部参考信号的大小对所述第二多路选择开关进行切换。
在本实施例中,参考信号源包括第一参考源电路、第二参考源电路,其中第一参考源电路用于传输外参考信号,第二参考源电路用于传输内参考信号。第一参考源电路、第二参考源电路的输出分别连接第二多路选择开关,第二多路选择开关通过切换开关来选择两路输入信号中的其中一路进行输出。在工作时,可以通过微控制器对外参考信号的输出进行监测,根据外参考信号的大小来切换开关;例如,当外参考信号进行滤波后,若微控制器监测不到第一参考源电路有外参考信号输出,则将开关切换至第二参考源电路,由第二参考源电路通过低频振荡器来生成内参考信号。其中,内部参考信号的生成选用超低相噪的低频振荡器,电源需要进行滤波处理;控制电压由DAC控制,DAC输出需要进行特殊滤波处理,避免振荡器受到DAC噪声影响。
在本发明实施例中,进一步地,所述微控制器还用于对所述模拟锁相环路的输出信号进行信号锁定检测,当检测并确定所述模拟锁相环路发生信号失锁后,控制所述第一多路选择开关切换至所述辅助锁相环路。
在本发明实施例中,在电路正常工作后,当监测到模拟锁相环路失锁时,将开关切换至辅助锁相环路重新进行信号锁定后,再切换回模拟锁相环路继续工作。
在本发明实施例中,进一步地,所述第一压控振荡器的输出端连接有第二信号分配器;其中,所述第一压控振荡器通过所述第二信号分配器的第一输出端输出所述第一反馈信号,所述第一压控振荡器通过所述第二信号分配器的第二输出端输出所述第二反馈信号,所述第一压控振荡器通过所述第二信号分配器的第三输出端输出所述时钟信号。
需要说明的是,第一压控振荡器可以通过第二信号分配器来对输出信号进行分配,其中,第二信号分配器可分为三路,第一路用于输出第一反馈信号至辅助锁相环路,第二路用于输出第二反馈信号至模拟锁相环路,第三路用于输出最终时钟信号。
在本发明实施例中,进一步地,所述第二信号分配器的第三输出端连接有功分器,所述功分器用于将所述第一压控振荡器通过所述第二信号分配器的第三输出端输出的时钟信号划分为多路。
需要说明的是,对于高频振荡器输出的时钟信号,可以通过功分器进一步分为多路,每一路的时钟信号经过放大及滤波后输出,为信号源提供时钟基准信号。
在本发明实施例中,进一步地,所述第一信号分配器为采用功分器或耦合器,所述第二信号分配器为采用功分器或耦合器。
需要说明的是,对于本发明实施例中的第一信号分配器和第二信号分配器,可以选择采用功分器或耦合器来对信号进行分配输出。
在本发明实施例中,进一步地,所述第一参考源电路具体用于将接收到的外部参考信号依次进行滤波、放大和滤波处理后,通过所述第二多路选择开关传输至所述参考信号输出电路。
需要说明的是,第一参考源电路可以对接收的外参考信号进行滤波、放大、滤波后再通过第二多路选择开关输出,以进一步减少外参考信号的噪声。
在本发明实施例中,进一步地,所述倍频器为采用可调倍频器,且所述可调倍频器的调频倍数为基于所述可调倍频器的输入参考信号的频率与预设的输出频率的比值进行确定。
需要说明的是,在本发明实施例中,开关之后的参考信号经过滤波器,再进行放大,放大后进入倍频器;倍频器的倍数可调,可以根据参考频率和输出频率的比值确定倍频器的调频倍数;倍频之后再进行滤波放大并输出。
本发明实施例的基准时钟信号发生装置的主要关键点如下:
1、采用模拟锁相方案,模拟锁相环中的模拟鉴相器,内部没有分频器,电荷泵等电路,不会受到普通锁相环芯片内部包含的数字鉴相器、分频器、电荷泵等组件的底噪影响,并且模拟鉴相器无需供电,不会受到电源噪声干扰,因此模拟鉴相器的底噪远低于参考信号的相噪,所以时钟基准的最终输出的相噪只与参考信号有关,与锁相环底噪无关。
2,选用超低相噪的低频振荡器,能够进一步实现低相噪。因为时钟基准信号的近端噪声值取决于参考噪声,即取决于低频振荡器的近端相噪。
3,选用超低相噪的高频振荡器,能够进一步实现低相噪。因为时钟基准信号的远端噪声值取决于,高频振荡器的远端相噪。
4,振荡器的供电需要进行滤波处理;低频振荡器的调频管脚由DAC输出电压控制,DAC输出需要进行特殊的滤波器处理,避免振荡器受到DAC的噪声干扰。
5,模拟锁相方案中的模拟鉴相器,只能鉴相,不能鉴频,当振荡器刚启动的时候,由于参考信号和反馈信号存在频率差,所以模拟锁相环路的鉴相器不能正常工作;因此需要加入辅助的锁相环路,先辅助锁定,使参考信号和反馈信号同频之后再切换到模拟锁相环路,最终实现模拟锁相输出;
6,辅助锁相环路,具备锁定指示功能,辅助环路锁定之后,才能切换到模拟锁相环路;
7,模拟锁相环路,具备锁定指示功能,只要锁定电压在预设的范围之内,即可认为模拟锁相环路已经锁定。
请参见图3,基于上述方案,为便于更好的理解本发明实施例提供的基准时钟信号发生装置,以下列举具体实例进行详细说明:
参考信号源具备内外参考自动切换功能;外参考输入经过放大滤波放大之后,对输入信号进行检测,如果检测到有输入信号,则切换到外参考;如果检测到没有输入信号,则切换到内参考,使用内部低频振荡器作为参考信号,用开关来实现内外参考切换(切换的逻辑也可以设置一定的信号强度阈值来对外参考信号进行大小判定,小于阈值时切换到内参考);
锁相环的内部参考信号选用超低相噪的低频振荡器,电源需要进行滤波处理;控制电压由DAC控制,DAC输出需要进行特殊滤波处理,避免振荡器受到DAC噪声影响;
高频振荡器根据需要的时钟基准频率范围,可以选择恒温晶体振荡器,也可以选择声表振荡器,都可以获得最佳的远端相位噪声;
第二多路选择开关之后的参考信号经过滤波器,再进行放大,放大后进入倍频器,倍频的倍数可调,取决于参考频率和输出频率的比值;倍频之后进行滤波和放大,放大后进行功分或耦合,将信号分为2路,一路进入模拟锁相环路作为参考信号,另外一路进入辅助锁相环路作为参考信号;
锁相环环路输出控制电压,控制电压输出到高频振荡器压控端,使高频振荡器输出需要的频率;高频振荡器输出经过功分或者耦合分为三路,第一路输入到模拟锁相环,作为模拟锁相环的反馈信号;第二路输入到辅助锁相环,作为辅助锁相环的反馈信号;第三路输出到下级功分器,功分为4路,放大滤波后输出,为信号源提供时钟基准信号。其中,辅助锁相环路包括数字锁相环和环路滤波器,模拟锁相环路包括模拟鉴相器和环路滤波器,环路滤波器根据需要,可以是无源滤波器,也可以是有源滤波器。
工作的时候,开关先切换到辅助锁相环路,辅助锁相环按照分频比1进行设置,辅助锁相环的鉴相器根据参考信号和反馈信号的频率差,输出对应的控制电压,经过对应环路滤波器后,输出到高频振荡器压控端,使高频振荡器输出需要的频率;
控制器检测到辅助环路锁定信号后,开关切换到模拟锁相环路,同时把辅助锁相环关闭,防止对模拟锁相环产生干扰;此时,倍频后的参考信号和高频振荡器频率相同,模拟锁相环的模拟鉴相器根据参考信号和反馈信号的相位差,输出对应的控制信号,经过对应环路滤波器后,输出到高频振荡器压控端,使高频振荡器输出需要的频率,控制器检测到模拟锁相环锁定信号,表明时钟基准已经锁定,可以正常工作。
当控制器检测到模拟锁相环失锁后,重新执行上一步,即切换到辅助环,辅助环锁定后再切换到模拟环再次锁定即可。
本发明实施例的基准时钟信号发生装置,实现低相噪的关键在于超低相噪的低频振荡器,超低相噪的高频振荡器和模拟鉴相器,以及辅助锁相环路,如果没辅助锁相环路,则系统不能正常工作;由于模拟鉴相器内部没有分频器,电荷泵电路等,并且模拟鉴相器是一个无源器件,无需供电,也不会受到电源噪声的干扰,因此其底噪非常低,远低于参考和高频信号的相噪,因此最终锁相环的相噪只与振荡器相噪有关,与锁相环底噪无关,保证时钟基准输出信号的相噪不受锁相环噪底的影响。从而本发明摆脱了数字锁相环芯片底噪的限制,大大降低了时钟基准信号的相位噪声。
本发明实施例中术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换,以便本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施,且“第一”、“第二”所区别的对象通常为一类,并不限定对象的个数,例如第一对象可以是一个,也可以是多个。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种基准时钟信号发生装置,其特征在于,包括参考信号源、模拟锁相环路、辅助锁相环路、第一多路选择开关、第一压控振荡器和微控制器;
所述参考信号源用于将参考信号通过第一信号分配器分别传输至所述模拟锁相环路和所述辅助锁相环路;
所述模拟锁相环路的输出端、所述辅助锁相环路的输出端分别与所述第一多路选择开关的第一输入端、第二输入端连接;
所述辅助锁相环路用于基于所述参考信号以及所述第一压控振荡器输出的第一反馈信号生成初始控制电压,并将所述初始控制电压通过所述第一多路选择开关传输至所述第一压控振荡器的压控端;
所述微控制器用于对所述辅助锁相环路的输出信号进行信号锁定检测,当检测并判定所述辅助锁相环路完成信号锁定后,控制所述第一多路选择开关切换至所述模拟锁相环路;所述微控制器还用于对所述辅助锁相环路进行参数配置;
所述模拟锁相环路用于通过模拟鉴相器根据所述参考信号以及所述第一压控振荡器输出的第二反馈信号输出控制信号,并将所述控制信号通过所述第一多路选择开关传输至所述第一压控振荡器的压控端,以使所述第一压控振荡器基于所述控制信号输出时钟信号。
2.根据权利要求1所述的基准时钟信号发生装置,其特征在于,所述参考信号源包括第一参考源电路、第二参考源电路和第二多路选择开关;所述第一参考源电路的输出端、所述第二参考源电路的输出端分别与所述第二多路选择开关的第一输入端、第二输入端连接,所述第二多路选择开关的输出端通过参考信号输出电路与所述参考信号源的输出端连接;
所述第一参考源电路用于将接收到的外部参考信号进行滤波处理后通过所述第二多路选择开关传输至所述参考信号输出电路;
所述第二参考源电路用于通过第二压控振荡器生成内部参考信号,并将所述内部参考信号通过所述第二多路选择开关传输至所述参考信号输出电路;其中,所述第二压控振荡器的控制电压由DAC输出的电压信号经过滤波处理后得到;
所述微控制器还用于基于所述第一参考源电路传输的外部参考信号的大小对所述第二多路选择开关进行切换。
3.根据权利要求1所述的基准时钟信号发生装置,其特征在于,所述微控制器还用于对所述模拟锁相环路的输出信号进行信号锁定检测,当检测并确定所述模拟锁相环路发生信号失锁后,控制所述第一多路选择开关切换至所述辅助锁相环路。
4.根据权利要求1所述的基准时钟信号发生装置,其特征在于,所述第一压控振荡器的输出端连接有第二信号分配器;其中,所述第一压控振荡器通过所述第二信号分配器的第一输出端输出所述第一反馈信号,所述第一压控振荡器通过所述第二信号分配器的第二输出端输出所述第二反馈信号,所述第一压控振荡器通过所述第二信号分配器的第三输出端输出所述时钟信号。
5.根据权利要求4所述的基准时钟信号发生装置,其特征在于,所述第二信号分配器的第三输出端连接有功分器,所述功分器用于将所述第一压控振荡器通过所述第二信号分配器的第三输出端输出的时钟信号划分为多路。
6.根据权利要求4所述的基准时钟信号发生装置,其特征在于,所述第一信号分配器为采用功分器或耦合器,所述第二信号分配器为采用功分器或耦合器。
7.根据权利要求2所述的基准时钟信号发生装置,其特征在于,所述第一参考源电路具体用于将接收到的外部参考信号依次进行滤波、放大和滤波处理后,通过所述第二多路选择开关传输至所述参考信号输出电路。
8.根据权利要求2所述的基准时钟信号发生装置,其特征在于,所述参考信号输出电路中依次串联有第一滤波器、第一放大器、倍频器、第二滤波器和第二放大器。
9.根据权利要求8所述的基准时钟信号发生装置,其特征在于,所述倍频器为采用可调倍频器,且所述可调倍频器的调频倍数为基于所述可调倍频器的输入参考信号的频率与预设的输出频率的比值进行确定。
10.根据权利要求1-9任一项所述的基准时钟信号发生装置,其特征在于,所述第一压控振荡器为采用恒温晶体振荡器或声表振荡器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210689516.6A CN115276645A (zh) | 2022-06-16 | 2022-06-16 | 一种基准时钟信号发生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210689516.6A CN115276645A (zh) | 2022-06-16 | 2022-06-16 | 一种基准时钟信号发生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115276645A true CN115276645A (zh) | 2022-11-01 |
Family
ID=83760490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210689516.6A Pending CN115276645A (zh) | 2022-06-16 | 2022-06-16 | 一种基准时钟信号发生装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115276645A (zh) |
-
2022
- 2022-06-16 CN CN202210689516.6A patent/CN115276645A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7706496B2 (en) | Digital phase detector for a phase locked loop | |
US5963100A (en) | Frequency synthesizer having a speed-up circuit | |
TWI495318B (zh) | 時脈與資料回復電路以及時脈與資料回復方法 | |
US7061288B2 (en) | Radio transceiver having a phase-locked loop circuit | |
US20110260803A1 (en) | Crystal oscillator clock circuit | |
EP0539224B1 (en) | Detection of amplifier failure | |
CN115276645A (zh) | 一种基准时钟信号发生装置 | |
KR100206476B1 (ko) | 디지털 마이크로웨이브 시스템에서 송신용 국부발진주파수를 동기화시키기 위한 회로 | |
KR0168222B1 (ko) | 선형전력 증폭기를 사용하는 시스템에서 각 채널별 출력전력 측정 및 고주파출력 안정화회로 | |
US6320912B1 (en) | Digital modulator | |
US6313708B1 (en) | Analog phase locked loop holdover | |
CN104320134A (zh) | 快速锁定的频率产生电路 | |
EP0566586B1 (en) | An oscillator unit with improved frequency stability | |
US3754188A (en) | Redundant fm transmitting system | |
CN112422125A (zh) | 一种捷变频率源 | |
KR100272524B1 (ko) | 전하펌프위상동기루프 | |
TWI765825B (zh) | 注入鎖定鎖頻迴路振盪單元 | |
KR20000019406A (ko) | 위상동기루프회로 | |
EP2027653A1 (en) | Frequency synthesizer | |
JPS6292526A (ja) | スペクトラム拡散電力線搬送通信方法および装置 | |
CN117650756A (zh) | 一种放大变频设备 | |
KR100328487B1 (ko) | 반이중 무선통신장치 | |
CN114665870A (zh) | 一种多段式vco频率校准电路及校准方法 | |
SU745000A2 (ru) | Устройство дл автоматического контрол состо ни канала св зи по уровню шума и остаточному затуханию | |
JP3001567B1 (ja) | マルチキャリア送信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |