CN115269298A - 锁相环测试方法、装置、设备及存储介质 - Google Patents

Abstract

本申请涉及芯片验证，本申请提供一种锁相环测试方法、装置、设备及存储介质，所述方法根据锁相环pll的输出频率范围设置输出频率，获得测试样例；通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果。通过上述方式，本发明提出一种基于通用验证方法学uvm平台的锁相环pll测试方法，所述方法通过uvm平台进行实施，调用测试样例组件、adapter组件、driver组件、在测试样例中可以按所需频率进行设置，而且通过功能覆盖率的收集可以使得pll进行充分有效的验证。解决了当前芯片验证效率低下的问题。

Description

锁相环测试方法、装置、设备及存储介质

技术领域

本发明涉及芯片验证技术领域，尤其涉及一种锁相环测试方法、装置、设备及计算机可读存储介质。

背景技术

在摩尔定律的驱动下，每18个月，相同面积内可集成的晶体管数量增加一倍，为超大规模集成电路的设计提供了可能，同时也为验证工作带来了新的挑战，随着计算机功能的不断丰富，在计算机芯片的设计中，测试验证已成为整个芯片开发流程中开销最大的工作，占整个设计周期的比例越来越大。当前的验证平台的可重用性低，导致芯片验证效率低下。因此，提高芯片测试验证的效率，高效地对计算机芯片的功能进行测试已变得至关重要，如何快速有效的开发出可重用性高的验证平台，提高当前芯片验证效率是本领域技术人员需要解决的问题。

发明内容

本发明的主要目的在于提供一种锁相环测试方法、装置、设备及计算机可读存储介质，旨在解决现有芯片验证效率低的技术问题。

为实现上述目的，本发明提供一种锁相环测试方法，所述方法包括以下步骤：根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，随机抽取所述输出频率的相关计算参数，获得随机变量，根据所述随机变量，获得测试样例；通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果；根据所述对比结果，调用覆盖率数据收集cov组件，收集覆盖率，当所述覆盖率符合要求时，结束所述锁相环测试。

进一步地，所述根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，随机抽取所述输出频率的相关计算参数，获得随机变量，根据所述随机变量，获得测试样例，包括：

根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，抽取参数，获得随机变量；

根据所述随机变量，进行计算，获得计算结果，将所述计算结果写入到相应的锁状态寄存器中进行配置，获得所述测试样例。

进一步地，所述通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果之前，还包括：

调用基本测试base_test组件，对环境env组件进行实例化；

调用所述env组件，进行适配器adapter组件、输入接口input_agent组件、输出接口output_agent组件、参考模型rm组件以及计分板scoreboard组件的实例化操作，并将各组件间的事务级通信接口tlm通信端口实例化，连接组件间通信端口；

调用所述input_agent组件，进行驱动器driver组件、序列发生器sequencer组件以及监视器monitor组件的实例化操作，并连接所述driver组件以及所述序列发生器sequencer组件之间的通信端口，完成所述待测dut模块以及所述uvm的实例化。

进一步的，所述通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果，包括：

通过所述uvm测试平台，将所述待测dut模块与所述测试样例之间进行数据连接，调用adapter组件，完成数据的转换，获得事务类数据transaction包，并进行所述transaction包的可读写数据转换操作；

调用input_agent组件，对所述transaction包进行处理，获得处理后数据包；

调用rm组件，模拟所述待测dut模块的功能，对所述处理后数据包进行相应频率的转化计算，获得转换后的频率数据，并将所述频率数据发送给scoreboard组件；

调用所述scoreboard组件，将所述待测dut模块处理的数据与所述频率数据进行对比，获得对比结果。

进一步地，所述调用input_agent组件，对所述transaction包进行处理，获得处理后数据包，包括：

调用sequencer组件，将所述transaction包传输给driver组件；

调用所述driver组件，接收所述transaction包，将所述transaction包中的信息转换成所述待测dut模块可接受的信号，按照通用异步收发器uart的时序协议，对所述待dut的输入端口进行驱动；

调用所述monitor组件，采集所述输入端口的数据，将所述数据转换为所述transaction包格式，获得所述处理后数据包。

进一步地，所述调用所述scoreboard组件，将所述待测dut模块处理的数据与所述频率数据进行对比，获得对比结果之后，还包括：

当所述待测dut模块处理的数据与所述频率数据相同时，则pll的状态值为1，所述待测dut模块的设计正确；

当所述待测dut模块处理的数据与所述频率数据不同时，则所述状态值不为1，所述待测dut模块的设计不正确。

进一步地，所述根据所述对比结果，调用覆盖率数据收集cov组件，收集覆盖率，当所述覆盖率符合要求时，结束所述锁相环测试，包括：

当所述待测dut模块的设计正确时，调用所述cov组件，收集所述覆盖率，判断所述覆盖率是否为100％，当所述覆盖率为100％时，结束所述锁相环测试。

此外，为实现上述目的，本发明还提供一种锁相环测试装置，所述锁相环测试装置包括：测试样例生成模块，用于根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，随机抽取所述输出频率的相关计算参数，获得随机变量，根据所述随机变量，获得测试样例；待测设计测试模块，用于通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果；覆盖率判断模块，用于根据所述对比结果，调用覆盖率数据收集cov组件，收集覆盖率，当所述覆盖率符合要求时，结束所述锁相环测试。

此外，为实现上述目的，本发明还提供一种锁相环测试设备，所述锁相环测试设备包括处理器、存储器、以及存储在所述存储器上并可被所述处理器执行的锁相环测试程序，其中所述锁相环测试程序被所述处理器执行时，实现如上述的锁相环测试方法的步骤。

此外，为实现上述目的，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有锁相环测试程序，其中所述锁相环测试程序被处理器执行时，实现如上述的锁相环测试方法的步骤。

本发明提供一种锁相环测试方法，所述方法根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，随机抽取所述输出频率的相关计算参数，获得随机变量，根据所述随机变量，获得测试样例；通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果；根据所述对比结果，调用覆盖率数据收集cov组件，收集覆盖率，当所述覆盖率符合要求时，结束所述锁相环测试。通过上述方式，本发明提出一种基于通用验证方法学uvm平台的锁相环pll测试方法，所述方法通过uvm平台进行实施，调用测试样例组件、adapter组件、driver组件、在测试样例中可以按所需频率进行设置，而且通过功能覆盖率的收集可以使得pll进行充分有效的验证。解决了当前芯片验证效率低下的问题。

附图说明

图1为本发明实施例方案中涉及的锁相环测试设备的硬件结构示意图；

图2为本发明锁相环测试方法的平台结构示意图；

图3为本发明锁相环测试方法第一实施例的流程示意图；

图4为本发明锁相环测试方法第二实施例的流程示意图；

图5为本发明锁相环测试方法第三实施例的流程示意图；

图6为本发明锁相环测试装置第一实施例的功能模块示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例涉及的锁相环测试方法主要应用于锁相环测试设备，该锁相环测试设备可以是PC、便携计算机、移动终端等具有显示和处理功能的设备。

参照图1，图1为本发明实施例方案中涉及的锁相环测试设备的硬件结构示意图。本发明实施例中，锁相环测试设备可以包括处理器1001(例如CPU)，通信总线1002，用户接口1003，网络接口1004，存储器1005。其中，通信总线1002用于实现这些组件之间的连接通信；用户接口1003可以包括显示屏(Display)、输入单元比如键盘(Keyboard)；网络接口1004可选的可以包括标准的有线接口、无线接口(如WI-FI接口)；存储器1005可以是高速RAM存储器，也可以是稳定的存储器(non-volatile memory)，例如磁盘存储器，存储器1005可选的还可以是独立于前述处理器1001的存储装置。

本领域技术人员可以理解，图1中示出的硬件结构并不构成对锁相环测试设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

继续参照图1，图1中作为一种计算机可读存储介质的存储器1005可以包括操作系统、网络通信模块以及锁相环测试程序。

在图1中，网络通信模块主要用于连接服务器，与服务器进行数据通信；而处理器1001可以调用存储器1005中存储的锁相环测试程序，并执行本发明实施例提供的锁相环测试方法。

参照图2，图2为本发明锁相环测试方法的平台结构示意图。本发明实施例中，测试平台中包括env组件，adapter组件，input_agent组件，driver组件，sequencer组件，monitor组件，output_agent组件，rm组件，scoreboard组件；在env组件中，进行adapter组件，input_agent组件，output_agent组件，rm组件，scoreboard组件的实例化以及组件之间tlm通信端口的实例化，和对组件之间的通信端口进行连接；在adapter组件中，将配置数据转换为所定义的trasaciotn包格式并且进行可读写数据的转换操作；在input_agent组件中，进行driver组件，sequencer组件，monitor组件的实例化操作，以及连接driver组件，sequencer组件之间的通信端口；在driver组件中，完成对将接受自sequencer组件数据包按照一定的时序协议对dut进行驱动；在monitor组件中，完成对接口模块的数据采集以及转换为transaction的包格式，传输到rm组件；在rm组件中，运用来自monitor组件中的数据包进行相应频率的转化计算，并且发送给scoreboard组件；在scoreboard组件中，将来自rm组件与output_agent组件中的monitor中的数据包进行对比，验证dut的设计正确性；cov组件用于收集覆盖率，若覆盖率不达标，则不断的修改频率，进行验证，直到所定义的功能覆盖率达标。

本发明实施例提供了一种锁相环测试方法。

参照图2，图2为本发明锁相环测试方法第一实施例的流程示意图。

本实施例中，所述锁相环测试方法包括以下步骤：

步骤S10，根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，随机抽取所述输出频率的相关计算参数，获得随机变量，根据所述随机变量，获得测试样例；

本实施例中，在testcase设计中，主要分为四个步骤，对所需要的pll频率进行设置，对pll参数进行随机，pll参数配置，查看pll的lock状态。

步骤S20，通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果；

具体地，在平台设计中，其中包括env组件，adapter组件，input_agent组件，driver组件，sequencer组件，monitor组件，output_agent组件，rm组件，scoreboard组件。在env组件中，进行adapter组件，input_agent组件，output_agent组件，rm组件，scoreboard组件的实例化以及组件之间tlm通信端口的实例化，和对组件之间的通信端口进行连接。在adapter组件中，将配置数据转换为所定义的trasaciotn包格式并且进行可读写数据的转换操作。在input_agent组件中，进行driver组件，sequencer组件，monitor组件的实例化操作，以及连接driver组件，sequencer组件之间的通信端口。在driver组件中，完成对将接受自sequencer组件数据包按照一定的时序协议对dut进行驱动。在monitor组件中，完成对接口模块的数据采集以及转换为transaction的包格式，传输到rm组件。在rm组件中，运用来自monitor组件中的数据包进行相应频率的转化计算，并且发送给scoreboard组件。在scoreboard组件中，将来自rm组件与output_agent组件中的monitor中的数据包进行对比，验证dut的设计正确性。

步骤S30，根据所述对比结果，调用覆盖率数据收集cov组件，收集覆盖率，当所述覆盖率符合要求时，结束所述锁相环测试；

本实施例中，cov组件用于收集覆盖率，若覆盖率不达标，则不断的修改频率，进行验证，直到所定义的功能覆盖率达标，在tastcase中，对pll的可产生的频率进行遍历，不断产生新的参数，直到所定义的功能覆盖率达到要求。

可以理解的是，覆盖率是度量测试完整性的一个手段，是测试有效性的一个度量。通过已执行代码表示，用于可靠性、稳定性以及性能的评测。测试覆盖是对测试完全程度的评测。测试覆盖是由测试需求和测试用例的覆盖或已执行代码的覆盖表示的。

本实施例提供一种锁相环测试方法，所述方法提出一种基于通用验证方法学uvm平台的锁相环pll测试方法，所述方法通过uvm平台进行实施，调用测试样例组件、adapter组件、driver组件、在测试样例中可以按所需频率进行设置，而且通过功能覆盖率的收集可以使得pll进行充分有效的验证。解决了当前芯片验证效率低下的问题。

参照图3，图3为本发明锁相环测试方法第二实施例的流程示意图。

基于上述图2所示实施例，本实施例中，所述步骤S10，包括：

步骤S11，根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，抽取参数，获得随机变量；

步骤S12，根据所述随机变量，进行计算，获得计算结果，将所述计算结果写入到相应的锁状态寄存器中进行配置，获得所述测试样例；

本实施例中，假设本文所测试的pll的输出频率Ffout范围为Ffout_min到Ffout_max，Ffvco频率范围为Ffvco_min到Ffvco_max。根据系统以及项目需要，输入频率Ffin的为固定值。对Ffout的计算参数进行分析，对Ffout结果影响可以忽略不计的参数取固定值。根据所取的固定值和Ffout的值，对Ffout结果影响较大的参数在一定范围内进行随机，随机完成后对有些参数进行计算。同时也按照上述方法对Ffvco进行约束。对求解完成后的参数对寄存器进行配置。

本实施例提供一种锁相环测试方法，所述方法根据所设置的频率，对所要配置的参数对进行分析，对输出频率影响微乎其微的参数进行固定，对输出频率影响较大的参数在一定条件下进行随机，这样既保证了输出频率的范围，又对约束条件进行简化，有效的减少了验证人员的工作量。其二：根据输出频率对配置参数进行随机约束以及计算，保证了在测试样例testcase中对输出频率灵活可控。

进一步地，所述步骤S20之前，还包括：

调用基本测试base_test组件，对环境env组件进行实例化；

调用所述env组件，进行适配器adapter组件、输入接口input_agent组件、输出接口output_agent组件、参考模型rm组件以及计分板scoreboard组件的实例化操作，并将各组件间的事务级通信接口tlm通信端口实例化，连接组件间通信端口；

调用所述input_agent组件，进行驱动器driver组件、序列发生器sequencer组件以及监视器monitor组件的实例化操作，并连接所述driver组件以及所述序列发生器sequencer组件之间的通信端口，完成所述待测dut模块以及所述uvm的实例化。

本实施例中，平台的树形结构层次按照不同颜色进行区分，上层包括，base_test和env组件。在base_test中主要是对env组件进行实例化。在env组件中，完成对adapter组件，input_agent组件，output_agent组件，rm组件，scoreboard组件的实例化，和tlm之间通信端口的实例化。

本实施例提供一种锁相环测试方法，所述方法通过uvm平台实现，uvm验证平台结构良好，组件具有高复用性，高移植性，便于不同数字信号处理模块的交叉使用以及多模块环境的集成。同时以功能覆盖率为导向增强了验证的可信度。

参照图4，图4为本发明锁相环测试方法第三实施例的流程示意图。

基于上述图3所示实施例，本实施例中，所述步骤S20具体包括：

步骤S21，通过所述uvm测试平台，将所述待测dut模块与所述测试样例之间进行数据连接，调用adapter组件，完成数据的转换，获得事务类数据transaction包，并进行所述transaction包的可读写数据转换操作；

步骤S22，调用input_agent组件，对所述transaction包进行处理，获得处理后数据包；

步骤S23，调用rm组件，模拟所述待测dut模块的功能，对所述处理后数据包进行相应频率的转化计算，获得转换后的频率数据，并将所述频率数据发送给scoreboard组件；

步骤S24，调用所述scoreboard组件，将所述待测dut模块处理的数据与所述频率数据进行对比，获得对比结果。

本实施例中，在input_agent组件中，进行driver组件，sequencer组件，monitor组件的实例化操作，以及driver组件，sequencer组件之间的通信连接；在monitor组件中，完成对接口模块的按照uart时序协议完成端口数据采集并且将数据转换为transaction的包格式，通过tlm传输端口传输到rm组件；在rm组件中，运用来自monitor中的数据包中数据进行频率的转化计算，并且将所转换的频率数据发送给scoreboard组件。在output_agent组件中，进行monitor组件的实例化操作，在monitor中将dut的输出频率信号进行采集，并进行频率的计算，并且将所转换的频率数据发送给scoreboard组件。在scoreboard组将中将双方input_monitor和output_monitor的结果进行对比，从而达到验证目的。

进一步地，所述步骤S22包括：

调用sequencer组件，将所述transaction包传输给driver组件；

调用所述driver组件，接收所述transaction包，将所述transaction包中的信息转换成所述待测dut模块可接受的信号，按照通用异步收发器uart的时序协议，对所述待dut的输入端口进行驱动；

调用所述monitor组件，采集所述输入端口的数据，将所述数据转换为所述transaction包格式，获得所述处理后数据包。

本实施例中，整个平台中的发送以及驱动组件为adapter组件，driver组件，sequencer组件。在adapter组件中，将所配置的数据按照读写属性转化为平台中所定义的数据包格式，通过sequencer组件将数据包传输给driver组件。driver组件将数据包中所包含的数据，地址，操作属性等信息，按照uart的时序协议，对dut的输入端口进行驱动，在monitor组件中，完成对接口模块的按照uart时序协议完成端口数据采集并且将数据转换为transaction的包格式，通过tlm传输端口传输到rm组件。

进一步地，所述步骤S24之后，还包括：

当所述待测dut模块处理的数据与所述频率数据相同时，则pll的状态值为1，所述待测dut模块的设计正确；

当所述待测dut模块处理的数据与所述频率数据不同时，则所述状态值不为1，所述待测dut模块的设计不正确。

本实施例中，配置完成后反复读出pll的lock状态寄存器状态，判断lock状态寄存器的状态值为1时，代表一次配置成功，与此同时平台对所出现的频率进行比对，充分肯定所产生的频率是否达到要求。

进一步地，所述步骤S30包括：

当所述待测dut模块的设计正确时，调用所述cov组件，收集所述覆盖率，判断所述覆盖率是否为100％，当所述覆盖率为100％时，结束所述锁相环测试。

本实施例中，覆盖率是度量测试完整性的一个手段，是测试有效性的一个度量。通过已执行代码表示，用于可靠性、稳定性以及性能的评测。测试覆盖是对测试完全程度的评测。测试覆盖是由测试需求和测试用例的覆盖或已执行代码的覆盖表示的.cov组件用于收集覆盖率，若覆盖率不达标，则不断的修改频率，进行验证，直到所定义的功能覆盖率达标，在tastcase中，对pll的可产生的频率进行遍历，不断产生新的参数，直到所定义的功能覆盖率达到要求。

此外，本发明实施例还提供一种锁相环测试装置。

参照图5，图5为本发明锁相环测试装置第一实施例的功能模块示意图。

本实施例中，所述锁相环测试装置包括：

测试样例生成模块10，用于根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，随机抽取所述输出频率的相关计算参数，获得随机变量，根据所述随机变量，获得测试样例；

待测设计测试模块20，用于通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果；

覆盖率判断模块30，用于根据所述对比结果，调用覆盖率数据收集cov组件，收集覆盖率，当所述覆盖率符合要求时，结束所述锁相环测试。

进一步地，所述锁相环测试装置包括测试样例生成模块，所述测试样例生成模块包括：

随机变量生成单元，用于根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，抽取参数，获得随机变量；

测试样例生成单元，用于根据所述随机变量，进行计算，获得计算结果，将所述计算结果写入到相应的锁状态寄存器中进行配置，获得所述测试样例。

进一步地，所述锁相环测试装置包括待测设计测试模块，所述待测设计测试模块包括：

数据转换单元，用于通过所述uvm测试平台，将所述待测dut模块与所述测试样例之间进行数据连接，调用adapter组件，完成数据的转换，获得事务类数据transaction包，并进行所述transaction包的可读写数据转换操作；

数据处理单元，用于调用input_agent组件，对所述transaction包进行处理，获得处理后数据包；

频率计算单元，用于调用rm组件，模拟所述待测dut模块的功能，对所述处理后数据包进行相应频率的转化计算，获得转换后的频率数据，并将所述频率数据发送给scoreboard组件；

数据对比单元，用于调用所述scoreboard组件，将所述待测dut模块处理的数据与所述频率数据进行对比，获得对比结果；

进一步地，所述锁相环测试装置包括覆盖率判断模块，所述覆盖率判断模块包括：

覆盖率判断单元，用于根据所述对比结果，调用覆盖率数据收集cov组件，收集覆盖率，当所述覆盖率符合要求时，结束所述锁相环测试。

其中，上述锁相环测试装置中各个模块与上述锁相环测试方法实施例中各步骤相对应，其功能和实现过程在此处不再一一赘述。

此外，本发明实施例还提供一种计算机可读存储介质。

本发明计算机可读存储介质上存储有锁相环测试程序，其中所述锁相环测试程序被处理器执行时，实现如上述的锁相环测试方法的步骤。

其中，锁相环测试程序被执行时所实现的方法可参照本发明锁相环测试方法的各个实施例，此处不再赘述。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

本申请可用于众多通用或专用的计算机系统环境或配置中。例如：个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器系统、基于微处理器的系统、置顶盒、可编程的消费电子设备、网络PC、小型计算机、大型计算机、包括以上任何系统或设备的分布式计算环境等等。本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种锁相环测试方法，其特征在于，所述锁相环测试方法包括以下步骤：

根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，随机抽取所述输出频率的相关计算参数，获得随机变量，根据所述随机变量，获得测试样例；

通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果；

根据所述对比结果，调用覆盖率数据收集cov组件，收集覆盖率，当所述覆盖率符合要求时，结束所述锁相环测试。

2.如权利要求1所述的锁相环测试方法，其特征在于，所述根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，随机抽取所述输出频率的相关计算参数，获得随机变量，根据所述随机变量，获得测试样例，包括：

根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，抽取参数，获得随机变量；

根据所述随机变量，进行计算，获得计算结果，将所述计算结果写入到相应的锁状态寄存器中进行配置，获得所述测试样例。

3.如权利要求1所述的锁相环测试方法，其特征在于，所述通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果之前，还包括：

调用基本测试base_test组件，对环境env组件进行实例化；

调用所述env组件，进行适配器adapter组件、输入接口input_agent组件、输出接口output_agent组件、参考模型rm组件以及计分板scoreboard组件的实例化操作，并将各组件间的事务级通信接口tlm通信端口实例化，连接组件间通信端口；

调用所述input_agent组件，进行驱动器driver组件、序列发生器sequencer组件以及监视器monitor组件的实例化操作，并连接所述driver组件以及所述序列发生器sequencer组件之间的通信端口，完成所述待测dut模块以及所述uvm的实例化。

4.如权利要求1所述的锁相环测试方法，其特征在于，所述通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果，包括：

通过所述uvm测试平台，将所述待测dut模块与所述测试样例之间进行数据连接，调用adapter组件，完成数据的转换，获得事务类数据transaction包，并进行所述transaction包的可读写数据转换操作；

调用input_agent组件，对所述transaction包进行处理，获得处理后数据包；

调用rm组件，模拟所述待测dut模块的功能，对所述处理后数据包进行相应频率的转化计算，获得转换后的频率数据，并将所述频率数据发送给scoreboard组件；

调用所述scoreboard组件，将所述待测dut模块处理的数据与所述频率数据进行对比，获得对比结果。

5.如权利要求4所述的锁相环测试方法，其特征在于，所述调用input_agent组件，对所述transaction包进行处理，获得处理后数据包，包括：

调用sequencer组件，将所述transaction包传输给driver组件；

调用所述driver组件，接收所述transaction包，将所述transaction包中的信息转换成所述待测dut模块可接受的信号，按照通用异步收发器uart的时序协议，对所述待dut的输入端口进行驱动；

调用monitor组件，采集所述输入端口的数据，将所述数据转换为所述transaction包格式，获得所述处理后数据包。

6.如权利要求4所述的锁相环测试方法，其特征在于，所述调用所述scoreboard组件，将所述待测dut模块处理的数据与所述频率数据进行对比，获得对比结果之后，还包括：

当所述待测dut模块处理的数据与所述频率数据相同时，则pll的状态值为1，所述待测dut模块的设计正确；

当所述待测dut模块处理的数据与所述频率数据不同时，则所述状态值不为1，所述待测dut模块的设计不正确。

7.如权利要求1所述的锁相环测试方法，其特征在于，所述根据所述对比结果，调用覆盖率数据收集cov组件，收集覆盖率，当所述覆盖率符合要求时，结束所述锁相环测试，包括：

当所述待测dut模块的设计正确时，调用所述cov组件，收集所述覆盖率，判断所述覆盖率是否为100％，当所述覆盖率为100％时，结束所述锁相环测试。

8.一种锁相环测试装置，其特征在于，所述锁相环测试装置包括：

测试样例生成模块，用于根据锁相环pll的输出频率范围设置输出频率，根据所述输出频率，随机抽取所述输出频率的相关计算参数，获得随机变量，根据所述随机变量，获得测试样例；

待测设计测试模块，用于通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，获得事务类数据transaction包，根据所述事务类数据transaction包，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果；

覆盖率判断模块，用于根据所述对比结果，调用覆盖率数据收集cov组件，收集覆盖率，当所述覆盖率符合要求时，结束所述锁相环测试。

9.一种锁相环测试设备，其特征在于，所述锁相环测试设备包括处理器、存储器、以及存储在所述存储器上并可被所述处理器执行的锁相环测试程序，其中所述锁相环测试程序被所述处理器执行时，实现如权利要求1至7中任一项所述的锁相环测试方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有锁相环测试程序，其中所述锁相环测试程序被处理器执行时，实现如权利要求1至7中任一项所述的锁相环测试方法的步骤。

Images