CN115237475A - 一种Forth多核堆栈处理器及指令集 - Google Patents

一种Forth多核堆栈处理器及指令集 Download PDF

Info

Publication number
CN115237475A
CN115237475A CN202210718817.7A CN202210718817A CN115237475A CN 115237475 A CN115237475 A CN 115237475A CN 202210718817 A CN202210718817 A CN 202210718817A CN 115237475 A CN115237475 A CN 115237475A
Authority
CN
China
Prior art keywords
instruction
processor
bus
bit
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210718817.7A
Other languages
English (en)
Other versions
CN115237475B (zh
Inventor
周永录
刘自昂
刘宏杰
代红兵
刘欢庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yunnan University YNU
Original Assignee
Yunnan University YNU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yunnan University YNU filed Critical Yunnan University YNU
Priority to CN202210718817.7A priority Critical patent/CN115237475B/zh
Publication of CN115237475A publication Critical patent/CN115237475A/zh
Application granted granted Critical
Publication of CN115237475B publication Critical patent/CN115237475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3889—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

本发明提供了一种Forth多核堆栈处理器及指令集，Forth多核堆栈处理器包括处理器内核组、中断控制器、内核控制器、临界资源仲裁器、多端口存储器、数据总线、指令总线、IO总线和外设组；指令集包括Literal、Jump、CJump和Mix五类32位定长指令。Forth芯片以单核堆栈处理器或堆栈片上多处理机的方式存在,无论是处理器内核还是片上多处理机在运行多任务时都有着一定的问题,通过本发明提供的Forth多核堆栈处理器及其指令集能提高Forth多任务执行效率，并解决片上多处理机任务并发受限的问题。

Description

一种Forth多核堆栈处理器及指令集
技术领域
本发明涉及多核堆栈处理器领域，具体涉及一种Forth多核堆栈处理器及指令集。
背景技术
目前Forth芯片以单核堆栈处理器或堆栈片上多处理机的方式存在，经典的单核堆栈处理器有EP32、J1、MSL16等，基于堆栈体系结构的片上多处理机有GreenArrays公司在2010年推出GA144多处理机芯片。无论是单核堆栈处理器还是堆栈片上多处理机，面对多任务环境时都有着一定的局限性。在单核堆栈处理器硬件平台上，多任务Forth系统中每多运行一个任务，系统中所有的任务执行效率会成倍降低，当多任务Forth系统中有二十个最高优先级任务并发运行时，完成一个最高优先级任务所需的时间将是在单任务环境下完成相同任务所需时间的二十倍。堆栈片上多处理机因其每个处理机都自己存储器，运行在该硬件平台上的多任务Forth系统只能为一个处理机分配一个任务，一个处理机上的任务必须执行完毕后才能由多任务Forth系统为该处理机分配下一个新的任务，即片上多处理机的处理机数等于最大任务并发数，堆栈片上多处理机的这种特性限制了任务并发的总数。
发明内容
为解决上述相关技术问题，本发明提供一种Forth多核堆栈处理器及指令集。
本发明第一个方面提供一种Forth多核堆栈处理器，包括：处理器内核组、中断控制器、内核控制器、临界资源仲裁器、多端口存储器、数据总线、指令总线、IO总线和外设组，其中，
所述处理器内核组中的所有的处理器内核都为堆栈式处理器；
所述处理器内核组直接与所述内核控制器通信；
所述处理器内核组直接与所述中断控制器通信；
所述处理器内核组直接与所述临界资源仲裁器通信；
所述处理器内核组通过所述数据总线与所述多端口存储器进行数据通信；
所述处理器内核组通过所述指令总线与所述多端口存储器进行指令通信；
所述处理器内核组通过所述IO总线与所述外设组进行数据通信；
所述中断控制器直接与所述外设组连接；
所述外设组至少有一个外设；
所述多核堆栈处理器字长为32位。
进一步地，所述处理器内核组中处理器内核包括有限状态机、时间计数器模块、参数堆栈、返回堆栈、中断控制模块、数据总线通信模块、指令总线通信模块、IO总线通信模块和临界资源申请模块，其中，
所述有限状态机有停止态、普通执行态、中断执行态、数据访问态和指令访存态五种状态，所述有限状态机与所述处理器内核中所有模块连接；
所述时间计数器模块具有计时的功能，计数器达到某值时，处理器内核将切换一个任务，所述时间计数器与所述中断控制模块连接；
所述参数堆栈和所述返回堆栈深度至少为64；
所述中断控制模块与所述中断控制器连接；
所述数据总线通信模块与所述数据总线连接；
所述指令总线通信模块与所述指令总线连接；
所述IO总线通信模块与所述IO总线连接；
所述临界资源申请模块与所述临界资源仲裁器连接。
进一步地，所述多端口存储器包括一个双端口RAM和多个双端口ROM，其中，
所述双端口RAM存储Forth基本系统以及Forth系统运行时产生的数据，所述双端口RAM中一个端口与所述数据总线连接，所述双端口RAM中另一个端口与所述指令总线连接；
所述双端口ROM仅存储Forth基本系统，所述双端口ROM所有端口与所述指令总线连接。
进一步地，所述处理器内核组中每个处理器内核都需要单独占用一个所述双端口ROM的一个端口，所述指令总线通信模块在通过所述指令总线访问所述双端口ROM时不需要指令总线的仲裁器进行仲裁；所述指令总线通信模块在通过所述指令总线访问所述双端口RAM时需要通过指令总线的仲裁器进行仲裁，所述数据总线通信模块在通过所述数据总线访问双端口RAM时需要通过数据总线的仲裁器进行仲裁。
本发明第二个方面提供一种Forth多核堆栈处理器指令集，包括：Forth多核堆栈处理器指令集，所述多核堆栈处理器指令集中指令为32位定长的指令，拥有5种类型指令。
进一步地，所述5种类型的指令包括Literal指令、Jump指令、CJump指令、Call指令和Mix指令，其中，
所述Literal指令第31位表示指令类别，第0-30位表示立即数。
所述Jump指令第29-31位表示指令类别，第0-28位表示跳转地址。
所述CJump指令第29-31位表示指令类别，第0-28位表示跳转地址。
所述Call指令第29-31位表示指令类别，第0-28位表示跳转地址。
所述Mix指令第29-31位表示指令类别，第0-28位有多个功能位区，且每个位区的功能不同。
进一步地，所述Mix指令第0-28位的多个功能区包括时间控制区、临界资源控制区、寄存器设置区、堆栈指针重置区、任务输出控制区、中断控制区、保留区、内核状态控制区、ALU区，其中，
所述时间控制区位于所述Mix指令第27-28位；
所述临界资源控制区位于所述Mix指令第24-26位；
所述寄存器设置区位于所述Mix指令第22-23位；
所述堆栈指针重置区位于所述Mix指令第21位；
所述任务输出控制区位于所述Mix指令第20位；
所述中断控制区位于所述Mix指令第17-19位；
所述保留区位于所述Mix指令第16位；
所述内核状态控制区位于所述Mix指令第14-15位；
所述ALU区位于所述Mix指令第0-13位。
本发明提供了一种Forth多核堆栈处理器及指令集，所述Forth多核堆栈处理器包括：处理器内核组、中断控制器、内核控制器、临界资源仲裁器、多端口存储器、数据总线、指令总线、IO总线和外设组；所述Forth多核堆栈处理器指令集包括：Literal指令、Jump指令、CJump指令、Call指令和Mix指令。通过本发明提供的技术方案能提高Forth多任务执行效率，并解决片上多处理机任务并发受限的问题。
附图说明
一个或多个实施例通过与之对应附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定。
图1是本发明实施例一的八核堆栈处理器架构的结构示意图；
图2是本发明实施例一的处理器内核结构示意图；
图3是本发明实施例二的指令集示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例1
在一个具体的实施例中，本发明提供一种Forth八核堆栈处理器，如图1所示，该Forth八核堆栈处理器包括八个处理器内核c0-c7、中断控制器101、内核控制器102、临界资源仲裁器103、数据总线104、指令总线105、IO总线106、多端口存储器107和外设组w0-wN，其中，八个处理器内核c0-c7直接与中断控制器101通信，八个处理器内核c0-c7直接与内核控制器102通信，八个处理器内核c0-c7直接与临界资源仲裁器103通信，八个处理器内核c0-c7通过数据总线104与多端口存储器107进行数据通信，八个处理器内核c0-c7通过指令总线105与多端口存储器107进行指令通信，八个处理器内核c0-c7通过IO总线106与外设组w0-wN进行数据通信，中断控制器101直接与外设组w0-wN连接，所述Forth八核堆栈处理器是字长32位。
如图2所示，本实施例一所述Forth八核处理器内核包括有限状态机201、时间计数器模块202、中断控制模块203、32bit×64参数堆栈206、32bit×64返回堆栈207、指令总线通信模块209、数据总线通信模块210、IO总线通信模块211和临界资源申请模块212等。
所述处理器内核在上电后会进入停止态，根据内核控制器102送来的启动信号，有限状态机201进入中断执行态，所述处理器内核开始载入多任务Forth系统，多任务Forth系统启动成功后有限状态机201进入普通执行态。所述处理器内核使用指令总线通信模块209通过指令总线105访问多端口存储器107时有限状态机201进入指令访存态，访问完成后有限状态机201返回发起总线申请之前的状态；所述处理器内核使用数据总线通信模块210或IO总线通信模块211通过对应的总线访问多端口存储器107或外设组w0-wN时，有限状态机201进入数据访存态，访问完成后有限状态机201返回发起总线申请之前的状态。
时间计数器模块202可以支持多任务Forth系统使用时间片轮转调度算法，当时间计数器模块202消耗完时间片后向中断控制模块203发送任务切换中断信号，中断控制模块203收到所述任务切换中断信号后，立刻使有限状态机201进入中断执行态，所述处理器内核开始切换任务，在中断执行态下时间计数器模块202不会对时间片计时。
中断控制模块203还响应来自中断控制器101的中断信号，当一个中断信号到来后，中断控制模块203立刻使有限状态机201进入中断执行态，同时根据到来的中断信号，将对应的中断服务程序地址送入程序计数器204中，使所述内核转去执行所述中断服务程序。处理器内核在中断执行态下中断控制模块203不会响应新的中断信号，中断控制器101也不会向处于中断执行态的处理器内核发送新的中断信号。
中断控制器101内置了16×32bit大小的存储器用来存储中断向量表并提供了其他模块访问中断向量表的接口，中断控制器101支持16个有优先级的中断源。当所述中断源需要被响应时，中断控制器101首先查询处理器内核c0-c7的状态，按轮询的方式从中选择不在中断执行态的内核去响应中断。当一个处理器内核的中断控制模块203收到来自中断控制器101的中断信号后，根据中断信号通过中断控制器101的接口从中断向量表中获得中断服务程序的地址，并送入程序计数器204。
所述处理器内核通过临界资源申请模块212与临界资源仲裁器103进行通信，这两个模块和访问临界资源相关的指令配合可以实现多任务Forth系统正确访问临界资源的功能。某个处理器内核执行申请临界资源访问权指令时，临界资源申请模块212向临界资源仲裁器103发出申请信号，临界资源仲裁器103收到来自上述处理器内核的申请信号后，查询临界资源仲裁器103内部1bit大小的状态存储器，若所述状态存储器值为0时，表示多任务Forth系统中没有任务访问临界资源，则向上述处理器内核发送申请成功信号并修改所述状态存储器值为1；若所述状态存储器值为1时，表示多任务Forth系统中有任务正在访问临界资源，则向上述处理器内核发送申请失败信号。某个处理器内核执行释放临界资源访问权指令时，临界资源申请模块212向临界资源仲裁器103发出释放信号，临界资源仲裁器103收到来自上述处理器内核的释放信号后，直接将所述状态存储器值置为0。
运行在本实施例一上的多任务Forth系统访问临界资源的方式至少有两种，第一种方式是申请临界资源访问权成功后所有的临界资源都可以被访问，这种方式是所有的临界资源都使用所述1bit大小的状态存储器来存储临界资源的访问权是否被分配；二是在多任务Forth系统中为每种临界资源创建存储同种临界资源剩余可用数量的变量，访问这些变量时需要申请临界资源访问权。
内核控制器102收集和送出处理器内核c0-c7的运行停止状态，所述运行停止状态包括运行状态和停止状态两种，所述运行状态包括有限状态机201中除停止态以外的所有状态，所述停止状态包括所述有限状态机201中停止态。若处理器内核c0为运行状态，处理器内核c1当前为停止状态，此时要启动处理器内核c1，处理器内核c0可以通过内核编号+内核启动指令去启动处于停止状态的处理器内核c1，当内核控制器102收到处理器内核c0发来的内核启动信号后，根据随内核启动信号一同到达的内核编号，向内核编号对应的处于停止状态的处理器内核c1发送启动信号，处理器内核c1的有限状态机201检测到启动信号后转入中断执行态，处理器内核c1开始执行中断服务程序。
多端口存储器107包括一个双端口RAM和四个双端口ROM，所述双端口RAM存储Forth基本系统以及Forth系统运行时产生的数据，所述双端口RAM中一个端口与所述数据总线104连接，用于处理器内核读取数据，所述双端口RAM中另一个端口与所述指令总线105连接，用于处理器内核读取指令；所述双端口RAM在被处理器内核访问时需要通过对应总线的仲裁器进行仲裁。所述双端口ROM仅存储Forth基本系统，所述双端口ROM所有端口与所述指令总线105连接，用于处理器内核读取指令，所述双端口ROM被访问时不需要总线仲裁器仲裁。处理器内核c0-c7中每个处理器内核都需要单独占用一个所述双端口ROM的一个端口，指令总线通信模块209在访问所述双端口RAM时与指令总线105的仲裁器连接，在访问所述双端口ROM时不与指令总线105的仲裁器连接，所述双端口ROM相当于处理器内核的Forth基本系统的指令缓存。
实施例2
基于实施例一，本发明实施例二提供一种Forth多核堆栈处理器指令集，如图3所示，该指令集系统包括Literal指令、Jump指令、CJump指令、Call指令和Mix指令，所述多核堆栈处理器指令为32位定长的指令，可以支持多任务Forth系统的运行。
其中，所述Literal指令第31位表示指令类别，第0-30位表示立即数，所述立即数为无符号整数，表示范围为0-2147483647，该指令将所述立即数送入参数堆栈栈顶。
其中，所述Jump指令第29-31位表示指令类别，第0-28位表示跳转地址，跳转范围为0-1FFFFFFF，寻址方式为直接寻址，该指令无条件跳转。
其中，所述CJump指令第29-31位表示指令类别，第0-28位表示跳转地址，跳转范围为0-1FFFFFFF，寻址方式为直接寻址，该指令在所述参数堆栈栈顶的值为0时跳转。
其中，所述Call指令第29-31位表示指令类别，第0-28位表示跳转地址，跳转范围为0-1FFFFFFF，寻址方式为直接寻址，该指令将所述处理器内核的PC寄存器的值送入返回堆栈栈顶。
所述Mix指令第29-31位表示指令类别，第0-28位有多个功能位区，且每个位区的功能不同，如表1所示。
表1所示为本实施例二中Mix指令的所有功能，具体示出了Mix指令每一个位区的功能码。
表1 Mix指令功能
Figure BDA0003709686250000111
Figure BDA0003709686250000121
Figure BDA0003709686250000131
表2所示为本实施例二中Mix指令的补充，具体示出了Mix指令ALU位区中T’区的功能码。
表2 ALU位区中T’区的功能码
Figure BDA0003709686250000132
Figure BDA0003709686250000141
值得说明的是，Mix指令的第22-23位Set位区中功能描述中的tcb寄存器用于存储当前任务的tcb的首地址，_pc_寄存器用于在处理器内核进入中断执行态时存储当前任务的pc寄存器的值，以便返回普通执行态后继续执行当前任务，terminal寄存器用于存储当前任务的任务编号。
最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；在本发明的思路下，以上两种实施例仅为本发明认为的一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依照本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (7)

1.一种Forth多核堆栈处理器，其特征在于，包括处理器内核组、中断控制器、内核控制器、临界资源仲裁器、数据总线、指令总线、IO总线、多端口存储器和外设组，其中，
所述处理器内核组中的所有的处理器内核都为堆栈式处理器；
所述处理器内核组直接与所述中断控制器通信；
所述处理器内核组直接与所述内核控制器通信；
所述处理器内核组直接与所述临界资源仲裁器通信；
所述处理器内核组通过所述数据总线与所述多端口存储器进行数据通信；
所述处理器内核组通过所述指令总线与所述多端口存储器进行指令通信；
所述处理器内核组通过所述IO总线与所述外设组进行数据通信；
所述中断控制器直接与所述外设组连接；
所述外设组至少有一个外设；
所述Forth多核堆栈处理器字长为32位。
2.根据权利要求1所述的一种Forth多核堆栈处理器，其特征在于，所述处理器内核组中处理器内核包括有限状态机、时间计数器模块、参数堆栈、返回堆栈、中断控制模块、数据总线通信模块、指令总线通信模块、IO总线通信模块和临界资源申请模块，其中，
所述有限状态机有停止态、普通执行态、中断执行态、数据访问态和指令访存态五种状态，所述有限状态机与所述处理器内核中所有模块连接；
所述时间计数器模块具有计时的功能，计数器达到某值时，处理器内核将切换一个任务，所述时间计数器与所述中断控制模块连接；
所述参数堆栈和所述返回堆栈深度至少为64；
所述中断控制模块与所述中断控制器连接；
所述数据总线通信模块与所述数据总线连接；
所述指令总线通信模块与所述指令总线连接；
所述IO总线通信模块与所述IO总线连接；
所述临界资源申请模块与所述临界资源仲裁器连接。
3.根据权利要求1所述的一种Forth多核堆栈处理器，其特征在于，所述多端口存储器包括一个双端口RAM和多个双端口ROM，其中，
所述双端口RAM存储Forth基本系统以及Forth系统运行时产生的数据，所述双端口RAM中一个端口与所述数据总线连接，所述双端口RAM中另一个端口与所述指令总线连接；
所述双端口ROM仅存储Forth基本系统，所述双端口ROM所有端口与所述指令总线连接。
4.根据权利要求3所述的一种Forth多核堆栈处理器，其特征在于，所述处理器内核组中每个处理器内核都需要单独占用一个所述双端口ROM的一个端口，所述指令总线通信模块在通过所述指令总线访问所述双端口ROM时不需要指令总线的仲裁器进行仲裁；所述指令总线通信模块在通过所述指令总线访问所述双端口RAM时需要通过指令总线的仲裁器进行仲裁，所述数据总线通信模块在通过所述数据总线访问双端口RAM时需要通过数据总线的仲裁器进行仲裁。
5.一种基于权利要求1-4任一所述的一种Forth多核堆栈处理器指令集，其特征在于，包括Forth多核堆栈处理器指令集，所述多核堆栈处理器指令集中指令为32位定长指令，拥有5种类型指令。
6.根据权利要求5所述的指令集，其特征在于，所述5种类型的指令包括Literal指令、Jump指令、CJump指令、Call指令和Mix指令，其中，
所述Literal指令第31位表示指令类别，第0-30位表示立即数。
所述Jump指令第29-31位表示指令类别，第0-28位表示跳转地址。
所述CJump指令第29-31位表示指令类别，第0-28位表示跳转地址。
所述Call指令第29-31位表示指令类别，第0-28位表示跳转地址。
所述Mix指令第29-31位表示指令类别，第0-28位有多个功能位区，且每个位区的功能不同。
7.根据权利要求6所述的指令集，其特征在于，所述Mix指令第0-28位的多个功能区包括时间控制区、临界资源控制区、寄存器设置区、堆栈指针重置区、任务输出控制区、中断控制区、保留区、内核状态控制区、ALU区，其中，
所述时间控制区位于所述Mix指令第27-28位；
所述临界资源控制区位于所述Mix指令第24-26位；
所述寄存器设置区位于所述Mix指令第22-23位；
所述堆栈指针重置区位于所述Mix指令第21位；
所述任务输出控制区位于所述Mix指令第20位；
所述中断控制区位于所述Mix指令第17-19位；
所述保留区位于所述Mix指令第16位；
所述内核状态控制区位于所述Mix指令第14-15位；
所述ALU区位于所述Mix指令第0-13位。
CN202210718817.7A 2022-06-23 2022-06-23 一种Forth多核堆栈处理器及指令集 Active CN115237475B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210718817.7A CN115237475B (zh) 2022-06-23 2022-06-23 一种Forth多核堆栈处理器及指令集

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210718817.7A CN115237475B (zh) 2022-06-23 2022-06-23 一种Forth多核堆栈处理器及指令集

Publications (2)

Publication Number Publication Date
CN115237475A true CN115237475A (zh) 2022-10-25
CN115237475B CN115237475B (zh) 2023-04-07

Family

ID=83670272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210718817.7A Active CN115237475B (zh) 2022-06-23 2022-06-23 一种Forth多核堆栈处理器及指令集

Country Status (1)

Country Link
CN (1) CN115237475B (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1133452A (zh) * 1994-10-13 1996-10-16 北京多思科技工业园股份有限公司 宏指令集对称式并行体系结构微处理器
CN1234548A (zh) * 1997-10-06 1999-11-10 太阳微系统有限公司 混合执行堆栈及异常处理
CN1737749A (zh) * 2004-08-17 2006-02-22 易符智慧科技股份有限公司 使用最精简指令的多重字节微处理器架构
CN1926509A (zh) * 2004-03-31 2007-03-07 英特尔公司 利用代码共享的堆栈高速缓存
US20120022832A1 (en) * 2009-11-01 2012-01-26 Shannon Lesley Lorraine Modular re-configurable profiling core for multiprocessor systems-on-chip
US20120179896A1 (en) * 2011-01-10 2012-07-12 International Business Machines Corporation Method and apparatus for a hierarchical synchronization barrier in a multi-node system
CN102640127A (zh) * 2009-09-25 2012-08-15 辉达公司 用于多客户端的可配置高速缓存
CN102880446A (zh) * 2011-05-16 2013-01-16 瑞创国际公司 使用铁电随机存取存储器且具有优化指令集的堆栈处理器
CN104603944A (zh) * 2012-07-09 2015-05-06 L·皮尔·德罗什蒙 混合计算模块
CN105190572A (zh) * 2013-06-05 2015-12-23 英特尔公司 用于防止未经授权的堆栈转移的系统和方法
US20160224485A1 (en) * 2014-08-01 2016-08-04 Universiti Teknologi Malaysia Processor model using a single large linear registers, with new interfacing signals supporting fifo-base i/o ports, and interrupt-driven burst transfers eliminating dma, bridges, and external i/o bus
CN107391251A (zh) * 2017-09-11 2017-11-24 云南大学 基于Forth虚拟机的任务调度方法及装置
CN107729055A (zh) * 2013-08-28 2018-02-23 威盛电子股份有限公司 微处理器及其执行方法
CN107918557A (zh) * 2016-10-05 2018-04-17 联发科技股份有限公司 一种运行多核系统的装置和方法及多核系统
CN112130899A (zh) * 2019-06-25 2020-12-25 海宁先进半导体与智能技术研究院 一种堆栈计算机
US20210173660A1 (en) * 2019-12-06 2021-06-10 Intel Corporation Parallel streaming apparatus and method for a fault tolerant quantum computer
CN113886104A (zh) * 2021-09-30 2022-01-04 湖南进芯电子科技有限公司 多核芯片及其通信方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1133452A (zh) * 1994-10-13 1996-10-16 北京多思科技工业园股份有限公司 宏指令集对称式并行体系结构微处理器
CN1234548A (zh) * 1997-10-06 1999-11-10 太阳微系统有限公司 混合执行堆栈及异常处理
CN1926509A (zh) * 2004-03-31 2007-03-07 英特尔公司 利用代码共享的堆栈高速缓存
CN1737749A (zh) * 2004-08-17 2006-02-22 易符智慧科技股份有限公司 使用最精简指令的多重字节微处理器架构
CN102640127A (zh) * 2009-09-25 2012-08-15 辉达公司 用于多客户端的可配置高速缓存
US20120022832A1 (en) * 2009-11-01 2012-01-26 Shannon Lesley Lorraine Modular re-configurable profiling core for multiprocessor systems-on-chip
US20120179896A1 (en) * 2011-01-10 2012-07-12 International Business Machines Corporation Method and apparatus for a hierarchical synchronization barrier in a multi-node system
CN102880446A (zh) * 2011-05-16 2013-01-16 瑞创国际公司 使用铁电随机存取存储器且具有优化指令集的堆栈处理器
CN104603944A (zh) * 2012-07-09 2015-05-06 L·皮尔·德罗什蒙 混合计算模块
CN105190572A (zh) * 2013-06-05 2015-12-23 英特尔公司 用于防止未经授权的堆栈转移的系统和方法
CN107729055A (zh) * 2013-08-28 2018-02-23 威盛电子股份有限公司 微处理器及其执行方法
US20160224485A1 (en) * 2014-08-01 2016-08-04 Universiti Teknologi Malaysia Processor model using a single large linear registers, with new interfacing signals supporting fifo-base i/o ports, and interrupt-driven burst transfers eliminating dma, bridges, and external i/o bus
CN107918557A (zh) * 2016-10-05 2018-04-17 联发科技股份有限公司 一种运行多核系统的装置和方法及多核系统
CN107391251A (zh) * 2017-09-11 2017-11-24 云南大学 基于Forth虚拟机的任务调度方法及装置
CN112130899A (zh) * 2019-06-25 2020-12-25 海宁先进半导体与智能技术研究院 一种堆栈计算机
US20210173660A1 (en) * 2019-12-06 2021-06-10 Intel Corporation Parallel streaming apparatus and method for a fault tolerant quantum computer
CN113886104A (zh) * 2021-09-30 2022-01-04 湖南进芯电子科技有限公司 多核芯片及其通信方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MOHSIN AMIN等: "A HW/SW mixed mechanism to improve the dependability of a stack processor", 《2009 16TH IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS - (ICECS 2009)》 *
郭金辉等: "基于堆栈处理器的实时多任务调度机制研究与实现", 《计算机应用研究》 *

Also Published As

Publication number Publication date
CN115237475B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CA1302577C (en) Multiprocessing method and arrangement
CA1103368A (en) Task handling apparatus for a computer system
US7925869B2 (en) Instruction-level multithreading according to a predetermined fixed schedule in an embedded processor using zero-time context switching
EP0361176B1 (en) Method and apparatus for communicating data between multiple tasks in data processing systems
US6430593B1 (en) Method, device and article of manufacture for efficient task scheduling in a multi-tasking preemptive priority-based real-time operating system
US6360243B1 (en) Method, device and article of manufacture for implementing a real-time task scheduling accelerator
US4286322A (en) Task handling apparatus
CN104915256B (zh) 一种任务的实时调度实现方法及其系统
US5129064A (en) System and method for simulating the I/O of a processing system
EP0106669B1 (en) Operating system supervisor
US7577822B2 (en) Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization
US20020046230A1 (en) Method for scheduling thread execution on a limited number of operating system threads
EP0511674A2 (en) Single chip microcomputer
US5568643A (en) Efficient interrupt control apparatus with a common interrupt control program and control method thereof
CN103019838A (zh) 一种基于多dsp处理器平台的分布式实时多任务操作系统
CN115237475B (zh) 一种Forth多核堆栈处理器及指令集
CN113238842A (zh) 任务执行方法、装置及存储介质
EP0253970A2 (en) Multi-channel shared resource processor
US9946665B2 (en) Fetch less instruction processing (FLIP) computer architecture for central processing units (CPU)
CN116360941A (zh) 一种面向多核dsp的并行计算资源自组织调度方法及系统
US7043565B1 (en) System and method for transferring data over an external transmission medium
US7320044B1 (en) System, method, and computer program product for interrupt scheduling in processing communication
CN115098258B (zh) 基于多核堆栈处理器的Forth多任务调度方法及装置
Mumolo et al. A hard real-time kernel for motorola microcontrollers
Kobayakawa et al. HI8-3X: A µITRON-Specification Realtime Operating System for H8/300 Series Microcontrollers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant