CN115210785A - 篡改检测技术 - Google Patents

篡改检测技术 Download PDF

Info

Publication number
CN115210785A
CN115210785A CN202180017790.2A CN202180017790A CN115210785A CN 115210785 A CN115210785 A CN 115210785A CN 202180017790 A CN202180017790 A CN 202180017790A CN 115210785 A CN115210785 A CN 115210785A
Authority
CN
China
Prior art keywords
shield
sensing
shielded
metal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180017790.2A
Other languages
English (en)
Inventor
V·N·切鲁库里
S·巴拉科瑞斯南
C·L·拉奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
ARM Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARM Ltd filed Critical ARM Ltd
Publication of CN115210785A publication Critical patent/CN115210785A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00—Burglar, theft or intruder alarms
    • G08B13/02—Mechanical actuation
    • G08B13/12—Mechanical actuation by the breaking or disturbance of stretched cords or wires
    • G08B13/126—Mechanical actuation by the breaking or disturbance of stretched cords or wires for a housing, e.g. a box, a safe, or a room
    • G08B13/128—Mechanical actuation by the breaking or disturbance of stretched cords or wires for a housing, e.g. a box, a safe, or a room the housing being an electronic circuit unit, e.g. memory or CPU chip
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/12—Measuring rate of change
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/04—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant in circuits having distributed constants, e.g. having very long conductors or involving high frequencies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for

Abstract

本文所描述的各种实施方式涉及一种设备，该设备具有感测电路，该感测电路接收输入信号，并且基于感测到多个屏蔽电阻器之间的电阻差或者基于感测到屏蔽布线网络的屏蔽线上的电压变化来提供输出信号。该设备包括比较电路，该比较电路接收输出信号，并且基于检测到与电阻差或电压变化相关联的篡改事件来提供警报信号。

Description

篡改检测技术
本发明技术通常涉及篡改检测技术。
防篡改电路是指用于禁止、阻止和/或检测对设备的未经批准的访问或对安全逻辑的未经授权的旁路的各种方法。由于一些设备或计算系统可能被具有足够知识、装备、时间等的人非法访问，因此防篡改方法可以指对具有对电路、设备和/或系统的物理访问权的普通用户的篡改的某种抵抗力。在一些情况下，防篡改可以指简单的特征，诸如专用驱动器中的防篡改设备，或者可以指在篡改的情况下不能操作的复杂设备。因此，在现代工业应用中，在电路、设备和/或系统中存在对防篡改措施的持续需求。
本文参考附图描述了各种技术的具体实施。然而，应当理解，附图仅示出了本文所述的各种具体实施，并且不旨在限制本文所述的各种技术的实施方案。
图1示出了根据本文所描述的各种具体实施的篡改检测电路的图。
图2A至图2B示出了根据本文所描述的各种具体实施的感测电路的变化图。
图3示出了根据本文所描述的各种具体实施的比较电路的图。
图4A至图4F示出了根据本文所描述的各种具体实施的金属屏蔽层的各种图。
图5A至图5B示出了根据本文所描述的各种具体实施的具有屏蔽布线的篡改检测电路的各种图。
图6A至图6C示出了根据本文所描述的各种具体实施的具有屏蔽布线的篡改检测电路的各种图。
图7A至图7B示出了根据本文所描述的各种具体实施的比较器的各种图。
图8示出了根据本文所描述的具体实施的用于执行篡改检测技术的方法的过程流程图。
有许多方式来窃取存储在芯片上的安全信息，例如，通过物理篡改芯片并且还通过探测各种接入点来检索安全信息。这可以通过切断或切割金属层并探测相关网络来实现。为了保护芯片免受这种类型的攻击，可以安置保护性金属层以覆盖安全内容区域，使得如果存在任何类型的恶意篡改，则可以采取预防性措施。因此，本文所描述的各种具体实施针对各种篡改检测方案和技术，其为各种物理布局设计中的集成电路提供高度敏感的物理篡改检测。例如，本文所描述的各种篡改检测方案和技术可以提供具有运算放大器和比较器电路的独特组合的系统或设备，其被配置用于检测对保护性屏蔽层的篡改。所述电路使用源自形成于屏蔽布线布局中的金属布线段的电阻器，所述电阻器充当保护性屏蔽层以保护安置在所述保护性屏蔽层下方的任何逻辑。
在一些情况下，本文所描述的各种方案和技术可以提供一种系统或设备，所述系统或设备利用被配置为检测集成电路中的电子硬件的物理篡改的低功率、低复杂度、面积高效的片上电子电路。如本文所描述，篡改检测电路可以被配置为使用基于模拟电路的有源屏蔽(ASH)，所述有源屏蔽可以用电阻器和/或晶体管或任何合适的有源设备来实现。在一些情况下，有源屏蔽(ASH)概念可以在电路中使用基于电阻器的网络，所述电路可以使用任何技术(诸如CMOS、高级CMOS、除CMOS之外的技术)或在系统级应用中的分立电子硬件以系统或芯片级实施。此外，有源屏蔽(ASH)概念可以使用由长线形成的感测元件，所述长线在集成电路(IC)工艺中用各种互连资源构造，例如金属、通孔、TSV(硅穿孔)等。在各种情况下，长线的物理构造可以在从直线到多个层上的复杂图案的范围内。
本文将参考图1至图8详细描述篡改检测方案和技术的各种具体实施。
图1示出了根据本文所描述的各种具体实施的篡改检测电路102的示意图100。
在各种情况下，篡改检测电路102可被实施为具有各种集成电路(IC)部件的系统或设备，所述IC部件被布置和耦合在一起作为提供物理电路设计和相关结构的部分的组装或组合。在一些情况下，将篡改检测电路102设计、提供和制造为集成系统或设备的方法可涉及使用本文所描述的各种IC电路部件，以便实施与所述各种IC电路部件相关联的各种篡改检测方案和/或技术。篡改检测电路102可与单个芯片上的各种计算电路和相关部件集成，并且篡改检测电路102可在用于电子、移动和物联网(IoT)应用的嵌入式系统中实施。
如图1所示，篡改检测电路102可以包括感测电路110，所述感测电路被配置为接收输入信号(IN)，并且基于感测到安置在屏蔽布线层中的多个金属屏蔽电阻器之间的电阻差来提供输出信号(OUT)。在一些情况下，感测电路110具有至少一个运算放大器和多个金属屏蔽电阻器，所述至少一个运算放大器和多个金属屏蔽电阻器被布置和配置为接收输入信号(IN)，并且基于感测到屏蔽布线层的多个金属屏蔽电阻器之间的电阻差来提供输出信号(OUT)。下文参考图2A至图2B更详细地描述感测电路110和与其相关联的各种部件。
篡改检测电路102可以包括比较电路120，所述比较电路被配置为接收来自感测电路110的输出信号(OUT)，并且基于检测到与如由感测电路110感测到的电阻差相关联的至少一个篡改事件来提供警报信号(ALARM)。在一些情况下，比较电路120具有一个或多个比较器，所述一个或多个比较器被配置为接收来自感测电路110的输出信号(OUT)，并且基于检测到与感测电路110感测到多个金属屏蔽电阻器之间的电阻差相关联的至少一个篡改事件来提供警报信号(ALARM)。下文参考图3更详细地描述比较电路120以及与其相关联的各种部件。
在一些具体实施中，检测到篡改事件可以指检测到多个金属屏蔽电阻器通过形成于一个或多个金属屏蔽电阻器中的切口、部分切口或开口的第一类型的物理改变(或修改)。此外，在其他具体实施中，检测到篡改事件可以指检测到一个或多个金属屏蔽电阻器通过耦合到一个或多个金属屏蔽电阻器的捆扎或短路的第二类型的物理改变(或修改)。下文参考图4A至图4F更详细地描述了屏蔽布线层以及多个金属屏蔽电阻器。
图2A至图2B示出了根据本文所描述的各种具体实施的感测电路110的变化图。具体地说，图2A示出了具有处于第一配置的运算放大器214的感测电路110A的图200A，并且替代地，图2B示出了具有处于第二配置的运算放大器214的感测电路110B的另一图200B。
如图2A所示，感测电路110A具有处于第一配置的运算放大器214以及多个金属屏蔽电阻器(RS,RF)。运算放大器214接收输入信号(IN)，并且基于感测到多个金属屏蔽电阻器(RS,RF)之间的电阻差来提供输出信号(OUT)。在一些情况下，输入信号(IN)可以由运算放大器214的非反相输入端(+)接收。此外，运算放大器214可以包括多个电源连接，其中运算放大器214可以耦合在电压源(Vdd)与接地端(Vss)之间。
在一些情况下，多个金属屏蔽电阻器(RS,RF)可以包括第一金属屏蔽电阻器(RS)和第二金属屏蔽电阻器(RF)。如图2A所示，第一金属屏蔽电阻器(RS)可以耦合在运算放大器214的节点(A)处的反相输入端(-)与接地端(Vss)之间，并且第二金属屏蔽电阻器(RF)可以耦合在运算放大器的节点(A)处的反相输入端(-)与运算放大器214的输出端(OUT)之间。在一些情况下，第一金属屏蔽电阻器(RS)可以指由导电材料形成的第一屏蔽线(或第一线段)，并且第二金属屏蔽电阻器(RF)可以指由导电材料形成的第二屏蔽线(或第二线段)。导电材料可以指金属或一些其他类型的导电材料，并且第一屏蔽线(RS)和第二屏蔽线(RF)可以形成于同一导电层中，例如金属层，所述导电层可以被称为屏蔽布线层。
在一些具体实施中，运算放大器214可以被配置为当第一屏蔽线(RS)和第二屏蔽线(RF)中的至少一者通过形成于导电材料中的切口、部分切口或开口而物理改变(或修改)时，或当第一屏蔽线(RS)和/或第二屏蔽线(RF)中的至少一者通过耦合到屏蔽布线层的导电材料的捆扎、短路或探测而物理改变(或修改)时感测多个金属屏蔽电阻器(RS,RF)之间的电阻差。
在一些情况下，感测电路110A可以使用运算放大器214作为非反相放大器，使得可以将非反相放大器的输出(OUT)提供给图3中的比较电路120以用于篡改检测。在一些情况下，篡改检测的原理是指将放大器增益配置为2，这可以通过使两个电阻器具有相同的值(例如，RS＝RF)来实现。
在各种具体实施中，感测电路110A被配置为检测与RF和RS中的完全切口、RF和RS中的部分切口以及RF和RS中的金属捆扎相关的篡改事件。参考图2A中的感测电路110A，用于运算放大器214的输出方程被提供为Vout＝Vin*(1+(RF/RS))，其中电阻RF和RS在图4A中实施，所述电阻RF和RS可以用作保护性屏蔽件，用于保护安置在金属屏蔽层402(或屏蔽布线网络)的金属线404下方的各种电路。
因此，基于RS和RF的电阻值，放大器214的增益可以改变，并且输出电压可以改变。因此，可以通过比较输出电压来实现篡改检测。如下文在图4A中所提供，电阻器RS和RF可以在金属中没有切口的情况下实施，并且电阻器RS和RF可以源自在屏蔽布线布局中制成的金属布线。此外，如下文所描述，节点(OUT,A,GND)也被标记并且可以被发现为图2A的示意图110A中的相同网络。
如图2B所示，运算放大器214的第二配置与运算放大器214的第一配置的不同之处在于运算放大器214的非反相输入端(+)可以耦合到另一电压源(例如，(Vdd+Vss)/2)，并且节点(A)处的反相输入端(-)可以经由第一屏蔽线(RS)耦合到输入端(IN)。例如，第一屏蔽线(RS)可以耦合在输入端(IN)与运算放大器214的节点(A)处的反相输入端(-)之间，并且第二金属屏蔽电阻器(RF)也可以耦合在运算放大器的节点(A)处的反相输入端(-)与运算放大器214的输出端(OUT)之间。
在一些具体实施中，检测到篡改事件可以指检测到屏蔽电阻器/线(RS,RF)通过形成于屏蔽电阻器/线(RS,RF)中的切口、部分切口或开口的第一类型的物理改变(或修改)。此外，在其他具体实施中，检测到篡改事件可以指检测到屏蔽电阻器/线(RS,RF)通过耦合到屏蔽电阻器(RS/RF)的捆扎、短路或探测的第二类型的物理改变(或修改)。本文参考图4A至图4F描述了屏蔽布线层以及屏蔽电阻器/线(RS,RF)。
在各种具体实施中，感测电路110B可以被配置为检测与RF和RS中的完全切口、RF和RS中的部分切口以及RF和RS中的金属捆扎相关的篡改事件。参考图2B中的感测电路110B，用于运算放大器214的输出方程可以被提供为Vout＝Vin*(-(RF/RS))，其中电阻RF和RS在图4A中实施，所述电阻RF和RS可以用作保护性屏蔽件，用于保护安置在金属屏蔽层402(或屏蔽布线网络)的金属线404下方的各种电路。
图3示出了根据本文所描述的各种具体实施的比较电路120的图300。
如图3所示，比较电路120可以包括一个或多个比较器(314,324,334)，所述一个或多个比较器被布置和配置为接收来自感测电路110、110A、110B的输出信号(OUT)，并且基于检测到与感测到多个金属屏蔽电阻器/线(RS,RF)之间的电阻差相关联的篡改事件来提供警报信号(ALARM)。一个或多个比较器(314,324,334)可以包括多个电源连接，并且此外，一个或多个比较器(314,324,334)可以耦合在Vdd与接地端(Vss)之间。
在各种情况下，一个或多个比较器(314,324,334)可以包括第一比较器314、第二比较器324和第三比较器334。如图3所示，比较器(314,324,334)可以被配置为感测电阻器/线(RS/RF)中的至少一者中的切口和/或部分切口，并且此外，比较器(314,324,334)可以被配置为基于感测到电阻器/线(RS/RF)中的至少一者中的切口和/或部分切口来提供至少一个警报信号。在其他情况下，一个或多个比较器(314,324,334)可以被配置为在电阻器/线(RS/RF)中的至少一者被捆扎时提供至少一个警报信号。
在一些情况下，第一比较器314可以被配置为感测第二电阻器/线(RF)中的切口，并且在此情况下，第一比较器314可以接收来自感测电路110、110A、110B的输出信号(OUT)，接收第一电压参考信号(VREF1)，并且根据感测到的第二电阻器/线(RF)的切口提供第一警报信号(Alarm_RF_Cut)作为输出。
在一些情况下，第二比较器324可以被配置为感测第一电阻器/线(RS)中的切口，并且此外，第二比较器324可以接收来自感测电路110、110A、110B的输出信号(OUT)，接收第二电压参考信号(VREF2)，并且根据感测到的第一电阻器/线(RS)的切口提供第二警报信号(Alarm_RS_Cut)作为输出。
在一些情况下，第三比较器334可以被配置为感测第一电阻器/线(RS)中的部分切口，并且在此情况下，第三比较器334可以接收来自感测电路110、110A、110B的输出信号(OUT)，接收第三电压参考信号(VREF3)，并且根据感测到的第一电阻器/线(RS)的部分切口提供第三警报信号(Alarm_RS_P_Cut)作为输出。
在各种情况下，电压参考信号(VREF1,VREF2,VREF3)可以用于提供不同的电压参考，用于与输出信号(OUT)进行比较，并且确定电阻值范围以识别不同警报信号(Alarm_RF_Cut,Alarm_RS_Cut,Alarm_RS_P_Cut)的电阻差。可以针对用于生成不同警报信号(Alarm_RF_Cut,Alarm_RS_Cut,Alarm_RS_P_Cut)的特定预定阈值来选择和/或调谐电压参考信号(VREF1,VREF2,VREF3)的电压电平。
如图3所示，比较电路120还可以包括逻辑部件344，所述逻辑具有耦合到一个或多个比较器(314,324,334)的一个或多个逻辑门和相关电路。在一些情况下，一个或多个比较器(314,324,334)和逻辑部件344可被配置为接收来自感测电路110、110A、110B的输出信号(OUT)，并且基于检测到与感测到多个金属屏蔽电阻器/线(RS,RF)之间的电阻差相关联的篡改事件来提供警报信号(ALARM)。
在一些情况下，多个警报信号(Alarm_RF_Cut,Alarm_RS_Cut,Alarm_RS_P_Cut)可以被逻辑组合以便提供警报信号(ALARM)作为单个输出警报信号。例如，如图3所示，逻辑部件344可以包括一个或多个逻辑门(和相关电路)，所述一个或多个逻辑门被布置和配置为接收来自比较器(314,324,334)的多个警报信号(Alarm_RF_Cut,Alarm_RS_Cut,Alarm_RS_P_Cut)，并且提供警报信号(ALARM)作为单个输出警报信号。
图4A至图4F示出了根据本文所描述的各种具体实施的金属屏蔽层的各种图。具体地说，图4A示出了具有金属屏蔽电阻器/线(RS,RF)作为金属线404的一部分的金属屏蔽层402的图400A，图4B示出了具有形成于金属线404的金属屏蔽电阻器/线(RF)中的切口420的金属屏蔽层402的图400B，并且图4C示出了具有形成于金属线404的金属屏蔽电阻器/线(RS)中的切口422的金属屏蔽层402的图400C。此外，图4D示出了具有形成于金属线404的金属屏蔽电阻器/线(RF)中的部分切口424A、424B的金属屏蔽层402的图400D，图4E示出了具有形成于金属线404的金属屏蔽电阻器/线(RS)中的部分切口426的金属屏蔽层402的图400E，并且图4F示出了具有形成于金属线404的金属屏蔽电阻器/线(RF)中的捆扎428(或短路)的金属屏蔽层402的图400F。如本文所描述，当第一屏蔽线(RS)和/或第二屏蔽线(RF)通过形成于导电材料中的切口、部分切口或开口而物理地改变时，或当第一屏蔽线(RS)和/或第二屏蔽线(RF)通过耦合到导电材料的捆扎、短路或探测而物理地改变时，可以感测到金属屏蔽电阻器之间的电阻差。
在各种具体实施中，金属屏蔽层402可以被称为屏蔽布线层，所述屏蔽布线层具有金属线404作为安置在屏蔽布线网络中的屏蔽线。金属屏蔽电阻器/线(RS/RF)包括第一金属屏蔽电阻器(RS)和第二金属屏蔽电阻器(RF)。第一金属屏蔽电阻器(RS)是指金属线404的耦合在输出端(OUT)与感测电路110、110A、110B的节点(A)之间的第一区段，并且第二金属屏蔽电阻器(RF)是指金属线404的耦合在接地端(Vss)或输入端(IN)与感测电路110、110A、110B的节点(A)之间的第二区段。
如图4A所示，金属屏蔽线404是指具有一个或多个线段(RS,RF)的导电屏蔽线，并且所述导电屏蔽线由导电材料形成，例如金属材料或一些其他类型的导电材料。在一些情况下，金属屏蔽线404是指具有沿其长度分布的电阻和电容的连续导体。
在一些情况下，如图4B所示，可以切断(或改变)屏蔽线404的一部分以在例如与金属屏蔽电阻器/线区段(RF)相关联的连续导体中形成切口420(或开口)。在其他情况下，如图4C所示，可以切断(或改变)屏蔽线404的另一部分以在例如与金属屏蔽电阻器/线区段(RS)相关联的连续导体中形成切口422(或开口)。在这些切断事件中，感测电路110、110A、110B可以被配置为在第一屏蔽线(RS)和/或第二屏蔽线(RF)通过形成于连续导体中的切口420、422(或开口)物理切断(或改变，或修改)时感测在多个金属屏蔽电阻器(RS/RF)之间产生的电阻差。
在一些情况下，如图4D所示，可以部分切断(或改变)屏蔽线404的一部分以在例如与金属屏蔽电阻器/线区段(RF)相关的连续导体中形成部分切口424A、424B(或部分开口)中的一者或多者。在其他情况下，如图4E所示，可以部分切断(或改变)屏蔽线404的另一部分以在例如与金属屏蔽电阻器/线区段(RS)相关的连续导体中形成部分切口426(或部分开口)。在这些部分切断事件中，感测电路110、110A、110B可以被配置为在第一屏蔽线(RS)和/或第二屏蔽线(RF)通过形成于与屏蔽电阻器/线区段(RS,RF)相关的连续导体中的部分切口424A、424B、426(或部分开口)物理切断(或改变，或修改)时感测金属屏蔽电阻器(RS/RF)之间产生的电阻差。
在一些情况下，如图4F所示，屏蔽线404的一部分可以被捆扎、短路或探测(例如，通过捆扎或短路改变)以形成跨例如与金属屏蔽电阻器/线区段(RF)相关的连续导体的一部分耦合的捆扎428。在其他情况下，此捆扎428可以类似地跨金属屏蔽电阻器/线区段(RS)的一部分形成。在这些捆扎或短路事件中，感测电路110、110A、110B可以被配置为在第一屏蔽线(RS)和/或第二屏蔽线(RF)通过跨连续导体形成的捆扎428(或短路)物理捆扎或短路(或改变，或修改)时感测在多个金属屏蔽电阻器(RS/RF)之间产生的电阻差。
在一些情况下，术语“切口”可以指在屏蔽线中形成的完全切口或开口。在其他情况下，术语“部分切口”可以指部分去除屏蔽线的一部分。此外，在一些情况下，术语“捆扎”可以指形成于屏蔽线的多个部分之间的导电短路，或者术语“捆扎”可以指形成于多个屏蔽线之间的导电短路。此外，在其他情况下，术语“探测(probe)”或“探测(probing)”可以指物理接触屏蔽线的一部分的外部探索设备。
图5A至图5B示出了根据本文所描述的各种具体实施的具有屏蔽布线的篡改检测电路的各种图。具体地说，图5A示出了具有感测电路510和比较电路520的篡改检测电路502的图500A，并且此外，图5B示出了具有安置在其中的屏蔽线544的屏蔽布线网络522的图500B。
在各种情况下，篡改检测电路502可被实施为具有各种集成电路(IC)部件的系统或设备，所述IC部件被布置和耦合在一起作为提供物理电路设计和相关结构的部分的组装或组合。在一些情况下，将篡改检测电路502设计、提供和制造为集成系统或设备的方法可涉及使用本文所描述的各种IC电路部件，以便实施与所述各种IC电路部件相关联的各种篡改检测方案和/或技术。篡改检测电路502可与单个芯片上的各种计算电路和相关部件集成，并且篡改检测电路502可在用于电子、移动和物联网(IoT)应用的嵌入式系统中实施。
如图5A所示，篡改检测电路502包括感测电路510，所述感测电路被配置为接收输入信号(IN)，并且基于感测到安置在屏蔽布线网络522中的屏蔽线544上的电压变化来提供输出信号(OUT)。在一些情况下，感测电路510可以具有上拉电路530，所述上拉电路具有耦合在电压源(Vdd)与屏蔽布线网络522的输入端之间的上拉电阻器(Rpu)，并且电压源(Vdd)提供输入信号(IN)。此外，感测电路510可以包括下拉电路534，所述下拉电路具有耦合在屏蔽布线网络522的输出端与接地端(Vss)之间的下拉电阻器(Rpd)，并且屏蔽布线网络522的输出端可以耦合到比较电路520的输入端。
在一些情况下，屏蔽线544是指具有一个或多个线段(例如，WS_1,WS_2,WS_3)的导电屏蔽线，并且此外，导电屏蔽线可由导电材料形成，例如金属材料或一些其他导电类型的材料。此外，在一些情况下，屏蔽线544可以指具有沿其长度分布的电阻和电容的连续导体，并且因此，线段(例如，WS_1,WS_2,WS_3)可以包括串联耦合的多个线段。另外，本文参考图5B描述了屏蔽布线网络522以及屏蔽线544。
篡改检测电路502可以包括比较电路520，所述比较电路被配置为接收输出信号(OUT)，并且基于检测到与感测到屏蔽布线网络522的屏蔽线544上的电压变化相关联的至少一个篡改事件来提供警报信号(ALARM)。在一些情况下，比较电路520可以具有至少一个比较器514，所述至少一个比较器被配置为接收来自感测电路510的输出信号(OUT)，并且基于检测到与感测到屏蔽线544上的电压变化相关联的至少一个篡改事件来提供警报信号(ALARM)。此外，在一些情况下，比较器514可以指具有多个晶体管的单输入(或双输入)比较器，所述多个晶体管被布置和配置为接收来自感测电路510的输出信号(OUT)，并且然后基于检测到与感测到屏蔽线544上的电压变化相关联的篡改事件来提供警报信号(ALARM)。此外，比较器514可以包括多个电源连接，并且在此情况下，比较器514可以耦合在电压源(Vdd)与接地端(Vss)之间。
在一些情况下，检测到篡改事件可以指检测到屏蔽布线网络522例如通过形成于安置在屏蔽布线网络522中的屏蔽线544中的切口的第一类型的物理改变(或修改)。此外，在其他情况下，检测到篡改事件可以指检测到屏蔽布线网络522例如通过形成于安置在屏蔽布线网络522中的屏蔽线544中的开口的物理改变(或修改)。本文参考图5B描述了屏蔽布线网络522和屏蔽线544。
如本文所描述，篡改检测电路502可以被配置为检测屏蔽线544中的切口。例如，在一些具体实施中，为了简单起见，屏蔽线544可以使用RC低通滤波器的多个级联级(例如，3个)来建模，其中每个线段(WS_1,WS_2,WS_3)可以被建模为具有电阻(R)值和电容(C)值的RC低通滤波器。这些建模的低通滤波器也安置在分别用作上拉设备和下拉设备的多个其他实际集总部件电阻器(Rpu,Rpd)之间。此外，比较电路520可以用模拟比较器、简单反相器、偏斜反相器比较器或类似者来实施。在各种情况下，可以使用单输入比较器或多输入(例如，双输入)比较器。电阻器(Rpu,Rpd)可以用MOS设备或任何其他合适的有源设备和/或拓扑结构(例如，使用PFET和/或NFET的CMOS电阻器)来实施。此外，在各种情况下，电阻器(Rpu,Rpd)可以被实施为无源电阻器(例如，多晶硅、扩散、金属等)和/或实施为有源电阻器(例如，基于晶体管的电阻器)。
在一些情况下，可以以如下方式选择电阻器(Rpu,Rpd)：当未感测到屏蔽线544的篡改(例如，切口)时，节点电压(Vpd)足够高以保持警报信号(ALARM)无效。当屏蔽线544被切割时，比较器514的输入通过下拉电阻器(Rpd)被下拉到接地端(Vss)，所述下拉电阻器使警报信号(ALARM)生效并指示其他系统采取对策动作。如本文所描述，每个线段(WS_1,WS_2,WS_3)可以具有与其相关联的电阻(R)值和电容(C)值，并且为了符合感测特性，可以使用以下计算。
Rpd>Rpu+(3*R)，并且电阻值应满足条件，
所有PVT拐角(即，工艺电压温度拐角)中比较器514的Vpd>Vref(或Vtrip，如果反相器用作比较器)，其中Vref是指比较器514的参考输入处的电压，并且其中Vtrip是指反相器的跳变点处的输入电压。此外，Rpu和Rpd的绝对值可以取决于电阻器的电阻(R)值(例如，R值可以较低，因为其由高度导电的多晶硅和/或金属组成)。
Rpu和Rpd的绝对值的其他选择可以如下。在一些情况下，较高的响应速度(例如，指在感测到切口时警报的快速生效)可以使用较低的电阻值来减小RC时间常数(由于比较器的寄生部件和输入电容)，这可以在更高的功率下以一定成本提供更高的速度。因此，电阻器的较高R值可以在响应速度方面以一定成本降低功率。在实际场景中，侵入式攻击可能在每个步骤中涉及机械工具和/或人为努力，这意味着更高的响应速度可能不是本申请的必要条件。因此，对于较低的功率，使用较高的Rpu和Rpd值可能是优选的。
参考IC中的物理放置，对于基于数字逻辑的ASH，在屏蔽线544中发射位模式的逻辑和接收位模式的逻辑被放置在一起，使得可以将发射(Tx)位模式与接收(Rx)位模式进行比较。然而，在本文所公开的新颖技术中，没有这样的约束，因为没有发射位模式。例如，如图5B所示，Rpu可以安置在芯片的一端，所述芯片在本地耦合到电网Vdd轨，并且Rpd以及比较器514可以安置在芯片的另一端，其中屏蔽线544以任何图案沿长度延伸。
如图5B所示，图500B示出了屏蔽布线网络522，其中屏蔽线544以在上拉电路530与下拉电路534之间以左右交替图案(例如，锯齿形图案)形成。在一些情况下，屏蔽线544是指具有如图5A所示的串联连接的线段(例如，WS_1,WS_2,WS_3)的导电屏蔽线，并且此外，导电屏蔽线可以由导电材料形成，例如金属材料或一些其他类型的导电材料。在一些情况下，如图5A所示，屏蔽线544可以指具有沿其长度分布的电阻和电容的连续导体，并且此外，屏蔽线544可以形成于加密块540或一些其他类型的受保护电路上方。
图6A至图6C示出了根据本文所描述的各种具体实施的具有屏蔽布线的篡改检测电路的各种图。具体地说，图6A示出了具有感测电路610A、610B和比较电路620A、620B的篡改检测电路602的图600A，并且此外，图6B示出了具有安置在其中的对应屏蔽线644A、644B的屏蔽布线网络622A、622B的图600B。另外，图6C示出了具有感测电路610A、610B和比较电路620A、620B以及逻辑电路650的篡改检测电路602的另一图，所述逻辑电路被布置和配置为接收来自篡改检测电路602的多个警报信号(Alarm_A,Alarm_B)，并且提供警报信号(ALARM)作为单个输出警报信号。
在各种情况下，篡改检测电路602可被实施为具有各种集成电路(IC)部件的系统或设备，所述IC部件被布置和耦合在一起作为提供物理电路设计和相关结构的部分的组装或组合。在一些情况下，将篡改检测电路602设计、提供和制造为集成系统或设备的方法可涉及使用本文所描述的各种IC电路部件，以便实施与所述各种IC电路部件相关联的各种篡改检测方案和/或技术。篡改检测电路602可与单个芯片上的各种计算电路和相关部件集成，并且篡改检测电路602可在用于电子、移动和物联网(IoT)应用的嵌入式系统中实施。
如图6A所示，篡改检测电路602包括第一感测电路610A，所述第一感测电路可以被配置为接收第一输入信号(IN_A)，并且基于感测到第一屏蔽布线网络622A的第一屏蔽线644A上的电压变化来提供第一输出信号(OUT_A)。篡改检测电路602包括第二感测电路610B，所述第二感测电路被配置为接收第二输入信号(IN_B)，并且基于感测到第二屏蔽布线网络622B的第二屏蔽线644B上的电压变化来提供第二输出信号(OUT_B)。
在一些情况下，第一感测电路610A具有第一上拉电路630A，所述第一上拉电路具有耦合在电压源(Vdd)与第一屏蔽布线网络622A的输入端之间的第一上拉电阻器(Rpu_A)，并且电压源(Vdd)提供第一输入信号(IN_A)。此外，第一感测电路610A可以包括第一下拉电路634A，所述第一下拉电路具有耦合在第一屏蔽布线网络622A的输出端与接地端(Vss)之间的第一下拉电阻器(Rpd_A)，并且第一屏蔽布线网络622A的输出端可以耦合到第一比较电路620A的输入端。
在一些情况下，第一屏蔽线644A是指具有一个或多个线段(例如，WS_1,WS_2,WS_3)的导电屏蔽线，并且此外，导电屏蔽线可以由导电材料形成，例如金属材料或一些其他导电类型的材料。此外，在一些情况下，第一屏蔽线644A可以指具有沿其长度分布的电阻和电容的连续导体，并且因此，线段(例如，WS_1,WS_2,WS_3)可以包括串联耦合的多个线段。另外，本文参考图6B描述了第一屏蔽布线网络622A以及第一屏蔽线644A。
在一些情况下，第二感测电路610B包括第二上拉电路630B，所述第二上拉电路具有耦合在电压源(Vdd)与第二屏蔽布线网络622B的输入端之间的第二上拉电阻器(Rpu_B)，并且此外，电压源(Vdd)提供第二输入信号(IN_B)。此外，第二感测电路610B包括第二下拉电路634B，所述第二下拉电路具有耦合在第二屏蔽布线网络622B的输出端与接地端(Vss)之间的第二下拉电阻器(Rpd_B)，并且第二屏蔽布线网络622B的输出端可以耦合到第二比较电路620B的输入端。
在一些情况下，第二屏蔽线644B可以指具有一个或多个线段(例如，WS_1,WS_2,WS_3)的导电屏蔽线，并且导电屏蔽线可以由导电材料形成，例如金属材料或一些其他导电类型的材料。此外，在一些情况下，第二屏蔽线644B可以指具有沿其长度分布的电阻和电容的连续导体，并且因此，线段(例如，WS_1,WS_2,WS_3)可以包括串联耦合的多个线段。本文参考图6B描述了第二屏蔽布线网络622B以及第二屏蔽线644B。
篡改检测电路602包括具有第一比较器614A的第一比较电路620A，所述第一比较器被配置为接收来自第一感测电路610A的第一输出信号(OUT_A)，并且基于检测到与感测到第一屏蔽布线网络622A的第一屏蔽线644A上的电压变化相关联的第一篡改事件来提供第一警报信号(Alarm_A)。此外，篡改检测电路602可以包括具有第二比较器614B的第二比较电路610B，所述第二比较器被配置为接收第二输出信号(OUT_B)，并且基于检测到与感测到第二屏蔽布线网络522B的第二屏蔽线644B上的电压变化相关联的第二篡改事件来提供第二警报信号(Alarm_B)。
如图6B所示，屏蔽布线网络622A、622B的图600B具有在上拉电路630A、630B与下拉电路634A、634B之间以左右交替图案(例如，锯齿形图案)形成的对应屏蔽电线644A、644B。在一些情况下，屏蔽线644可以指多个屏蔽线，包括例如第一屏蔽线644A和第二屏蔽线644B。
第一屏蔽线644A可以指具有图6A所示的串联连接的线段(例如，WS_1,WS_2,WS_3)的第一导电屏蔽线，并且此外，第一导电屏蔽线可以由导电材料形成，例如金属材料或一些其他类型的导电材料。在一些具体实施中，第一屏蔽线644A可以指具有沿其长度分布的第一电阻和电容的第一连续导体，并且第一屏蔽线644A可以形成于加密块640或一些其他类型的受保护电路上方。
此外，第二屏蔽线644B可以指具有图6A所示的串联连接的线段(例如，WS_1,WS_2,WS_3)的第二导电屏蔽线，并且此外，第二导电屏蔽线可以由导电材料形成，例如金属材料或一些其他类型的导电材料。在一些情况下，第二屏蔽线644B可以指具有沿其长度分布的另一第二电阻和电容的第二连续导体，并且第二屏蔽线644B可以形成于加密块640或一些其他类型的受保护电路上方。
另外，如图6B所示，第二屏蔽线644B可以被布线以通过直通孔646穿过另一层，所述直通孔允许第二屏蔽线644B沿其长度形成连续导体。因此，在此情况下，当在与先前布线段或区段相反的方向上交替时，第二屏蔽线644B的连续导体可越过第一屏蔽线644A并且还与所述第一屏蔽线交叉。此外，直通孔646允许形式的连续性，同时以左右交替图案越过和交叉。
参考图6A至图6B，篡改检测电路602可以提供使用例如如图5A所提供的多个切口感测电路来检测捆扎。例如，如图6B所示，可以将两个单独的ASH屏蔽线644A、644B物理并排铺设。如果捆扎发生在两个屏蔽线644A、644B之间，则比较器514的输入将存在一些变化以供检测。此通过在屏蔽线644A、644B中的每一者中具有不同电位来实现。在一些情况下，如果两个屏蔽线644A、644B之间的电位差在正常操作条件期间(即，在篡改攻击之前)保持为高，则两个屏蔽线644A、644B之间的短路、连接或探测改变其相应比较器输入端处的电位。此外，篡改检测电路602使用两个单独的ASH电路622A、622B检测切口和捆扎两者，其中每个所述ASH电路检测其屏蔽线644A、644B中的切口，并且其中所述ASH电路一起检测其屏蔽线644A、644B之间的捆扎。第一屏蔽线644A可以与图5A相同，并且第二屏蔽线644B可以与644A互补。此外，探测还将暂时引起捆扎，并且因此，这些电路也将检测到探测。
关于检测捆扎攻击，Vpd_A可以处于比Vpu_B更高的电压，并且当在两个屏蔽线644A、644B之间进行捆扎、连接或探测时，电位倾向于变得相等或至少差变得更小。此导致Vpd_A的下降和Vpu_B的上升(尽管此可能不会关于Vdd和Vss而发生，而是发生到某个中间值)。通常，捆扎线具有较小的长度并且具有较低的电阻，其可以用于改变屏蔽线644A、644B中的电压以及感测电压。对于由于捆扎攻击引起的节点电压(Vpd_A,Vpu_B)的响应性变化，集总电阻器(Rpu,Rpd)的电阻值可能远大于屏蔽线644A、644B的电阻值。通过为Rup_A、Rpd_A、Rup_B和Rpd_B选择大于R的更高值，感测电压(即，到比较器614A、614B的输入)可以在很大程度上取决于集总电阻器比而不是屏蔽线电阻。这可以确保感测到成功的捆扎检测，即使在屏蔽线644A、644B中的捆扎点沿着线的长度的距离不同时也是如此；即，捆扎可以安置在第一屏蔽线644A上的任何点与第二屏蔽线644B上的任何另一点之间。Vpd_A和Vpu_B的此变化可以使用比较器614A、614B来检测，以生成警报信号(Alarm_A,Alarms_B)。最终警报信号(例如，ALARM)可以是Alarm_A和Alarm_B的逻辑门控输出，例如，如图6C所示。另外，在一些情况下，探测还将暂时引起捆扎，并且因此，这些电路也将检测到探测。
如图6C的图600C所示，篡改检测电路602可以包括耦合到比较电路620A、620B的逻辑电路650。在一些情况下，比较电路620A、620B可以被配置为接收来自感测电路610A、610B的多个输出信号(OUT_A,OUT_B)，并且基于检测到与感测到金属屏蔽线(644A,644B)中的至少一者中的电压变化相关联的至少一个篡改事件来向逻辑电路650提供多个警报信号(Alarm_A,Alarm_B)。逻辑电路650可以接收来自感测电路610A、610B的多个警报信号(Alarm_A,Alarm_B)，并且提供警报信号(ALARM)作为单个输出警报信号。在一些具体实施中，逻辑电路650可以逻辑地组合多个警报信号(Alarm_A,Alarm_B)以便提供警报信号(ALARM)作为单个输出警报信号。
图7A至图7B示出了根据本文所描述的各种具体实施的比较器的各种图。具体地说，图7A示出了具有第一晶体管配置的第一比较器614A的图700A，并且图7B示出了具有第二晶体管配置的第二比较器614B的图700B。在一些情况下，第一比较器614A的第一晶体管配置也可以用于图5A的比较器514中。此外，在各种情况下，比较器514、614A、614B中的任何一者或多者可以被配置为单输入比较器或配置为多输入比较器，例如双输入比较器。
如图7A所示，第一比较器614A可以具有至少一个p型晶体管(例如，P0)，所述至少一个p型晶体管耦合在电压源(Vdd)与数(N)个n型晶体管(例如，N0、N1、N2、N3...NN)之间。此外，n型晶体管(例如，N0、N1、N2、N3...NN)可以串联连接在至少一个p型晶体管(例如，P0)与接地端(Vss)之间。在一些情况下，至少一个p型晶体管(例如，P0)的体端子可以被连接或耦合到Vdd，并且类似地，n型晶体管(例如，N0、N1、N2、N3...NN)的体端子可以被连接或耦合到Vss。此外，第一输出信号(OUT_A)可以耦合到晶体管(例如，P0和N0、N1、N2、N3...NN)的栅极，并且第一警报信号(Alarm_A)可以从安置在晶体管(P0)与晶体管(N0)之间的第一输出节点获取。
如图7B所示，第二比较器614B可以具有耦合在电压源(Vdd)与至少一个n型晶体管(例如，N0)之间的数(N)个p型晶体管(例如，P0、P1、P2、P3...PN)。p型晶体管(例如，P0、P1、P2、P3...PN)可以串联连接在Vdd与至少一个n型晶体管(例如，N0)之间，所述至少一个n型晶体管耦合在晶体管(PN)与接地(Vss)之间。在一些情况下，p型晶体管(例如，P0、P1、P2、P3...PN)的体端子可以被连接或耦合到Vdd，并且至少一个n型晶体管(例如，N0)的体端子可以被连接或耦合到Vss。第二输出信号(OUT_B)可以耦合到晶体管(例如，P0、P1、P2、P3...PN和N0)的栅极，并且此外，第二警报信号(Alarm_B)可以从安置在晶体管(PN)与晶体管(N0)之间的第二输出节点获取。
关于安全性，激活的屏蔽线可以用于保护抗侧信道攻击(SCA)加密逻辑免受物理篡改攻击。在一些情况下，可以通过使用特殊类型的功率转换器来为加密系统供电来实现SCA抵抗，这可以保护加密逻辑免受SCA，诸如例如功率和电磁(EM)攻击。例如，屏蔽线可以铺设在IC中的抗SCA加密逻辑上方，并且加密逻辑的电信号(其指代其操作的功能)耦合到屏蔽线，这可能导致屏蔽线电路中的电流变化。这些电流可以被功率攻击利用。如果屏蔽线是低功率和低复杂度电路，则屏蔽线可以容易地由为加密逻辑供电的相同特殊类型的功率转换器供电，而没有任何相当大的开销。因此，从加密逻辑到屏蔽线的任何耦合被保持在加密逻辑的相同功率域内，这可能难以被功率分析攻击利用。一个条件可以指具有安置在金属的较低层级处的屏蔽线，其中顶层用于路由其他信号和功率。而且，由于此电路的简单性，屏蔽线可以容易地与抗SCA加密逻辑一起集成在物理布局中。此外，可以通过简单地增加Rpu_A、Rpd_A、Rpu_B和/或Rpd_B的电阻(R)值来减小由于本文所公开的屏蔽线的耦合效应和总功耗引起的电流流动。在一些情况下，电阻的此增加可以减少它们的电磁特征(由于减小的电流)，这可以进一步帮助保护免受EM攻击。
图8示出了根据本文所描述的具体实施的用于执行篡改检测技术的方法800的过程图。
应当理解，即使方法800可以指示特定的操作执行顺序，但在一些情况下，操作的各部分也可以不同的顺序并且在不同的系统上执行。此外，可向方法800添加额外操作和/或步骤，和/或从所述方法省略额外操作和/或步骤。在各种情况下，方法800可在硬件和/或软件中实施。如果在硬件中实施，则方法800可用各种部件和/或电路实施，如参考图1至图7B所描述。如果在软件中实施，则方法800可以用被配置为用于各种篡改检测方案和技术的各种程序和/或软件指令过程来实施，如本文所描述。另外，如果在软件中实施，则与实施方法800相关的各种指令可存储和/或记录在存储器和/或数据库中。在其他情况下，具有至少一个处理器和存储器的计算机或各种其他类型的计算设备可以被配置为执行方法800的各种操作和/或步骤。
在各种具体实施中，方法800可以指将各种篡改检测电路设计、提供、构建、制作和/或制造为集成系统、设备和/或电路的方法，所述集成系统、设备和/或电路可能涉及使用如本文所描述的各种IC电路部件以便实施各种篡改检测方案和与之相关联的技术。在各种情况下，篡改检测电路可以与计算电路和相关部件集成在单个芯片上，并且篡改检测电路可以在用于电子、移动和物联网(IoT)应用(包括传感器节点)的嵌入式系统中实施。
如图8所示，在框810处，方法800可以提供具有一个或多个线段的屏蔽布线。在框820处，方法800可以感测一个或多个线段上的电阻差和/或电压变化。在框830处，方法800可以检测与电阻差和/或电压变化的感测相关联的至少一个篡改事件。在框840处，方法800可以基于检测到至少一个篡改事件来生成至少一个警报信号。
参考图1至图4F的篡改检测电路，方法800可以被配置为使用感测电路，所述感测电路接收输入信号，并且基于感测到多个金属屏蔽电阻器(即，具有电阻值的线段)之间的屏蔽布线的电阻差来提供输出信号。此外，方法800可以被配置为使用比较电路，所述比较电路接收来自感测电路的输出信号，并且基于检测到与电阻差相关联的至少一个篡改事件来提供至少一个警报信号。
参考图5A至图5B的篡改检测电路，方法800可以被配置为使用感测电路，所述感测电路接收输入信号，并且基于感测到屏蔽布线网络的具有屏蔽线(带有线段)的屏蔽布线上的电压变化来提供输出信号。此外，方法800可以被配置为使用比较电路，所述比较电路接收来自感测电路的输出信号，并且基于检测到与感测到屏蔽线上的电压变化相关联的至少一个篡改事件来提供至少一个警报信号。
参考图6A至图6C的篡改检测电路，方法800可以利用第一感测电路，所述第一感测电路接收第一输入信号，并且基于感测到第一屏蔽布线网络的第一屏蔽线(具有第一线段)上的电压变化来提供第一输出信号。此外，方法800可以利用第一比较电路，所述第一比较电路接收第一输出信号，并且基于检测到与感测到第一屏蔽布线网络的第一屏蔽线上的电压变化相关联的第一篡改事件来提供第一警报信号。此外，方法800可以利用第二感测电路，所述第二感测电路接收第二输入信号，并且基于感测到第二屏蔽布线网络的第二屏蔽线(具有第二线段)上的电压变化来提供第二输出信号。另外，方法800可以利用第二比较电路，所述第二比较电路接收第二输出信号，并且基于检测到与感测到第二屏蔽布线网络的第二屏蔽线上的电压变化相关联的第二篡改事件来提供第二警报信号。
本文所描述的各种具体实施针对提供各种优点的各种篡改检测方案和技术。例如，本文所描述的方案和技术不依赖于使用数据流上的任何时钟来进行篡改检测。由于运算放大器和/或比较器的速度可能显著较低，因此电流消耗可能较小，并且可能需要更少的带宽。此外，当存在中间装置以在外部耦合任何断开的金属以克服当产生警报时电阻的变化时，可能不需要任何其他额外的保护。这些技术可以容易地实施，并且仅应该准确地获取金属上的分接点。
应当预期的是，权利要求的主题不限于本文提供的具体实施和图示，而是包括根据权利要求的那些具体实施的修改形式，包括具体实施的部分和不同具体实施的元件的组合。应当理解，在任何此类具体实施的开发中，如在任何工程或设计项目中，应作出许多具体实施特定的决策以实现开发者的特定目标，诸如符合系统相关和业务相关的约束，这些约束可能在不同具体实施之间变化。另外，应当理解，此类开发工作可能是复杂且耗时的，但是尽管如此，对于受益于本公开的普通技术人员而言，这仍然是设计、制造和生产的常规任务。
本文描述了一种设备的各种具体实施。所述设备可以包括感测电路，所述感测电路接收输入信号，并且基于感测到多个金属屏蔽电阻器之间的电阻差来提供输出信号。所述设备可以包括比较电路，所述比较电路接收所述输出信号，并且基于检测到与所述电阻差相关联的篡改事件来提供警报信号。
本文描述了一种设备的各种具体实施。所述设备可以包括感测电路，所述感测电路接收输入信号，并且基于感测到屏蔽布线网络的屏蔽线上的电压变化来提供输出信号。所述设备可以包括比较电路，所述比较电路接收所述输出信号，并且基于检测到与感测到所述屏蔽线上的所述电压变化相关联的篡改事件来提供警报信号。
本文描述了一种设备的各种具体实施。所述设备可以包括第一感测电路，所述第一感测电路接收第一输入信号，并且基于感测到第一屏蔽布线网络的第一屏蔽线上的电压变化来提供第一输出信号。所述设备可以包括第一比较电路，所述第一比较电路接收所述第一输出信号，并且基于检测到与感测到所述第一屏蔽布线网络的所述第一屏蔽线上的所述电压变化相关联的第一篡改事件来提供第一警报信号。所述设备可以包括第二感测电路，所述第二感测电路接收第二输入信号，并且基于感测到第二屏蔽布线网络的第二屏蔽线上的电压变化来提供第二输出信号。所述设备可以包括第二比较电路，所述第二比较电路接收所述第二输出信号，并且基于检测到与感测到所述第二屏蔽布线网络的所述第二屏蔽线上的所述电压变化相关联的第二篡改事件来提供第二警报信号。
本文描述了方法的各种具体实施。所述方法可以包括提供具有线段的屏蔽布线。所述方法可以包括感测所述线段上的电阻差或电压变化。所述方法可以包括根据感测到所述电阻差或所述电压变化来检测与切口、开口、捆扎、短路和探测中的至少一者相关联的篡改事件。所述方法可以包括基于检测到所述篡改事件来生成警报信号。
已经详细地参考了各种具体实施，其示例在附图和图示中示出。在以下具体描述中，阐述了许多具体细节以提供对本文提供的公开内容的透彻理解。然而，可以在没有这些具体细节的情况下实践本文提供的公开内容。在一些其他情况下，没有详细描述熟知的方法、规程、部件、电路和网络，以便不会不必要地模糊实施方案的细节。
还应当理解，虽然术语“第一”、“第二”等在本文中可用于描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，第一元件可被称为第二元件，并且类似地，第二元件可被称为第一元件。第一元件和第二元件分别均为元件，但它们不被认为是相同的元件。
在本文提供的本公开的描述中使用的术语是为了描述特定具体实施的目的，并且不旨在限制本文提供的公开内容。如本文中提供的公开内容和所附权利要求的描述中使用的，单数形式“一个”、“一种”和“该”旨在也包括复数形式，除非上下文另有明确指示。如本文所用，术语“和/或”是指并涵盖相关联的列出项目中的一者或多者的任何和所有可能组合。当在本说明书中使用时，术语“包括”、“包含”和/或“含有”指定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或它们的组的存在或添加。
如本文所用，根据上下文，术语“如果”可被解释为意指“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所述条件或事件]”可被解释为意指“在确定……时”或“响应于确定……”或“在检测到[所述条件或事件]时”或“响应于检测到[所述条件或事件]”。术语“上”和“下”；“上部”和“下部”；“向上”和“向下”；“在……下方”和“在……上方”；以及指示给定点或元件上方或下方的相对位置的其他类似术语可与本文所述的各种技术的一些具体实施结合使用。
虽然前述内容涉及本文所述的各种技术的具体实施，但是可以根据本文的公开内容想出其他和另外的具体实施，本文的公开内容可以由所附权利要求确定。
虽然以特定于结构特征和/或方法动作的语言描述了本主题，但应当理解，所附权利要求中限定的主题不一定限于上述特定特征或动作。相反，上述的具体特征和动作被公开为实现权利要求的示例性形式。

Claims (20)

1.一种设备，所述设备包括：
感测电路，所述感测电路接收输入信号，并且基于感测到多个金属屏蔽电阻器之间的电阻差来提供输出信号；和
比较电路，所述比较电路接收所述输出信号，并且基于检测到与所述电阻差相关联的篡改事件来提供警报信号。
2.根据权利要求1所述的设备，其中所述感测电路具有运算放大器和所述多个金属屏蔽电阻器，所述运算放大器和所述多个金属屏蔽电阻器被配置为接收所述输入信号，并且基于感测到所述多个金属屏蔽电阻器之间的所述电阻差来提供所述输出信号。
3.根据权利要求2所述的设备，其中所述输入信号由所述运算放大器的非反相输入端接收。
4.根据权利要求2或权利要求3所述的设备，其中所述多个金属屏蔽电阻器具有第一金属屏蔽电阻器和第二金属屏蔽电阻器，并且其中所述第一金属屏蔽电阻器耦合在所述运算放大器的反相输入端与接地端之间，并且其中所述第二金属屏蔽电阻器耦合在所述运算放大器的所述反相输入端与所述运算放大器的输出端之间。
5.根据权利要求4所述的设备，其中所述第一金属屏蔽电阻器是指由导电材料形成的第一屏蔽线，并且其中所述第二金属屏蔽电阻器是指由所述导电材料形成的第二屏蔽线。
6.根据权利要求5所述的设备，其中所述导电材料是金属，并且其中所述第一屏蔽线和所述第二屏蔽线形成于同一金属层中。
7.根据权利要求5或权利要求6所述的设备，其中所述运算放大器被配置为当所述第一屏蔽线和所述第二屏蔽线中的至少一者通过形成于所述导电材料中的切口、部分切口或开口而物理地改变时，或当所述第一屏蔽线及所述第二屏蔽线中的至少一者通过耦合到所述导电材料的捆扎或短路而物理地改变时，感测所述多个金属屏蔽电阻器之间的所述电阻差。
8.根据任一前述权利要求所述的设备，其中所述比较电路具有一个或多个比较器，所述一个或多个比较器被配置为接收来自所述感测电路的所述输出信号，并且基于检测到与感测到所述多个金属屏蔽电阻器之间的所述电阻差相关联的所述篡改事件来提供所述警报信号。
9.根据权利要求8所述的设备，其中所述比较电路具有耦合到所述一个或多个比较器的一个或多个逻辑门，并且其中所述一个或多个比较器和所述一个或多个逻辑门被配置为接收来自所述感测电路的所述输出信号，并且基于检测到与感测到所述多个金属屏蔽电阻器之间的所述电阻差相关联的所述篡改事件来提供所述警报信号。
10.根据任一前述权利要求所述的设备，其中检测到所述篡改事件是指检测到所述多个金属屏蔽电阻器通过形成于所述多个金属屏蔽电阻器中的一个或多个金属屏蔽电阻器中的切口、部分切口或开口的第一物理改变，或检测到所述多个金属屏蔽电阻器中的所述一个或多个金属屏蔽电阻器通过耦合到所述多个金属屏蔽电阻器中的所述一个或多个金属屏蔽电阻器的捆扎或短路的第二物理改变。
11.一种设备，所述设备包括：
感测电路，所述感测电路接收输入信号，并且基于感测到屏蔽布线网络的屏蔽线上的电压变化来提供输出信号；和
比较电路，所述比较电路接收所述输出信号，并且基于检测到与感测到所述屏蔽线上的所述电压变化相关联的篡改事件来提供警报信号。
12.根据权利要求11所述的设备，其中所述感测电路具有耦合在电压源与所述屏蔽布线网络的输入端之间的上拉电阻器，并且其中所述电压源提供所述输入信号。
13.根据权利要求11或权利要求12所述的设备，其中所述感测电路具有耦合在所述屏蔽布线网络的输出端与接地端之间的下拉电阻器，并且其中所述屏蔽布线网络的所述输出端耦合到所述比较电路的输入端。
14.根据权利要求11至权利要求13中任一项所述的设备，其中所述屏蔽线是指具有一个或多个线段的导电屏蔽线，并且其中所述导电屏蔽线由导电材料形成。
15.根据权利要求11至权利要求13中任一项所述的设备，其中所述屏蔽线是指具有沿其长度分布的电阻和电容的连续导体。
16.根据权利要求11至权利要求15中任一项所述的设备，其中所述比较电路具有至少一个比较器，所述至少一个比较器被配置为接收来自所述感测电路的所述输出信号，并且基于检测到与感测到所述屏蔽线上的所述电压变化相关联的所述篡改事件来提供所述警报信号。
17.根据权利要求16所述的设备，其中所述至少一个比较器是指具有多个晶体管的单输入比较器或双输入比较器，所述多个晶体管被布置和配置为接收来自所述感测电路的所述输出信号，并且基于检测到与感测到所述屏蔽线上的所述电压变化相关联的所述篡改事件来提供所述警报信号。
18.根据权利要求11至权利要求17中任一项所述的设备，其中检测到所述篡改事件是指检测到所述屏蔽布线网络通过形成于所述屏蔽布线网络中的切口和开口中的至少一者的物理改变。
19.一种设备，所述设备包括：
第一感测电路，所述第一感测电路接收第一输入信号，并且基于感测到第一屏蔽布线网络的第一屏蔽线上的电压变化来提供第一输出信号；
第一比较电路，所述第一比较电路接收所述第一输出信号，并且基于检测到与感测到所述第一屏蔽布线网络的所述第一屏蔽线上的所述电压变化相关联的第一篡改事件来提供第一警报信号；
第二感测电路，所述第二感测电路接收第二输入信号，并且基于感测到第二屏蔽布线网络的第二屏蔽线上的电压变化来提供第二输出信号；和
第二比较电路，所述第二比较电路接收所述第二输出信号，并且基于检测到与感测到所述第二屏蔽布线网络的所述第二屏蔽线上的所述电压变化相关联的第二篡改事件来提供第二警报信号。
20.一种方法，所述方法包括：
提供具有线段的屏蔽布线；
感测所述线段上的电阻差或电压变化；
根据感测到所述电阻差或所述电压变化来检测与切口、开口、捆扎、短路和探测中的至少一者相关联的篡改事件；以及
基于检测到所述篡改事件来生成警报信号。
CN202180017790.2A 2020-03-04 2021-01-26 篡改检测技术 Pending CN115210785A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/809,422 US11893146B2 (en) 2020-03-04 2020-03-04 Tamper detection techniques
US16/809,422 2020-03-04
PCT/GB2021/050179 WO2021176195A1 (en) 2020-03-04 2021-01-26 Tamper detection techniques

Publications (1)

Publication Number Publication Date
CN115210785A true CN115210785A (zh) 2022-10-18

Family

ID=74554172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180017790.2A Pending CN115210785A (zh) 2020-03-04 2021-01-26 篡改检测技术

Country Status (3)

Country Link
US (1) US11893146B2 (zh)
CN (1) CN115210785A (zh)
WO (1) WO2021176195A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11436383B2 (en) * 2019-10-29 2022-09-06 Nxp B.V. Active shielding device and method of active shielding
CN115513145B (zh) * 2022-11-17 2023-03-10 灿芯半导体(上海)股份有限公司 一种防窥探，防篡改，低功耗屏蔽罩

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860351A (en) 1986-11-05 1989-08-22 Ibm Corporation Tamper-resistant packaging for protection of information stored in electronic circuitry
US5298884A (en) 1992-10-16 1994-03-29 Bi Incorporated Tamper detection circuit and method for use with wearable transmitter tag
GB2412996B (en) 2004-04-08 2008-11-12 Gore & Ass Tamper respondent covering
US7281667B2 (en) * 2005-04-14 2007-10-16 International Business Machines Corporation Method and structure for implementing secure multichip modules for encryption applications
US20080001741A1 (en) * 2006-06-29 2008-01-03 Honeywell International Inc. Large area distributed sensor
CN114639126A (zh) * 2014-02-25 2022-06-17 Hid环球公司 生物计量传感器
CN105891651B (zh) * 2015-01-16 2019-12-10 恩智浦美国有限公司 低功率开路检测系统

Also Published As

Publication number Publication date
WO2021176195A1 (en) 2021-09-10
US20210279373A1 (en) 2021-09-09
US11893146B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
US7345497B2 (en) Protection circuit for semiconductor device and semiconductor device including the same
Ferraiuolo et al. Experimental analysis of a ring oscillator network for hardware trojan detection in a 90nm asic
CN115210785A (zh) 篡改检测技术
US11082202B2 (en) Fault injection attack detection in integrated circuits
TW201600998A (zh) 偵測錯誤注入的方法與裝置
WO2006110649A2 (en) System for and method of protecting an integrated circuit from over currents
US9514308B2 (en) Tamper detection arrangement for integrated circuits
US10361164B2 (en) Integrated circuit protection method, and corresponding integrated circuit
US6441675B1 (en) Method and apparatus for detection of electrical overstress
CN107787499A (zh) 以防物理更改和/或电更改的集成电路芯片保护
EP3523746B1 (en) An active shield for detecting an intrusion on an integrated circuit
Ker et al. Hardware/firmware co-design in an 8-bits microcontroller to solve the system-level ESD issue on keyboard
US9673116B2 (en) On chip electrostatic discharge (ESD) event monitoring
US8332659B2 (en) Signal quality monitoring to defeat microchip exploitation
US10770410B2 (en) Circuit alteration detection in integrated circuits
Guimarães et al. Automatic layout integration of bulk built-in current sensors for detection of soft errors
EP0664512A1 (en) Design for testability technique of CMOS and BiCMOS ICs
Mahmoud Simple algorithm for fault detection, classification and direction discrimination in power systems based on digital current signals processing
US7501836B2 (en) Apparatus and method for determining capacitance variation in an integrated circuit
Salmani et al. Digital circuit vulnerabilities to hardware Trojans
CN214959482U (zh) 包括防篡改电路的芯片及防篡改系统
EP3637571B1 (en) A circuit with critical operating condition warning, corresponding device and method
Altet et al. Analysis of the feasibility of dynamic thermal testing in digital circuits
Moghadas et al. ROPAD: A fully digital highly predictive ring oscillator probing attempt detector
Nayak et al. Breaching of ring oscillator based Trojan detection and prevention in physical layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination