CN115191026A - 在高能sem下用沉积来填充空结构以实现均匀分层 - Google Patents

在高能sem下用沉积来填充空结构以实现均匀分层 Download PDF

Info

Publication number
CN115191026A
CN115191026A CN202080097813.0A CN202080097813A CN115191026A CN 115191026 A CN115191026 A CN 115191026A CN 202080097813 A CN202080097813 A CN 202080097813A CN 115191026 A CN115191026 A CN 115191026A
Authority
CN
China
Prior art keywords
sample
column
sem
apertures
fib
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080097813.0A
Other languages
English (en)
Inventor
A·利特曼
K·奇尔科
Y·祖尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Israel Ltd
Original Assignee
Applied Materials Israel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Israel Ltd filed Critical Applied Materials Israel Ltd
Publication of CN115191026A publication Critical patent/CN115191026A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/32—Polishing; Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3174—Etching microareas

Abstract

一种评估样品的包括由实心部分分开的孔阵列的区域的方法。所述方法包括以下步骤：将样品定位在评估工具的真空腔室内，评估工具包括扫描电子显微镜(SEM)柱和聚焦离子束(FIB)；将沉积气体注入到样品上；用第一带电粒子束扫描样品的包括在孔阵列中的多个孔的部分，以从沉积气体将材料局部地沉积在所扫描的部分中的多个孔内；以及用FIB柱铣削样品的包括在其中局部地沉积材料的多个孔的部分。

Description

在高能SEM下用沉积来填充空结构以实现均匀分层
本申请要求于2020年2月12日提交的US 16/789,348的优先权。其公开内容出于所有目的以引用方式以其整体并入本文中。
背景技术
在电子材料和用于将此类材料制造成电子结构的过程的研究中，电子结构的样本可出于故障分析和器件验证的目的而用于显微镜检查。例如，可在扫描电子显微镜(SEM)或透射电子显微镜(TEM)中分析电子结构(诸如硅晶片)的样本，以研究晶片中的特定特性特征。此类特性特征可包括所制造的电路以及在制造过程期间形成的任何缺陷。电子显微镜是用于分析半导体器件的微观结构的最有用的装备件之一。
在制备用于电子显微镜检查的电子结构的样本中，可使用各种抛光和铣削工艺来对结构进行分段，直到暴露出特定的特性特征为止。随着器件尺寸不断减小到亚半微米水平，制备用于在电子显微镜中研究的样本的技术变得越来越重要。由于光学显微镜的不可接受的分辨率，因此用光学显微镜研究结构的常规方法不能用于研究现代电子结构中的特征。
尽管TEM技术可提供足以分析具有亚半微米特征的器件的样本的内部结构的高分辨率图像和详细描述，但它们仅对电子透明样品有效。因此，对TEM样品的基本要求是，样品必须足够薄以被电子束穿透，并且必须足够薄以避免多重散射，多重散射导致图像模糊。从晶片提取的用于TEM工艺技术的薄样品可能是脆的，并且可能容易破裂或碎裂。由于这些和其他原因，对于某些缺陷检查和分析操作而言，TEM成像工艺并不实用。
结合了扫描电子显微镜和聚焦离子束(FIB)单元的双柱系统可产生形成在样品(诸如半导体晶片)上的电子结构的局部区域的高分辨率SEM图像。典型的双柱系统包括SEM柱、FIB柱、支撑样品的支撑元件和真空腔室，当样品(通过FIB柱)被铣削时且当样品(通过SEM柱)被成像时，样品放置在真空腔室中。
移除一个或多个选定的层(或层的一部分)以隔离样品上的结构被称为分层，并且可在双柱系统中完成，诸如如上所述的双柱系统。例如，可通过以下方式进行分层：(i)定位应该被铣削的关注位置，以便从样品移除一定厚度的材料(关注位置可通过SEM的导航并且有时通过使用光学显微镜来定位)；(ii)移动样品(例如，通过机械支撑元件)，使得样品位于FIB单元下方；以及(iii)铣削样品以在关注位置移除期望的材料量。分层工艺可包括在样品中形成孔(通常尺寸设计为在横向和垂直维度上为几微米到几十微米)，以在孔的底部处暴露出期望采样的材料。
当试图铣削形成在样品上的某些结构时，被铣削的结构的几何形状可能带来以均匀方式来分层结构的挑战。例如，在包括高深宽比通道孔阵列或在孔之间具有实心部分(例如，狭缝)的类似结构的器件中，通道孔的区域可能比具有实心部分的区域更快地被铣削，从而难以或甚至不可能在那些区域中进行精确的计量。因此，期望改进的铣削和分层技术。
发明内容
本公开的实施例涉及一种用于经由分层工艺移除包括亚半微米特征的样品的一个或多个选定的层(或层的部分)的改进的方法和系统。本公开的实施例可用于均匀分层这种样品的部分，即使所分层的部分包括高深宽比通道孔阵列、所述孔具有在孔之间形成的实心部分或类似结构也是如此。尽管本公开的实施例可用于分层在各种不同类型的样品上形成的结构，但是一些实施例在分层作为半导体晶片或类似样本的样品中是特别有用的。
一些实施例涉及一种评估样品的包括由实心部分分开的孔阵列的区域的方法。所述方法可包括以下步骤：将样品定位在评估工具的真空腔室内，评估工具包括扫描电子显微镜(SEM)柱和聚焦离子束(FIB)；将沉积气体注入到样品上；用第一带电粒子束扫描样品的包括在孔阵列中的多个孔的部分，以从沉积气体将材料局部地沉积在所扫描的部分中的多个孔内；以及用FIB柱铣削样品的包括在其中局部地沉积材料的多个孔的部分。
铣削步骤可包括以下步骤：跨沉积在孔阵列中的材料和分开孔的实心部分两者扫描离子束，且铣削步骤可迭代地分层孔阵列中的材料和分开孔的实心部分两者。并且，在一些实施方式中，在铣削工艺的每次迭代移除铣削区域中的样品的层之后，可通过SEM柱对样品成像。
在一些实施例中，可将在扫描步骤期间沉积的材料沉积在多个孔的上部部分内，铣削步骤可将样品铣削至暴露出多个孔的下部未填充部分的水平，并且所述方法进一步包括以下步骤：在铣削步骤之后，重复注入和扫描步骤，以在多个孔的未填充部分内沉积额外的材料；以及此后，用FIB柱铣削样品的包括在其中局部地沉积额外的材料的多个孔的部分。
一些实施例涉及一种用于评估样品的包括由实心部分分开的孔阵列的区域的系统。系统可包括：真空腔室；样品支撑件，所述样品支撑件配置成在样品评估过程期间将样品保持在真空腔室内；SEM柱，所述SEM柱配置成将第一带电粒子束引导到真空腔室中；FIB柱，所述FIB柱配置成将第二带电粒子束引导到真空腔室中；气体供应系统，所述气体供应系统配置成将沉积气体注入到样品上；以及处理器和耦合到处理器的计算机可读存储器。存储器可包括多个计算机可读指令，所述指令在由处理器执行时使系统：将沉积气体注入到样品上；跨样品的包括在孔阵列中的多个孔的部分扫描带电粒子束，以从沉积气体将材料局部地沉积在所扫描的部分中的多个孔内；以及用FIB柱铣削样品的包括在其中局部地沉积材料的多个孔的部分。
一些实施例涉及一种非暂时性计算机可读存储器，非暂时性计算机可读存储器存储用于通过以下步骤来评估样品的包括由实心部分分开的孔阵列的区域的指令：将样品定位在评估工具的真空腔室内，评估工具包括SEM柱和FIB柱；将沉积气体注入到样品上；用第一带电粒子束扫描样品的包括在孔阵列中的多个孔的部分，以从沉积气体将材料局部地沉积在所扫描的部分中的多个孔内；以及用FIB柱铣削样品的包括在其中局部地沉积材料的多个孔的部分。
本文中描述的实施例的各种实施方式可包括以下特征中的一个或多个。第一带电粒子束可以是由SEM柱生成的高能SEM射束，或者第一带电粒子束可由以反向偏压模式操作的FIB柱生成。注入和扫描步骤可同时发生，或者注入和扫描步骤可顺序发生，并且注入和扫描步骤可在待分层的样品的不同区域中跨样品被重复多次。高能SEM射束具有至少为15KeV的功率水平。样品可以是半导体晶片。多个孔中的每个孔可具有小于100nm的直径和大于3微米的深度。在一些实施方式中，多个孔是用于3D-NAND结构中的存储器通道的接触孔，并且在一些实施方式中，多个孔是可在其中形成DRAM装置中的电容器的孔。
又其他实施例涉及一种评估样品的包括由实心部分分开的孔阵列的区域的方法。所述方法可包括以下步骤：将样品定位在评估工具的真空腔室中的支撑件上，评估工具包括SEM柱和FIB柱；将样品移至腔室内在SEM柱的视场下的位置；将沉积气体注入到样品上；以及使用来自SEM柱的高能SEM射束扫描样品的包括在孔阵列中的多个孔的部分，以将材料局部地沉积在所扫描的部分中的多个孔内；将腔室内的样品移动到FIB柱的视场下的位置；以及用FIB柱铣削样品的包括在其中局部地沉积材料的多个孔的部分。
为了更好地理解本公开的本质和优点，应当参考以下描述和附图。然而，应当理解，每个附图仅出于说明的目的而提供，并且不旨在作为对本公开的范围的限制的界定。同样，作为一般规则，且除非从说明书中明显得知相反，否则在不同附图中的元件使用相同的附图标记时，所述元件在功能或用途上通常相同或至少相似。
附图说明
图1A是半导体晶片的简化横截面图，半导体晶片包括由实心部分分开的高深宽比通道孔阵列，所述半导体晶片可经受作为分层工艺的一部分的铣削操作；
图1B是根据现有技术在晶片上执行铣削操作之后的图1所示的半导体晶片的简化横截面图；
图2是描绘根据现有技术的穿过高深宽比通道孔阵列的FIB铣削工艺的结果的SEM图像；
图3A是根据本公开的一些实施例的样品评估系统的简化图；
图3B是根据本公开的附加实施例的样品评估系统的简化图；
图4是描绘根据本公开的一些实施例的与分层样品的方法相关联的步骤的流程图；
图5A至图5C是根据一些实施例的在图4中阐述的分层工艺的不同阶段处的半导体晶片的简化横截面图；
图5D是根据一些实施例的可分层的半导体晶片上的区域的简化图；
图5E描绘了根据一些实施例的当从晶片顺序地铣削掉不同的层时的半导体晶片的简化横截面图；
图6A至图6D是根据一些实施例的在分层工艺的不同阶段处的另一半导体晶片的简化横截面图；以及
图7是描绘根据本公开的附加实施例的与分层样品的方法相关联的步骤的流程图。
具体实施方式
本公开的实施例可分层包括孔阵列的样品的一部分，孔阵列具有形成在孔之间的实心部分。尽管本公开的实施例可用于分层在各种不同类型的样品上形成的结构，但是一些实施例在分层包括形成在半导体晶片或类似样本上的小特征尺寸和/或高深宽比的孔(例如，直径为100nm或更小的孔和/或深宽比为30：1、40：1或60：1或更高)的样品中特别有用。根据本公开的实施例的可分层的小特征尺寸、高深宽比的孔的非限制性示例包括用于3D-NAND装置中的存储器通道的接触孔和可在其中形成DRAM装置中的电容器的孔。
如上所述，当使用标准分层技术来分层包括高深宽比的孔阵列的样品的一部分时，所述高深宽比的孔阵列具有在其间的实心部分(例如，狭缝)，孔通常比狭缝被铣削得更快。发明人认为，在这种样品中的不均匀铣削是由于穿过壁的溅射而引起的。
为了说明，参考图1A和图1B，图1A和图1B是半导体晶片100的简化横截面图，半导体晶片100包括由实心部分120分开的高深宽比通道孔110的阵列。在图1A中，在两个分开的区域处执行向晶片的所有区域提供相等离子剂量的铣削操作(例如，FIB点在被铣削的晶片上的每个位置处花费相同的时间量)。在通道孔阵列中执行第一铣削位置(由射束130表示)，并且在不包括通道孔110的半导体晶片100的区域中执行第二铣削位置(由射束140表示)。在每个区域中的离子穿透150代表真实的TRIM模拟。
来自铣削操作的溅射材料在图1A中由指向远离每个离子穿透区域150的箭头显示。由于穿过壁的溅射，通道孔比狭缝更快地被铣削。结果，并且如图1B所示，铣削工艺可能产生带有重新沉积的材料的薄层160的不均匀表面，重新沉积的材料是由穿过壁而溅射的材料所形成的。
图2(其为穿过通道孔阵列的FIB铣削工艺的SEM图像)示出了此种现象。特别地，在图2中，以45度倾斜对晶片200成像，从而显示了通道孔阵列中的铣削区域210，同时也包括孔阵列的晶片区域215未被铣削。如从图2明显看出，铣削区域210表现出图1B所描绘的对计量结果产生不利影响的不均匀的槽形轮廓。
本公开的实施例通过用将避免上述现象同时仍在用于孔计量的SEM成像中提供对比度的材料填充孔阵列来克服此挑战。
在一些实施例中，在双柱缺陷分析系统中，在高能SEM下通过沉积工艺填充孔阵列。在图3A中阐述了根据本公开的实施例的适合于填充孔阵列的系统的一个示例，其显示了根据本公开的一些实施例的简化的样品评估系统300。除了其他操作之外，样品评估系统300可用于对在半导体晶片上形成的结构的缺陷检查和分析。
系统300可包括真空腔室310以及扫描电子显微镜(SEM)柱320和聚焦离子束(FIB)柱330。支撑元件350可在样品355(有时本文中称为“对象”或“样本”)受到来自FIB或SEM柱中的一者的带电粒子束的作用的处理操作期间在腔室310内支撑样品355(例如，半导体晶片)，并可根据处理的需要，在真空腔室310内在两个柱320和330的视场之间移动样品。
可将一种或多种气体通过气体供应单元360输送到将处理的样品以用于某些操作。为了简化说明，气体供应单元360在图3A中示出为喷嘴，但是要注意的是，气体供应单元360可包括气体存储器、气体源、阀门、一个或多个入口和一个或多个出口以及其他元件。在一些实施例中，气体供应单元360可配置成在将样品暴露于带电粒子束的扫描图案的区域中将气体输送到样品，而不是将气体输送到样品的整个上表面。例如，在一些实施例中，气体供应单元360具有以几百微米(例如，在400-500微米之间)度量的喷嘴直径，配置成将气体直接输送到样品的表面的涵盖带电粒子束扫描图案的相对小的部分。在各种实施例中，第一气体供应单元360可配置成将气体输送至设置在SEM柱320下方的样品，且第二气体供应单元360可配置成将气体输送至设置在FIB柱330下方的样品。
SEM柱320和FIB柱330连接到真空腔室310，使得由带电粒子柱中的任一者生成的带电粒子束在撞击样品355之前传播通过真空腔室310内形成的真空环境。SEM柱320可通过用带电粒子束照射样品、检测由于照射而发射的粒子并基于检测到的粒子生成带电粒子图像来生成样品355的一部分的图像。FIB柱330可通过用一个或多个带电粒子束照射样品355来铣削(例如，在样品355中钻洞)样品355，以形成横截面，并且还可使横截面平滑。横截面可包括第一材料的一个或多个第一部分和第二材料的一个或多个第二部分。横截面还可包括其他材料的附加部分。常规地，平滑操作涉及相对于样品的铣削利用较小的加速电压。
粒子成像和铣削工艺各自通常包括以恒定的速率跨越被成像或铣削的样品的特定区域(例如，以光栅扫描图案)来回扫描带电粒子束。耦合到带电粒子柱的一个或多个透镜(未显示)可实现扫描图案，这是本领域技术人员已知的。所扫描的区域通常仅占样品的总区域的很小一部分。例如，样品可为具有直径为200mm或300mm中的任一者的半导体晶片，而在晶片上扫描的每个区域可为矩形区域，所述矩形区域的宽度和/或长度以微米或数十微米度量。
在一些实施例中，缺陷分析系统300可包括如图3B所示的照明单元370和/或气体喷涂单元380。当系统300包括照明单元370时，系统可通过将光活化的蚀刻剂气体暴露于由照明单元生成的光来执行气体辅助蚀刻(在下面讨论)。为此，照明单元370可包括光源372和聚焦光学装置374，在一些实施例中，光源372和聚焦光学装置374中的每一者可位于真空腔室310内，而在其他实施例中，光源372和聚焦光学装置374中的每一者可位于真空腔室310外部。光源372可以是单色光源、宽带光源、脉冲光源、连续光源、激光器、灯(诸如但不限于水银灯)，并且在一些实施例中可生成波长不超过200纳米的光。聚焦光学装置374可将来自光源372的光聚焦到正被处理的样品355的区域上，所述区域可包括横截面、可仅包括横截面的一部分或可位于横截面附近。例如，所述区域可位于距横截面几纳米或几微米的位置。应注意，即使当光束聚焦到横截面上时，射束还可穿过不位于横截面附近的光活化蚀刻剂气体。通过将光束聚焦到上述区域上，选择性蚀刻可(主要或仅)在横截面附近发生，而晶片的其他部分未被实质性地(或甚至非实质性地)蚀刻。
除了气体供应单元360之外或代替气体供应单元360，可包括气体喷涂单元380，且气体喷涂单元380可包括如上文关于气体供应单元360所讨论的各种气体源、存储器、阀门等，并且还可包括将气体(例如，沉积气体或蚀刻剂气体)喷涂到样品上的喷嘴，以便在样品上沉积材料或蚀刻横截面以提供如下所述的精细的形貌。
尽管在图3A或图3B中的任一者中均未显示，但系统300可包括一个或多个控制器、处理器或其他硬件单元，其通过执行存储在一个或多个计算机可读存储器中的计算机指令来控制系统300的操作，如对于本领域技术人员已知的。举例而言，计算机可读存储器可包括固态存储器(诸如随机存取存储器(RAM)和/或只读存储器(ROM)，其可以是可编程的、闪存可更新的等等)、磁盘驱动器、光学存储装置或类似的非暂时性计算机可读存储介质。
除了利用SEM柱320生成带电粒子图像外，系统300还可在样品上沉积材料和/或对样品执行气体辅助蚀刻。系统300可执行对横截面的气体辅助蚀刻，以便例如在横截面的至少一个第一部分和至少一个第二部分之间产生形貌差异。为了进行气体辅助蚀刻，气体供应单元360(或气体喷涂单元380)可将适当的蚀刻剂源气体供应到可包括横截面或可靠近横截面的区域。在某些情况下，在样品暴露在来自SEM柱的带电粒子束的同时，蚀刻剂源气体可通过从撞击离子喷流(cascade)到达的样品表面的任何地方出现的二次电子而活化。在一些情况下，在样品暴露于来自FIB柱的带电粒子束的同时，蚀刻剂源气体可通过从撞击离子喷流到达的样品表面的任何地方出现的二次电子而活化。在没有带电粒子束的情况下，气体辅助蚀刻步骤期间所供应的气体可为非反应性的或微反应性的。一旦被活化，蚀刻剂源气体可随后变成反应性的，并且可以以不同的速率蚀刻不同的材料以形成精细的形貌。
在根据本公开的气体辅助蚀刻工艺的一些实施例中，使用具有几千电子伏特(几keV)的能级的电子束以便生成活化蚀刻剂源气体的二次电子。在其他实施例中，使用低能量(例如，约几百电子伏特)的离子束来引发活化蚀刻剂源气体的上述事件是方便的。
本公开的一些实施例可通过在系统内的高能SEM下发起沉积工艺，使用双柱缺陷分析系统(诸如以上讨论的系统300)来填充高深宽比的孔的阵列(或类似结构)。为此，可通过气体供应单元360(或气体喷涂单元380)将沉积气体供应到样品355，并且来自SEM柱320的能量可生成二次电子。撞击二次电子的喷流可以进而活化沉积气体，从而导致材料沉积在样品上并且沉积在位于样品的受SEM粒子束作用的区域中的孔阵列内。因此，根据本公开的此类实施例发生的沉积不会同时在正在处理的样品或晶片的整个表面上同时发生。替代地，沉积仅发生在SEM粒子束(作为非限制性示例，SEM粒子束的直径可在0.5nm到10nm的范围中)撞击到晶片上的一般区域中并且随着粒子束跨晶片的那些区域扫描而发生。因此，根据一些实施例的沉积可以用纳米分辨率进行。
局部沉积工艺可用任何材料填充孔，所述材料将避免相对于图1A、图1B和图2所述的不均匀铣削，同时仍然提供用于孔测量的SEM成像中的对比度。例如，在高能SEM工艺(数十kV)中，电子的穿透深度可能超过一微米。因此，当在上述几何形状上扫描时，与表面处相比，穿过孔壁、更靠近底部的二次电子产量更高。结果，给定沉积气体分子存在于孔内部，则根据本公开的一些实施例的沉积在孔内部更快速地发生。沉积的材料可随后填充孔，从而使填充的结构能够在后续的铣削操作中被均匀地铣削。
为了说明，参考图4并且参考图5A至图5C，图4是示出与根据本公开的一些实施例的方法400相关联的步骤的流程图，图5A至图5C是经受方法400的步骤的半导体晶片500的简化横截面图。半导体晶片500可包括形成在半导体晶片500中并且由实心部分或狭缝520分开的小特征尺寸、高深宽比的孔510的阵列。孔510和实心部分520可与以上关于图1A和图1B讨论的孔110和狭缝120相似或相同。
方法400的初始步骤可包括在SEM柱的视场下移动晶片500(框410)。一旦晶片被适当地定位，就可将沉积气体注入到晶片上(框420)。如图5A所示，沉积气体可粘附到包括上表面505和孔内的表面515这两者的晶片500的表面，如气体层530所示。可基于形成孔510的材料来选择沉积气体。例如，可选择沉积气体以(在下面讨论的框430期间)沉积具有类似于形成孔510的材料(即，构成实心部分520的材料)的铣削速率、但与用于成像目的的部分520的材料具有不同的对比度的材料。作为各种示例，实心部分520可包括碳、氧化硅或其他适当的材料，并且取决于部分520的材料，可选择沉积气体来沉积碳、铂、钨、钴、钯或任何适当的材料。在一些特定示例中，在待沉积的材料是金属的情况下，沉积气体可包括携载待沉积金属的单个原子的大分子——例如，六氟化钨(WF6)或六羰基钨(W(CO)6)中的任一者可以是用于钨的沉积气体，而三甲基(甲基环戊二烯基)铂((C5H4CH3)(CH3)3Pt)可以是用于铂的沉积气体。
接下来，当气体仍被注入到晶片500上时，方法400可包括在晶片的部分中跨晶片500扫描SEM带电粒子束540，在晶片的所述部分处形成随后在框450中被铣削的孔510(框430)。带电粒子束可聚焦在晶片500的表面505处以确保高度的横向准确度，并且粒子束的扫描速率(即，如本领域技术人员将理解的，射束速度是包括像素大小、驻留时间和重叠的参数的组合)和i-探针(电流)控制沉积速率，并且可被优化以获得在孔内的沉积质量方面的最佳效果。在框430中指向晶片的SEM带电粒子束540的能级可选择为使得基于带电粒子类型(例如，来自SEM柱的电子)和所穿透的材料，如图5B所示，射束通过电子545的穿透而穿透晶片表面505下方几微米。电子545的穿透引发反应性气体分子中的反应，从而在位于SEM粒子束撞击晶片的区域的孔阵列内沉积固体材料550。即，沉积仅在SEM射束撞击晶片的地方发生。沉积的量通过用SEM带电粒子束扫描注入的气体所花费的时间来控制。注意，图5B描绘了在SEM射束540已经跨区域552扫描、从而在区域552中的孔内沉积材料之后，并且在SEM射束540刚刚开始跨区域554扫描、从而开始在区域554中的孔内沉积材料时的时间点处的晶片500。
一旦SEM射束540已经跨期望进行沉积的晶片的部分(例如，跨所有待铣削的孔的部分)被完全地扫描，材料550将填充那些区域中的孔。接下来，可将晶片移动到FIB柱的视场(框440)，并且可通过FIB柱以均匀的方式铣削填充区域(框450)，如图5C所示，一旦完成铣削工艺，表面505就已经被铣削到较低的相对平坦的表面505b。
在一些实施例中，框450的铣削工艺可包括多个子步骤。例如，在第一子步骤中，待分层的部分的最上层可被铣削和移除。然后，可将样品移回SEM柱的视场，并可对铣削区域进行成像。接下来，可将样品移回FIB柱，并可在晶片的同一部分中铣削后续层。这种移除特定区域中的晶片的层并对所述区域进行成像的工艺可重复多次，从而基本上在样品中刻出一个孔，孔随着每次迭代而变得越来越深。在工艺的成像部分期间捕获的数据可用于评估铣削和成像部分，包括例如生成铣削区域中的样品的三维模型。
为了进一步说明，参考图5D和图5E，其中图5D是图5A至图5C中所描绘的半导体晶片500的简化图，而图5E是当晶片500的区域570内的多个层被分层和分析时的晶片500的简化横截面图。图5D包括晶片500的俯视图以及晶片500的特定部分的两个展开图。晶片500可以是例如200mm或300mm的半导体晶片，并且可包括多个集成电路560(在所描绘的示例中为五十二个)形成在其上。集成电路560可处于制造的中间阶段，并且本文中描述的分层技术可用于评估和分析集成电路的包括由实心部分开的高深宽比的孔阵列的一个或多个区域570。例如，图5D的展开图A描绘了可根据本文中描述的技术来评估和分析的集成电路560中的一个集成电路560的多个区域570。展开图B描绘了包括如以上关于图5A至图5C所讨论的孔510的阵列和实心部分520的那些区域570中的一者。
一些实施例可通过在铣削步骤期间顺序地铣削掉区域的最上层并且对铣削的区域进行成像来分析和评估区域570(框450)。铣削工艺可通过根据光栅图案(诸如以简化格式在图5D的展开图B中描绘的扫描图案580)在区域内来回扫描FIB射束来铣削区域570，以移除区域570的上部部分。移除的部分可在Z方向上具有特定的深度，并且可在X和Y方向两者上从区域570中整体移除。例如，如果区域570是具有X微米的长度和宽度的正方形，则可在铣削工艺期间从区域570顺序地移除各自为Z微米深的X微米乘X微米的分开的切片，其中在每一层中，移除的正方形包括根据方法400沉积在孔内的材料以及在孔之间的实心部分。因此，如图5E所示，第一铣削子步骤可从区域570移除基本上是X微米乘X微米的正方形的层590(1)，并且可通过SEM柱生成其中移除了层570(1)的区域的图像。接下来，第二铣削子步骤可从区域570再次移除基本上是X微米乘X微米的正方形的层590(2)，并且可通过SEM柱生成其中移除了层590(1)和590(2)的区域的图像。虽然图5E描绘了分层工艺的四个迭代，实施例可适当地或根据特定分析和评估情况的需要将分层工艺重复任何次数。而且，代替在分层工艺的每次迭代中铣削相同大小的区域(即，示例中X微米乘X微米的正方形)，在一些实施例中，一个或多个后续迭代可比先前的迭代逐渐移除区域的更小部分。
返回参考图4，本公开的实施例可用于填充非常小特征尺寸的孔，孔还非常深，从而具有非常高的深宽比。作为非限制性示例，各种实施例可在框420、430中填充直径小于100nm且深度大于3微米的孔、直径为80nm或更小且深度为3-5微米的孔以及直径在70-80nm之间且深度在4-5微米之间的孔。
SEM带电粒子束的能级通常应足够高以在晶片的上表面下方足够远的位置处达到高二次电子产量，使得沉积材料到达将被填充的孔的底部。在一些实施例中，SEM将具有数十KeV的能级(例如，15KeV或更高的能级、40KeV或更高的能级或30KeV或更高的能级)。在此类能级下，粒子束可穿透晶片上表面下方超过一微米或2-3微米。
一些当前已知的双柱SEM/FIB系统对SEM射束的能级具有上限，诸如30KeV。由于SEM射束的能级确定了射束将在给定样品内穿透的深度，因此，当填充太深以至于无法由工具在单次通过中填充的孔时，一些实施例可采用多步骤方式。例如，如果特定工具可产生穿透特定样品3微米深的最大30KeV的SEM射束，则本公开的一些实施例可使用多步骤、沉积铣削重复工艺来均匀地铣削比3微米深的小特征尺寸、高深宽比的孔。作为示例，参考图6A至图6D，图6A至图6D是晶片600的简化横截面图，晶片600具有大约610微米深且由实心部分620分开的孔610的阵列。
为了铣削孔610，本公开的实施例可使用以上关于图4描述的技术在孔内沉积材料650a的第一层以填充孔的上部3微米。在此初始沉积步骤之后，沉积的材料650a可从上表面605a延伸到晶片600内大约3微米的深度。如图6A所示，由于孔610大约为6微米深，所以孔的一部分610b(例如，约3微米)将未被填充。
如图6B所示，可铣削晶片600以移除晶片的包括材料650a的部分，从而留下孔610，孔610现在距铣削的上表面605b大约3微米的深度。然后，可根据图4的方法，通过重复图6A和图6B的步骤来将孔610进一步填充和铣削到表面610c，分别由图6C和图6D所示。作为另一个示例，可通过重复三次沉积铣削步骤而不是仅仅两次来填充9微米深的孔。以此方式，本公开的实施例可均匀地铣削孔，否则孔将会太深而不能使沉积材料进入孔的底部部分。
在一些实施例中，可采用类似于关于图4所讨论的技术，除了可在将带电的SEM射束施加到晶片上之前停止气流。这使得顶表面上的气体分子能够分离，而在孔内部行进的分子仍然保留下来，因为孔内的深几何形状导致分离的特征时间更长。可选择SEM射束的能级，使得电子在孔(即，孔壁)之间的体材料内深入地穿透至所期望的沉积深度。SEM射束的足够高的能级可在孔的底部处而不是顶部提供更高的二次电子产量。此外，在上表面上缺乏沉积气体分子可有助于避免在孔的顶部处快速沉积，否则可能导致在底部处填充孔之前在顶部处关闭孔。取决于气流关闭之后气体在孔中保留的时间长度，采用这种技术的一些实施例可重复将气体引入腔室中、停止气流并且随后将晶片暴露于SEM射束的序列，以多次发起在孔内深处的沉积，以将材料沉积在出现在晶片的不同位置处的孔内。
在FIB柱的离子束源为等离子体源的附加实施例中，双模式FIB可用于作为分层工艺的一部分将材料沉积在包括孔的样品上的期望区域内并且随后将期望区域铣削这两者。为了说明，参考图7，图7是示出与根据本公开的一些实施例的方法700相关联的步骤的流程图。如图7所阐述的，方法700开始于通过反转FIB柱的等离子体源的能量和提取电压(以及本领域技术人员将理解的其他必需的电压，以便以反向偏压模式操作FIB柱)，并在FIB柱的视场下移动样品(框710)。当FIB柱以反向偏压模式操作时，FIB柱可用作SEM柱。接下来，可将沉积气体注入到样品上(框720)，并且可将反向偏压的FIB带电粒子束聚焦在样品的表面处，并在晶片的形成随后待铣削的孔的部分中跨样品的部分扫描(框730)。基于带电粒子的类型和所穿透的材料，在框430中朝向晶片引导的反向偏压的FIB带电粒子束的能级可选择为使得射束通过穿透而穿透晶片的表面下方几微米。作为示例，在一些实施例中，用于生成反向偏压的FIB射束的能级大于15KeV。在框720和730中发生的沉积工艺可类似于以上关于图4、框420和430描述以及相对于图5B示出的工艺。
一旦反向偏压的FIB带电粒子束已经跨期望进行沉积的晶片的部分(例如，跨所有待铣削的孔的部分)被完全地扫描后，沉积的材料就将填充在那些区域中的孔。接下来，FIB柱可切换回正常模式(框740)，并且可通过FIB柱以均匀的方式铣削所填充的区域(框750)。
在又其他实施例中，双模式FIB可用于使用关于图6描述的沉积铣削重复工艺作为分层工艺的一部分将材料沉积在包括孔的样品上的期望区域内并且随后将期望区域铣削这两者。即，在一些实施例中，双模式FIB可用于分层太深以至于无法用单个沉积步骤填充的结构。例如，可使用上面关于图7、框720、730所描述的技术在孔内沉积材料的第一层以填充孔的上部部分。在此初始沉积步骤之后，沉积的材料可从样品的上表面延伸到非常深的孔内的中间深度，而不会到达孔的底部部分。然后，可对样品进行铣削，以移除样品的包括沉积材料的部分，并且在铣削区域中的在第一沉积步骤期间未被沉积材料填充的孔的其余部分可根据图7的方法通过一次或多次地重复沉积和铣削来进一步填充和铣削。这种沉积铣削重复工艺可提供替代方法，以均匀地分层孔，否则孔将会太深而无法在单个沉积步骤中使沉积材料进入孔的底部部分。
以上说明书中对方法的任何引用应在作必要修改后应用到能够执行所述方法的系统，并且应在作必要修改后应用到存储指令的计算机程序产品，所述指令一旦执行就会导致执行所述方法。类似地，以上说明书中对系统的任何引用应在作必要修改后应用到可由系统执行的方法，应在作必要修改后应用到存储可由系统执行的指令的计算机程序产品；并且说明书中对计算机程序产品的任何引用应在作必要修改后应用到当执行存储在计算机程序产品中的指令时可执行的方法，且应在作必要修改后应用到配置成执行在计算机程序产品中存储的指令的系统。
为了解释的目的，前述的描述使用特定术语来提供对所描述的实施例的透彻理解。然而，对于本领域技术人员将显而易见的是，不需要特定的细节以便实践所描述的实施例。例如，尽管上述公开内容的几个特定实施例使用了包括由实心狭缝分开的小特征尺寸、高深宽比的通道孔阵列的示例样品，但是本公开不限于具有这种几何形状的样品。本公开的实施例可同样有益地应用于分层具有填充孔阵列的样品，所述填充孔阵列在填充孔之间具有蚀刻部分或狭缝。实施例还可有益地用于具有非常小的特征尺寸的任何样品，所述特征尺寸被蚀刻(例如，沟槽)或以其他方式在样品的实心部分之间以高的深宽比形成。另外，本公开的实施例不限于分层具有带有特定尺寸或深宽比的孔(或其他特征)的样品，并且可有益地应用于分层具有比本文中特别讨论的那些孔或其他特征更大或更浅的孔或其他特征的样品。
因此，出于说明和描述的目的，呈现了本文中描述的特定实施例的前述描述。它们并非旨在将实施例穷举或限制为所公开的精确形式。而且，尽管以上公开了本公开的不同实施例，但是在不背离本公开的实施例的精神和范围的情况下，可以以任何合适的方式组合具体实施例的特定细节。此外，对于本领域技术人员将显而易见的是，鉴于以上教示，许多修改和变化是可能的。
因为本公开的所示实施例在很大程度上可使用本领域技术人员已知的电子部件和电路来实施，所以为了了解和理解本公开的基本概念并且为了不混淆或分散本公开的教示，这些细节没有以比如上所示的被认为必要的程度更大的程度来解释。

Claims (20)

1.一种评估样品的包括由实心部分分开的孔阵列的区域的方法，所述方法包含以下步骤：
将所述样品定位在评估工具的真空腔室内，所述评估工具包括扫描电子显微镜(SEM)柱和聚焦离子束(FIB)；
将沉积气体注入到所述样品上；
用第一带电粒子束扫描所述样品的包括在所述孔阵列中的多个孔的部分，以从所述沉积气体将材料局部地沉积在所扫描的所述部分中的所述多个孔内；以及
用所述FIB柱铣削所述样品的包括在其中局部地沉积所述材料的所述多个孔的所述部分。
2.如权利要求1所述的方法，其中所述第一带电粒子束是由所述SEM柱生成的高能SEM射束。
3.如权利要求2所述的方法，其中所述注入和扫描步骤同时发生。
4.如权利要求2所述的方法，其中所述高能SEM射束具有至少15KeV的功率水平。
5.如权利要求4所述的方法，其中电子的穿透深度在所述样品的上表面下方足够远的位置处生成高二次电子产量，使得沉积材料到达所述多个孔中的多个孔的底部。
6.如权利要求2所述的方法，其中所述注入和扫描步骤顺序发生，并且所述注入和扫描步骤在待分层的所述样品的不同区域中跨所述样品被重复多次。
7.如权利要求1所述的方法，其中所述FIB柱的所述离子束源是等离子体源，并且所述第一带电粒子束是通过以反向偏压模式操作的所述FIB柱生成的。
8.如权利要求1所述的方法，其中在所述扫描步骤期间沉积的所述材料将材料沉积在所述多个孔的上部部分内，所述铣削步骤将所述样品铣削至暴露出所述多个孔的下部未填充部分的水平；并且其中所述方法进一步包括以下步骤：
在所述铣削步骤之后，重复所述注入和扫描步骤，以将额外的材料沉积在所述多个孔的所述未填充部分内；以及
此后，用所述FIB柱铣削所述样品的包括在其中局部地沉积所述额外的材料的所述多个孔的所述部分。
9.如权利要求1所述的方法，其中所述样品是半导体晶片。
10.如权利要求9所述的方法，其中所述多个孔中的每个孔具有小于100nm的直径和大于3微米的深度。
11.如权利要求9所述的方法，其中所述多个孔是用于3D-NAND结构中的存储器通道的接触孔。
12.如权利要求9所述的方法，其中所述多个孔是可在其中形成DRAM装置中的电容器的多个孔。
13.如权利要求1至12中任一项所述的方法，其中铣削所述样品的所述部分的步骤包括以下步骤：跨沉积在所述孔阵列中的所述材料和分开所述孔的所述实心部分两者扫描离子束，以迭代地分层所述孔阵列中的所述材料和分开所述孔的所述实心部分两者。
14.如权利要求13所述的方法，其中在通过所述铣削工艺移除每一层之后，通过所述SEM柱对所述样品成像。
15.一种用于评估样品的包括由实心部分分开的孔阵列的区域的系统，所述系统包含：
真空腔室；
样品支撑件，所述样品支撑件配置成在样品评估过程期间将样品保持在所述真空腔室内；
扫描电子显微镜(SEM)柱，所述扫描电子显微镜(SEM)柱配置成将第一带电粒子束引导到所述真空腔室中；
聚焦离子束(FIB)柱，所述聚焦离子束(FIB)柱配置成将第二带电粒子束引导到所述真空腔室中；
气体供应系统，所述气体供应系统配置成将沉积气体注入到所述样品上；
处理器和耦合到所述处理器的存储器，所述存储器包括多个计算机可读指令，所述指令在由所述处理器执行时使所述系统：
将沉积气体注入到所述样品上；
跨所述样品的包括在所述孔阵列中的多个孔的部分扫描带电粒子束，以从所述沉积气体将材料局部地沉积在所扫描的所述部分中的所述多个孔内；以及
用所述FIB柱铣削所述样品的包括在其中局部地沉积所述材料的所述多个孔的所述部分。
16.如权利要求15所述的系统，其中所述第一带电粒子束是由所述SEM柱生成的高能SEM射束。
17.如权利要求15或16所述的系统，其中所述FIB柱的所述离子束源是等离子体源，并且所述第一带电粒子束是通过以反向偏压模式操作的所述FIB柱生成的。
18.一种非暂时性计算机可读存储器，所述非暂时性计算机可读存储器存储用于通过以下步骤来评估样品的包括由实心部分分开的孔阵列的区域的指令：
将所述样品定位在评估工具的真空腔室内，所述评估工具包括扫描电子显微镜(SEM)柱和聚焦离子束(FIB)柱；
将沉积气体注入到所述样品上；
用第一带电粒子束扫描所述样品的包括在所述孔阵列中的多个孔的部分，以从所述沉积气体将材料局部地沉积在所扫描的所述部分中的所述多个孔内；以及
用所述FIB柱铣削所述样品的包括在其中局部地沉积所述材料的所述多个孔的所述部分。
19.如权利要求18所述的非暂时性计算机可读存储器，其中所述第一带电粒子束是由所述SEM柱生成的高能SEM射束。
20.如权利要求18或19所述的非暂时性计算机可读存储器，其中所述FIB柱的所述离子束源是等离子体源，并且所述第一带电粒子束是通过以反向偏压模式操作的所述FIB柱生成的。
CN202080097813.0A 2020-02-12 2020-12-03 在高能sem下用沉积来填充空结构以实现均匀分层 Pending CN115191026A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/789,348 2020-02-12
US16/789,348 US10903044B1 (en) 2020-02-12 2020-02-12 Filling empty structures with deposition under high-energy SEM for uniform DE layering
PCT/US2020/063145 WO2021162770A2 (en) 2020-02-12 2020-12-03 Filling empty structures with deposition under high-energy sem for uniform de layering

Publications (1)

Publication Number Publication Date
CN115191026A true CN115191026A (zh) 2022-10-14

Family

ID=74191154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080097813.0A Pending CN115191026A (zh) 2020-02-12 2020-12-03 在高能sem下用沉积来填充空结构以实现均匀分层

Country Status (7)

Country Link
US (1) US10903044B1 (zh)
EP (1) EP4104205A4 (zh)
JP (1) JP2023513766A (zh)
KR (1) KR20220139940A (zh)
CN (1) CN115191026A (zh)
TW (1) TW202145288A (zh)
WO (1) WO2021162770A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11604912B2 (en) * 2020-02-20 2023-03-14 University Of Florida Research Foundation, Incorporated Hardware deprocessing using voltage imaging for hardware assurance
US11280749B1 (en) * 2020-10-23 2022-03-22 Applied Materials Israel Ltd. Holes tilt angle measurement using FIB diagonal cut
US11501951B1 (en) * 2021-05-14 2022-11-15 Applied Materials Israel Ltd. X-ray imaging in cross-section using un-cut lamella with background material
US20230115376A1 (en) * 2021-10-07 2023-04-13 Carl Zeiss Smt Gmbh Wafer-tilt determination for slice-and-image process
US11887810B2 (en) * 2022-04-20 2024-01-30 Applied Materials Israel Ltd. Reduced charging by low negative voltage in FIB systems

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006021958A2 (en) * 2004-08-24 2006-03-02 Sela Semiconductor Engineering Laboratories Ltd. Directed multi-deflected ion beam milling of a work piece and determining and controlling extent thereof
WO2007028596A1 (en) * 2005-09-06 2007-03-15 Carl Zeiss Smt Ag Charged particle inspection method and charged particle system
WO2007100933A2 (en) * 2006-01-12 2007-09-07 Kla Tencor Technologies Corporation Etch selectivity enhancement, deposition quality evaluation, structural modification and three-dimensional imaging using electron beam activated chemical etch
US8709269B2 (en) 2007-08-22 2014-04-29 Applied Materials Israel, Ltd. Method and system for imaging a cross section of a specimen
EP2749863A3 (en) * 2012-12-31 2016-05-04 Fei Company Method for preparing samples for imaging
CA2791249C (en) * 2011-11-10 2014-02-25 Semiconductor Insights Inc. Method and system for ion beam delayering of a sample and control thereof
CN104685348B (zh) * 2012-10-05 2017-12-12 Fei 公司 高纵横比结构分析
WO2014106202A1 (en) * 2012-12-31 2014-07-03 Fei Company Depositing material into high aspect ratio structures
CN106233419B (zh) * 2014-05-09 2017-11-28 株式会社日立高新技术 离子蚀刻装置以及试料加工方法
KR102410666B1 (ko) * 2015-01-09 2022-06-20 삼성전자주식회사 반도체 소자의 계측 방법, 및 이를 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
EP4104205A2 (en) 2022-12-21
WO2021162770A3 (en) 2021-10-07
US10903044B1 (en) 2021-01-26
KR20220139940A (ko) 2022-10-17
TW202145288A (zh) 2021-12-01
JP2023513766A (ja) 2023-04-03
WO2021162770A2 (en) 2021-08-19
EP4104205A4 (en) 2024-03-13

Similar Documents

Publication Publication Date Title
US10903044B1 (en) Filling empty structures with deposition under high-energy SEM for uniform DE layering
US9279752B2 (en) Method for preparing thin samples for TEM imaging
US8912490B2 (en) Method for preparing samples for imaging
US20150330877A1 (en) Method for preparing samples for imaging
TWI607498B (zh) 使用帶電粒子束曝露樣品中所關注特徵的方法及系統
US8822921B2 (en) Method for preparing samples for imaging
US11062879B2 (en) Face-on, gas-assisted etching for plan-view lamellae preparation
KR102155834B1 (ko) 높은 종횡비 구조 분석
US9384982B2 (en) Depositing material into high aspect ratio structures
US20240136150A1 (en) Method for creating a smooth diagonal surface using a focused ion beam and an innovative scanning strategy
KR102631817B1 (ko) 평행 주사 fib를 사용한 인접 물질들의 균일한 밀링
US20240105421A1 (en) Enhanced deposition rate by applying a negative voltage to a gas injection nozzle in fib systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination