CN115185864A - 一种分组处理的片上系统及处理方法 - Google Patents

一种分组处理的片上系统及处理方法 Download PDF

Info

Publication number
CN115185864A
CN115185864A CN202210796475.0A CN202210796475A CN115185864A CN 115185864 A CN115185864 A CN 115185864A CN 202210796475 A CN202210796475 A CN 202210796475A CN 115185864 A CN115185864 A CN 115185864A
Authority
CN
China
Prior art keywords
data
packet
chip
peripheral
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210796475.0A
Other languages
English (en)
Inventor
杨惠
伍洪斌
窦勇
李韬
厉俊男
吕高锋
全巍
刘汝霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202210796475.0A priority Critical patent/CN115185864A/zh
Publication of CN115185864A publication Critical patent/CN115185864A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package

Abstract

本发明公开了一种分组处理的片上系统，包括处理器核和存储器；存储器包括分组数据片上存储器、系统程序片上存储器和外设数据片上存储器；处理器核分别与分组数据片上存储器、系统程序片上存储器和外设数据片上存储器连接。该系统结构简单，安全、有效、可靠且操作简便，该处理方法逻辑清晰，步骤简约。系统与方法均能有效减少总线竞争和处理器核控制I/O开销，实现高性能和低时延的分组处理。

Description

一种分组处理的片上系统及处理方法
技术领域
本发明涉及分组处理系统的片上系统架构设计领域，更具体地说，涉及一种分组处理的片上系统及处理方法。
背景技术
随着网络和应用的飞速发展，网络上分组流量极速增加，同时，视频直播、即时通讯、MOBA等网络应用要求分组处理的时延越低越好，因此分组处理性能和分组处理时延成为分组处理系统的核心指标。
传统的分组处理系统架构一般为基于共享总线的架构，处理器核、分组缓冲区、外设接口等均挂接至共享总线上，由总线仲裁器决定访问次序。分组处理过程一般为，处理器核将分组从输入接口经由共享总线搬运至分组缓冲区，分组处理完成后，处理器核将分组从分组缓冲区经由共享总线搬运至输出接口。处理器核进行分组处理时，占用共享总线访问分组缓冲区，完成对分组数据的读取、复制、修改、添加、写回等操作。由于总线访问存在竞争，处理器核访问分组缓冲区遇到总线竞争会导致处理器核的等待，分组I/O遇到总线竞争会导致分组I/O时延的不确定，这是共享总线架构无法避免的问题。而且，处理器核控制分组I/O增加了处理器核的开销，限制了分组处理性能的提升。
由此可以看出，传统分组处理架构存在以下缺点：一是处理器核控制分组I/O开销较大，且处理器核通过共享总线访问分组存在竞争等待，影响分组处理性能；二是通过共享总线进行分组I/O存在竞争等待，增加分组I/O等待时延，同时处理器核通过共享总线访问分组存在竞争等待，也增加了分组处理时延。
因此，提供一种可以有效减少总线竞争和处理器核控制I/O开销，实现高性能和低时延的分组处理的片上系统及处理方法是本领域技术人员亟待解决的问题。
发明内容
本发明的目的在于提供一种分组处理的片上系统及处理方法，该系统结构简单，安全、有效、可靠且操作简便，该处理方法逻辑清晰，步骤简约。系统与方法能有效减少总线竞争和处理器核控制I/O开销，实现高性能和低时延的分组处理。
基于以上目的，本发明提供的技术方案如下：
一种分组处理的片上系统，包括处理器核和存储器；
所述存储器包括分组数据片上存储器、系统程序片上存储器和外设数据片上存储器；
所述处理器核分别与所述分组数据片上存储器、所述系统程序片上存储器和所述外设数据片上存储器连接。
优选地，还包括分组I/O调度器和网络接口；
所述分组I/O调度器分别所述与分组数据片上存储器和所述网络接口连接；
所述网络接口用于在片外接收分组并将分组发送至片外；
所述分组I/O调度器用于将片外的分组从所述网络接口输入至所述分组数据片上存储器中；
所述分组I/O调度器还用于将所述处理器核处理完成和/或主动发送的分组从所述分组数据片上存储器输出至网络接口；
所述分组I/O调度器还用于分配和回收所述分组数据片上存储器中的地址空间。
优选地，还包括系统程序配置器、程序接口和闪存；
所述系统程序配置器分别与所述系统程序片上存储器和所述程序接口连接；
所述闪存与所述程序接口连接；
所述程序接口用于读取所述闪存中的系统初始化程序和分组处理程序以及相应的数据；
所述系统程序配置器用于将所述系统初始化程序和所述分组处理程序以及相应的数据输入至所述系统程序片上存储器。
优选地，还包括外设数据总线和外设接口；
所述外设数据总线分别与所述外设接口和所述外设数据片上存储器连接；
所述外设接口用于接收各外设发送的数据和指令，并将所述各外设发送的数据通过所述外设数据总线输入至所述外设数据片上存储器；
所述外设接口还用于将所述处理器核发送的数据从所述外设数据片上存储器输出至所述外设接口。
优选地，还包括控制总线；
所述控制总线一端与所述处理器核连接，另一端分别与所述网络接口、所述程序接口和所述外设接口连接；
所述控制总线用于将所述网络接口、所述程序接口和所述外设接口发送的指令和状态信息输入至所述处理器核，并将所述处理器核发送的指令和配置信息输出至所述网络接口、所述程序接口和所述外设接口。
优选地，还包括控制模块；
所述控制模块与所述处理器核连接，用于根据所述控制模块自身控制逻辑和所述处理器核的指令实现对所述片上系统的管理和控制。
一种分组处理的片上系统处理方法，包括如下步骤：
S1.系统初始化并运行分组处理程序；
S2.分组I/O调度器将片外的分组输入至分组数据片上存储器中；
S3.处理器核根据所述分组处理程序对所述片外的分组进行处理；
S4.在所述处理过程中，各外设发送数据至外设接口，所述外设接口将数据输入至外设数据片上存储器，并向所述处理器核发送中断指令；
S5.处理器核将所述处理完成的分组写回至所述分组数据片上存储器；
S6.处理器核根据所述中断指令的优先级调用中断处理程序响应外设接口中断；
S7.在处理器核响应外设接口中断时，分组I/O调度器将所述处理完成的分组从分组数据片上存储器输出至网络接口；
S8.处理器核将响应中断数据写回至所述外设数据片上存储器，并向外设接口发送通知；
S9.外设接口将所述响应中断数据从所述外设数据片上存储器发送至外设。
优选地，所述步骤S1包括：
系统程序配置器读取闪存中系统初始化程序和分组处理程序以及相应的数据，并传输至系统程序片上存储器中；
处理器核读取所述系统程序片上存储器，并执行系统初始化程序。
本发明所提供的分组处理的片上系统，设置有处理器核与存储器，其中存储器包括外设数据片上存储器、系统程序片上存储器、分组数据片上存储器；处理器核分别与三个不同类型的片上存储器连接。工作过程中，处理器核独立访问分组数据、独立与外设进行数据交换、独立调用系统程序，三者之间相互独立，处理器核访问分组数据时，无总线竞争等待时延；处理器核与外设进行数据交换时，因数据传输速率不匹配的等待时延降低；处理器核调用系统程序时，无总线竞争等待时延。本发明所提供的分组处理的片上系统有效减少了总线竞争和处理器核控制I/O开销，实现高性能和低时延的分组处理。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种分组处理的片上系统的结构示意图；
图2为本发明实施例提供的一种分组处理的片上系统的具体结构示意图；
图3为本发明实施例提供的一种分组处理的片上系统处理方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例采用递进的方式撰写。
本发明实施例提供了一种分组处理的片上系统。主要解决现有技术中，处理器核控制分组I/O开销较大，且处理器核通过共享总线访问分组存在竞争等待，影响分组处理性能；和通过共享总线进行分组I/O存在竞争等待，增加分组I/O等待时延，同时处理器核通过共享总线访问分组存在竞争等待，也增加了分组处理时延的技术问题。
一种分组处理的片上系统，包括处理器核10和存储器；
存储器包括外设分组数据片上存储器11、系统程序片上存储器12和数据片上存储器13；
处理器核10分别与分组数据片上存储器11、系统程序片上存储器12和外设数据片上存储器13连接。
本发明所提供的分组处理的片上系统，设置有处理器核与存储器，其中存储器包括外设数据片上存储器、系统程序片上存储器、分组数据片上存储器；处理器核分别与三个不同类型的片上存储器连接。工作过程中，处理器核独立访问分组数据、独立与外设进行数据交换、独立调用系统程序，三者之间相互独立，处理器核访问分组数据时，无总线竞争等待时延；处理器核与外设进行数据交换时，因数据传输速率不匹配的等待时延降低；处理器核调用系统程序时，无总线竞争等待时延。本发明所提供的分组处理的片上系统有效减少了总线竞争和处理器核控制I/O开销，实现高性能和低时延的分组处理。
优选地，还包括分组I/O调度器14和网络接口16；
分组I/O调度器14分别与分组数据片上存储器11和网络接口16连接；
网络接口16用于在片外接收分组并将分组发送至片外；
分组I/O调度器14用于将片外的分组从网络接口16输入至分组数据片上存储器11中；
分组I/O调度器14还用于将处理器核10处理完成和/或主动发送的分组从分组数据片上存储器11输出至网络接口16；
分组I/O调度器14还用于分配和回收分组数据片上存储器11中的地址空间。
实际运用过程中，还设置有分组I/O调度器和网络接口。分组I/O调度器用于将片外的分组输入至分组数据片上存储器中，同时用于将处理器核已经处理完成和/或主动发送的分组从分组数据片上存储器中输出至网络接口。网络接口为片外和片上存储器之间提供交换接口，将分组I/O调度器输出的分组发送至片外，或将片外的分组输出至分组I/O调度器。工作过程中，分组I/O调度器还负责分组数据片上存储器地址空间的分配和回收，以便持续进行分组的接收、处理和发送。分组I/O调度器控制分组I/O以及管理分组数据片上存储器的地址空间，消除了处理器核10控制分组I/O和管理地址空间的开销，由于传统分组处理系统中分组I/O时间占分组处理时间的比重较大，因此能够较大提升系统的分组处理性能。
优选地，还包括系统程序配置器15、程序接口17和闪存22；
系统程序配置器15分别与系统程序片上存储器12和程序接口17连接；
闪存22与程序接口17连接；
程序接口17用于读取闪存22中的系统初始化程序和分组处理程序以及相应的数据；
系统程序配置器15用于将系统初始化程序和分组处理程序以及相应的数据输入至系统程序片上存储器12。
实际运用过程中，还设置有系统程序配置器、程序接口和闪存。程序接口分别与系统程序配置器和闪存连接，系统程序配置器与系统程序片上存储器连接。程序接口负责从闪存读取系统初始化和分组处理程序及相应的数据，系统程序配置器负责将其从程序接口载入至系统程序片上存储器。
优选地，还包括外设数据总线18和外设接口20；
外设数据总线18分别与外设接口20和外设数据片上存储器13连接；
外设接口20用于接收各外设发送的数据和指令，并将各外设发送的数据通过外设数据总线18输入至外设数据片上存储器13；
外设接口20还用于将处理器核10发送的数据从外设数据片上存储器13输出至外设接口20。
实际运用过程中，还设置有外设数据总线和外设接口，外设数据总线分别与外设接口和外设数据片上存储器连接。外设接口通过外设数据总线与外设数据片上存储相连，外设接口负责接收外设发送的数据和指令，将处理器核的数据和指令发送至外设上，外设数据总线为外设接口访问外设数据片上存储器提供数据通路，外设接口与处理器核之间的数据交互通过外设数据片上存储器进行，能够减少数据传输速率不匹配造成的等待时延，有利于分组处理性能的提升。在本实施例中，外设接口包括但不限于JTAG、UART、SPI、CAN、I2C、GPIO。
优选地，还包括控制总线19；
控制总线19一端与处理器核10连接，另一端分别与网络接口16、程序接口17和外设接口20连接；
控制总线19用于将网络接口16、程序接口17和外设接口20发送的指令和状态信息输入至处理器核10，并将处理器核10发送的指令和配置信息输出至网络接口16、程序接口17和外设接口20。
实际运用过程中，还设置有控制总线，控制总线一端与处理器核连接，另一端分别与网络接口、程序接口和外设接口连接。处理器核通过控制总线与网络接口、程序接口和外设接口相连，控制总线为处理器核和网络接口、程序接口、外设接口之间提供控制通路。
优选地，还包括控制模块21；
控制模块21与处理器核10连接，用于根据控制模块21自身控制逻辑和处理器核10的指令实现对片上系统的管理和控制。
实际运用过程中，还设置有控制模块，控制模块包括但不限于看门狗、复位控制、时钟管理、电源管理、中断控制、调试等模块，根据控制模块中的子功能控制逻辑对片上系统进行管理和控制。
一种分组处理的片上系统处理方法，包括如下步骤：
S1.系统初始化并运行分组处理程序；
S2.分组I/O调度器14将片外的分组输入至分组数据片上存储器11中；
S3.处理器核10根据分组处理程序对片外的分组进行处理；
S4.在处理过程中，各外设发送数据至外设接口20，外设接口20将数据输入至外设数据片上存储器13，并向处理器核10发送中断指令；
S5.处理器核10将处理完成的分组写回至分组数据片上存储器11；
S6.处理器核10根据所述中断指令的优先级调用中断处理程序响应外设接口20中断；
S7.在处理器核10响应外设接口20中断时，分组I/O调度器14将处理完成的分组从分组数据片上存储器11输出至网络接口16；
S8.处理器核10将响应中断数据写回至外设数据片上存储器13，并向外设接口20发送通知；
S9.外设接口20将响应中断数据从外设数据片上存储器13发送至外设。
步骤S1中，进行系统初始化，并调用分组处理程序。
步骤S2中，分组处理系统初始化完成后，到达网络接口的分组由分组I/O分组I/O调度器经由专用分组输入通路输入至分组数据片上存储器中。
步骤S3中，分组到达分组数据片上存储后，处理器核根据分组处理程序对分组进行处理。处理方式包括读取、复制、修改、添加、写回等操作。
步骤S4中，在分组处理过程中，各外设发送数据至外设接口，外设接口接收数据后，将数据经由外设数据总线发送至外设数据片上存储器。外设接口将数据发送至外设数据片上存储器后后向处理器核发送中断指令。
步骤S5中，分组处理完成后，处理器核将分组处理结果写回至分组数据片上存储。
步骤S6中，分组处理结果写回后，处理器核根据中断指令的优先级响应外设接口中断，访问外设数据片上存储器中的外设数据并进行相应处理。
步骤S7中，在处理器核响应外设接口中断时，处理完成的分组由分组I/O调度器从分组数据片上存储器经由分组数据通路输出至网络接口。
步骤S8中，中断响应完成后，处理器核根据中断处理程序将响应结果写回至外设数据片上存储器，并通过控制总线告知外设接口。
步骤S9中，外设接口收到处理器核的发送命令后，将响应数据从外设数据片上存储器经由外设数据总线发送至外设。
实际运用过程中，在分组输入过程中、分组处理过程中、外设数据输入过程中、分组数据写回过程中、中断响应过程中、分组输出过程中、中断响应结果写回过程中、外设响应数据发送过程中，均是无需抢占共享总线，无竞争总线等待时延，能够有效降低分组输入时延，提高处理性能。同时，在分组输入过程中、分组输出过程中、外设数据输入过程中、外设响应数据发送过程中无需处理器核控制，能够有效提升分组处理性能。
优选地，步骤S1包括：
系统程序配置器15读取闪存22中系统初始化程序和分组处理程序以及相应的数据，并传输至系统程序片上存储器12中；
处理器核10读取系统程序片上存储器12，并执行系统初始化程序。
工作过程中，系统程序配置器将系统初始化和分组处理程序及相应的数据通过程序接口从闪存载入至系统程序片上存储器中，以供处理器核执行。随后，处理器核从系统程序片上存储器中读取指令，执行系统初始化程序。
在本申请所提供的实施例中，应该理解到，所揭露的方法和装置，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个模块或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或模块的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
另外，在本发明各实施例中的各功能模块可以全部集成在一个处理器中，也可以是各模块分别单独作为一个器件，也可以两个或两个以上模块集成在一个器件中；本发明各实施例中的各功能模块既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令及相关的硬件来完成，前述的程序指令可以存储于计算机可读取存储介质中，该程序指令在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的介质。
还需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种分组处理的片上系统及处理方法进行了详细介绍。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种分组处理的片上系统，其特征在于，包括处理器核和存储器；
所述存储器包括分组数据片上存储器、系统程序片上存储器和外设数据片上存储器；
所述处理器核分别与所述分组数据片上存储器、所述系统程序片上存储器和所述外设数据片上存储器连接。
2.如权利要求1所述的分组处理的片上系统，其特征在于，还包括分组I/O调度器和网络接口；
所述分组I/O调度器分别所述与分组数据片上存储器和所述网络接口连接；
所述网络接口用于在片外接收分组并将分组发送至片外；
所述分组I/O调度器用于将片外的分组从所述网络接口输入至所述分组数据片上存储器中；
所述分组I/O调度器还用于将所述处理器核处理完成和/或主动发送的分组从所述分组数据片上存储器输出至网络接口；
所述分组I/O调度器还用于分配和回收所述分组数据片上存储器中的地址空间。
3.如权利要求2所述的分组处理的片上系统，其特征在于，还包括系统程序配置器、程序接口和闪存；
所述系统程序配置器分别与所述系统程序片上存储器和所述程序接口连接；
所述闪存与所述程序接口连接；
所述程序接口用于读取所述闪存中的系统初始化程序和分组处理程序以及相应的数据；
所述系统程序配置器用于将所述系统初始化程序和所述分组处理程序以及相应的数据输入至所述系统程序片上存储器。
4.如权利要求3所述的分组处理的片上系统，其特征在于，还包括外设数据总线和外设接口；
所述外设数据总线分别与所述外设接口和所述外设数据片上存储器连接；
所述外设接口用于接收各外设发送的数据，并将所述各外设发送的数据通过所述外设数据总线输入至所述外设数据片上存储器；
所述外设接口还用于将所述处理器核发送的数据从所述外设数据片上存储器输出至所述外设接口。
5.如权利要求4所述的分组处理的片上系统，其特征在于，还包括控制总线；
所述控制总线一端与所述处理器核连接，另一端分别与所述网络接口、所述程序接口和所述外设接口连接；
所述控制总线用于将所述网络接口、所述程序接口和所述外设接口发送的指令和状态信息输入至所述处理器核，并将所述处理器核发送的指令和配置信息输出至所述网络接口、所述程序接口和所述外设接口。
6.如权利要求5所述的分组处理的片上系统，其特征在于，还包括控制模块；
所述控制模块与所述处理器核连接，用于根据所述控制模块自身控制逻辑和所述处理器核的指令实现对所述片上系统的管理和控制。
7.一种分组处理的片上系统处理方法，其特征在于，包括如下步骤：
S1.系统初始化并运行分组处理程序；
S2.分组I/O调度器将片外的分组输入至分组数据片上存储器中；
S3.处理器核根据所述分组处理程序对所述片外的分组进行处理；
S4.在所述处理过程中，各外设发送数据至外设接口，所述外设接口将数据输入至外设数据片上存储器，并向所述处理器核发送中断指令；
S5.处理器核将所述处理完成的分组写回至所述分组数据片上存储器；
S6.处理器核根据所述中断指令的优先级调用中断处理程序响应外设接口中断；
S7.在处理器核响应外设接口中断时，分组I/O调度器将所述处理完成的分组从分组数据片上存储器输出至网络接口；
S8.处理器核将响应中断数据写回至所述外设数据片上存储器，并向外设接口发送通知；
S9.外设接口将所述响应中断数据从所述外设数据片上存储器发送至外设。
8.如权利要求7所述的分组处理的片上系统处理方法，其特征在于，所述步骤S1包括：
系统程序配置器读取闪存中系统初始化程序和分组处理程序以及相应的数据，并传输至系统程序片上存储器中；
处理器核读取所述系统程序片上存储器，并执行系统初始化程序。
CN202210796475.0A 2022-07-06 2022-07-06 一种分组处理的片上系统及处理方法 Pending CN115185864A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210796475.0A CN115185864A (zh) 2022-07-06 2022-07-06 一种分组处理的片上系统及处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210796475.0A CN115185864A (zh) 2022-07-06 2022-07-06 一种分组处理的片上系统及处理方法

Publications (1)

Publication Number Publication Date
CN115185864A true CN115185864A (zh) 2022-10-14

Family

ID=83517874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210796475.0A Pending CN115185864A (zh) 2022-07-06 2022-07-06 一种分组处理的片上系统及处理方法

Country Status (1)

Country Link
CN (1) CN115185864A (zh)

Similar Documents

Publication Publication Date Title
CN109688058B (zh) 报文处理方法、装置及网络设备
KR101951072B1 (ko) 코어 간 통신 장치 및 방법
CN106648896B (zh) 一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法
US5878217A (en) Network controller for switching into DMA mode based on anticipated memory overflow and out of DMA mode when the host processor is available
US20080040526A1 (en) Processing apparatus and method of modifying system configuration
CN111611185B (zh) 一种多pcie端口的msi中断过滤装置
JPH06314205A (ja) 割り込み源間の優先順位確立方法及びデータ処理システム
JPS58501923A (ja) サブシステムコントロ−ラのためのインタ−フェイス回路
US20240143392A1 (en) Task scheduling method, chip, and electronic device
CN112947857B (zh) 一种数据搬移方法、装置、设备及计算机可读存储介质
CN106489132A (zh) 读写数据的方法、装置、存储设备和计算机系统
US20120311180A1 (en) Facilitating routing by selectively aggregating contiguous data units
US7613850B1 (en) System and method utilizing programmable ordering relation for direct memory access
JPH0320851A (ja) データプロセッサ
US20210026713A1 (en) Two-layered deterministic interprocess communication scheduler for input output determinism in solid state drives
US20100228901A1 (en) Input output control apparatus with a plurality of ports and single protocol processing circuit
CN109062857A (zh) 一种能高速实现多处理器间通信的新型消息控制器及其通信方法
CN115185864A (zh) 一种分组处理的片上系统及处理方法
JP5456434B2 (ja) パイプ調停回路、パイプ調停方法
CN114327882A (zh) 一种数据转发方法、装置及系统
CN110971532A (zh) 一种网络资源管理方法、装置及设备
CN113268358B (zh) 数据通信方法、装置和系统及多设备级联系统
CN114328350A (zh) 一种基于axi总线的通讯方法、装置以及介质
CN113419985A (zh) Spi系统自动读取数据的控制方法及spi系统
CN111124987B (zh) 一种基于pcie的数据传输控制系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination