CN115172482A - 一种异质结电池及其制备方法 - Google Patents
一种异质结电池及其制备方法 Download PDFInfo
- Publication number
- CN115172482A CN115172482A CN202210529187.9A CN202210529187A CN115172482A CN 115172482 A CN115172482 A CN 115172482A CN 202210529187 A CN202210529187 A CN 202210529187A CN 115172482 A CN115172482 A CN 115172482A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon layer
- amorphous silicon
- type doped
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 124
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 71
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 33
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000006243 chemical reaction Methods 0.000 claims abstract description 30
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 48
- 239000010408 film Substances 0.000 claims description 38
- 239000002131 composite material Substances 0.000 claims description 35
- 238000000151 deposition Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 15
- 238000004140 cleaning Methods 0.000 claims description 14
- 238000010030 laminating Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052986 germanium hydride Inorganic materials 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 10
- KCFIHQSTJSCCBR-UHFFFAOYSA-N [C].[Ge] Chemical compound [C].[Ge] KCFIHQSTJSCCBR-UHFFFAOYSA-N 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 238000007650 screen-printing Methods 0.000 claims description 6
- 229910003437 indium oxide Inorganic materials 0.000 claims description 5
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 5
- 229910001887 tin oxide Inorganic materials 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 2
- 238000007641 inkjet printing Methods 0.000 claims description 2
- 238000010023 transfer printing Methods 0.000 claims description 2
- 238000005036 potential barrier Methods 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 40
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 239000000243 solution Substances 0.000 description 9
- 238000004050 hot filament vapor deposition Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 230000000996 additive effect Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
- H01L31/022491—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of a thin transparent metal layer, e.g. gold
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
- H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
- H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Energy (AREA)
- Photovoltaic Devices (AREA)
Abstract
本发明公开了一种异质结电池及其制备方法,属于异质结电池领域,包括晶体硅层,所述晶体硅层正面从内向外依次设置第一本征非晶硅层、N型掺杂非晶硅层、第一透明导电层和第一金属电极,背面从内向外依次设置第二本征非晶硅层、P型掺杂非晶硅层、第二透明导电层、第二金属电极,所述P型掺杂非晶硅层与所述第二透明导电层之间还设有一层超薄非晶锗层。本发明的有益效果是:P型掺杂非晶硅层与第二透明导电层之间设有一层超薄非晶锗层,降低了第二透明导电层与P型掺杂非晶硅之间的界面接触势垒,减小了界面与界面之间接触电阻,提升了电池的填充因子和光电转换效率。
Description
技术领域
本发明涉及异质结电池领域,具体而言,涉及一种异质结电池及其制备方法。
背景技术
单晶硅异质结太阳电池转换效率高,被光伏行业公认为下一代大规模产业化关键技术之一。
硅基异质结太阳能电池一般采用双面金字塔绒面结构的N型单晶硅片制作形成,在硅片正面沉积本征非晶硅层和n型掺杂非晶硅层,在硅片背面沉积本征非晶硅层与p型掺杂非晶硅层,之后在硅片两面分别形成透明导电膜及金属电极。
在现有技术中,P型非晶硅层与透明导电层之间存在肖特基势垒,势垒高度受P型掺杂非晶硅层有效掺杂浓度和禁带宽度的影响较大,容易导致界面接触电阻过高,造成电池串联电阻增加和填充因子下降;另外,过高的势垒高度会导致P型掺杂非晶硅层中耗尽层厚度过大,影响电池开路电压,最终导致电池转换效率降低。
发明内容
为克服现有技术中异质结电池P型掺杂非晶硅层和透明导电层之间的肖特基势垒高度,容易导致界面接触电阻过高,造成电池串联电阻增加和填充因子下降,影响电池转换效率等问题,本发明提供了一种异质结电池,包括晶体硅层,所述晶体硅层背面从内向外依次设置第二本征非晶硅层、P型掺杂非晶硅层、第二透明导电层、第二金属电极,所述P型掺杂非晶硅层与所述第二透明导电层之间还设有一层超薄非晶锗层。
P型掺杂非晶硅层与第二透明导电层之间设有一层超薄非晶锗层,降低了第二透明导电层与P型掺杂非晶硅之间的界面接触势垒,减小了界面与界面之间接触电阻,提升了电池的填充因子和光电转换效率。
优选地,所述超薄非晶锗层为不掺杂非晶锗、不掺杂非晶锗硅、不掺杂非晶锗碳、P型掺杂非晶锗、P型掺杂非晶锗硅或P型掺杂非晶锗碳的半导体薄膜。
优选地,所述超薄非晶锗层厚度为0.5-5.0nm。
优选地,所述P型掺杂非晶硅层为P型掺杂的非晶硅、非晶氧化硅、非晶碳化硅、微晶硅、微晶氧化硅、微晶碳化硅半导体薄膜中的一种或几种叠合的复合薄膜层,其厚度为4-30nm。
优选地,所述第二透明导电层为掺杂的氧化铟、氧化锌或氧化锡中的一种或几种叠合的复合薄膜层,其厚度为70-120nm。
优选地,所述第二本征非晶硅层为未掺杂的非晶硅、非晶氧化硅、非晶碳化硅半导体薄膜中的一种或几种叠合的复合薄膜层,其厚度为2-8nm。
优选地,所述晶体硅层为N型掺杂单晶硅片、N型掺杂类单晶硅片、P型掺杂单晶硅片或P型掺杂类单晶硅片,其厚度为50-250um。
优选地,所述第二金属电极为Ag、Cu、Al、Ni中的一种或几种叠合的复合薄膜层,其厚度为10-50um,宽度为5-50um。
优选地,所述晶体硅层正面从内向外依次设置第一本征非晶硅层、N型掺杂非晶硅层、第一透明导电层和第一金属电极。
优选地,所述第一本征非晶硅层为未掺杂的非晶硅、非晶氧化硅、非晶碳化硅半导体薄膜中的一种或几种叠合的复合薄膜层,其厚度为2-8nm。
优选地,所述N型掺杂非晶硅层为N型掺杂的非晶硅、非晶氧化硅、非晶碳化硅、微晶硅、微晶氧化硅、微晶碳化硅半导体薄膜中的一种或几种叠合的复合薄膜层,其厚度在2-8nm。
优选地,所述第一透明导电层为掺杂的氧化铟、氧化锌或氧化锡中的一种或几种叠合的复合薄膜层,其厚度为70-120nm。
优选地,第一金属电极为Ag、Cu、Al、Ni中的一种或几种叠合的复合薄膜层,其厚度为10-50um,宽度为5-50um。
本发明还提供了一种异质结电池的制备方法,包括如下步骤:
步骤一,提供晶体硅层;
步骤二,对晶体硅层进行制绒清洗;
步骤三,在晶体硅层正面从内到外依次设置沉积第一本征非晶硅与N型掺杂非晶硅层;
步骤四,在晶体硅层背面从内放到外依次设置第二本征非晶硅、P型掺杂非晶硅层;
步骤五,在P型掺杂非晶硅层表面沉积超薄非晶锗层;
步骤六,在晶体硅层正面沉积第一透明导电层,背面层积第二透明导电层;
步骤七,采用丝网印刷、喷墨印刷、激光转印或电镀方式,在晶体硅层正面设置第一金属电极,在晶体硅层背面设置第二金属电极。
优选地,步骤五中通过PECVD方法在P型非晶硅层表面沉积一层0.5-5.0nm的超薄非晶锗层,反应气体为B2H6、GeH4和H2,其中B2H6和GeH4的流量比值为0.005-0.05,H2和GeH4的流量比值为2-10,PECVD设备的电源功率密度为10-20mW/cm2,压力为20-100Pa,衬底温度为150-250℃。
有益效果:
采用本发明技术方案产生的有益效果如下:
(1)P型掺杂非晶硅层与第二透明导电层之间设有一层超薄非晶锗层,由于非晶锗层禁带宽度较低(1.0ev),超薄非晶锗层的费米能级与第二透明导电层之间匹配更好。
(2)超薄非晶锗层具备良好的导电性,可以在P型掺杂非晶硅层与第二透明导电层之间形成隧穿导电。
(3)超薄非晶锗层的引入,降低了第二透明导电层与P型掺杂非晶硅之间的界面接触势垒,减小界面与界面之间接触电阻,提升了电池的填充因子和光电转换效率。
附图说明
为了更清楚地说明本发明实施方式的技术方案,下面将对实施方式中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1是本发明较佳之电池层结构图;
图2是本发明较佳之异质结电池制备工艺流程图。
图中,1、晶体硅层;2、第二本征非晶硅层;3、P型掺杂非晶硅层;4、第二透明导电层;5、第二金属电极;6、超薄非晶锗层;
7、第一本征非晶硅层;8、N型掺杂非晶硅层;9、第一透明导电层;
10、第一金属电极。
具体实施方式
为使本发明实施方式的目的、技术方案和优点更加清楚,下面将结合本发明实施方式中的附图,对本发明实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式是本发明一部分实施方式,而不是全部的实施方式。基于本发明中的实施方式,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式,都属于本发明保护的范围。因此,以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式,都属于本发明保护的范围。
本实施方式在P型掺杂非晶硅层与第二透明导电层之间设有一层超薄非晶锗层,降低了第二透明导电层与P型掺杂非晶硅之间的界面接触势垒,减小了界面与界面之间接触电阻,提升了电池的填充因子和光电转换效率。具体实施方式如下:
如图1所示,异质结电池包括晶体硅层1,所述晶体硅层1背面从内向外依次设置第二本征非晶硅层2、P型掺杂非晶硅层3、第二透明导电层4、第二金属电极5,所述P型掺杂非晶硅层3与所述第二透明导电层4之间还设有一层超薄非晶锗层6。
P型掺杂非晶硅层与第二透明导电层之间设有一层超薄非晶锗层,降低了第二透明导电层与P型掺杂非晶硅之间的界面接触势垒,减小了界面与界面之间接触电阻,提升了电池的填充因子和光电转换效率。
作为一种优选的实施方式,所述超薄非晶锗层6为不掺杂非晶锗、不掺杂非晶锗硅、不掺杂非晶锗碳、P型掺杂非晶锗、P型掺杂非晶锗硅或P型掺杂非晶锗碳的半导体薄膜。
作为一种优选的实施方式,所述超薄非晶锗层6厚度为0.5-5.0nm。
作为一种优选的实施方式,所述P型掺杂非晶硅层6为P型掺杂的非晶硅、非晶氧化硅、非晶碳化硅、微晶硅、微晶氧化硅、微晶碳化硅半导体薄膜中的一种或几种叠合的复合薄膜层,其厚度为4-30nm。
作为一种优选的实施方式,所述第二透明导电层4为掺杂的氧化铟、氧化锌或氧化锡中的一种或几种叠合的复合薄膜层,其厚度为70-120nm。
作为一种优选的实施方式,所述第二本征非晶硅层2为未掺杂的非晶硅、非晶氧化硅、非晶碳化硅半导体薄膜中的一种或几种叠合的复合薄膜层,其厚度为2-8nm。
作为一种优选的实施方式,所述晶体硅层1为N型掺杂单晶硅片、N型掺杂类单晶硅片、P型掺杂单晶硅片或P型掺杂类单晶硅片,其厚度为50-250um。
作为一种优选的实施方式,所述第二金属电极5为Ag、Cu、Al、Ni中的一种或几种叠合的复合薄膜层,其厚度为10-50um,宽度为5-50um。
作为一种优选的实施方式,所述晶体硅层1正面从内向外依次设置第一本征非晶硅层7、N型掺杂非晶硅层8、第一透明导电层9和第一金属电极10。
作为一种优选的实施方式,所述第一本征非晶硅层7为未掺杂的非晶硅、非晶氧化硅、非晶碳化硅半导体薄膜中的一种或几种叠合的复合薄膜层,其厚度为2-8nm。
作为一种优选的实施方式,所述N型掺杂非晶硅层8为N型掺杂的非晶硅、非晶氧化硅、非晶碳化硅、微晶硅、微晶氧化硅、微晶碳化硅半导体薄膜中的一种或几种叠合的复合薄膜层,其厚度在2-8nm。
作为一种优选的实施方式,所述第一透明导电层9为掺杂的氧化铟、氧化锌或氧化锡中的一种或几种叠合的复合薄膜层,其厚度为70-120nm。
作为一种优选的实施方式,第一金属电极10为Ag、Cu、Al、Ni中的一种或几种叠合的复合薄膜层,其厚度为10-50um,宽度为5-50um。
如图2所示,本实施方式还提供了一种异质结电池的制备方法,包括如下步骤:
步骤S101:提供晶体硅层,为N型掺杂单晶硅片、N型掺杂类单晶硅片、P型掺杂单晶硅片或P型掺杂类单晶硅片,其厚度为50-250um,其电阻率为3Ω·cm,少子寿命2000μs。
步骤S102:对晶体硅层进行制绒清洗;使用NaOH和制绒添加剂混合溶液进行硅片制绒,温度为70-100℃。然后,采用RCA标准清洗方法对硅片进行表面清洗,清除表面污染杂质。接下来,用氢氟酸溶液去除表面氧化层。其中NaOH溶液的质量百分比为2%,氢氟酸溶液的质量百分比为2%。
步骤S103:在晶体硅层正面采用PECVD沉积厚度为2-8nm的第一本征非晶硅,反应气体为SiH4和H2,其中H2与SiH4的流量比值为1-10。PECVD设备的电源功率密度为10-30mW/cm2,压力为60-80Pa,衬底温度为200℃;采用PECVD或Cat-CVD沉积厚度为4-30nm的N型掺杂非晶硅层,反应气体为SiH4、H2和PH3,H2与SiH4的流量比值为1-10,PH3与SiH4的流量比值为0.01-0.03。PECVD设备的电源功率密度为10-20mW/cm2,压力为60-100Pa,衬底温度为150-250℃。
步骤S104:在晶体硅层背面采用PECVD沉积厚度为2-8nm的第二本征非晶硅,反应气体为SiH4和H2,其中H2与SiH4的流量比值为1-10,PECVD设备的电源功率密度为10-30mW/cm2,压力为60-80Pa,衬底温度为150-250℃;采用PECVD或Cat-CVD沉积厚度为4-30nm的P型掺杂非晶硅层;反应气体为SiH4、B2H6和H2,其中H2与SiH4的流量比值为1-5,B2H6与SiH4的流量比值为0.01-0.05,PECVD设备的电源功率密度为10-20mW/cm2,压力为50-100Pa,衬底温度为150-250℃。
步骤S105:在P型掺杂非晶硅层表面采用PECVD或Cat-CVD沉积厚度为0.5-5.0nm的超薄非晶锗层;反应气体为B2H6、GeH4和H2,其中B2H6和GeH4的流量比值为0.005-0.05,H2和GeH4的流量比值为2-10,PECVD设备的电源功率密度为10-20mW/cm2,压力为20-100Pa,衬底温度为150-250℃。
步骤S106:采用溅射或RPD方式在晶体硅层正面沉积厚度为70-120nm的ITO第一透明导电层,背面层积厚度为70-120nm的ITO第二透明导电层;ITO第一透明导电层和ITO第二透明导电层中的铟元素的质量百分比为90%,锡元素的质量百分比为10%。PVD设备中充入有Ar和O2,O2与Ar流量比值0.020-0.030,压力0.2-1.0Pa,衬底温度为室温。
步骤S107:采用丝网印刷方式,在晶体硅层正面设置第一金属电极,在晶体硅层背面设置第二金属电极,所述第一金属电极和第二金属电极厚度为10-50um,宽度为5-50um。
实施例一:
一种异质结电池的制备方法,包括如下步骤:
步骤一,提供晶体硅层,为N型直拉单晶硅片,其厚度为150um,电阻率为3Ω·cm,少子寿命2000μs;
步骤二,对晶体硅层进行制绒清洗;使用NaOH和制绒添加剂混合溶液进行硅片制绒,温度为80℃。然后,采用RCA标准清洗方法对硅片进行表面清洗,清除表面污染杂质。接下来,用氢氟酸溶液去除表面氧化层。
步骤三,在晶体硅层正面采用PECVD方法沉积厚度为6nm的第一本征非晶硅,反应气体为SiH4和H2,其中H2与SiH4的流量比值为5。PECVD设备的电源功率密度为20mW/cm2,压力为70Pa,衬底温度为200℃;采用PECVD方法沉积厚度为6nm的N型掺杂非晶硅层,反应气体为SiH4、H2和PH3,H2与SiH4的流量比值为5,PH3与SiH4的流量比值为0.02。PECVD设备的电源功率密度为15mW/cm2,压力为80Pa,衬底温度为200℃。
步骤四,在晶体硅层背面采用PECVD方法沉积厚度为7nm的第二本征非晶硅,反应气体为SiH4和H2,其中H2与SiH4的流量比值为5/1,PECVD设备的电源功率密度为20mW/cm2,压力为70Pa,衬底温度为200℃;采用Cat-CVD方法沉积厚度为10nm的P型掺杂非晶硅层;反应气体为SiH4、B2H6和H2,其中H2与SiH4的流量比值为4,B2H6与SiH4的流量比值为0.04,PECVD设备的电源功率密度为15mW/cm2,压力为60Pa,衬底温度为200℃。
步骤五,在P型掺杂非晶硅层表面采用PECVD方法沉积厚度为1.0nm的超薄非晶锗层;反应气体为B2H6、GeH4和H2,其中B2H6和GeH4的流量比值为0.01,H2和GeH4的流量比值为5,PECVD设备的电源功率密度为15mW/cm2,压力为60Pa,衬底温度为200℃。
步骤六,采用溅射方式在晶体硅层正面沉积厚度为100nm的ITO第一透明导电层,背面层积厚度为100nm的ITO第二透明导电层;ITO第一透明导电层和ITO第二透明导电层中的铟元素的质量百分比为90%,锡元素的质量百分比为10%。PVD设备中充入有Ar和O2,O2与Ar流量比值0.025,压力0.5Pa,衬底温度为室温。
步骤七,采用丝网印刷方式,在晶体硅层正面设置第一金属电极,在晶体硅层背面设置第二金属电极,所述第一金属电极和第二金属电极厚度为30um,宽度为20um。
实施例二:
一种异质结电池的制备方法,包括如下步骤:
步骤一,提供晶体硅层,为P型直拉单晶硅片,其厚度为100um,电阻率为3Ω·cm,少子寿命2000μs;
步骤二,对晶体硅层进行制绒清洗;使用NaOH和制绒添加剂混合溶液进行硅片制绒,温度为80℃。然后,采用RCA标准清洗方法对硅片进行表面清洗,清除表面污染杂质。接下来,用氢氟酸溶液去除表面氧化层。
步骤三,在晶体硅层正面采用PECVD沉积厚度为2-8nm的第一本征非晶硅,反应气体为SiH4和H2,其中H2与SiH4的流量比值为5。PECVD设备的电源功率密度为20mW/cm2,压力为70Pa,衬底温度为200℃;采用PECVD或Cat-CVD沉积厚度为4-30nm的N型掺杂非晶硅层,反应气体为SiH4、H2和PH3,H2与SiH4的流量比值为5,PH3与SiH4的流量比值为0.02。PECVD设备的电源功率密度为15mW/cm2,压力为80Pa,衬底温度为200℃。
步骤四,在晶体硅层背面采用PECVD沉积厚度为2-8nm的第二本征非晶硅,反应气体为SiH4和H2,其中H2与SiH4的流量比值为5/1,PECVD设备的电源功率密度为20mW/cm2,压力为70Pa,衬底温度为200℃;采用PECVD沉积厚度为4-30nm的P型掺杂非晶硅层;反应气体为SiH4、B2H6和H2,其中H2与SiH4的流量比值为4,B2H6与SiH4的流量比值为0.04,PECVD设备的电源功率密度为15mW/cm2,压力为60Pa,衬底温度为200℃。
步骤五,在P型掺杂非晶硅层表面采用PECVD方法沉积厚度为0.5nm的超薄非晶锗层;反应气体为B2H6、GeH4和H2,其中B2H6和GeH4的流量比值为0.01,H2和GeH4的流量比值为5,PECVD设备的电源功率密度为15mW/cm2,压力为50Pa,衬底温度为200℃。
步骤六,采用溅射方式在晶体硅层正面沉积厚度为100nm的ITO第一透明导电层,背面层积厚度为100nm的ITO第二透明导电层;ITO第一透明导电层和ITO第二透明导电层中的铟元素的质量百分比为90%,锡元素的质量百分比为10%。PVD设备中充入有Ar和O2,O2与Ar流量比值0.025,压力0.5Pa,衬底温度为室温。
步骤七,采用丝网印刷方式,在晶体硅层正面设置第一金属电极,在晶体硅层背面设置第二金属电极,所述第一金属电极和第二金属电极厚度为20um,宽度为25um。
实施例三:
一种异质结电池的制备方法,包括如下步骤:
步骤一,提供晶体硅层,为N型直拉类单晶硅片,其厚度为50-250um,电阻率为3Ω·cm,少子寿命2000μs;
步骤二,对晶体硅层进行制绒清洗;使用NaOH和制绒添加剂混合溶液进行硅片制绒,温度为80℃。然后,采用RCA标准清洗方法对硅片进行表面清洗,清除表面污染杂质。接下来,用氢氟酸溶液去除表面氧化层。
步骤三,在晶体硅层正面采用PECVD沉积厚度为5nm的第一本征非晶硅,反应气体为SiH4和H2,其中H2与SiH4的流量比值为5。PECVD设备的电源功率密度为20mW/cm2,压力为70Pa,衬底温度为200℃;采用PECVD方法沉积厚度为10nm的N型掺杂非晶硅层,反应气体为SiH4、H2和PH3,H2与SiH4的流量比值为5,PH3与SiH4的流量比值为0.02。PECVD设备的电源功率密度为15mW/cm2,压力为80Pa,衬底温度为200℃。
步骤四,在晶体硅层背面采用PECVD沉积厚度为2-8nm的第二本征非晶硅,反应气体为SiH4和H2,其中H2与SiH4的流量比值为5/1,PECVD设备的电源功率密度为20mW/cm2,压力为70Pa,衬底温度为200℃;采用PECVD方法沉积厚度为15nm的P型掺杂非晶硅层;反应气体为SiH4、B2H6和H2,其中H2与SiH4的流量比值为4,B2H6与SiH4的流量比值为0.04,PECVD设备的电源功率密度为15mW/cm2,压力为60Pa,衬底温度为200℃。
步骤五,在P型掺杂非晶硅层表面采用PECVD方法沉积厚度为0.5-5.0nm的超薄非晶锗层;反应气体为B2H6、GeH4和H2,其中B2H6和GeH4的流量比值为0.01,H2和GeH4的流量比值为5,PECVD设备的电源功率密度为15mW/cm2,压力为50Pa,衬底温度为200℃。
步骤六,采用溅射或RPD方式在晶体硅层正面沉积厚度为100nm的ITO第一透明导电层,背面层积厚度为100nm的ITO第二透明导电层;ITO第一透明导电层和ITO第二透明导电层中的铟元素的质量百分比为90%,锡元素的质量百分比为10%。PVD设备中充入有Ar和O2,O2与Ar流量比值0.025,压力0.5Pa,衬底温度为室温。
步骤七,采用丝网印刷方式,在晶体硅层正面设置第一金属电极,在晶体硅层背面设置第二金属电极,所述第一金属电极和第二金属电极厚度为20um,宽度为15um。
以上所述仅为本发明的优选实施方式而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种异质结电池,其特征在于,包括晶体硅层,所述晶体硅层正面从内向外依次设置第一本征非晶硅层、N型掺杂非晶硅层、第一透明导电层和第一金属电极;所述晶体硅层背面从内向外依次设置第二本征非晶硅层、P型掺杂非晶硅层、第二透明导电层、第二金属电极,所述P型掺杂非晶硅层与所述第二透明导电层之间还设有一层超薄非晶锗层。
2.根据权利要求1所述的一种异质结电池,其特征在于,所述超薄非晶锗层为不掺杂非晶锗、不掺杂非晶锗硅、不掺杂非晶锗碳、P型掺杂非晶锗、P型掺杂非晶锗硅或P型掺杂非晶锗碳的半导体薄膜。
3.根据权利要求2所述的一种异质结电池,其特征在于,所述超薄非晶锗层厚度为0.5-5.0nm。
4.根据权利要求1所述的一种异质结电池,其特征在于,所述P型掺杂非晶硅层为P型掺杂的非晶硅、非晶氧化硅、非晶碳化硅、微晶硅、微晶氧化硅、微晶碳化硅半导体薄膜中的一种或几种叠合的复合薄膜层,其厚度为4-30nm。
5.根据权利要求1所述的一种异质结电池,其特征在于,所述第二透明导电层为掺杂的氧化铟、氧化锌或氧化锡中的一种或几种叠合的复合薄膜层,其厚度为70-120nm。
6.根据权利要求1所述的一种异质结电池,其特征在于,所述第二本征非晶硅层为未掺杂的非晶硅、非晶氧化硅、非晶碳化硅半导体薄膜中的一种或几种叠合的复合薄膜层,其厚度为2-8nm。
7.根据权利要求1所述的一种异质结电池,其特征在于,所述晶体硅层为N型掺杂单晶硅片、N型掺杂类单晶硅片、P型掺杂单晶硅片或P型掺杂类单晶硅片,其厚度为50-250um。
8.根据权利要求1所述的一种异质结电池,其特征在于,所述第二金属电极为Ag、Cu、Al、Ni中的一种或几种叠合的复合薄膜层,其厚度为10-50um,宽度为5-50um。
9.一种异质结电池的制备方法,其特征在于,包括如下步骤:
步骤一,提供晶体硅层;
步骤二,对晶体硅层进行制绒清洗;
步骤三,在晶体硅层正面从内到外依次设置沉积第一本征非晶硅与N型掺杂非晶硅层;
步骤四,在晶体硅层背面从内放到外依次设置第二本征非晶硅、P型掺杂非晶硅层;
步骤五,在P型掺杂非晶硅层表面沉积超薄非晶锗层;
步骤六,在晶体硅层正面沉积第一透明导电层,背面层积第二透明导电层;
步骤七,采用丝网印刷、喷墨印刷、激光转印或电镀方式,在晶体硅层正面设置第一金属电极,在晶体硅层背面设置第二金属电极。
10.根据权利要求9所述的一种异质结电池的制备方法,其特征在于,步骤五中通过PECVD方法在P型非晶硅层表面沉积一层0.5-5.0nm的超薄非晶锗层,反应气体为B2H6、GeH4和H2,其中B2H6和GeH4的流量比值为0.005-0.05,H2和GeH4的流量比值为2-10,PECVD设备的电源功率密度为10-20mW/cm2,压力为20-100Pa,衬底温度为150-250℃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210529187.9A CN115172482A (zh) | 2022-05-16 | 2022-05-16 | 一种异质结电池及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210529187.9A CN115172482A (zh) | 2022-05-16 | 2022-05-16 | 一种异质结电池及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115172482A true CN115172482A (zh) | 2022-10-11 |
Family
ID=83483503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210529187.9A Pending CN115172482A (zh) | 2022-05-16 | 2022-05-16 | 一种异质结电池及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115172482A (zh) |
-
2022
- 2022-05-16 CN CN202210529187.9A patent/CN115172482A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114823935B (zh) | 一种异质结电池及其制备方法 | |
CN114823936A (zh) | 一种异质结电池及其制备方法 | |
CN109638101A (zh) | 双层非晶硅掺杂层太阳电池的发射极结构及其制备方法 | |
CN111883621A (zh) | 一种高效晶硅异质结太阳能电池的tco镀膜工艺方法 | |
CN110767772B (zh) | 局域接触钝化太阳电池的制备方法 | |
CN112002778B (zh) | 硅异质结太阳能电池及其制作方法 | |
CN114765235A (zh) | 异质结太阳能电池及其制造方法 | |
CN211238272U (zh) | 一种晶硅/非晶硅异质结电池 | |
CN110416345A (zh) | 双层非晶硅本征层的异质结太阳能电池结构及其制备方法 | |
CN217361596U (zh) | 一种异质结电池和组件 | |
CN115985992A (zh) | 一种n型单晶硅hbc太阳能电池结构及其制备方法 | |
CN113921661B (zh) | 用于制造异质结太阳能电池的方法及异质结太阳能电池 | |
CN102687286A (zh) | 异质结型太阳能电池及其制造方法 | |
CN102612757A (zh) | 异质结型太阳能电池及其制造方法 | |
CN210156405U (zh) | 具有氢退火tco导电膜的异质结电池结构 | |
CN210156406U (zh) | 具有双层非晶硅本征层的异质结太阳能电池结构 | |
CN217847970U (zh) | 一种异质结电池和组件 | |
CN115172482A (zh) | 一种异质结电池及其制备方法 | |
CN113675280A (zh) | 一种具有非晶硅/微晶硅复合层的hbc太阳能电池结构及其制备方法 | |
CN210136886U (zh) | 一种含氮化合物晶硅叠瓦双面太阳电池 | |
CN115692517A (zh) | 一种采用电镀工艺金属化的P型Topcon背结电池及其制备方法 | |
CN217361597U (zh) | 一种异质结电池 | |
CN114361281A (zh) | 双面异质结太阳能电池及光伏组件 | |
CN111180593A (zh) | 硅基双面有机/无机异质结太阳能电池及其制备方法 | |
CN221057443U (zh) | 一种单面钝化接触异质结电池及光伏组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |