CN115129660B - 基于可编程逻辑芯片的互连电路、其布局方法及电子设备 - Google Patents

Abstract

本公开提供一种基于可编程逻辑芯片的互连电路、其布局方法及电子设备。该互连电路包括：第一芯片和至少两个第二芯片，第一芯片为可编程逻辑芯片；其中，第一芯片设置有多个I/O端口；需要建立连接关系的源端口与目的端口分别设置在不同的第二芯片上；每个源端口和每个目的端口均与第一芯片上的I/O端口连接；需要建立连接关系的源端口与目的端口分别连接的I/O端口之间，通过第一芯片内部编程实现电连接。这种通过第一芯片来实现第二芯片之间的互相电连接的方式中，可以避免在切换连接端口时对物理线缆的频繁插拔，降低了对第二芯片寿命的影响。还可以减少物理线缆的长度需求，以及跨线、绕线需求。

Description

基于可编程逻辑芯片的互连电路、其布局方法及电子设备

技术领域

本公开涉及集成电路技术领域，尤其涉及一种基于可编程逻辑芯片的互连电路、其布局方法及电子设备。

背景技术

随着集成电路规模越来越大，通常使用多颗芯片，如可编程逻辑芯片(Programable Logic Device，PLD)，包括复杂可编程逻辑芯片(Complex ProgramableLogic Device，CPLD)或现场可编程逻辑门阵列（Field Programmable Gate Array，FPGA）等来进行超大规模集成电路的原型验证，通过对各颗可编程逻辑芯片进行编程，可以得到想要的电路结构和电路功能。通常而言，会使用物理线缆来实现多颗可编程逻辑芯片之间的直连。但是随着可编程逻辑芯片需求度和集成度的提高，可编程逻辑芯片之间的连接关系会越来越复杂且可编程逻辑芯片各个端口之间的连接关系随时可能需要更换，这时物理线缆存在以下局限性：不能带电插拔，线缆长度有限导致芯片之间的距离有限，以及物理线缆的绕线和跨线容易导致安全隐患。

发明内容

本公开的目的是提供一种基于可编程逻辑芯片的互连电路、其布局方法及电子设备，解决了现有技术中集成电路中的通过物理线缆进行芯片直连导致的线缆频繁插拔影响芯片寿命、连接距离有限和存在安全隐患的技术问题。

根据本公开的一个方面，提供一种基于可编程逻辑芯片的互连电路，包括：第一芯片和至少两个第二芯片，第一芯片为可编程逻辑芯片；

其中，第一芯片上设置有多个I/O端口；

至少部分第二芯片上设置有源端口，至少部分第二芯片上设置有与源端口数量相同的目的端口，需要建立连接关系的源端口与目的端口分别设置在不同的第二芯片上；

每个源端口和每个目的端口均与第一芯片上的I/O端口连接；

需要建立连接关系的源端口与目的端口分别连接的I/O端口之间，通过第一芯片内部编程实现电连接。

在一些实施例中，上述基于可编程逻辑芯片的互连电路中，第一芯片上，需要建立连接关系的源端口与目的端口分别连接的I/O端口之间的信号差异值小于预设阈值。

在一些实施例中，上述基于可编程逻辑芯片的互连电路中，第一芯片包括：

多个第一布线组和多个第二布线组，每个第一布线组与至少一个第二布线组交叉设置；其中，第一布线组和第二布线组均连接至对应的I/O端口上，第一布线组和第二布线组均包括至少一条布线；

多个可编程开关块，每个可编程开关块设置于对应的第一布线组与第二布线组的交叉位置处，用于在第一芯片的内部编程的控制下，控制对应的第一布线组中的指定布线与对应的第二布线组中的指定布线的连接关系，以实现需要建立连接关系的源端口与目的端口分别连接的I/O端口之间的电连接。

在一些实施例中，上述基于可编程逻辑芯片的互连电路中，第一芯片还包括：

阵列排布的多个可编程逻辑块和多个可编程连接块，可编程逻辑块通过对应的可编程连接块与对应的第一布线组或第二布线组电连接；

其中，可编程连接块用于控制可编程逻辑块的各个引脚与对应的第一布线组中的任一布线或第二布线组中的任一布线的连接关系。

在一些实施例中，上述基于可编程逻辑芯片的互连电路中，第一芯片为FPGA。

在一些实施例中，上述基于可编程逻辑芯片的互连电路中，第二芯片为FPGA。

在一些实施例中，上述基于可编程逻辑芯片的互连电路中，第二芯片为FPGA。

根据本公开的另一方面，提供一种电子设备，包括上述任一实施例的基于可编程逻辑芯片的互连电路。

根据本公开的另一方面，提供一种存储介质，该存储介质存储的计算机程序，在被一个或多个处理器执行时，实现如上述任一实施例的基于可编程逻辑芯片的互连电路中第一芯片的内部编程。

根据本公开的另一方面，提供一种如上述任一实施例的基于可编程逻辑芯片的互连电路的布局方法，包括：

确认上述至少两个第二芯片上需要连接的源端口和目的端口；

将上述至少两个第二芯片上的每个源端口和每个目的端口与第一芯片上的I/O端口进行连接；

对第一芯片进行内部编程，以实现需要建立连接关系的源端口和目的端口分别连接的I/O端口之间的电连接。

在一些实施例中，上述基于可编程逻辑芯片的互连电路的布局方法中，第一芯片包括多个第一布线组、多个第二布线组和多个可编程开关块，每个可编程开关块设置于对应的第一布线组与第二布线组的交叉位置处；

对第一芯片进行内部编程，以实现连需要建立连接关系的源端口与目的端口分别连接的I/O端口之间的电连接，包括：

对第一芯片中的多个可编程开关块进行编程，以实现需要建立连接关系的源端口与目的端口分别连接的I/O端口之间的电连接。

附图说明

图1为一种基于可编程逻辑芯片的互连电路的电路示意图；

图2为本公开一个实施例提供的基于可编程逻辑芯片的互连电路的电路示意图；

图3为本公开一个实施例提供的第一芯片的内部结构示意图；

图4为本公开一个实施例提供的第一芯片内的可编辑开关块的结构示意图；

图5为本公开一个实施例提供的第一芯片内的可编辑逻辑块和可编辑连接块的连接结构示意图；

图6为本公开一个实施例提供的基于可编程逻辑芯片的互连电路的布局方法的流程示意图；

图7为本公开一个实施例提供的上述互连电路中各个第二芯片之间的预设连接示意图。

具体实施方式

在介绍本公开实施例之前，应当说明的是：

本公开部分实施例被描述为处理流程，虽然流程的各个操作步骤可能被冠以顺序的步骤编号，但是其中的操作步骤可以被并行地、并发地或者同时实施。

本公开实施例中可能使用了术语“第一”、“第二”等等来描述各个特征，但是这些特征不应当受这些术语限制。使用这些术语仅仅是为了将一个特征与另一个特征进行区分。

本公开实施例中可能使用了术语“和/或”，“和/或”包括其中一个或更多所列出的相关联特征的任意和所有组合。

应当理解的是，当描述两个部件的连接关系或通信关系时，除非明确指明两个部件之间直接连接或直接通信，否则，两个部件的连接或通信可以理解为直接连接或通信，也可以理解为通过中间部件间接连接或通信。

为了使本公开实施例中的技术方案及优点更加清楚明白，以下结合附图对本公开的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本公开的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。

一种基于可编程逻辑芯片的互连电路，如图1所示，包括四个芯片，任意两个芯片之间通过物理线缆实现互相的直接连接，这种连接方式中，切换连接端口会造成物理线缆的频繁插拔，影响芯片寿命。以及，难以避免的需要物理线缆的跨线连接或绕线连接，但是物理线缆的长度有限，且线缆之间的复杂交错易导致安全隐患，无法形成良好的互连关系和互连效果。

而本公开的目的是提供一种基于可编程逻辑芯片的互连电路，旨在将至少两个第二芯片上的源端口和目的端口与第一芯片上的I/O端口连接；然后将第一芯片上，需要建立连接关系的源端口和目的端口分别连接的两个I/O端口，通过第一芯片内部编程实现互相电连接，从而实现需要建立连接关系的源端口和目的端口之间的互相电连接。这种通过第一芯片来实现第二芯片之间的互相电连接的方式中，当第二芯片之间的连接端口需要切换时，无需插拔对应端口的物理线缆，只需要修改第一芯片的内部编程即可，避免了物理线缆的频繁插拔，从而降低了对第二芯片寿命的影响。以及，这种方式还可以减少物理线缆的长度需求，以及跨线、绕线需求，使得这种互连电路的设计和应用不再局限于物理线缆的长度限制以及跨线、绕线限制，使得该互连电路可以得到广泛的应用。也减少物理线缆之间的交错程度，可以形成良好的互连关系和互连效果。

本公开的一个实施例提供一种基于可编程逻辑芯片的互连电路，如图2所示，包括：第一芯片100和至少两个第二芯片200，第一芯片100为可编程逻辑芯片。

其中，第一芯片100上设置有多个I/O端口，至少部分第二芯片200上设置有源端口，至少部分第二芯片200上设置有与源端口数量相同的目的端口。在这些源端口和目的端口中，需要建立连接关系的源端口与目的端口分别设置在不同的第二芯片200上。

第二芯片200上的每个源端口和每个目的端口均与第一芯片100上的I/O端口连接。进一步的，每个源端口和每个目的端口均与第一芯片100上的I/O端口一对一连接。

对应的，需要建立连接关系的源端口和目的端口分别设置在不同的第二芯片200上，可以理解为，需要建立连接关系的两个第二芯片200中，一个第二芯片200通过对应的源端口与第一芯片100的I/O端口连接，另一个第二芯片200通过对应的目的端口与第一芯片100的另一个I/O端口连接。

第一芯片100中，需要建立连接关系的源端口和目的端口分别连接的I/O端口，通过第一芯片100内部编程实现互相电连接。

也就是说，需要建立连接关系的源端口和目的端口通过第一芯片100内部编程实现互连，也即，需要建立连接关系的两个第二芯片200通过第一芯片100内部编程实现互连。

其中，第一芯片100可以看作是一个转接芯片（switch芯片），实现了两个第二芯片200之间的互连，由于第一芯片100的转接作用，当两个第二芯片200之间的连接端口需要切换时，无需插拔对应端口的物理线缆，只需要修改第一芯片100的内部编程即可，避免了物理线缆的频繁插拔，从而降低了对第二芯片200寿命的影响。且物理线缆只需要连接第一芯片100和第二芯片200之间，大大减少了物理线缆的长度需求，大大避免了物理线缆的绕线和串线，可以实现第二芯片200之间的复杂互连和长距离互连，还大大减少了物理线缆之间的交错程度，避免了安全隐患的发生。

在一些实施例中，需要建立连接关系的源端口与目的端口之间具备预设连接关系。

可以理解为，需要建立连接关系的源端口和目的端口是用于传输同一电信号的，一预设电信号从对应的第二芯片200的源端口发出，依次经过与该源端口连接的第一芯片100的I/O端口、第一芯片100的内部电路、第一芯片100的另一I/O端口（与接收信号的I/O端口电连接的），发送至对应的另一第二芯片200的目的端口上。

在一些实施例中，第一芯片100上，需要建立连接关系的源端口和目的端口分别连接的I/O端口位置处的电信号之间的信号差异值小于预设阈值。

进一步的，第一芯片100内包括可通过编程控制连接关系的交错布线。通过第一芯片100的内部编程，可实现对交错布线的连接关系的控制，从而实现需要建立连接关系的源端口和目的端口分别连接的I/O端口之间的直连。

对应的，上述预设阈值为直连的两个I/O端口之间连接布线的电阻压降最大值。也就是说，通过上述方式实现直连的两个I/O端口之间的布线资源可以看作是物理线缆，除了线缆的电阻压降，不会对直连的两个I/O端口之间传输的电信号产生其它影响。

在一些实施例中，如图3所示，第一芯片100包括：

多个第一布线组（图中的纵向布线组，图中未标注）和多个第二布线组（图中的横向布线组，图中未标注）；其中，每个第一布线组与至少一个第二布线组交叉设置，第一布线组和第二布线组分别连接至对应的I/O端口上，第一布线组和第二布线组均包括至少一条布线（图中未标注）；

多个可编程开关块SB（Switch box），每个可编程开关块SB分别设置于对应的第一布线组与第二布线组的交叉位置处，用于在第一芯片100的内部编程的控制下，控制对应的第一布线组中的指定布线与第二布线组中的指定布线的连接关系，以实现需要建立连接关系的源端口与目的端口分别连接的I/O端口之间的电连接。

其中，上述对应的第一布线组中的指定布线与第二布线组中的指定布线的连接关系包括对应的第一布线组中的指定布线在上述交叉位置处的导通与否、对应的第二布线组中的指定布线在上述交叉位置处的导通与否，以及对应的第一布线组中的指定布线与第二布线组中的指定布线之间的相互连接关系。

进一步的，第一布线组与第二布线组的部分或全部交叉位置都设置有可编程开关块SB，上述对应的第一布线组与第二布线组是指该部分或全部交叉位置对应的第一布线组和第二布线组。

其中，如图4所示，可编程开关块SB包括多个可编程开关（Programmable switch），每个可编程开关设置于第一布线组中的指定布线与第二布线组中的指定布线的交叉位置处。其中，在一个第一布线组和一个第二布线组的交叉位置处，该第一布线组中的一条布线与该第二布线组中的其中一条布线的交叉位置处设置有一个可编程开关，但是该第一布线组中的该条布线不会与该第二布线组中的其它布线再设置可编程开关。

示例性的，如图4所示，第一布线组中的第一条布线与第二布线组中的第一条布线的交叉位置处、第一布线组中的第二条布线与第二布线组中的第二条布线的交叉位置处、第一布线组中的第三条布线与第二布线组中的第三条布线的交叉位置处、第一布线组中的第四条布线与第二布线组中的第四条布线的交叉位置处分别设置有可编程开关。

可编程开关在其所在的交叉位置处将对应的两条交叉的布线截断为四条线段（如图4中两条纵向线段和两条横向线段），该可编程开关可以通过编程控制该四条线段中的任一两条的连接关系，包括横向线段与横向线段的连接或断开、纵向线段与纵向线段的连接或断开、横向线段与纵向线段的连接或断开。

在一些实施例中，上述多个可编程开关块SB中的各个可编程开关还用于在上述第一芯片100的内部编程的控制下，对应地开启或关闭，使得需要建立连接关系的源端口与目的端口分别连接的I/O端口之间，通过第一布线组和第二布线组中的布线形成导通线路，从而实现这两个I/O端口之间的电连接。且此时需要建立连接关系的源端口与目的端口分别连接的I/O端口之间的信号差异值为连接布线的电阻压降。

进一步的，第一芯片100还包括：

阵列排布的多个可编程逻辑块LB（Logic block）和多个可编程连接块CB（Connection block），可编程逻辑块LB通过对应的可编程连接块CB与对应的第一布线组或第二布线组电连接；

其中，可编程连接块CB用于控制可编程逻辑块LB的各个引脚与对应的第一布线组中的任一布线或第二布线组中的任一布线的连接关系。

其中，各个可编程逻辑块LB分别与对应的第一布线组和/或第二布线组电连接，通过第一布线组和第二布线组，可以实现多个可编程逻辑块LB之间的互连。

在一些实施例中，第一布线组和第二布线组交叉形成的每个单元格内，分别设置有一个可编程逻辑块LB，可编程逻辑块LB通过两个可编程连接块CB分别与右侧第一布线组（纵向布线组）和上侧第二布线组（横向布线组）连接。

其中，如图5所示，可编程连接块CB包括多个可编程连接开关（Programmableconnection），每个可编程连接开关设置于可编程逻辑块LB的每个引脚与对应的（该可编程连接块CB所在）第一布线组中的任一布线或第二布线组中的任一布线的连接处，可编程连接开关用于控制可编程逻辑块LB的每个引脚与对应的（该可编程连接开关所在）布线的连接关系。

其中，对可编程逻辑块LB进行编程可实现局部电路功能（如选择电路），再通过对可编程连接块CB和可编程开关块SB进行编程，可以将各个可编程逻辑块LB连接起来，实现完整的电路功能。可以理解为，第一芯片100在实现将连接同一组源端口和目的端口的两个I/O端口进行互连的功能外，还可以实现可编程逻辑阵列芯片的其它功能，不仅仅是作为一个转接芯片来使用，适用性强、成本低。

在一些实施例中，如图2所示，上述互连电路中，第二芯片200的数量为4个，分别为第二芯片200A、第二芯片200B、第二芯片200C和第二芯片200D，第二芯片200A、第二芯片200B、第二芯片200C和第二芯片200D上的端口包括图中编号1~12的端口。而其中需要建立连接关系的源端口和目的端口可以为该些端口（编号1~12的端口）中的任意两个端口。

在一些实施例中，如图2所示，上述互连电路中，第一芯片100上的I/O端口包括编号为AA~AF、BA~BF、CA~CF和DA~DF的I/O端口。

在一些实施例中，当上述至少两个第二芯片200之间的距离比较大时，第一芯片100可以位于上述至少两个第二芯片200的中间位置，在避免物理线缆的频繁插拔的基础上，同时还可以充分减少物理线缆的长度需求，以及尽量减少物理线缆的绕线和串线。

可以理解为，在相距较远的两个第二芯片200需要互连时，可以在该两个第二芯片200之间的中间位置设置一个第一芯片100，并将该两个第二芯片200连接到第一芯片100上，这种方式大大减少了物理线缆的长度需求，使得这种互连电路的设计和应用不再局限于物理线缆的长度限制，可以得到广泛的应用。

在一些实施例中，如图2所示，第一芯片100位于第二芯片200A、第二芯片200B、第二芯片200C和第二芯片200D之间的中间位置，200A、第二芯片200B、第二芯片200C和第二芯片200D均连接到第一芯片100上，可以通过第一芯片100的内部编程实现第二芯片200A、第二芯片200B、第二芯片200C和第二芯片200D任意两者之间的互连。

在另一些实施例中，当装置中上述至少两个第二芯片200之间的距离比较小，不足以放置一个第一芯片100时，可以将第一芯片100放置于上述至少两个第二芯片200的旁边或其它任一位置，此时对线缆长度改进不大，但是同样可以避免物理线缆的频繁插拔，也即当两个第二芯片200之间的连接端口需要切换时，无需插拔对应端口的物理线缆，只需要修改第一芯片100的内部编程即可。

在一些实施例中，第一芯片100为FPGA，即第一芯片100可以采用现有的FPGA来实现其对应的转接功能。

在一些实施例中，第一芯片100还可以为其它的可编程逻辑芯片，均在本公开的保护范围内。

在一些实施例中，第二芯片200为FPGA。也就是说，本公开中的互连电路可以用于实现多FPGA之间的互连。

在一些实施例中，第二芯片200还可以为其它的可编程逻辑芯片或其它类型芯片，均在本公开的保护范围内。

基于相同的发明构思，本公开实施例还提供一种电子设备，包括上述任一实施例的基于可编程逻辑芯片的互连电路。在一些使用场景下，该电子设备的产品形式可以为原型验证设备、通信基站设备或使用传输控制协议/网际协议(Transmission ControlProtocol/Internet Protocol，TCL/IP)的计算网络设备，该些电子设备随时需要切换通信协议或连接关系，此时就需要切换互连芯片之间的连接端口，使用上述互连电路，可以避免在切换连接端口时对物理线缆的频繁插拔，降低了对芯片寿命的影响。

基于相同的发明构思，如图6所示，本公开实施例还提供一种基于可编程逻辑芯片的互连电路的布局方法，包括：

步骤S310：确认上述至少两个第二芯片200上需要建立连接关系的源端口和目的端口；

步骤S320：将上述至少两个第二芯片200上的每个源端口和每个目的端口均与第一芯片100上的I/O端口进行连接；

步骤S330：对第一芯片100进行内部编程，以实现连接需要建立连接关系的源端口和目的端口的I/O端口之间的电连接。

在一些实施例中，如图7所示，四个第二芯片200A~200D之间的预设连接关系（需要连接关系）为第二芯片200A同时与第二芯片200B和第二芯片200D互连，第二芯片200B同时与第二芯片200A和第二芯片200C互连，第二芯片200C同时与第二芯片200B和第二芯片200D互连，第二芯片200D同时与第二芯片200A和第二芯片200C互连，其中，上述四个第二芯片200A~200D中需要建立连接关系的源端口和目的端口（每行源端口和目的端口之间需要建立连接关系）如表1所示。需要说明的是，以下提及的第二芯片200A-1端口是指第二芯片200A上编号为1的端口，第二芯片200A-2端口是指第二芯片200A上编号为2的端口以此类推。

表1 四个第二芯片200A~200D中各个源端口和目的端口

然后，根据确认的上述四个第二芯片200A~200D中需要建立连接关系的源端口和目的端口，将上述四个第二芯片200A~200D中的每个源端口和目的端口与第一芯片上的I/O端口进行一对一连接，由此得到的各个第二芯片200A~200D的端口与第一芯片100的I/O端口之间的连接关系如图2和表2所示。需要说明的是，以下提及的第一芯片100-AE端口是指第一芯片100中编号为AE的I/O端口，以此类推。

表2第二芯片200的各个源端口和目的端口与第一芯片100的I/O端口之间的连接关系

示例性的，第二芯片200A-1端口与第二芯片200D-9端口（需要建立连接关系的源端口和目的端口）分别连接至第一芯片100的AF端口和DA端口上（即不同的I/O端口上），第二芯片200A-2端口与第二芯片200D-8端口（需要建立连接关系的源端口和目的端口）分别连接至第一芯片100的AE端口和DB端口上（即不同的I/O端口上），以此类推。

然后，结合表1和表2，得到第一芯片100中需要进行互相电连接的I/O端口，如表3所示。

表3第一芯片100中需要进行互连互相电连接的I/O端口

然后，就可以根据上表，对第一芯片100进行内部编程，以实现连接需要建立连接关系的源端口和目的端口分别连接的I/O端口之间的互相电连接。

在一些实施例中，步骤S330包括以下步骤：对第一芯片100中的多个可编程开关块SB进行编程，以实现需要建立连接关系的源端口和目的端口分别连接的I/O端口之间的互相电连接。

也就是说，可通过对第一芯片100内部的可编程开关块SB的编程，可以在需要建立连接关系的源端口和目的端口分别连接的I/O端口之间形成导通线路，从而实现该两个I/O端口之间的互连。

进一步的，当第一芯片100还包括：阵列排布的多个可编程逻辑块LB和多个可编程连接块CB时，可以对可编程逻辑块LB进行编程可实现局部电路（如选择电路）功能，再通过对可编程连接块CB和可编程开关块SB进行编程，可以将各个可编程逻辑块LB连接起来，实现完整的电路功能。可以理解为，第一芯片100在实现将两个I/O端口进行互连的功能外，还可以实现可编程逻辑阵列芯片的其它功能，不仅仅是作为一个转接芯片来使用，适用性强、成本低。

当第一芯片100为FPGA时，对第一芯片100进行编程之后，可使用FPGA工具生成bit文件存储到FPGA里面。

基于相同的发明构思，本公开实施例还提供一种存储介质，该存储介质存储的计算机程序，在被一个或多个处理器执行时，实现上述任一实施例中第一芯片100的内部编程。

Claims (8)

1.一种基于可编程逻辑芯片的互连电路，其特征在于，包括：第一芯片和至少两个第二芯片，所述第一芯片为可编程逻辑芯片；

其中，所述第一芯片上设置有多个I/O端口；

至少部分所述第二芯片上设置有源端口，至少部分所述第二芯片上设置有与所述源端口数量相同的目的端口，需要建立连接关系的所述源端口与所述目的端口分别设置在不同的所述第二芯片上；

每个所述源端口和每个所述目的端口均与所述第一芯片上的所述I/O端口连接；

需要建立连接关系的所述源端口与所述目的端口分别连接的所述I/O端口之间，通过所述第一芯片内部编程实现电连接；

所述第一芯片包括：

多个第一布线组和多个第二布线组，每个第一布线组与至少一个所述第二布线组交叉设置；其中，所述第一布线组和所述第二布线组均连接至对应的所述I/O端口上，所述第一布线组和所述第二布线组均包括至少一条布线；

多个可编程开关块，每个所述可编程开关块设置于对应的所述第一布线组与所述第二布线组的交叉位置处，用于在所述第一芯片的内部编程的控制下，控制对应的所述第一布线组中的指定布线与对应的所述第二布线组中的指定布线的连接关系，以实现需要建立连接关系的所述源端口与所述目的端口分别连接的所述I/O端口之间的电连接。

2.根据权利要求1所述的基于可编程逻辑芯片的互连电路，其特征在于，所述第一芯片上，需要建立连接关系的所述源端口与所述目的端口分别连接的所述I/O端口之间的信号差异值小于预设阈值。

3.根据权利要求1所述的基于可编程逻辑芯片的互连电路，其特征在于，所述第一芯片还包括：

阵列排布的多个可编程逻辑块和多个可编程连接块，所述可编程逻辑块通过对应的所述可编程连接块与对应的所述第一布线组或所述第二布线组电连接；

其中，所述可编程连接块用于控制所述可编程逻辑块的各个引脚与对应的所述第一布线组中的任一布线或所述第二布线组中的任一布线的连接关系。

4.根据权利要求1所述的基于可编程逻辑芯片的互连电路，其特征在于，所述第一芯片为FPGA。

5.根据权利要求1所述的基于可编程逻辑芯片的互连电路，其特征在于，所述第二芯片为FPGA。

6.一种电子设备，其特征在于，包括如权利要求1至5中任一项所述的基于可编程逻辑芯片的互连电路。

7.一种存储介质，其特征在于，该存储介质存储的计算机程序，在被一个或多个处理器执行时，实现如权利要求1至5中任一项所述的基于可编程逻辑芯片的互连电路中第一芯片的内部编程。

8.一种如权利要求1至5中任一项所述的基于可编程逻辑芯片的互连电路的布局方法，其特征在于，包括：

确认所述至少两个第二芯片上需要建立连接关系的所述源端口和所述目的端口；

将所述至少两个第二芯片上每个所述源端口和每个所述目的端口均与所述第一芯片上的所述I/O端口进行连接；

对所述第一芯片进行内部编程，以实现需要建立连接关系的所述源端口和所述目的端口分别连接的所述I/O端口之间的电连接；

其中，所述第一芯片包括多个第一布线组、多个第二布线组和多个可编程开关块，每个所述可编程开关块设置于对应的所述第一布线组与所述第二布线组的交叉位置处；

对所述第一芯片进行内部编程，以实现需要建立连接关系的所述源端口与所述目的端口分别连接的所述I/O端口之间的电连接，包括：

对所述第一芯片中的所述多个可编程开关块进行编程，以实现需要建立连接关系的所述源端口和所述目的端口分别连接的所述I/O端口之间的电连接。

Images