CN115118685A - 数据包处理方法、装置、系统、电子设备和介质 - Google Patents

数据包处理方法、装置、系统、电子设备和介质 Download PDF

Info

Publication number
CN115118685A
CN115118685A CN202211050560.9A CN202211050560A CN115118685A CN 115118685 A CN115118685 A CN 115118685A CN 202211050560 A CN202211050560 A CN 202211050560A CN 115118685 A CN115118685 A CN 115118685A
Authority
CN
China
Prior art keywords
data packet
processed
memory block
mapping relationship
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211050560.9A
Other languages
English (en)
Other versions
CN115118685B (zh
Inventor
朱敏
李桧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Muchuang Integrated Circuit Design Co ltd
Original Assignee
Wuxi Muchuang Integrated Circuit Design Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Muchuang Integrated Circuit Design Co ltd filed Critical Wuxi Muchuang Integrated Circuit Design Co ltd
Priority to CN202211050560.9A priority Critical patent/CN115118685B/zh
Publication of CN115118685A publication Critical patent/CN115118685A/zh
Application granted granted Critical
Publication of CN115118685B publication Critical patent/CN115118685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9063Intermediate storage in different physical parts of a node or terminal
    • H04L49/9078Intermediate storage in different physical parts of a node or terminal using an external memory or storage device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284Multiple user address space allocation, e.g. using different base addresses
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q40/00Finance; Insurance; Tax strategies; Processing of corporate or income taxes
    • G06Q40/04Trading; Exchange, e.g. stocks, commodities, derivatives or currency exchange
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9063Intermediate storage in different physical parts of a node or terminal
    • H04L49/9068Intermediate storage in different physical parts of a node or terminal in the network interface card

Landscapes

  • Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Accounting & Taxation (AREA)
  • Finance (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Development Economics (AREA)
  • General Business, Economics & Management (AREA)
  • Technology Law (AREA)
  • Strategic Management (AREA)
  • Marketing (AREA)
  • Economics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供了一种数据包处理方法、装置、系统、电子设备和介质,可以应用于数据处理技术领域。对于第一装置,该方法包括:接收该待处理数据包,获取映射关系信息,该映射关系信息用于指示该待处理数据包与该内存块之间的映射关系,基于该映射关系信息,将该待处理数据包拷贝到第二装置的该内存块中。对于第二装置,该方法包括:接收该待处理数据包,获取映射关系信息,基于该映射关系信息,将该待处理数据包拷贝到对应内存块,将该内存块对应的内存地址发送给该第一装置。本发明解决了数据包处理过程中的延时问题,通过减少第一装置与第二装置之间交互实现降低延时的技术效果。

Description

数据包处理方法、装置、系统、电子设备和介质
技术领域
本发明涉及数据处理领域,具体地涉及一种数据包处理方法、装置、系统、电子设备和介质。
背景技术
高频交易(HFT,High Frequency Trading)用户通常需要超低延时网络来进行金融资产交易,使其具有比竞争者更快的数据连接从而在波动时期捕捉机会、增加订单流、流动资产,并且加速价格发现以获得竞争优势。在这样的应用场景中,即使轻微的传输时间延时也可能带来金融影响。
而现有的网卡接收和发送数据包的机制对这些要求超低延时网络的应用场景是难以胜任的,仍会使网络存在难以克服的固有的较大延时。
发明内容
鉴于上述问题,本发明提供了减少网络延时的数据包处理方法、第一装置、第二装置、系统、电子设备和介质。
本发明的第一个方面提供了一种数据包处理方法,应用于第一装置,所述第一装置与第二装置相连,所述第二装置包括至少一个内存块,所述内存块用于存储待处理数据包,所述方法包括:
接收所述待处理数据包;
获取映射关系信息,所述映射关系信息用于指示所述待处理数据包与所述内存块之间的映射关系;
基于所述映射关系信息,将所述待处理数据包拷贝到所述第二装置的所述内存块中。
在本发明一实施例中,所述映射关系信息包括所述待处理数据包的标识与所述内存块的内存地址之间的一一映射关系;
所述方法还包括:
按照所述待处理数据包的接收顺序,记录所述待处理数据包的序号;
将所述待处理数据包的序号对所述内存块的数量取余,得到余数,所述余数表示所述待处理数据包的标识。
在本发明一实施例中,所述基于所述映射关系信息,将所述待处理数据包拷贝到所述第二装置的所述内存块中包括:
通过所述映射关系信息,查询与所述待处理数据包的标识对应的内存地址;
将所述待处理数据包拷贝到与所述内存地址对应的内存块中。
在本发明一实施例中,所述第一装置为网卡,所述第二装置为主机端。
在本发明一实施例中,所述网卡包括网卡寄存器,所述方法还包括:
在每接收到一所述待处理数据包的情况下,更新所述第一装置寄存器的值,所述第一装置寄存器的值表征所述待处理数据包的序号。
在本发明一实施例中,所述映射关系信息存储于第一装置中。
本发明的第二个方面提供了一种数据包处理方法,应用于第二装置,所述第二装置与第一装置相连,所述第二装置包括至少一个内存块,所述内存块用于存储待处理数据包,所述方法包括:
接收待处理数据包;
获取映射关系信息,所述映射关系信息用于指示所述待处理数据包与所述内存块之间的映射关系;
基于所述映射关系信息,将所述待处理数据包拷贝到对应内存块;
将所述内存块对应的内存地址发送给所述第一装置,以使所述第一装置根据所述内存地址获取所述待处理数据包,并将所述待处理数据包拷贝给外部设备。
在本发明一实施例中,所述映射关系信息包括所述数据包的标识与所述内存块的内存地址之间的一一映射关系;
所述方法还包括:
按照所述待处理数据包的接收顺序,记录所述待处理数据包的序号;
将所述待处理数据包的序号对所述内存卡的数量取余,得到余数,所述余数表示所述待处理数据包的标识。
在本发明一实施例中,所述第一装置为网卡,所述第二装置为主机端。
在本发明一实施例中,所述主机端包括主机寄存器,所述方法包括:
在每获取到待拷贝给所述外部设备的一所述待处理数据包的情况下,更新所述主机寄存器的值,所述主机寄存器的值表征所述待处理数据包的序列号。
在本发明一实施例中,所述映射关系信息存储于第二装置中。
本发明的第三方面提供了一种第一装置,所述第一装置与第二装置相连,所述第二装置包括至少一个内存块,所述内存块用于存储待处理数据包,所述第一装置包括:
第一接收模块,用于接收所述待处理数据包;
第一获取模块,用于获取映射关系信息,所述映射关系信息用于指示所述待处理数据包与所述内存块之间的映射关系;
第一拷贝模块,用于基于所述映射关系信息,将所述待处理数据包拷贝到所述第二装置的所述内存块中。
在本发明一实施例中,所述映射关系信息包括所述待处理数据包的标识与所述内存块的内存地址之间的一一映射关系;
所述第一装置还包括:
第一记录模块,用于按照所述待处理数据包的接收顺序,记录所述待处理数据包的序号;
第一取余模块,用于将所述待处理数据包的序号对所述内存卡的数量取余,得到余数,所述余数表示所述待处理数据包的标识。
在本发明一实施例中,所述第一装置为网卡,所述第二装置为主机端。
本发明的第四方面提供了一种第二装置,所述第二装置与第一装置相连,所述第二装置包括至少一个内存块,所述内存块用于存储待处理数据包,所述第二装置包括:
第二接收模块,用于接收所述待处理数据包;
第二获取模块,用于获取映射关系信息,所述映射关系信息用于指示所述待处理数据包与所述内存块之间的映射关系;
第二拷贝模块,用于基于所述映射关系信息,将所述待处理数据包发送给对应内存块;
第三拷贝模块,用于将所述内存块对应的内存地址发送给所述第一装置,以使所述第一装置根据所述内存地址获取所述待处理数据包,并将所述待处理数据包拷贝给外部设备。
在本发明一实施例中,所述映射关系信息包括所述数据包的标识与所述内存块的内存地址之间的一一映射关系;
所述第二装置还包括:
第二记录模块,用于按照所述待处理数据包的接收顺序,记录所述待处理数据包的序号;
第二取余模块,用于将所述待处理数据包的序号对所述内存卡的数量取余,得到余数,所述余数表示所述待处理数据包的标识。
在本发明一实施例中,所述第一装置为网卡,所述第二装置为主机端。
本发明的第五方面提供了一种电子设备,包括:一个或多个处理器;存储器,用于存储一个或多个程序,其中,当所述一个或多个程序被所述一个或多个处理器执行时,使得一个或多个处理器执行上述数据包处理方法。
本发明的第四方面还提供了一种计算机可读存储介质,其上存储有可执行指令,该指令被处理器执行时使处理器执行上述数据包处理方法。
本发明的第五方面还提供了一种计算机程序产品,包括计算机程序,该计算机程序被处理器执行时实现上述数据包处理方法。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述内容以及其他目的、特征和优点将更为清楚,在附图中。
图1示意性示出了根据本发明实施例的数据包处理方法、第一装置、第二装置、系统、电子设备和介质的应用场景图。
图2示意性示出了根据本发明实施例的应用于第一装置的数据包处理方法的流程图。
图3示意性示出了根据本发明实施例的通过第一装置将外部设备发送的数据包拷贝给第二装置的示意图。
图4示意性示出了根据本发明实施例的数据包处理方法的流程图。
图5示意性示出了根据本发明实施例的应用于第二装置的数据包处理方法的流程图。
图6示意性示出了根据本发明实施例的通过第一装置将第二装置发送的数据包拷贝给外部设备的示意图。
图7示意性示出了根据本发明实施例的数据包处理方法的流程图。
图8示意性示出了根据本发明实施例的第一装置的结构框图。
图9示意性示出了根据本发明实施例的第二装置的结构框图。
图10示意性示出了根据本发明实施例的适于实现数据包处理方法的电子设备的方框图。
具体实施方式
以下,将参照附图来描述本发明的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本发明的范围。在下面的详细描述中,为便于解释,阐述了许多具体的细节以提供对本发明实施例的全面理解。然而,明显地,一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。
在此使用的术语仅仅是为了描述具体实施例,而并非意在限制本发明。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在,但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义,除非另外定义。应注意,这里使用的术语应解释为具有与本说明书的上下文相一致的含义,而不应以理想化或过于刻板的方式来解释。
在使用类似于“A、B和C等中至少一个”这样的表述的情况下,一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如,“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。
在本发明的技术方案中,所涉及的用户个人信息的收集、存储、使用、加工、传输、提供、公开和应用等处理,均符合相关法律法规的规定,采取了必要保密措施,且不违背公序良俗。
在本发明的技术方案中,在获取或采集用户个人信息之前,均获取了用户的授权或同意。
图1示意性示出了根据本发明实施例的数据包处理方法、第一装置、第二装置、系统、电子设备和介质的应用场景图。
如图1所示,根据该实施例的应用场景可以包括第一装置101和第二装置102。第一装置101可以是网卡,网卡是指网络接口控制器(NIC,Network Interface Controller),第一装置101通过网络接口来接收和发送数据。第二装置102可以是主机端,主机端是指PC端主机或PCIe控制器,也即PCIe根组件(RC,PCI Express root complex),第二装置102完成CPU域地址到PCI域地址的转换。
第一装置101可以将网络物理层定义的光电信号等相关信息转化为第二装置102的二进制数据包,通过数据总线发送给第二装置102,供第二装置102的操作系统的驱动程序以及应用程序使用。
第一装置101还可以接收第二装置102需要向外部设备发送的二进制数据包,按照网络传送的要求组装成帧格式,然后采用网络物理层定义的光电信号向网络物理层发送。
以下将基于图1描述的场景,通过图2~图6对发明实施例的数据包处理方法进行详细描述。
图2示意性示出了根据本发明实施例的应用于第一装置的数据包处理方法的流程图。图3示意性示出了根据本发明实施例的通过第一装置将外部设备发送的数据包处理给第二装置的示意图。
如图2所示,该实施例的数据包处理方法包括操作S210~操作S230,该数据包处理方法由第一装置执行,第一装置与第二装置相连,第二装置包括至少一个内存块,内存块用于存储待处理数据包。
在操作S210,第一装置接收待处理数据包。
在操作S220,第一装置获取映射关系信息,该映射关系信息用于指示该待处理数据包与该内存块之间的映射关系。
在操作S230,第一装置基于该映射关系信息,将该待处理数据包拷贝到该第二装置的该内存块中。
在实施例中,第一装置工作前,可以先在第二装置的内存区域申请多个相互独立的内存块,这些内存块用来存储与第一装置交互时的待处理数据包,待处理数据包括从第一装置接收的数据包和/或发送给第一装置的数据包。具体的,如图3所示,存储从第一装置接收的数据包的内存地址表记为RX Memory Table。其中,RX Memory Table中的内存地址相互之间可以连续也可以不连续,即,存储待处理的数据包的内存块可以是不连续存储的多块区域或者连续存储的多块区域。
更多的,如图3所示,第一装置中可以包括第一装置接收队列RX FIFO,用于对外部设备发送的待处理数据包进行暂存。
在本实施例中,映射关系信息用于指示该待处理数据包与该内存块之间的映射关系。例如,有4个待处理数据包和4个内存块(内存块1、内存块2、内存块3和内存块4),在一个示例中,可以以接收到待处理数据包的顺序进行映射,接收到的第一个待处理数据包对应内存块1,接收到的第二个待处理数据包对应内存块2,接收到的第三个待处理数据包对应内存块3,接收到的第四个待处理数据包对应内存块4。在另一个示例中,可以以数据包的类型来进行映射,每一种类型的数据包对应一个内存块。本实施例中,对于待处理数据包与内存块之间的映射方式不做具体限制。
在本实施例中,映射关系信息可以存储在外部设备、第二装置或者第一装置中。在本发明一实施例中,映射关系信息存储于第一装置中,在第一装置将外部设备发送的待处理数据包拷贝给第二装置的过程中,减少与第二装置或者外部设备的交互,降低延时。
根据本实施例,第一装置接收待处理数据包,第一装置获取映射关系信息,该映射关系信息用于指示该待处理数据包与该内存块之间的映射关系,第一装置基于该映射关系信息,将该待处理数据包拷贝给该第二装置的该内存块中,直接可根据映射关系信息确定待处理数据包对应的内存块,第一装置基于映射关系信息,将待处理数据包拷贝给第二装置仅进行一次交互,减少了第一装置与第二装置的交互次数,大大降低了网络延时。
图4示意性示出了根据本发明实施例的数据包处理方法的流程图。
如图4所示,该实施例的数据包处理方法包括操作S410~操作S450,该数据包处理方法由第一装置执行,第一装置与第二装置相连,第二装置包括至少一个内存块,内存块用于存储待处理数据包。
在操作S410,第一装置接收待处理数据包。
在操作S420,第一装置按照该待处理数据包的接收顺序,记录该待处理数据包的序号。
在本实施例中,第一装置中可以包括第一装置接收队列RX FIFO,用于对外部设备发送的待处理数据包进行暂存,进一步的,可以按照待处理数据包的接收顺序将待处理数据包暂存至RX FIFO中,当需要向第二装置发送待处理数据包时,按照先进先出的方式向第二装置发送待处理数据包。
在操作S430,第一装置将该待处理数据包的序号对该内存块的数量取余,得到余数,该余数表示该待处理数据包的标识。
在本实施例中,例如,有4个待处理数据包和2个内存块(内存块1和内存块2),按照待处理数据包的接收顺序记录待处理数据包的序号,得到第一个接收的待处理数据包的序号为1、第二个接收的待处理数据包的序号为2、第三个接收的待处理数据包的序号为3,第四个接收的待处理数据包的序号为4。对于第一个接收的待处理数据包,将序号1对内存块的数量2取余,得到余数1,该余数1表示第一个接收到的待处理数据包的标识;对于第二个接收的待处理数据包,将序号2对内存块的数量2取余,得到余数0,该余数0表示第二个接收到的待处理数据包的标识;对于第三个接收的待处理数据包,将序号3对内存块的数量2取余,得到余数1,该余数1表示第三个接收到的待处理数据包的标识;对于第四个接收的待处理数据包,将序号4对内存块的数量2取余,得到余数0,该余数0表示第四个接收到的待处理数据包的标识。
在操作S440,第一装置获取映射关系信息,该映射关系信息包括该待处理数据包的标识与该内存块的内存地址之间的一一映射关系。
在本实施例中,可以预设映射关系表,映射关系表中包括所有待处理数据包的标识与内存块的内存地址之间的一一映射关系。第一装置从映射关系表中获取当前待处理数据包的标识与内存块的内存地址之间的映射关系信息。以操作S430中的示例为例,标识0与内存地址0xFFFF对应,标识1与内存地址0xEEEE对应。
在操作S450,第一装置基于该映射关系信息,将该待处理数据包拷贝到该第二装置的该内存块中。
在本实施例中,以操作S440中的示例为例,第一装置将第一个接收到的待处理数据包和第三个接收到的待处理数据包发送给内存地址0xFFFF对应的内存块,将第二个接收到的待处理数据包和第四个接收到的待处理数据包发送给内存地址0xEEEE对应的内存块。
在本发明一实施例中,如图3所示,该第一装置包括第一装置寄存器,图4所示方法还包括:在每接收到一该待处理数据包的情况下,更新该第一装置寄存器的值,该第一装置寄存器的值表征该待处理数据包的序号。
图5示意性示出了根据本发明实施例的应用于第二装置数据包处理方法的流程图。图6示意性示出了根据本发明实施例的通过第一装置将第二装置发送的数据包拷贝给外部设备的示意图。
如图5所示,该实施例的数据包处理方法包括操作S510~操作S530,该数据包处理方法由第二装置执行,第二装置与第一装置相连,第二装置包括至少一个内存块,内存块用于存储待处理数据包。
在操作S510,第二装置接收待处理数据包。
在操作S520,第二装置获取映射关系信息,该映射关系信息用于指示该待处理数据包与该内存块之间的映射关系。
在操作S530,第二装置基于该映射关系信息,将该待处理数据包发送给对应内存块。
在操作S540,第二装置将该内存块对应的内存地址发送给该第一装置,以使该第一装置根据该内存地址获取该待处理数据包,并将该待处理数据包拷贝给外部设备。
在实施例中,第二装置的内存区域设置多个相互独立的内存块,这些内存块用来存储与第一装置交互时的待处理数据包。具体的,如图6所示,存储发送给第一装置的数据包的内存地址表记为TX Memory Table。其中,TX Memory Table中的内存地址相互之间可以连续也可以不连续,即,存储待处理的数据包的内存块可以是不连续存储的多块区域或者连续存储的多块区域。
更多的,如图6所示,第一装置中可以包括第一装置发送队列TX FIFO,用于对从第二装置拿到的待处理数据包进行暂存,也即用于对要发送给外部设备的待处理数据包进行暂存,进一步的,可以按照待处理数据包的接收顺序将待处理数据包暂存至TX FIFO中,当需要向外部设备发送待处理数据包时,按照先进先出的方式向外部设备发送待处理数据包。
在本实施例中,映射关系信息用于指示该待处理数据包与该内存块之间的映射关系。例如,有4个待处理数据包和4个内存块(内存块1、内存块2、内存块3和内存块4),在一个示例中,可以以接收到待处理数据包的顺序进行映射,接收到的第一个待处理数据包对应内存块1,接收到的第二个待处理数据包对应内存块2,接收到的第三个待处理数据包对应内存块3,接收到的第四个待处理数据包对应内存块4。在另一个示例中,可以以数据包的类型来进行映射,每一种类型的数据包对应一个内存块。本实施例中,对于待处理数据包与内存块之间的映射方式不做具体限制。
在本实施例中,映射关系信息可以存储在外部设备、第二装置或者第一装置中。在本发明一实施例中,映射关系信息存储于第二装置中,在第一装置从第二装置获取向外部设备发送的待处理数据包的过程中,减少第二装置与第一装置或者外部设备的交互,降低延时。
根据本实施例,第二装置接收待处理给外部设备的待处理数据包,第二装置获取映射关系信息,该映射关系信息用于指示该待处理数据包与该内存块之间的映射关系,第二装置基于该映射关系信息,将该待处理数据包发送给对应内存块,第二装置将该内存块对应的内存地址发送给该第一装置,以使该第一装置根据该内存地址获取该待处理数据包,并将该待处理数据包拷贝给该外部设备,直接可根据映射关系信息确定待处理数据包对应的内存块,第二装置将内存块对应的内存地址发送给第一装置仅进行一次交互,减少了第二装置与第一装置的交互次数,使大大降低了网络延时。
图7示意性示出了根据本发明实施例的数据包处理方法的流程图。
如图7所示,该实施例的数据包处理方法包括操作S710~操作S750,该数据包处理方法由第一装置执行,第一装置与第二装置相连,第二装置包括至少一个内存块,内存块用于存储待处理数据包。
在操作S710,第二装置接收待处理数据包。
在操作S720,第二装置按照该待处理数据包的接收顺序,记录该待处理数据包的序号。
在操作S730,第二装置将该待处理数据包的序号对该内存卡的数量取余,得到余数,该余数表示该待处理数据包的标识。
在本实施例中,例如,有4个待处理数据包和2个内存块(内存块1和内存块2),按照第二装置接收待处理数据包的接收顺序记录待处理数据包的序号,得到第一个接收的待处理数据包的序号为1、第二个接收的待处理数据包的序号为2、第三个接收的待处理数据包的序号为3,第四个接收的待处理数据包的序号为4。对于第一个接收的待处理数据包,将序号1对内存块的数量2取余,得到余数1,该余数1表示第一个接收到的待处理数据包的标识;对于第二个接收的待处理数据包,将序号2对内存块的数量2取余,得到余数0,该余数0表示第二个接收到的待处理数据包的标识;对于第三个接收的待处理数据包,将序号3对内存块的数量2取余,得到余数1,该余数1表示第三个接收到的待处理数据包的标识;对于第四个接收的待处理数据包,将序号4对内存块的数量2取余,得到余数0,该余数0表示第四个接收到的待处理数据包的标识。
在操作S740,第二装置获取映射关系信息,该映射关系信息包括该数据包的标识与该内存块的内存地址之间的一一映射关系。
在本实施例中,可以预设映射关系表,映射关系表中包括所有待处理数据包的标识与内存块的内存地址之间的一一映射关系。第一装置从映射关系表中获取当前待处理数据包的标识与内存块的内存地址之间的映射关系信息。以操作S730中的示例为例,标识0与内存地址0xAAAA对应,标识1与内存地址0xBBBB对应。
在操作S750,第二装置基于该映射关系信息,将该待处理数据包发送给对应内存块。
在操作S760,第二装置将该内存块对应的内存地址发送给该第一装置,以使该第一装置根据该内存地址获取该待处理数据包,并将该待处理数据包拷贝给外部设备。
在本实施例中,第一装置中可以包括第一装置发送队列TX FIFO,用于对要发送给外部设备的待处理数据包进行暂存,进一步的,可以按照待处理数据包的接收顺序将待处理数据包暂存至TX FIFO中,当需要向外部设备发送待处理数据包时,按照先进先出的方式向外部设备发送待处理数据包。
在本实施例中,以操作S740中的示例为例,第一装置将第一个接收到的待处理数据包和第三个接收到的待处理数据包发送给内存地址0xAAAA对应的内存块,将第二个接收到的待处理数据包和第四个接收到的待处理数据包发送给内存地址0xBBBB对应的内存块。
在本发明一实施例中,如图6所示,第二装置中包括主机寄存器,图7所示方法还包括:在每获取到待处理给该外部设备的一该待处理数据包的情况下,更新该主机寄存器的值,该主机寄存器的值表征该待处理数据包的序列号。
基于上述图2至图7方法,本发明还提供了一种第一装置和第二装置。以下将结合图8对该第一装置进行详细描述,结合图9对该第二装置进行详细描述。
图8示意性示出了根据本发明实施例的第一装置的结构框图。
如图8所示,该实施例的第一装置800包括第一接收模块810、第一获取模块820和第一拷贝模块830。
第一接收模块810用于接收待处理数据包。在一实施例中,第一接收模块810可以用于执行前文描述的操作S210,在此不再赘述。
第一获取模块820用于获取映射关系信息,该映射关系信息用于指示该待处理数据包与该内存块之间的映射关系。在一实施例中,第一获取模块820可以用于执行前文描述的操作S220,在此不再赘述。
第一拷贝模块830用于基于该映射关系信息,将该待处理数据包拷贝到该第二装置的该内存块中。在一实施例中,第一拷贝模块830可以用于执行前文描述的操作S230,在此不再赘述。
在本发明一实施例中,该映射关系信息包括该待处理数据包的标识与该内存块的内存地址之间的一一映射关系;
该第一装置800还包括:
第一记录模块,用于按照该待处理数据包的接收顺序,记录该待处理数据包的序号;
第一取余模块,用于将该待处理数据包的序号对该内存卡的数量取余,得到余数,该余数表示该待处理数据包的标识。
在本发明一实施例中,第一拷贝模块830包括:
第一查询模块,用于通过该映射关系信息,查询与该待处理数据包的标识对应的内存地址;
发送模块,用于将该待处理数据包发送给与该内存地址对应的内存块。
在本发明一实施例中,该第一装置包括第一装置寄存器,该第一装置800还包括:
更新模块,用于在每接收到一该待处理数据包的情况下,更新该第一装置寄存器的值,该第一装置寄存器的值表征该待处理数据包的序号。
在本发明一实施例中,该映射关系信息存储于第一装置中。
图9示意性示出了根据本发明实施例的第二装置的结构框图。
如图9所示,该实施例的第二装置900包括第二接收模块910、第二获取模块920、第二拷贝模块930和第三拷贝模块940。
第二接收模块910用于接收待处理数据包。在一实施例中,第二接收模块920可以用于执行前文描述的操作S510,在此不再赘述。
第二获取模块920用于获取映射关系信息,该映射关系信息用于指示该待处理数据包与该内存块之间的映射关系。在一实施例中,第二获取模块920可以用于执行前文描述的操作S520,在此不再赘述。
第二拷贝模块930用于基于该映射关系信息,将该待处理数据包拷贝给对应内存块。在一实施例中,第二拷贝模块930可以用于执行前文描述的操作S530,在此不再赘述。
第三拷贝模块940用于将该内存块对应的内存地址发送给该第一装置,以使该第一装置根据该内存地址获取该待处理数据包,并将该待处理数据包拷贝给外部设备。在一实施例中,第三拷贝模块940可以用于执行前文描述的操作S540,在此不再赘述。
在本发明一实施例中,该映射关系信息包括该数据包的标识与该内存块的内存地址之间的一一映射关系;
该第二装置900还包括:
第二记录模块,用于按照该待处理数据包的接收顺序,记录该待处理数据包的序号;
第二取余模块,用于将该待处理数据包的序号对该内存卡的数量取余,得到余数,该余数表示该待处理数据包的标识。
在本发明一实施例中,该第二装置900包括主机寄存器,该第二装置900还包括:
第二更新模块,用于在每获取到待处理给该外部设备的一该待处理数据包的情况下,更新该主机寄存器的值,该主机寄存器的值表征该待处理数据包的序列号。
在本发明一实施例中,该映射关系信息存储于第二装置中。
根据本发明的实施例,上述模块中的任意多个模块可以合并在一个模块中实现,或者其中的任意一个模块可以被拆分成多个模块。或者,这些模块中的一个或多个模块的至少部分功能可以与其他模块的至少部分功能相结合,并在一个模块中实现。根据本发明的实施例,上述模块的至少一个可以至少被部分地实现为硬件电路,例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上系统、基板上的系统、封装上的系统、专用集成电路(ASIC),或可以通过对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现,或以软件、硬件以及固件三种实现方式中任意一种或以其中任意几种的适当组合来实现。或者,上述模块中的至少一个可以至少被部分地实现为计算机程序模块,当该计算机程序模块被运行时,可以执行相应的功能。
图10示意性示出了根据本发明实施例的适于实现数据包处理方法的电子设备的方框图。
如图10所示,根据本发明实施例的电子设备1000包括处理器1001,其可以根据存储在只读存储器(ROM)1002中的程序或者从存储部分1008加载到随机访问存储器(RAM)1003中的程序而执行各种适当的动作和处理。处理器1001例如可以包括通用微处理器(例如CPU)、指令集处理器和/或相关芯片组和/或专用微处理器(例如,专用集成电路(ASIC))等等。处理器1001还可以包括用于缓存用途的板载存储器。处理器1001可以包括用于执行根据本发明实施例的方法流程的不同动作的单一处理单元或者是多个处理单元。
在RAM 1003中,存储有电子设备1000操作所需的各种程序和数据。处理器 1001、ROM 1002以及RAM 1003通过总线1004彼此相连。处理器1001通过执行ROM 1002和/或RAM1003中的程序来执行根据本发明实施例的方法流程的各种操作。需要注意,所述程序也可以存储在除ROM 1002和RAM 1003以外的一个或多个存储器中。处理器1001也可以通过执行存储在所述一个或多个存储器中的程序来执行根据本发明实施例的方法流程的各种操作。
根据本发明的实施例,电子设备1000还可以包括输入/输出(I/O)接口1005,输入/输出(I/O)接口1005也连接至总线1004。电子设备1000还可以包括连接至I/O接口1005的以下部件中的一项或多项:包括键盘、鼠标等的输入部分1006;包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分1007;包括硬盘等的存储部分1008;以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分1009。通信部分1009经由诸如因特网的网络执行通信处理。驱动器1010也根据需要连接至I/O接口1005。可拆卸介质1011,诸如磁盘、光盘、磁光盘、半导体存储器等等,根据需要安装在驱动器1010上,以便于从其上读出的计算机程序根据需要被安装入存储部分1008。
本发明还提供了一种计算机可读存储介质,该计算机可读存储介质可以是上述实施例中描述的设备/装置/系统中所包含的;也可以是单独存在,而未装配入该设备/装置/系统中。上述计算机可读存储介质承载有一个或者多个程序,当上述一个或者多个程序被执行时,实现根据本发明实施例的方法。
根据本发明的实施例,计算机可读存储介质可以是非易失性的计算机可读存储介质,例如可以包括但不限于:便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本发明中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。例如,根据本发明的实施例,计算机可读存储介质可以包括上文描述的ROM 1002和/或RAM 1003和/或ROM 1002和RAM 1003以外的一个或多个存储器。
本发明的实施例还包括一种计算机程序产品,其包括计算机程序,该计算机程序包含用于执行流程图所示的方法的程序代码。当计算机程序产品在计算机系统中运行时,该程序代码用于使计算机系统实现本发明实施例所提供的物品推荐方法。
在该计算机程序被处理器1001执行时执行本发明实施例的系统/装置中限定的上述功能。根据本发明的实施例,上文描述的系统、装置、模块、单元等可以通过计算机程序模块来实现。
在一种实施例中,该计算机程序可以依托于光存储器件、磁存储器件等有形存储介质。在另一种实施例中,该计算机程序也可以在网络介质上以信号的形式进行传输、分发,并通过通信部分1009被下载和安装,和/或从可拆卸介质1011被安装。该计算机程序包含的程序代码可以用任何适当的网络介质传输,包括但不限于:无线、有线等等,或者上述的任意合适的组合。
在这样的实施例中,该计算机程序可以通过通信部分1009从网络上被下载和安装,和/或从可拆卸介质1011被安装。在该计算机程序被处理器1001执行时,执行本发明实施例的系统中限定的上述功能。根据本发明的实施例,上文描述的系统、设备、装置、模块、单元等可以通过计算机程序模块来实现。
根据本发明的实施例,可以以一种或多种程序设计语言的任意组合来编写用于执行本发明实施例提供的计算机程序的程序代码,具体地,可以利用高级过程和/或面向对象的编程语言、和/或汇编/机器语言来实施这些计算程序。程序设计语言包括但不限于诸如Java,C++,python,“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中,远程计算设备可以通过任意种类的网络,包括局域网(LAN)或广域网(WAN),连接到用户计算设备,或者,可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
附图中的流程图和框图,图示了按照本发明各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分,上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个接连地表示的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图或流程图中的每个方框、以及框图或流程图中的方框的组合,可以用执行规定的功能或操作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
本领域技术人员可以理解,本发明的各个实施例中记载的特征可以进行多种组合或/或结合,即使这样的组合或结合没有明确记载于本发明中。特别地,在不脱离本发明精神和教导的情况下,本发明的各个实施例中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本发明的范围。
以上对本发明的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本发明的范围。尽管在以上分别描述了各实施例,但是这并不意味着各个实施例中的措施不能有利地结合使用。不脱离本发明的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本发明的范围之内。

Claims (15)

1.一种数据包处理方法,其特征在于,应用于第一装置,所述第一装置与第二装置相连,所述第二装置包括至少一个内存块,所述内存块用于存储待处理数据包,所述方法包括:
接收所述待处理数据包;
获取映射关系信息,所述映射关系信息用于指示所述待处理数据包与所述内存块之间的映射关系;
基于所述映射关系信息,将所述待处理数据包拷贝到所述第二装置的所述内存块中;
其中,所述映射关系信息包括所述待处理数据包的标识与所述内存块的内存地址之间的一一映射关系,所述方法还包括:
按照所述待处理数据包的接收顺序,记录所述待处理数据包的序号;
将所述待处理数据包的序号对所述内存块的数量取余,得到余数,所述余数表示所述待处理数据包的标识。
2.根据权利要求1所述的方法,其特征在于,所述基于所述映射关系信息,将所述待处理数据包拷贝到所述第二装置的所述内存块中包括:
通过所述映射关系信息,查询与所述待处理数据包的标识对应的内存地址;
将所述待处理数据包拷贝到所述内存地址对应的内存块中。
3.根据权利要求1或2所述的方法,其特征在于,所述第一装置为网卡,所述第二装置为主机端。
4.根据权利要求3所述的方法,所述网卡包括网卡寄存器,其特征在于,所述方法还包括:
在每接收到一所述待处理数据包的情况下,更新第一装置寄存器的值,所述第一装置寄存器的值表征所述待处理数据包的序号。
5.根据权利要求3所述的方法,其特征在于,所述映射关系信息存储于第一装置中。
6.一种用于数据包处理的第一装置,其特征在于,所述第一装置与第二装置相连,所述第二装置包括至少一个内存块,所述内存块用于存储待处理数据包,所述第一装置包括:
第一接收模块,用于接收所述待处理数据包;
第一获取模块,用于获取映射关系信息,所述映射关系信息用于指示所述待处理数据包与所述内存块之间的映射关系;
第一拷贝模块,用于基于所述映射关系信息,将所述待处理数据包拷贝到所述第二装置的所述内存块中;
其中,所述映射关系信息包括所述待处理数据包的标识与所述内存块的内存地址之间的一一映射关系,所述第一装置还包括:
第一记录模块,用于按照所述待处理数据包的接收顺序,记录所述待处理数据包的序号;
第一取余模块,用于将所述待处理数据包的序号对所述内存块的数量取余,得到余数,所述余数表示所述待处理数据包的标识。
7.一种数据包处理方法,其特征在于,应用于第二装置,所述第二装置与第一装置相连,所述第二装置包括至少一个内存块,所述内存块用于存储待处理数据包,所述方法包括:
接收所述待处理数据包;
获取映射关系信息,所述映射关系信息用于指示所述待处理数据包与所述内存块之间的映射关系;
基于所述映射关系信息,将所述待处理数据包拷贝到对应内存块;
将所述内存块对应的内存地址发送给所述第一装置,以使所述第一装置根据所述内存地址获取所述待处理数据包,并将所述待处理数据包拷贝给外部设备。
8.根据权利要求7所述的方法,其特征在于,所述映射关系信息包括所述数据包的标识与所述内存块的内存地址之间的一一映射关系;
所述方法还包括:
按照所述待处理数据包的接收顺序,记录所述待处理数据包的序号;
将所述待处理数据包的序号对所述内存卡的数量取余,得到余数,所述余数表示所述待处理数据包的标识。
9.根据权利要求7或8所述的方法,其特征在于,所述第一装置为网卡,所述第二装置为主机端。
10.根据权利要求9所述的方法,其特征在于,所述主机端包括主机寄存器,所述方法包括:
在每获取到待拷贝给所述外部设备的一所述待处理数据包的情况下,更新所述主机寄存器的值,所述主机寄存器的值表征所述待处理数据包的序列号。
11.根据权利要求7所述的方法,其特征在于,所述映射关系信息存储于第二装置中。
12.一种用于数据包处理的第二装置,其特征在于,所述第二装置与第一装置相连,所述第二装置包括至少一个内存块,所述内存块用于存储待处理数据包,所述第二装置包括:
第二接收模块,用于接收待处理数据包;
第二获取模块,用于获取映射关系信息,所述映射关系信息用于指示所述待处理数据包与所述内存块之间的映射关系;
第二拷贝模块,用于基于所述映射关系信息,将所述待处理数据包拷贝到对应内存块中;
第三拷贝模块,用于将所述内存块对应的内存地址发送给所述第一装置,以使所述第一装置根据所述内存地址获取所述待处理数据包,并将所述待处理数据包拷贝给外部设备。
13.一种计算机系统,其特征在于,包括:根据权利要求6所述的第一装置,以及,根据权利要求12所述的第二装置。
14.一种电子设备,其特征在于,包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序,
其中,当所述一个或多个程序被所述一个或多个处理器执行时,使得所述一个或多个处理器执行根据权利要求1~5中任一项所述的方法,或者,根据权利要求7~11中任一项所述的方法。
15.一种计算机可读存储介质,其特征在于,其上存储有可执行指令,该指令被处理器执行时使处理器执行根据权利要求1~5中任一项所述的方法,或者,根据权利要求7~11中任一项所述的方法。
CN202211050560.9A 2022-08-30 2022-08-30 数据包处理方法、装置、系统、电子设备和介质 Active CN115118685B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211050560.9A CN115118685B (zh) 2022-08-30 2022-08-30 数据包处理方法、装置、系统、电子设备和介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211050560.9A CN115118685B (zh) 2022-08-30 2022-08-30 数据包处理方法、装置、系统、电子设备和介质

Publications (2)

Publication Number Publication Date
CN115118685A true CN115118685A (zh) 2022-09-27
CN115118685B CN115118685B (zh) 2022-11-25

Family

ID=83335536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211050560.9A Active CN115118685B (zh) 2022-08-30 2022-08-30 数据包处理方法、装置、系统、电子设备和介质

Country Status (1)

Country Link
CN (1) CN115118685B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108377671A (zh) * 2016-11-28 2018-08-07 华为技术有限公司 处理报文的方法和计算机设备
CN109547727A (zh) * 2018-10-16 2019-03-29 视联动力信息技术股份有限公司 数据缓存方法和装置
CN110855610A (zh) * 2019-09-30 2020-02-28 视联动力信息技术股份有限公司 一种数据包的处理方法、装置及存储介质
CN111181736A (zh) * 2019-12-31 2020-05-19 奇安信科技集团股份有限公司 数据传输方法、装置、系统、介质及程序产品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108377671A (zh) * 2016-11-28 2018-08-07 华为技术有限公司 处理报文的方法和计算机设备
CN109547727A (zh) * 2018-10-16 2019-03-29 视联动力信息技术股份有限公司 数据缓存方法和装置
CN110855610A (zh) * 2019-09-30 2020-02-28 视联动力信息技术股份有限公司 一种数据包的处理方法、装置及存储介质
CN111181736A (zh) * 2019-12-31 2020-05-19 奇安信科技集团股份有限公司 数据传输方法、装置、系统、介质及程序产品

Also Published As

Publication number Publication date
CN115118685B (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
CN110489440B (zh) 数据查询方法和装置
US8996774B2 (en) Performing emulated message signaled interrupt handling
US11201836B2 (en) Method and device for managing stateful application on server
CN112650558B (zh) 数据处理方法、装置、可读介质和电子设备
US9411770B2 (en) Controlling a plurality of serial peripheral interface (‘SPI’) peripherals using a single chip select
US7895376B2 (en) Hardware configuration information system, method, and computer program product
WO2021082649A1 (zh) 榜单更新方法、装置、可读介质和电子设备
CN111026493B (zh) 界面渲染的处理方法和装置
CN109669787B (zh) 数据传输方法及装置、存储介质、电子设备
CN116257320B (zh) 一种基于dpu虚拟化配置管理方法、装置、设备及介质
US20200065165A1 (en) Screen-shooting method and device for guest operating system in computer apparatus
US20120166585A1 (en) Apparatus and method for accelerating virtual desktop
CN115118685B (zh) 数据包处理方法、装置、系统、电子设备和介质
US10949095B2 (en) Method, network adapters and computer program product using network adapter memory to service data requests
US8707449B2 (en) Acquiring access to a token controlled system resource
US8219668B2 (en) Resource property aggregation in a multi-provider system
CN115297169B (zh) 数据处理方法、装置、电子设备及介质
CN114116263A (zh) 用于浏览器中多页签通信的系统、方法、设备及介质
CN113784075A (zh) 一种屏幕录像读取方法、系统及计算设备
US10389658B2 (en) Auto zero copy applied to a compute element within a systolic array
CN102999393B (zh) 一种数据传输的方法、装置及电子设备
CN117215730B (zh) 数据传输方法、装置、设备及存储介质
WO2024040509A1 (en) Implementation of device seamless update with pre-authorization policy in trusted execution environment
US10169115B1 (en) Predicting exhausted storage for a blocking API
CN114169929A (zh) 对象激活方法、装置、设备、介质和程序产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant