CN115114885A - 自顶向下的版图层次结构处理方法、装置及存储介质 - Google Patents

自顶向下的版图层次结构处理方法、装置及存储介质 Download PDF

Info

Publication number
CN115114885A
CN115114885A CN202211036609.5A CN202211036609A CN115114885A CN 115114885 A CN115114885 A CN 115114885A CN 202211036609 A CN202211036609 A CN 202211036609A CN 115114885 A CN115114885 A CN 115114885A
Authority
CN
China
Prior art keywords
target
initial
unit
determining
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211036609.5A
Other languages
English (en)
Other versions
CN115114885B (zh
Inventor
俞一天
陈雪莲
周洁云
崔绍春
王亮
彭惠薪
周群博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Cogenda Electronics Co ltd
Beijing Microelectronic Technology Institute
Original Assignee
Suzhou Cogenda Electronics Co ltd
Beijing Microelectronic Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Cogenda Electronics Co ltd, Beijing Microelectronic Technology Institute filed Critical Suzhou Cogenda Electronics Co ltd
Priority to CN202211036609.5A priority Critical patent/CN115114885B/zh
Publication of CN115114885A publication Critical patent/CN115114885A/zh
Application granted granted Critical
Publication of CN115114885B publication Critical patent/CN115114885B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请涉及集成电路版图技术领域,具体而言,涉及一种自顶向下的版图层次结构处理方法、装置及存储介质,一定程度上可以解决集成电路版图的处理过程计算量大的问题。本申请实施例通过从初始集成电路版图中获得各初始单元的包围盒;可基于各包围盒的面积,实现从初始单元中筛选出目标单元实现;进一步从目标单元的各第一实例中筛选出有效实例,并满足有效实例位于目标单元的上层单元中,可基于有效实例的可复用区域,其中,可复用区域是有效实例中与上层单元中的第二实例的非重叠区域,实现确定目标集成电路版图。

Description

自顶向下的版图层次结构处理方法、装置及存储介质
技术领域
本申请涉及集成电路版图技术领域,具体而言,涉及一种自顶向下的版图层次结构处理方法、装置及存储介质。
背景技术
随着集成电路技术的不断发展,集成电路版图中包含的图形数量在不断增加,使得集成电路版图的数据量也相应地增长,其中,集成电路版图中通过数据的重用提高存取速度、节省存储空间。
现有的集成电路版图按照其设计的层次结构存储;对于集成电路版图处理,需要先将集成电路版图进行扁平化处理,剔除集成电路版图中的层次结构;将扁平化处理后的集成电路版图划分区域后,通过光学邻近效应(Optical Proximity Effect,简称:OPE)进行校正,得到校正后的集成电路版图。
然而,各单元在集成电路版图中具有多个实例,使得扁平化后的集成电路版图在校正过程中会对同一单元的不同实例进行大量的重复计算,导致集成电路版图的处理过程计算量大。
发明内容
为了解决集成电路版图的处理过程计算量大的问题,本申请提供了一种自顶向下的版图层次结构处理方法、装置及存储介质。
本申请的实施例是这样实现的:
本申请实施例的第一方面提供一种自顶向下的版图层次结构处理方法,包括如下步骤:
获得初始集成电路版图中各初始单元的包围盒;
基于各包围盒的面积,从初始单元中筛选出目标单元;
从目标单元的各第一实例中筛选出有效实例,有效实例位于目标单元的上层单元中;
基于有效实例的可复用区域,确定目标集成电路版图,其中,可复用区域是有效实例中与上层单元的第二实例的非重叠区域。
结合第一方面,在一种可能的实现方式中,基于有效实例的可复用区域,确定目标集成电路版图的步骤中,还包括:
确定可复用实例,可复用实例为具有可复用区域的第一实例;
基于目标单元与可复用实例,确定目标集成电路版图。
结合第一方面,在一种可能的实现方式中,基于各包围盒的面积,从初始单元中筛选出目标单元的步骤中,还包括:
获取各初始单元的包围盒的面积;
基于预设的面积阈值,从初始单元中筛选出候选单元;
基于候选单元和顶层单元,从候选单元中确定目标单元;顶层单元为初始单元中位于顶层的至少一个初始单元。
结合第一方面,在一种可能的实现方式中,在基于有效实例的可复用区域,确定目标集成电路版图之前,方法还包括:
确定各初始单元中的初始多边形;
基于初始多边形,确定包围盒中网格的状态;其中,包围盒中网格是根据预设网格划分确定的;
基于包围盒中网格的占据状态,确定初始单元中的目标图形,其中,网格的占据状态是网格中至少包括初始多边形。
结合第一方面,在一种可能的实现方式中,有效实例的可复用区域的确定,包括:
基于目标单元的目标图形,确定有效实例与第二实例的重叠区域;
基于所述有效实例中的重叠区域,从所述有效实例中筛选出的可复用区域。
结合第一方面,在一种可能的实现方式中,在基于包围盒中网格的占据状态,确定初始单元中的目标图形的步骤中,还包括:
基于包围盒中网格的占据状态,确定初始单元中的目标多边形,以及将所述目标多边形确定为所述目标图形为目标图形;或者,
基于包围盒中网格的占据状态,确定初始单元中的目标多边形;
通过对目标多边形的矩形分解,确定初始单元的目标矩形,以及将所述目标矩形确定为所述目标图形为目标图像。
结合第一方面,在一种可能的实现方式中,确定目标集成电路版图之后,方法还包括:
基于预设区域划分条件,确定目标集成电路版图中有效单元的目标区域;
确定目标区域的信息,其中,目标区域的信息包括目标区域中的初始多边形、以及目标区域与有效单元的位置信息;
目标区域的信息通过光学邻近效应,确定校正集成电路版图。
本申请实施例的第二方面提供一种自顶向下的版图层次结构处理装置,包括获取模块、目标单元模块、有效实例模块和版图重构模块;
获取模块,用于获得初始集成电路版图中各初始单元的包围盒;
目标单元模块,用于基于各包围盒的面积,从初始单元中筛选出目标单元;
有效实例模块,用于从目标单元的各第一实例中筛选出有效实例,有效实例位于目标单元的上层单元中;
版图重构模块,用于基于有效实例的可复用区域,确定目标集成电路版图,其中,可复用区域是有效实例中与上层单元的第二实例的非重叠区域。
本申请实施例的第三方面提供一种计算机设备,包括存储器和处理器,存储器存储有计算机程序,处理器执行计算机程序时实现发明内容中第一方面的自顶向下的版图层次结构处理方法的步骤。
本申请实施例的第四方面提供一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现发明内容中第一方面的自顶向下的版图层次结构处理方法的步骤。
本申请的有益效果;通过从初始集成电路版图中获得各初始单元的包围盒;可基于各包围盒的面积,实现从初始单元中筛选出目标单元实现;进一步从目标单元的各第一实例中筛选出有效实例,并满足有效实例位于目标单元的上层单元中,可基于有效实例的可复用区域,其中,可复用区域是有效实例中与上层单元的第二实例的非重叠区域,实现确定目标集成电路版图。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供一种自顶向下的版图层次结构处理方法的流程示意图;
图2a是本申请实施例提供初始单元的一种示例示意图;
图2b是本申请实施例提供初始单元的包围盒的一种示例示意图;
图2c是本申请实施例提供初始单元的包围盒网格化的一种示例示意图;
图2d是本申请实施例提供初始单元的包围盒中目标图形的一种示例示意图;
图2e是本申请实施例提供初始单元的包围盒目标图形的又一种示例示意图;
图3是本申请实施例提供的一种自顶向下的版图层次结构处理方法中目标单元确定的流程示意图;
图4是本申请实施例提供的一种自顶向下的版图层次结构处理方法中目标集成电路版图确定的流程示意图;
图5是本申请实施例提供的一种自顶向下的版图层次结构处理方法中校正集成电路版图确定的流程示意图;
图6是本申请实施例提供的一种自顶向下的版图层次结构处理装置的结构示意图;
其中:
10-初始单元;11-元素;12-子单元;20-包围盒;21-网格;22-网格;31-目标多变形;32-目标矩形。
具体实施方式
为使本申请的目的、实施方式和优点更加清楚,下面将结合本申请示例性实施例中的附图,对本申请示例性实施方式进行清楚、完整地描述,显然,所描述的示例性实施例仅是本申请一部分实施例,而不是全部的实施例。
需要说明的是,本申请中对于术语的简要说明,仅是为了方便理解接下来描述的实施方式,而不是意图限定本申请的实施方式。除非另有说明,这些术语应当按照其普通和通常的含义理解。
本申请中说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”等是用于区别类似或同类的对象或实体,而不必然意味着限定特定的顺序或先后次序,除非另外注明。应该理解这样使用的用语在适当情况下可以互换。
术语“包括”和“具有”以及他们的任何变形,意图在于覆盖但不排他的包含,例如,包含了一系列组件的产品或设备不必限于清楚地列出的所有组件,而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。
集成电路版图(integrated circuit layout),是真实集成电路物理情况的平面几何形状描述。集成电路版图是集成电路设计中最底层步骤物理设计的成果,物理设计通过布局、布线技术将逻辑综合的成果,门级的网表转换成物理版图文件,这个文件包含了各个硬件单元在芯片上的形状、面积和位置信息。
集成电路版图的数据转换到通用的标准格式,可以是GDSII格式,GDSII是一个二进制文件,其中含有集成电路版图中的平面的几何形状,文本或标签,以及其他有关信息并可以由层次结构组成;也可以是OASIS格式,是和GDSII格式类似的一种流格式的文件。
应当理解的是本申请的集成电路版图是具有层次结构的;集成电路板图中,具有单元(Cell),以及各单元在集成电路版图中存在实例化,即存在多个实例(实例与其单元具有相同的形状等),其中,单元包括顶层单元(topCell)。
单元在集成电路板图中实例化的次数可以达到几十次,甚至可以达到几百万次。
对于集成电路版图处理,需要先将集成电路版图进行扁平化处理,剔除集成电路版图中的层次结构;将扁平化处理后的集成电路版图划分区域后,通过光学邻近效应进行校正,得到校正后的集成电路版图。
可以理解,上述方法中各单元在集成电路版图中具有多个实例,使得扁平化后的集成电路版图在校正过程中会对同一单元的不同实例进行大量的重复计算。
因此,通过扁平化对集成电路版图处理的方法,导致通过光学邻近效应校正的过程中需要对各单元的多个实例重复校正,导致集成电路版图的处理过程计算量大。
基于此,本申请实施例提供一种自顶向下的版图层次结构处理方法、装置及存储介质,通过从初始集成电路版图中获得各初始单元的包围盒;这样,再基于各包围盒的面积,从初始单元中筛选出目标单元实现;另外,从目标单元的各第一实例中筛选出有效实例,并满足有效实例位于目标单元的上层单元中,这样,基于有效实例的可复用区域,其中,可复用区域是有效实例中与上层单元的第二实例的非重叠区域,可确定目标集成电路版图,此时的目标集成电路版图是根据有效实例的可复用区域确定的,使得进一步校正过程中,可减少可复用区域的重复计算,改善集成电路版图的处理过程计算量。
以下结合附图对本申请实施例的自顶向下的版图层次结构处理方法、装置及存储介质进行详细说明。
图1是本申请实施例提供一种自顶向下的版图层次结构处理方法的流程示意图,参照图1所示,本申请实施例提供一种自顶向下的版图层次结构处理方法。
该自顶向下的版图层次结构处理方法包括以下步骤:
S101、获得初始集成电路版图中各初始单元的包围盒。
初始集成电路版图中的各初始单元具有不同的形状、不同的尺寸,以及各初始单元之间存在父单元与子单元之间的逻辑关系。
以初始集成电路版图是芯片为例,各初始单元可包括晶体管、电容、电阻等电子元件。
在一些实施例中,对于每个初始单元可包括元素和/或子单元,元素是初始单元中的电子元件;需要说明的是,元素可能存在一个或者多个,同样子单元也可能存在一个或者多个。
初始单元中包括元素和子单元,初始单元的形状外围是不规则的。例如,图2a是本申请实施例提供初始单元的一种示例示意图;参照图2a所示,初始单元10的形状外围是不规则多边形,其中包括元素11和子单元12,需要说明的是,图2a中元素11包括且不限于标出的两个元素,子单元12包括且不限于标出的两个单元。
为了对更好的划分初始单元中区域,可通过包围盒近似代替初始单元的几何形状,包围盒是比初始单元的体积稍大且特征简单的几何体。
确定初始单元的包围盒,包围盒可通过AABB(Axis-aligned bounding box)包围盒、方向包围盒OBB(Oriented bounding box)或者固定方向凸包FDH(Fixed directionshulls或k-DOP)等方式确定的,本申请实施例包围盒的确定不做限定。
在一些实施例中,包围盒是面积大于或等于初始单元的面积,且为矩形,可通过初始单元所在平面的X轴和Y轴确定。
例如,图2b是本申请实施例提供初始单元的包围盒的一种示例示意图,参照图2b所示,通过可以包围初始单元的最小方形作为初始单元的包围盒20。
初始单元中的元素和子单元的形状外围均是多边形,可以用初始多边形替代元素。
在包围盒中根据预设网格进行划分,将初始单元的包围盒划分成网格状态,若网格中存在元素,则该网格是占据状态;否则,网格是空闲状态。
通过包围盒中网格中占据状态,在初始单元中的确定目标图形。
例如,图2c是本申请实施例提供初始单元的包围盒网格化的一种示例示意图,参照图2c所示,通过方形的网格对初始单元的包围盒进行网格划分,其中,网格21是占据状态时,用数字1表示,网格22是空闲状态时,用数字0表示。
在一些实施例中,通过包围盒中网格中占据状态,在初始单元中的确定目标多边形,此时将目标多边形作为目标图形。
例如,图2d是本申请实施例提供初始单元的包围盒中目标图形的一种示例示意图,参照图2d所示,此时的目标图形是目标多变形31。
在一些实施例中,通过包围盒中网格中占据状态,在初始单元中的确定目标多边形;通过对目标多边形的矩形分解,确定初始单元的目标矩形,此时将目标矩形作为目标图形。本申请实施例矩形分解的方式不做限定。
例如,图2e是本申请实施例提供初始单元的包围盒目标图形的又一种示例示意图,参照图2e所示,此时的目标图形是目标矩形32。
在一些实施例中,可以直接使用初始多边形进行处理,但当初始多边形数据量大时,遍历各初始多边形导致处理效率降低。
通过引入网格实现对初始多边形的近似,用矩形合集表示原始的多边形合集,减少了去除实例重复区域时输入的数量,提升集成电路版图处理的效率。
S102、基于各包围盒的面积,从初始单元中筛选出目标单元。
需要说明的是,各初始单元的包围盒的面积存在差异。故为了提高对各初始单元的后续处理,可以通过包围盒的面积,过滤掉面积小或者不需要进一步分析的初始单元,来提高处理效率。
图3是本申请实施例提供的一种自顶向下的版图层次结构处理方法中目标单元确定的流程示意图,参照图3所示,具体的根据各包围盒的面积确定目标单元,即步骤102具体通过以下步骤:
S1021、获取各初始单元的包围盒的面积。
在一些实施例中,可以根据包围盒的面积,对初始单元进行排序,排序的方式可以是包围盒的面积从大到小的顺序。
S1022、基于预设的面积阈值,从初始单元中筛选出候选单元。
若包围盒的面积大于或等于预设的面积阈值,即该包围盒对应的初始单元为候选单元。否则,过滤掉该初始单元,不做进一步的处理。
在一些实施例中,可以根据包围盒的面积,对候选单元进行排序,排序的方式可以是包围盒的面积从大到小的顺序。
S1023、基于候选单元和顶层单元,从候选单元中确定目标单元;顶层单元为初始单元中位于顶层的至少一个初始单元。
单元中的顶层单元可以是一个也可以是多个。
在一些实施例中,可以根据包围盒的面积,对目标单元进行排序,排序的方式可以是包围盒的面积从大到小的顺序。
无论是对初始单元进行排序、对候选单元排序还是对目标单元排序,对于步骤103和步骤104的前提,是按照目标单元的排序从大到小依次对各目标单元进行步骤103和步骤104分析。
应当理解的是,通过对目标单元按包围盒的面积从大到小的遍历分析,也就是说,当先分析大面积的目标单元时,小面积的目标单元作为整体被包含在大面积的目标单元中,实现自顶向下的对版图层次结构进行处理,避免分析的混乱,也提高了分析效率。
S103、从目标单元的各第一实例中筛选出有效实例,有效实例位于目标单元的上层单元中。
目标单元在初始集成电路版图中包括第一实例,第一实例可以是一个也可以是多个,也可以达到几十个,甚至可以达到几百万个。
从目标单元的各第一实例中筛选出有效实例,且有效实例位于目标单元的上层单元中。这里的有效实例是被完整包含在上层单元中的。
在一些实施例中,上层单元可以是目标单元的第一父单元,此时,目标单元的第一父单元中存在被完整包含的目标单元的第一实例,此时被完整包含的第一实例为有效实例。
若目标单元的父单元中不存在被完整包含的目标单元的第一实例时,选择目标单元的第一父单元的第二父单元作为上层单元,此时,目标单元的第二父单元中存在被完整包含的目标单元的第一实例,此时被完整包含的第一实例为有效实例。
对于部分包含在上层单元的第一实例,本次目标单元中不做分析,可能会在该目标单元的子单元中做进一步处理,在目标单元的子单元中继续迭代分析。
对于第一实例不包含在上层单元中第一父单元的情况下,通过继续分析第一实例是否包含上层单元中第二父单元,依此类推,若被包含在某个上层单元中,则确定该第一实例为有效实例,否则本次目标单元中不做分析。
S104、基于有效实例的可复用区域,确定目标集成电路版图,其中,可复用区域是有效实例中与上层单元的第二实例的非重叠区域。
判定有效实例与上层单元中第二实例的重叠关系,有效实例中与上层单元中第二实例的非重叠区域为可复用区域,在重叠关系判断的过程中,是基于目标单元的目标图形来确定可复用区域的具体区域。
基于目标单元的目标图形,确定所述有效实例与所述第二实例的重叠区域;以及从所述有效实例中排除重叠区域筛选出,有效实例的可复用区域。
有效实例与上层单元中第二实例的重叠关系的判定过程中,通过上述引入网格对初始多边形进行近似处理,改善数据量越大处理效率越低的问题。
图4是本申请实施例提供的一种自顶向下的版图层次结构处理方法中目标集成电路版图确定的流程示意图,参照图4所示,具体地,根据各可复用实例确定目标集成电路版图,即步骤104具体通过以下步骤:
S1041、确定可复用实例,可复用实例为具有可复用区域的第一实例。
将具有可复用区域的有效实例对应的第一实例作为可复用实例,应当说明的是,此时的第一实例的数量大于或等于两个,也就是说确定出的可复用区域是有效的,若第一实例只有一个,则不需要判定目标单元中是否存在可复用区域,对于目标单元中子单元的实例是否存在可复用区域,需要在该子单元为目标单元时进行判断。
S1042、基于目标单元与可复用实例,确定目标集成电路版图。
通过关联目标单元与可复用实例的关系,构建目标集成电路版图,目标集成电路版图具有新的层次结构,且与初始集成电路版图中的层次结构不同。
应当理解的是,目标集成电路版图具有新的层次结构中不用单元的实例之间没有重叠区域。
例如,若,B目标单元为A目标单元的父单元,A目标单元在B目标单元中有三个A目标单元的第一实例,B目标单元中有三个对A目标单元的引用关系,当完成步骤1042后,每个目标单元的不同实例已经没有和其他目标单元的重叠区域。
图5是本申请实施例提供的一种自顶向下的版图层次结构处理方法中校正集成电路版图确定的流程示意图,参照图5所示,具体的根据划分区域确定校正集成电路版图,即在步骤S104之后,还包括以下步骤:
S105、基于预设区域划分条件,确定目标集成电路版图中有效单元的目标区域。
通过区域划分,将目标集成电路版图中有效单元的目标区域,这里的有效单元用于区分初始集成电路版图中的初始单元,有效单元是指在新的层次结构的单元,有效单元中没有和其他有效单元的重叠区域。
在一些实施例中,可以用过索引结构存储有效单元中初始多边形的关系,索引结构可以通过R树实现,利用R树可以快速的查找到目标区域中的初始多边形。
光学邻近效应需要有效单元中的图像划分为预设尺寸,通过R树存储有效单元内的初始多边形。若需计算有效单元内某个目标区域内的初始多边形,可利用R树快速的查找与该目标区域相交的初始多边形。遍历这些初始多边形,若初始多边形完全被矩形框所包围,则在该初始多边形记录于目标区域。若初始多边形与目标区域相交,则计算初始多边形与目标区域的交集的部分并记录于目标区域。
S106、确定目标区域的信息,其中,目标区域的信息包括目标区域中的初始多边形、以及目标区域与有效单元的位置信息。
目标区域中的初始多边形可以通过遍历初始多边形确定,若初始多边形被目标区域完全包围在内,则记录在该目标区域的信息中,若初始多边形与目标区域相交,则将该目标区域中的初始多边形记录在该目标区域的信息中。
同时,目标信息中还包括目标区域和有效单元的位置关系、以及所述有效单元的名称等信息。
S107、目标区域的信息通过光学邻近效应,确定校正集成电路版图。
本申请实施例通过提取初始集成电路版图中目标单元的可复用区域,保证目标单元的第一实例在其光学邻近效应影响的范围内无其他图形,此时,重构得到的目标集成电路版图具有新的层次结构,与初始集成电路版图的层次结构不同,并将目标集成电路版图作为光学邻近效应校正的输入数据,使得校正过程中对同一单元进行一次校正工作。
本申请实施例的自顶向下的版图层次结构处理方法,通过从初始集成电路版图中获得各初始单元的包围盒;可基于各包围盒的面积,实现从初始单元中筛选出目标单元实现;进一步从目标单元的各第一实例中筛选出有效实例,并满足有效实例位于目标单元的上层单元中,可基于有效实例的可复用区域,其中,可复用区域是有效实例中与上层单元的第二实例的非重叠区域,实现确定目标集成电路版图。
基于同样的发明构思,本申请实施例还提供一种用于自顶向下的版图层次结构处理方法的自顶向下的版图层次结构处理装置,该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似,故本申请所提供的一个或多个自顶向下的版图层次结构处理装置中的具体限定可以参见上文中对于自顶向下的版图层次结构处理方法的限定,在此不在赘述。
在一个实施例中,图6是本申请实施例提供的一种自顶向下的版图层次结构处理装置的结构示意图,参照图6所示,自顶向下的版图层次结构处理装置600包括获取模块601、目标单元模块602、有效实例模块603和版图重构模块604;其中,
获取模块601,用于获得初始集成电路版图中各初始单元的包围盒;
目标单元模块602,用于基于各包围盒的面积,从初始单元中筛选出目标单元;
有效实例模块603,用于从目标单元的各第一实例中筛选出有效实例,有效实例位于目标单元的上层单元中;
版图重构模块604,用于基于有效实例的可复用区域,确定目标集成电路版图,其中,可复用区域是有效实例中与上层单元的第二实例的非重叠区域。
在一个实施例中,版图重构模块用于基于有效实例的可复用区域,确定目标集成电路版图的步骤中,还包括用于确定可复用实例,可复用实例为具有可复用区域的第一实例;基于目标单元与可复用实例,确定目标集成电路版图。
在一个实施例中,目标单元模块用于基于各包围盒的面积,从初始单元中筛选出目标单元的步骤中,还包括:用于获取各初始单元的包围盒的面积;基于预设的面积阈值,从初始单元中筛选出候选单元;基于候选单元和顶层单元,从候选单元中确定目标单元;顶层单元为初始单元中位于顶层的至少一个初始单元。
在一个实施例中,自顶向下的版图层次结构处理装置还包括分析模块,分析模块用于确定各初始单元中的初始多边形;基于初始多边形,确定包围盒中网格的状态;其中,包围盒中网格是根据预设网格划分确定的;基于包围盒中网格的占据状态,确定初始单元中的目标图形,其中,网格的占据状态是网格中至少包括初始多边形。
在一个实施例中,分析模块还用于在基于包围盒中网格的占据状态,确定初始单元中的目标图形,还包括用于基于包围盒中网格的占据状态,确定初始单元中的目标多边形,以及将目标多边形确定为目标图形;或者,用于基于包围盒中网格的占据状态,确定初始单元中的目标多边形;通过对目标多边形的矩形分解,确定初始单元的目标矩形,以及将目标矩形确定为目标图形。
在一个实施例中,版图重构模块中有效实例的可复用区域的确定,还包括:用于基于目标单元的目标图形,确定有效实例与第二实例的重叠区域;基于所述有效实例中的重叠区域,从所述有效实例中筛选出的可复用区域。
在一个实施例中,自顶向下的版图层次结构处理装置还包括校正模块,校正模块用于基于预设区域划分条件,确定目标集成电路版图中有效单元的目标区域;确定目标区域的信息,其中,目标区域的信息包括目标区域中的初始多边形、以及目标区域与有效单元的位置信息;目标区域的信息通过光学邻近效应,确定校正集成电路版图。
上述自顶向下的版图层次结构处理装置中的各个模块可以全部或者部分通过软件、硬件以及组合来实现,上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理其,也可以以软件形式存储于计算机设备中的存储器中,便于处理器调用执行以上各个模块对应的操作。
本申请实施例的自顶向下的版图层次结构处理装置,通过从初始集成电路版图中获得各初始单元的包围盒;可基于各包围盒的面积,实现从初始单元中筛选出目标单元实现;进一步从目标单元的各第一实例中筛选出有效实例,并满足有效实例位于目标单元的上层单元中,可基于有效实例的可复用区域,其中,可复用区域是有效实例中与上层单元的第二实例的非重叠区域,实现确定目标集成电路版图。
本申请实施例还提供一种计算机设备,包括存储器和处理器,存储器存储有计算机程序,处理器执行计算机程序时实现以下的步骤:
获得初始集成电路版图中各初始单元的包围盒;基于各包围盒的面积,从初始单元中筛选出目标单元;从目标单元的各第一实例中筛选出有效实例,有效实例位于目标单元的上层单元中;基于有效实例的可复用区域可复用区域,确定目标集成电路版图,其中,可复用区域是有效实例中与上层单元的第二实例的非重叠区域。
在一个实施例中,基于有效实例的可复用区域,确定目标集成电路版图的步骤中,还包括:确定可复用实例,可复用实例为具有可复用区域的第一实例;基于目标单元与可复用实例,确定目标集成电路版图。
在一个实施例中,基于各包围盒的面积,从初始单元中筛选出目标单元的步骤中,还包括:获取各初始单元的包围盒的面积;基于预设的面积阈值,从初始单元中筛选出候选单元;基于候选单元和顶层单元,从候选单元中确定目标单元;顶层单元为初始单元中位于顶层的至少一个初始单元。
在一个实施例中,在基于有效实例的可复用区域,确定目标集成电路版图之前,方法还包括:确定各初始单元中的初始多边形;基于初始多边形,确定包围盒中网格的状态;其中,包围盒中网格是根据预设网格划分确定的;基于包围盒中网格的占据状态,确定初始单元中的目标图形,其中,网格的占据状态是网格中至少包括初始多边形。
在一个实施例中,有效实例的可复用区域的确定,包括:基于目标单元的目标图形,确定有效实例与第二实例的重叠区域;基于所述有效实例中的重叠区域,从所述有效实例中筛选出的可复用区域。
在一个实施例中,在基于包围盒中网格的占据状态,确定初始单元中的目标图形的步骤中,还包括:基于包围盒中网格的占据状态,确定初始单元中的目标多边形,以及将目标多边形确定为目标图形。
或者,基于包围盒中网格的占据状态,确定初始单元中的目标多边形;通过对目标多边形的矩形分解,确定初始单元的目标矩形,以及将目标矩形确定为目标图形。
在一个实施例中,确定目标集成电路版图之后,方法还包括:基于预设区域划分条件,确定目标集成电路版图中有效单元的目标区域;确定目标区域的信息,其中,目标区域的信息包括目标区域中的初始多边形、以及目标区域与有效单元的位置信息;目标区域的信息通过光学邻近效应,确定校正集成电路版图。
本申请实施例提供的计算机设备,其实现原理和技术效果与上述方法实施例类似,在此不再赘述。
本申请实施例的还提供一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:
获得初始集成电路版图中各初始单元的包围盒;基于各包围盒的面积,从初始单元中筛选出目标单元;从目标单元的各第一实例中筛选出有效实例,有效实例位于目标单元的上层单元中;基于有效实例的可复用区域,确定目标集成电路版图,其中,可复用区域是有效实例中与上层单元的第二实例的非重叠区域。
在一个实施例中,基于有效实例的可复用区域,确定目标集成电路版图的步骤中,还包括:确定可复用实例,可复用实例为具有可复用区域的第一实例;基于目标单元与可复用实例,确定目标集成电路版图。
在一个实施例中,基于各包围盒的面积,从初始单元中筛选出目标单元的步骤中,还包括:获取各初始单元的包围盒的面积;基于预设的面积阈值,从初始单元中筛选出候选单元;基于候选单元和顶层单元,从候选单元中确定目标单元;顶层单元为初始单元中位于顶层的至少一个初始单元。
在一个实施例中,在基于有效实例的可复用区域,确定目标集成电路版图之前,方法还包括:确定各初始单元中的初始多边形;基于初始多边形,确定包围盒中网格的状态;其中,包围盒中网格是根据预设网格划分确定的;基于包围盒中网格的占据状态,确定初始单元中的目标图形,其中,网格的占据状态是网格中至少包括初始多边形。
在一个实施例中,有效实例的可复用区域的确定,包括:基于目标单元的目标图形,确定有效实例与第二实例的重叠区域;基于所述有效实例中的重叠区域,从所述有效实例中筛选出的可复用区域。
在一个实施例中,在基于包围盒中网格的占据状态,确定初始单元中的目标图形的步骤中,还包括:基于包围盒中网格的占据状态,确定初始单元中的目标多边形,以及将目标多边形确定为目标图形。
或者,基于包围盒中网格的占据状态,确定初始单元中的目标多边形;通过对目标多边形的矩形分解,确定初始单元的目标矩形,以及将目标矩形确定为目标图形。
在一个实施例中,确定目标集成电路版图之后,方法还包括:基于预设区域划分条件,确定目标集成电路版图中有效单元的目标区域;确定目标区域的信息,其中,目标区域的信息包括目标区域中的初始多边形、以及目标区域与有效单元的位置信息;目标区域的信息通过光学邻近效应,确定校正集成电路版图。
本实施例提供的计算机可读存储介质,其实现原理和技术效果与上述方法实施例类似,在此不再赘述。
以下段落将对本申请说明书中涉及的中文术语、及其对应的英文术语进行对比罗列,以便于阅读、理解。
为了方便解释,已经结合具体的实施方式进行了上述说明。但是,上述在一些实施例中讨论不是意图穷尽或者将实施方式限定到上述公开的具体形式。根据上述的教导,可以得到多种修改和变形。上述实施方式的选择和描述是为了更好的解释原理以及实际的应用,从而使得本领域技术人员更好的使用实施方式以及适于具体使用考虑的各种不同的变形的实施方式。

Claims (10)

1.一种自顶向下的版图层次结构处理方法,其特征在于,包括:
获得初始集成电路版图中各初始单元的包围盒;
基于各所述包围盒的面积,从所述初始单元中筛选出目标单元;
从所述目标单元的各第一实例中筛选出有效实例,所述有效实例位于所述目标单元的上层单元中;
基于所述有效实例的可复用区域,确定目标集成电路版图,其中,所述可复用区域是所述有效实例中与所述上层单元的第二实例的非重叠区域。
2.根据权利要求1所述的自顶向下的版图层次结构处理方法,其特征在于,所述基于所述有效实例的可复用区域,确定目标集成电路版图的步骤中,还包括:
确定可复用实例,所述可复用实例为具有可复用区域的所述第一实例;
基于所述目标单元与所述可复用实例,确定目标集成电路版图。
3.根据权利要求1所述的自顶向下的版图层次结构处理方法,其特征在于,所述基于各所述包围盒的面积,从所述初始单元中筛选出目标单元的步骤中,还包括:
获取各所述初始单元的包围盒的面积;
基于预设的面积阈值,从所述初始单元中筛选出候选单元;
基于所述候选单元和顶层单元,从所述候选单元中确定所述目标单元;所述顶层单元为所述初始单元中位于顶层的至少一个初始单元。
4.根据权利要求1所述的自顶向下的版图层次结构处理方法,其特征在于,在基于所述有效实例的可复用区域,确定目标集成电路版图之前,所述方法还包括:
确定各所述初始单元中的初始多边形;
基于所述初始多边形,确定所述包围盒中网格的状态;其中,所述包围盒中网格是根据预设网格划分确定的;
基于所述包围盒中网格的占据状态,确定所述初始单元中的目标图形,其中,所述网格的占据状态是所述网格中至少包括所述初始多边形。
5.根据权利要求4所述的自顶向下的版图层次结构处理方法,其特征在于,所述有效实例的可复用区域的确定,包括:
基于所述目标单元的目标图形,确定所述有效实例与所述第二实例的重叠区域;
基于所述有效实例中的重叠区域,从所述有效实例中筛选出的可复用区域。
6.根据权利要求4所述的自顶向下的版图层次结构处理方法,其特征在于,在基于所述包围盒中网格的占据状态,确定所述初始单元中的目标图形的步骤中,还包括:
基于所述包围盒中网格的占据状态,确定所述初始单元中的目标多边形,以及将所述目标多边形确定为所述目标图形;或者,
基于所述包围盒中网格的占据状态,确定所述初始单元中的目标多边形;
通过对所述目标多边形的矩形分解,确定所述初始单元的目标矩形,以及将所述目标矩形确定为所述目标图形。
7.根据权利要求1所述的自顶向下的版图层次结构处理方法,其特征在于,所述确定目标集成电路版图之后,所述方法还包括:
基于预设区域划分条件,确定所述目标集成电路版图中有效单元的目标区域;
确定所述目标区域的信息,其中,所述目标区域的信息包括所述目标区域中的初始多边形、以及所述目标区域与所述有效单元的位置信息;
所述目标区域的信息通过光学邻近效应,确定校正集成电路版图。
8.一种自顶向下的版图层次结构处理装置,其特征在于,包括:
获取模块,用于获得初始集成电路版图中各初始单元的包围盒;
目标单元模块,用于基于各所述包围盒的面积,从所述初始单元中筛选出目标单元;
有效实例模块,用于从所述目标单元的各第一实例中筛选出有效实例,所述有效实例位于所述目标单元的上层单元中;
版图重构模块,用于基于所述有效实例的可复用区域,确定目标集成电路版图,其中,所述可复用区域是所述有效实例中与所述上层单元的第二实例的非重叠区域。
9.一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述的自顶向下的版图层次结构处理方法的步骤。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至7中任一项所述的自顶向下的版图层次结构处理方法的步骤。
CN202211036609.5A 2022-08-29 2022-08-29 自顶向下的版图层次结构处理方法、装置及存储介质 Active CN115114885B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211036609.5A CN115114885B (zh) 2022-08-29 2022-08-29 自顶向下的版图层次结构处理方法、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211036609.5A CN115114885B (zh) 2022-08-29 2022-08-29 自顶向下的版图层次结构处理方法、装置及存储介质

Publications (2)

Publication Number Publication Date
CN115114885A true CN115114885A (zh) 2022-09-27
CN115114885B CN115114885B (zh) 2022-12-02

Family

ID=83335479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211036609.5A Active CN115114885B (zh) 2022-08-29 2022-08-29 自顶向下的版图层次结构处理方法、装置及存储介质

Country Status (1)

Country Link
CN (1) CN115114885B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116029257A (zh) * 2023-02-14 2023-04-28 弈芯科技(杭州)有限公司 版图验证中识别图形的连接关系的方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2719074A1 (en) * 2011-06-07 2014-04-16 Telefonaktiebolaget LM Ericsson (PUBL) Power amplifier assembly comprising suspended strip lines
CN104239590A (zh) * 2013-06-21 2014-12-24 北京华大九天软件有限公司 一种集成电路版图验证中的图形结构调整方法
CN111798555A (zh) * 2019-04-04 2020-10-20 英特尔公司 用于降低精度的包围体层次构造的设备和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2719074A1 (en) * 2011-06-07 2014-04-16 Telefonaktiebolaget LM Ericsson (PUBL) Power amplifier assembly comprising suspended strip lines
US20140103997A1 (en) * 2011-06-07 2014-04-17 Telefonaktiebolaget L M Ericsson (Publ) Power amplifier assembly comprising suspended strip lines
CN104239590A (zh) * 2013-06-21 2014-12-24 北京华大九天软件有限公司 一种集成电路版图验证中的图形结构调整方法
CN111798555A (zh) * 2019-04-04 2020-10-20 英特尔公司 用于降低精度的包围体层次构造的设备和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116029257A (zh) * 2023-02-14 2023-04-28 弈芯科技(杭州)有限公司 版图验证中识别图形的连接关系的方法及装置

Also Published As

Publication number Publication date
CN115114885B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
US10303837B2 (en) Virtual cell model geometry compression
US8290300B2 (en) Seam-based reduction and expansion of images with color-weighted priority
US8290272B2 (en) Creating a document template for capturing data from a document image and capturing data from a document image
US8280191B1 (en) Banded seam carving of images with pyramidal retargeting
US9082189B2 (en) Automated bounding box generation within the boundaries of arbitrary shapes
CN115114885B (zh) 自顶向下的版图层次结构处理方法、装置及存储介质
Montone et al. Placement and floorplanning in dynamically reconfigurable FPGAs
US8180177B1 (en) Seam-based reduction and expansion of images using parallel processing of retargeting matrix strips
CN106067188B (zh) 在图形处理系统中对基元进行图块化
US20060288315A1 (en) Method and apparatus for compiling a parameterized cell
US20130120407A1 (en) Seam-Based Reduction and Expansion of Images Using Partial Solution Matrix Dependent on Dynamic Programming Access Pattern
US8270765B1 (en) Hybrid seam carving and scaling of images with configurable energy threshold
CN113936081A (zh) 在图形处理系统中对基元分块
CN106204439A (zh) 图片自适应处理的方法和系统
CN107292002B (zh) 一种数字岩心重构的方法及装置
US8280186B1 (en) Seam-based reduction and expansion of images with table-based priority
US20110289468A1 (en) Circuit Macro Placement Using Macro Aspect Ratio Based on Ports
US5629861A (en) Nested maximum space computation and efficient generation of nested shape complementation
US8280187B1 (en) Seam carving and expansion of images with color frequency priority
US11010113B2 (en) Method and apparatus for printing relational graph
US8136073B1 (en) Circuit design fitting
US6530070B2 (en) Method of constraining non-uniform layouts using a uniform coordinate system
US8270766B1 (en) Hybrid seam carving and scaling of images with configurable carving tolerance
CN107704685B (zh) 一种网格划分方法及装置
CN114330173A (zh) 边界节点连接关系获取方法、装置、设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant