CN115114876A - 一种访问内部总线的方法、系统、设备和存储介质 - Google Patents

一种访问内部总线的方法、系统、设备和存储介质 Download PDF

Info

Publication number
CN115114876A
CN115114876A CN202210851810.2A CN202210851810A CN115114876A CN 115114876 A CN115114876 A CN 115114876A CN 202210851810 A CN202210851810 A CN 202210851810A CN 115114876 A CN115114876 A CN 115114876A
Authority
CN
China
Prior art keywords
command
uart
check
writing
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210851810.2A
Other languages
English (en)
Inventor
李鑫明
刘奇浩
王亚峰
沈力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202210851810.2A priority Critical patent/CN115114876A/zh
Publication of CN115114876A publication Critical patent/CN115114876A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种访问内部总线的方法、系统、设备和存储介质，方法包括：与上位机串行交互数据；将接收到的多个数据组合成预设长度的数据作为通用异步收发器命令；将所述通用异步收发器命令分析拆解成最基本的地址读写；以及将所述地址读写转换成符合总线协议的读写信号。本发明使用UART和逻辑设计连通上位机和待测总线接口，能够通过命令的组合实现连续读写事务交错，以及先判断条件再做读写事务的行为。

Description

一种访问内部总线的方法、系统、设备和存储介质
技术领域
本发明涉及集成电路领域，更具体地，特别是指一种访问内部总线的方法、系统、设备和存储介质。
背景技术
FPGA(Field Programmable Gate Array，现场可编程门阵列)原型验证是目前数字IC(Integration Circuit，集成电路)设计流程中必要且高效的一个验证环节。这个环节不像软件仿真，验证人员无法轻易为电路施加激励。在验证带有总线接口的模块时，一般会调用FPGA的片上处理器和额外的总线IP组成SoC(System on Chip，片上系统)，然后由处理器执行软件代码来对待测模块进行读写。
现有方案，即调用片上处理器和总线IP同待测电路组成SoC，有一些局限和缺点。首先不是所有的FPGA开发板都有片上处理器，另外片上处理器和总线IP比较复杂，很多时候会比待测逻辑大得多，挤占FPGA资源。还需要建立Block Design和SDK工程，使用流程复杂。
发明内容
有鉴于此，本发明实施例的目的在于提出一种访问内部总线的方法、系统、计算机设备及计算机可读存储介质，本发明获取UART数据作为命令或数据，把它们转换成符合总线协议的事务输出给总线或带有总线接口的模块，可以通过各种命令的搭配，实现先做条件检查后做寄存器读写的行为，还可以实现多个持续传输事务的交错执行。
基于上述目的，本发明实施例的一方面提供了一种访问内部总线的方法，包括如下步骤：与上位机串行交互数据；将接收到的多个数据组合成预设长度的数据作为通用异步收发器命令；将所述通用异步收发器命令分析拆解成最基本的地址读写；以及将所述地址读写转换成符合总线协议的读写信号。
在一些实施方式中，所述将所述通用异步收发器命令分析拆解成最基本的地址读写包括：将电路外部输入的单一的通用异步收发器命令装载到命令集中；采用命令集队列的方式确定当前执行的命令集；以及将所述当前执行的命令集拆解为基础读写需求并执行。
在一些实施方式中，所述将电路外部输入的单一的通用异步收发器命令装载到命令集中包括：响应于接收到通用异步收发器命令，判断所述通用异步收发器命令是否为条件检查相关命令；响应于所述通用异步收发器命令不是条件检查相关命令，将所述通用异步收发器命令存入命令集交给后续链路；以及响应于所述通用异步收发器命令是条件检查相关命令，将所述通用异步收发器命令与其他通用异步收发器命令组成检查片段存入命令集。
在一些实施方式中，所述将所述当前执行的命令集拆解为基础读写需求并执行包括：响应于当前通用异步收发器命令为条件检查相关命令，控制指针对所述条件检查相关命令进行检查；响应于检查通过，控制指针依次读出相应检查片段内的读写命令执行。
本发明实施例的另一方面，提供了一种访问内部总线的系统，包括：通用异步收发器模块，配置用于与上位机串行交互数据；数据整合模块，配置用于将接收到的多个数据组合成预设长度的数据作为通用异步收发器命令；执行模块，配置用于将所述通用异步收发器命令分析拆解成最基本的地址读写；以及协议模块，配置用于将所述地址读写转换成符合总线协议的读写信号。
在一些实施方式中，所述执行模块配置用于：将电路外部输入的单一的通用异步收发器命令装载到命令集中；采用命令集队列的方式确定当前执行的命令集；以及将所述当前执行的命令集拆解为基础读写需求并执行。
在一些实施方式中，所述执行模块配置用于：响应于接收到通用异步收发器命令，判断所述通用异步收发器命令是否为条件检查相关命令；响应于所述通用异步收发器命令不是条件检查相关命令，将所述通用异步收发器命令存入命令集交给后续链路；以及响应于所述通用异步收发器命令是条件检查相关命令，将所述通用异步收发器命令与其他通用异步收发器命令组成检查片段存入命令集。
在一些实施方式中，所述执行模块配置用于：响应于当前通用异步收发器命令为条件检查相关命令，控制指针对所述条件检查相关命令进行检查；响应于检查通过，控制指针依次读出相应检查片段内的读写命令执行。
本发明实施例的又一方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现如上方法的步骤。
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
本发明具有以下有益技术效果：获取UART数据作为命令或数据，把它们转换成符合总线协议的事务输出给总线或带有总线接口的模块，可以通过各种命令的搭配，实现先做条件检查后做寄存器读写的行为，还可以实现多个持续传输事务的交错执行。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的访问内部总线的方法的实施例的示意图；
图2为本发明提供的访问内部总线的实施例的架构图；
图3为本发明提供的命令集的结构示意图；
图4为本发明提供的命令集和指针的结构示意图；
图5为本发明提供的访问内部总线的系统的实施例的示意图；
图6为本发明提供的访问内部总线的计算机设备的实施例的硬件结构示意图；
图7为本发明提供的访问内部总线的计算机存储介质的实施例的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
本发明实施例的第一个方面，提出了一种访问内部总线的方法的实施例。图1示出的是本发明提供的访问内部总线的方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：
S1、与上位机串行交互数据；
S2、将接收到的多个数据组合成预设长度的数据作为通用异步收发器命令；
S3、将所述通用异步收发器命令分析拆解成最基本的地址读写；以及
S4、将所述地址读写转换成符合总线协议的读写信号。
图2示出的是本发明提供的访问内部总线的实施例的架构图，结合图2对本发明实施例进行说明。本发明以UART转APB为例进行说明，UART模块用于同上位机串行交互数据。Uart_data_join将UART收到的多个Byte组合成一个9Byte的数据作为命令(称为UCMD，也即是通用异步收发器命令)。Ucmd_process模块处理UCMD，将UCMD分析拆解成最基本的地址读写。protocol模块则是将上述地址读写转换成符合总线协议的读写信号。W_MEM和R_MEM用作多数据读写时的缓冲区。Data_ctrl则是控制这两个缓冲区的模块。电路的处理核心是ucmd_process模块。
首先介绍一下UCMD。从UART每次能接收1Byte数据，将连续9个Byte组合为一个命令数据，称为UCMD(uart command)。有多种UCMD，它们的作用和bit field放置的数据如下表：
Figure BDA0003754934980000051
搭配上述7条命令可实现多种传输动作。上表中1～3为读写命令，称为RW_UCMD，4～7为条件检查相关命令，称为IFS_UCMD。
由IFS_UCMD包裹RW_UCMD得到的UCMD集合称为check(检查)片段。举例说明check片段，要实现这样一个动作：读取addr0的数据查看其第0位是否为高电平且第3位是否为低电平，是则向addr1写入一个数据data6，向addr2写入数据data7，否则不断检查。要使用的命令序列是：
(IF,addr0,0x1)；//检查addr0数据的bit0是否为高电平Hi
(IFN,addr0,0x8)；//检查addr0数据的bit3是否为低电平Lo
(SW,addr1,data6)；//向addr1写入data6
(SW,addr2,data7)；//向addr2写入data7
(FIB,0,1)；//当前check片段要通过1次才能继续后面的命令
再介绍一下Magazine(命令集)。Magazine是多条UCMD的集合，它们共同实现一个传输动作，是Perform阶段的基础输入数据，下面简称MGZ。图3是Magazine结构示意图。
MGZ的低地址放置要执行的Read/Write命令(RW_UCMD)，高地址放置执行这些RW命令要满足的条件(IFS_UCMD)。MGZ的最高地址放置check的结束命令FI_UCMD。MGZ可以是独立的RW_UCMD或一个check片段。独立的RW_UCMD，特别是多次执行的RW_UCMD形成的MGZ是非阻塞(Non-blocking)的，在它循环执行过程中可以穿插执行其它MGZ。对于check片段形成的MGZ，片段结束命令FIN的N即Non-blocking，表示涉及的check片段是可以被拆分执行的，不需要电路卡在这里的MGZ一直做check动作。相对应的，FIB的B即Blocking，它表示当前涉及的check片段必须通过足够次数后，才能退出当前MGZ。
在一些实施方式中，所述将所述通用异步收发器命令分析拆解成最基本的地址读写包括：将电路外部输入的单一的通用异步收发器命令装载到命令集中；采用命令集队列的方式确定当前执行的命令集；以及将所述当前执行的命令集拆解为基础读写需求并执行。Ucmd_process的工作流程主要分为装载阶段(Load)、调度阶段(Dispatch)以及执行阶段(Perform)。
在一些实施方式中，所述将电路外部输入的单一的通用异步收发器命令装载到命令集中包括：响应于接收到通用异步收发器命令，判断所述通用异步收发器命令是否为条件检查相关命令；响应于所述通用异步收发器命令不是条件检查相关命令，将所述通用异步收发器命令存入命令集交给后续链路；以及响应于所述通用异步收发器命令是条件检查相关命令，将所述通用异步收发器命令与其他通用异步收发器命令组成检查片段存入命令集。这一阶段是将电路外部输入的单一的UCMD装载到Catch_MGZ内。接收到UCMD后，首先判断它是否是IFS_UCMD，不是的话说明该UCMD是独立的RW_UCMD，它自成一个MGZ交给后续链路；如果是IFS_UCMD，它需要同更多的UCMD组成完整check片段，才能存入MGZ交给后续链路。Load阶段得到的MGZ称为Catch_MGZ。
为实现在多数据读写过程中穿插条件检查(寄存器读取和数据对比)，ucmd_process采用MGZ队列的方式将多个MGZ分时交错执行。调度阶段决定当前执行的MGZ。在Load阶段得到的Catch_MGZ将复制给本地空闲TH_MGZ，Load阶段得到释放，可恢复运行，从外部获取下一个MGZ。
以电路中存在两个TH_MGZ为例。图4中，除TH_MGZ本体外，每个TH_MGZ还伴随有一个指向TH_MGZ内某条UCMD的“指针”，指针指向的UCMD将被提取出来作为current UCMD交给后续链路执行。而后续链路的运行状态也会返回来控制指针位置。Dispatch会根据TH_MGZ的排队情况交错地选中它们的cur_UCMD交给Perform阶段执行。
一次执行阶段完成回到调度阶段，调度阶段会检查MGZ完成情况，检查IFS_UCMD的通过次数是否足够，检查RW_UCMD的执行次数是否足够，完成的MGZ将会被清理，为新的MGZ释放空间；未完成的MGZ则会判断是否是Blocking的，Blocking的MGZ需要再次被执行，而不能切换到另外的MGZ。
在一些实施方式中，所述将所述当前执行的命令集拆解为基础读写需求并执行包括：响应于当前通用异步收发器命令为条件检查相关命令，控制指针对所述条件检查相关命令进行检查；响应于检查通过，控制指针依次读出相应检查片段内的读写命令执行。Dispatch阶段将要执行的具体UCMD准备好后，Perform阶段将该UCMD拆解为基础Read/Write(读/写)需求，交给子流程RW_issue执行。如果当前UCMD是独立的RW_UCMD，那么直接交由RW_issue执行即可。如果当前UCMD是IFS_UCMD，说明接下来要执行一个检查片段。首先在子流程IF_check中控制MGZ的指针读取所有的IFS_UCMD做检查，如果检查未通过，直接退出当前执行阶段；如果检查通过，控制指针依次读出相应检查片段内的RW_UCMD执行，并且MGZ中记录的check通过需求次数会减一。在检查片段中的RW_UCMD是Blocking的，一旦出现多读写，执行阶段会执行完所需次数才会继续之后的动作。
RW_issue阶段是执行阶段的子流程，它用于执行拆分得到的基础读写。对于Read，直接输出读地址和传输请求即可；对于单数据写，其要写的数据就在命令中，而对于多数据写，其要写的数据不在命令内，而是在外部存储区W_MEM。该存储区存放的是UART端在接收到Multi(多)Write命令后紧接着接收到的指定数量的数据。但即使是多读写，在RW_issue子流程中执行的也只是单读写，然后回到Perform判断是否需要继续读写。执行完一次读写，TH_MGZ中存储的相应RW_UCMD的Exec times会减一以记录执行进度。
需要特别指出的是，上述访问内部总线的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于访问内部总线的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。
基于上述目的，本发明实施例的第二个方面，提出了一种访问内部总线的系统。如图5所示，系统200包括如下模块：通用异步收发器模块，配置用于与上位机串行交互数据；数据整合模块，配置用于将接收到的多个数据组合成预设长度的数据作为通用异步收发器命令；执行模块，配置用于将所述通用异步收发器命令分析拆解成最基本的地址读写；以及协议模块，配置用于将所述地址读写转换成符合总线协议的读写信号。
在一些实施方式中，所述执行模块配置用于：将电路外部输入的单一的通用异步收发器命令装载到命令集中；采用命令集队列的方式确定当前执行的命令集；以及将所述当前执行的命令集拆解为基础读写需求并执行。
在一些实施方式中，所述执行模块配置用于：响应于接收到通用异步收发器命令，判断所述通用异步收发器命令是否为条件检查相关命令；响应于所述通用异步收发器命令不是条件检查相关命令，将所述通用异步收发器命令存入命令集交给后续链路；以及响应于所述通用异步收发器命令是条件检查相关命令，将所述通用异步收发器命令与其他通用异步收发器命令组成检查片段存入命令集。
在一些实施方式中，所述执行模块配置用于：响应于当前通用异步收发器命令为条件检查相关命令，控制指针对所述条件检查相关命令进行检查；响应于检查通过，控制指针依次读出相应检查片段内的读写命令执行。
基于上述目的，本发明实施例的第三个方面，提出了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如下步骤：S1、与上位机串行交互数据；S2、将接收到的多个数据组合成预设长度的数据作为通用异步收发器命令；S3、将所述通用异步收发器命令分析拆解成最基本的地址读写；以及S4、将所述地址读写转换成符合总线协议的读写信号。
在一些实施方式中，所述将所述通用异步收发器命令分析拆解成最基本的地址读写包括：将电路外部输入的单一的通用异步收发器命令装载到命令集中；采用命令集队列的方式确定当前执行的命令集；以及将所述当前执行的命令集拆解为基础读写需求并执行。
在一些实施方式中，所述将电路外部输入的单一的通用异步收发器命令装载到命令集中包括：响应于接收到通用异步收发器命令，判断所述通用异步收发器命令是否为条件检查相关命令；响应于所述通用异步收发器命令不是条件检查相关命令，将所述通用异步收发器命令存入命令集交给后续链路；以及响应于所述通用异步收发器命令是条件检查相关命令，将所述通用异步收发器命令与其他通用异步收发器命令组成检查片段存入命令集。
在一些实施方式中，所述将所述当前执行的命令集拆解为基础读写需求并执行包括：响应于当前通用异步收发器命令为条件检查相关命令，控制指针对所述条件检查相关命令进行检查；响应于检查通过，控制指针依次读出相应检查片段内的读写命令执行。
如图6所示，为本发明提供的上述访问内部总线的计算机设备的一个实施例的硬件结构示意图。
以如图6所示的装置为例，在该装置中包括一个处理器301以及一个存储器302。
处理器301和存储器302可以通过总线或者其他方式连接，图6中以通过总线连接为例。
存储器302作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的访问内部总线的方法对应的程序指令/模块。处理器301通过运行存储在存储器302中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现访问内部总线的方法。
存储器302可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据访问内部总线的方法的使用所创建的数据等。此外，存储器302可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器302可选包括相对于处理器301远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
一个或者多个访问内部总线的方法对应的计算机指令303存储在存储器302中，当被处理器301执行时，执行上述任意方法实施例中的访问内部总线的方法。
执行上述访问内部总线的方法的计算机设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本发明还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时执行访问内部总线的方法的计算机程序。
如图7所示，为本发明提供的上述访问内部总线的计算机存储介质的一个实施例的示意图。以如图7所示的计算机存储介质为例，计算机可读存储介质401存储有被处理器执行时执行如上方法的计算机程序402。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，访问内部总线的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种访问内部总线的方法，其特征在于，包括如下步骤：
与上位机串行交互数据；
将接收到的多个数据组合成预设长度的数据作为通用异步收发器命令；
将所述通用异步收发器命令分析拆解成最基本的地址读写；以及
将所述地址读写转换成符合总线协议的读写信号。
2.根据权利要求1所述的方法，其特征在于，所述将所述通用异步收发器命令分析拆解成最基本的地址读写包括：
将电路外部输入的单一的通用异步收发器命令装载到命令集中；
采用命令集队列的方式确定当前执行的命令集；以及
将所述当前执行的命令集拆解为基础读写需求并执行。
3.根据权利要求2所述的方法，其特征在于，所述将电路外部输入的单一的通用异步收发器命令装载到命令集中包括：
响应于接收到通用异步收发器命令，判断所述通用异步收发器命令是否为条件检查相关命令；
响应于所述通用异步收发器命令不是条件检查相关命令，将所述通用异步收发器命令存入命令集交给后续链路；以及
响应于所述通用异步收发器命令是条件检查相关命令，将所述通用异步收发器命令与其他通用异步收发器命令组成检查片段存入命令集。
4.根据权利要求2所述的方法，其特征在于，所述将所述当前执行的命令集拆解为基础读写需求并执行包括：
响应于当前通用异步收发器命令为条件检查相关命令，控制指针对所述条件检查相关命令进行检查；
响应于检查通过，控制指针依次读出相应检查片段内的读写命令执行。
5.一种访问内部总线的系统，其特征在于，包括：
通用异步收发器模块，配置用于与上位机串行交互数据；
数据整合模块，配置用于将接收到的多个数据组合成预设长度的数据作为通用异步收发器命令；
执行模块，配置用于将所述通用异步收发器命令分析拆解成最基本的地址读写；以及
协议模块，配置用于将所述地址读写转换成符合总线协议的读写信号。
6.根据权利要求5所述的系统，其特征在于，所述执行模块配置用于：
将电路外部输入的单一的通用异步收发器命令装载到命令集中；
采用命令集队列的方式确定当前执行的命令集；以及
将所述当前执行的命令集拆解为基础读写需求并执行。
7.根据权利要求6所述的系统，其特征在于，所述执行模块配置用于：
响应于接收到通用异步收发器命令，判断所述通用异步收发器命令是否为条件检查相关命令；
响应于所述通用异步收发器命令不是条件检查相关命令，将所述通用异步收发器命令存入命令集交给后续链路；以及
响应于所述通用异步收发器命令是条件检查相关命令，将所述通用异步收发器命令与其他通用异步收发器命令组成检查片段存入命令集。
8.根据权利要求6所述的系统，其特征在于，所述执行模块配置用于：
响应于当前通用异步收发器命令为条件检查相关命令，控制指针对所述条件检查相关命令进行检查；
响应于检查通过，控制指针依次读出相应检查片段内的读写命令执行。
9.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现权利要求1-4任意一项所述方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-4任意一项所述方法的步骤。
CN202210851810.2A 2022-07-20 2022-07-20 一种访问内部总线的方法、系统、设备和存储介质 Pending CN115114876A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210851810.2A CN115114876A (zh) 2022-07-20 2022-07-20 一种访问内部总线的方法、系统、设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210851810.2A CN115114876A (zh) 2022-07-20 2022-07-20 一种访问内部总线的方法、系统、设备和存储介质

Publications (1)

Publication Number Publication Date
CN115114876A true CN115114876A (zh) 2022-09-27

Family

ID=83334058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210851810.2A Pending CN115114876A (zh) 2022-07-20 2022-07-20 一种访问内部总线的方法、系统、设备和存储介质

Country Status (1)

Country Link
CN (1) CN115114876A (zh)

Similar Documents

Publication Publication Date Title
US7739093B2 (en) Method of visualization in processor based emulation system
CN110362512B (zh) 一种面向sca和sdr的快速系统重构方法
US8819496B2 (en) Apparatus for collecting trace information and processing trace information, and method for collecting and processing trace information
US7054802B2 (en) Hardware-assisted design verification system using a packet-based protocol logic synthesized for efficient data loading and unloading
US20060265571A1 (en) Processor with different types of control units for jointly used resources
CN112749113A (zh) 一种数据交互的方法、系统、设备及介质
JP3929572B2 (ja) 集積回路装置及びその通信方法
JP4504466B2 (ja) コンピュータシステム内の通信を実行する方法
JPWO2008099657A1 (ja) 半導体集積回路、デバッグ・トレース回路、および半導体集積回路動作観測方法
KR100781358B1 (ko) 데이터 처리 시스템 및 그의 데이터 처리방법
WO2009007172A1 (en) Token protocol
WO2024082537A1 (zh) 一种数据传输建模方法、系统、设备及非易失性可读存储介质
US20040054950A1 (en) Apparatus and method for device selective scans in data streaming test environment for a processing unit having multiple cores
CN115114876A (zh) 一种访问内部总线的方法、系统、设备和存储介质
US20090319762A1 (en) Dynamic reconfigurable circuit and data transmission control method
US6449763B1 (en) High-level synthesis apparatus, high level synthesis method, and recording medium carrying a program for implementing the same
US7024577B2 (en) Program logic device for synchronous operation with multiple clock signals
US7412624B1 (en) Methods and apparatus for debugging a system with a hung data bus
US7222202B2 (en) Method for monitoring a set of semaphore registers using a limited-width test bus
US20050028059A1 (en) Processor interface for test access port
US11010277B2 (en) Method and device for realizing snapshot function of micro-engine processing packet intermediate data
CN117193858B (zh) 一种存/取指令接收和发送方法及装置、设备及存储介质
US20050102490A1 (en) Data-driven type information processor and method of controlling execution of data flow program
KR101866204B1 (ko) 동적 재구성이 가능한 다중 데이터 링크 처리기
CN115525599A (zh) 一种高效计算装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination