CN115114198A - 信号延迟控制方法、装置、设备和介质 - Google Patents

Abstract

本申请涉及一种信号延迟控制方法、装置、设备和介质。方法包括：通过主机获取存储器发送的样本指令错误信号；主机上的延迟控制电路包括多个延迟单元；各延迟单元后接有抽头接口；抽头接口可从延迟控制电路导出信号；基于样本指令错误信号进行训练以确定延迟调整信息；基于延迟调整信息确定目标抽头接口；目标抽头接口前的目标延迟单元，用于对指令错误信号进行信号偏移调整，得到与主机的信号采样时钟的采样沿对齐的指令错误信号；在存储器输入的指令错误信号经过目标延迟单元处理之后，通过目标抽头接口将处理得到的偏移调整后的目标指令错误信号从延迟控制电路中导出，以供信号采样时钟采样。采用本方法可提升存储器指令工作稳定性。

Description

信号延迟控制方法、装置、设备和介质

技术领域

本申请涉及计算机技术，特别是涉及一种信号延迟控制方法、装置、设备和介质。

背景技术

在高带宽内存系统中，通过高带宽内存系统中的主机向高带宽内存系统中的存储器发送指令，可实现对存储器进行相应的操作控制。主机向存储器发送指令的过程中，由于指令的传输容易受环境变化、以及信号间串扰等因素的影响，从而导致指令和存储器中的指令采样时钟出现偏移，从而出现指令采样错误的情况。如果指令采样错误，则主机对存储器的操作将出现错误，严重时会导致存储器中存储数据的丢失。因此，当存储器出现指令采样错误时，存储器会及时向主机反馈指令错误信号，从而主机可以实现重发或线路诊断等措施以保证指令传输的正确性。

然而，指令错误信号的传输同样也可能受环境变化、以及信号间串扰等因素的影响，影响指令错误信号传输的稳定性，从而导致指令错误信号和主机中的信号采样时钟的采样沿出现偏移，导致主机对指令错误信号的采样出现错误。当主机对指令错误信号的采样出现错误时，很有可能出现错采和漏采指令错误信号的问题。此时，由存储器反馈至主机的指令错误信号将无法及时得到响应，存储器将会出现指令执行错误的情况，甚至会造成存储器中存储数据的丢失，从而导致存储器的指令工作的稳定性较低。

发明内容

基于此，有必要针对上述技术问题，提供一种能够提升存储器指令工作稳定性的信号延迟控制方法、装置、设备和介质。

第一方面，本申请提供了一种信号延迟控制方法，所述方法包括：

通过主机获取存储器发送的样本指令错误信号；所述主机上设置的延迟控制电路中包括依次连接的延迟单元；每个延迟单元之后皆接有抽头接口；所述抽头接口支持从所述延迟控制电路中导出信号；

基于所述样本指令错误信号进行延迟调整训练，以确定针对所述主机上的延迟控制电路的延迟调整信息；

基于所述延迟调整信息，从所述延迟控制电路中确定目标抽头接口；其中，所述目标抽头接口之前的目标延迟单元，用于通过延迟处理对指令错误信号进行信号偏移调整，得到与所述主机的信号采样时钟的采样沿对齐的指令错误信号；

在所述存储器输入的指令错误信号经过所述目标延迟单元处理之后，通过所述目标抽头接口，将处理得到的偏移调整后的目标指令错误信号从所述延迟控制电路中导出，以供所述信号采样时钟采样。

第二方面，本申请提供了一种信号延迟控制装置，所述装置包括：

获取模块，用于通过主机获取存储器发送的样本指令错误信号；所述主机上设置的延迟控制电路中包括依次连接的延迟单元；每个延迟单元之后皆接有抽头接口；所述抽头接口支持从所述延迟控制电路中导出信号；

训练模块，用于基于所述样本指令错误信号进行延迟调整训练，以确定针对所述主机上的延迟控制电路的延迟调整信息；基于所述延迟调整信息，从所述延迟控制电路中确定目标抽头接口；其中，所述目标抽头接口之前的目标延迟单元，用于通过延迟处理对指令错误信号进行信号偏移调整，得到与所述主机的信号采样时钟的采样沿对齐的指令错误信号；

导出模块，用于在所述存储器输入的指令错误信号经过所述目标延迟单元处理之后，通过所述目标抽头接口，将处理得到的偏移调整后的目标指令错误信号从所述延迟控制电路中导出，以供所述信号采样时钟采样。

在一个实施例中，所述训练模块还用于在所述主机通过信号采样时钟采样到所述样本指令错误信号的第一状态下，朝着增加所述样本指令错误信号延迟的方向调整所述主机上的延迟控制电路，直至出现所述主机通过信号采样时钟未采样到所述样本指令错误信号的第二状态时，得到针对所述主机上的延迟控制电路的第一调整信息；将所述第二状态恢复至所述第一状态，并朝着降低所述样本指令错误信号延迟的方向调整所述主机上的延迟控制电路，直至出现所述主机通过信号采样时钟未采样到所述样本指令错误信号的第二状态时，得到针对所述主机上的延迟控制电路的第二调整信息；根据所述第一调整信息和所述第二调整信息，确定针对所述主机上的延迟控制电路的延迟调整信息。

在一个实施例中，所述延迟控制电路包括第一子电路和第二子电路；所述第二子电路连接在所述第一子电路之后；所述第一子电路和第二子电路分别包括依次连接的延迟单元；所述第一调整信息包括所述样本指令错误信号已传输通过所述第二子电路中的延迟单元的第一数量；所述训练模块还用于控制获取的样本指令错误信号依次经过所述第一子电路中的各延迟单元，以进行初始的延迟控制处理，得到初始控制后的样本指令错误信号；在所述主机通过信号采样时钟采样到所述初始控制后的样本指令错误信号的第一状态下，朝着增加所述初始控制后的样本指令错误信号的延迟的方向，继续控制所述初始控制后的样本指令错误信号逐个传输通过所述第二子电路中的延迟单元，直至出现所述信号采样时钟从所述第二子电路的相应抽头接口处未采样到所述样本指令错误信号的第二状态时，记录所述样本指令错误信号已传输通过所述第二子电路中的延迟单元的第一数量。

在一个实施例中，所述第二调整信息包括所述样本指令错误信号未传输通过的延迟单元的第二数量；所述训练模块还用于将所述第二状态恢复至所述第一状态，并朝着降低所述初始控制后的样本指令错误信号的延迟的方向，控制所述初始控制后的样本指令错误信号逐个减少传输通过所述第一子电路中的延迟单元，直至出现所述信号采样时钟从所述第一子电路的相应抽头接口处未采样到所述样本指令错误信号的第二状态时，记录所述样本指令错误信号未传输通过的延迟单元的第二数量。

在一个实施例中，所述训练模块还用于根据所述第一数量和所述第二数量的均值，确定针对所述主机上的延迟控制电路的延迟调整信息。

在一个实施例中，所述训练模块还用于在所述主机通过信号采样时钟未采样到所述样本指令错误信号的第二状态下，对所述主机的当前工作频率进行频率降低调整处理，得到降低后的目标工作频率；所述目标工作频率，是使所述主机通过信号采样时钟采样到所述样本指令错误信号的工作频率；基于工作在所述目标工作频率上的主机中的信号采样时钟，采样所述样本指令错误信号，以使得所述信号采样时钟采样到所述样本指令错误信号。

在一个实施例中，所述获取模块还用于获取样本指令；所述样本指令携带使所述存储器在获取到所述样本指令后生成样本指令错误信号的字段集合；

所述装置还包括：

发送模块，用于通过所述主机将所述样本指令发送至所述存储器，以使得所述存储器对所述字段集合中的各字段进行异或运算处理，以对所述样本指令进行指令校验，并基于校验得到的校验结果触发生成样本指令错误信号；通过所述存储器将生成的所述样本指令错误信号发送至所述主机。

在一个实施例中，所述字段集合中包括一个指令校验字段和多个非指令校验字段；所述指令校验字段和第一异或结果进行异或运算后得到的第二异或结果，用于表征所述存储器在接收到所述样本指令后生成样本指令错误信号；所述第一异或结果，是所述多个非指令校验字段进行异或运算后得到的结果。

在一个实施例中，所述装置还包括：

定时模块，用于通过定时器周期性地触发通知所述获取模块通过硬件控制执行所述通过主机获取存储器发送的样本指令错误信号的步骤，以触发重新进行延迟调整训练。

在一个实施例中，所述装置还包括：

监测模块，用于监测高带宽内存系统的系统工作状态；所述高带宽内存系统包括所述主机和所述存储器；若所述系统工作状态为不繁忙状态，则通知所述获取模块通过软件控制重新执行所述通过主机获取存储器发送的样本指令错误信号步骤，以触发重新进行延迟调整训练。

在一个实施例中，所述装置还包括：

发送模块，用于通过所述主机将目标指令发送至所述存储器；

所述获取模块还用于通过所述主机接收所述存储器发送的指令错误信号；所述存储器发送的指令错误信号，是所述存储器对所述目标指令进行指令校验后生成的信号；控制所述存储器发送的指令错误信号依次传输至所述延迟控制电路中的目标延迟单元，以对所述存储器发送的指令错误信号进行延迟控制处理。

在一个实施例中，所述装置还包括：

采样模块，用于通过所述信号采样时钟对从所述延迟控制电路中导出的目标指令错误信号进行采样；所述导出的目标指令错误信号与所述主机的信号采样时钟的采样沿对齐；通过所述主机基于采样得到的目标指令错误信号，向所述存储器重发所述目标指令错误信号对应的目标指令。

第三方面，本申请提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现本申请各方法实施例中的步骤。

第四方面，本申请提供了一种计算机可读存储介质，存储有计算机程序，该计算机程序被处理器执行时实现本申请各方法实施例中的步骤。

第五方面，本申请提供了一种计算机程序产品，包括计算机程序，计算机程序被处理器执行时实现本申请各方法实施例中的步骤。

上述信号延迟控制方法、装置、设备和介质，通过主机获取存储器发送的样本指令错误信号；主机上设置的延迟控制电路中包括依次连接的延迟单元；每个延迟单元之后皆接有抽头接口；抽头接口支持从延迟控制电路中导出信号。通过基于样本指令错误信号进行延迟调整训练，可以确定针对主机上的延迟控制电路的延迟调整信息。基于延迟调整信息可以从延迟控制电路中确定目标抽头接口，目标抽头接口之前的目标延迟单元，可用于通过延迟处理对指令错误信号进行信号偏移调整，得到与主机的信号采样时钟的采样沿对齐的指令错误信号。存储器输入的指令错误信号可以通过目标延迟单元进行延迟控制处理，得到偏移调整后的目标指令错误信号，并通过目标抽头接口可将目标指令错误信号直接从延迟控制电路中导出。由于从延迟控制电路中导出的目标指令错误信号与主机的信号采样时钟的采样沿已经重新进行了对齐，因此，可以保证主机正确采样到目标指令错误信号，从而保证由存储器反馈至主机的目标指令错误信号可以及时得到响应，避免了存储器出现指令执行错误的情况，从而提升了存储器指令工作的稳定性。

附图说明

图1为一个实施例中信号延迟控制方法的应用环境图；

图2为一个实施例中信号延迟控制方法的流程示意图；

图3为一个实施例中延迟控制电路的结构示意图；

图4为另一个实施例中延迟控制电路的结构示意图；

图5为一个实施例中指令错误信号和信号采样时钟的对齐情况示意图；

图6为一个实施例中延迟调整训练的过程示意图；

图7为一个实施例中各个行指令的说明示意图；

图8为一个实施例中各个列指令的说明示意图；

图9为一个实施例中发生一个指令错误的情况示意图；

图10为一个实施例中发生两个指令错误的情况示意图；

图11为一个实施例中发生三个指令错误的情况示意图；

图12为一个实施例中通过偶校验方式对指令进行校验的规则说明示意图；

图13为一个实施例中样本指令的各个字段示意图；

图14为另一个实施例中样本指令的各个字段示意图；

图15为一个实施例中延迟调整训练电路的基本结构图；

图16为一个实施例中样本指令发送时序示意图；

图17为另一个实施例中样本指令发送时序示意图；

图18为另一个实施例中信号延迟控制方法的流程示意图；

图19为一个实施例中信号延迟控制装置的结构框图；

图20为一个实施例中计算机设备的内部结构图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本申请提供的信号延迟控制方法，可以应用于如图1所示的应用环境中。其中，终端102通过网络与服务器104进行通信。数据存储系统可以存储服务器104需要处理的数据。数据存储系统可以集成在服务器104上，也可以放在云上或其他服务器上。其中，终端102可以但不限于是各种台式计算机、笔记本电脑、智能手机、平板电脑、物联网设备和便携式可穿戴设备，物联网设备可为智能音箱、智能电视、智能空调、智能车载设备等。便携式可穿戴设备可为智能手表、智能手环、头戴设备等。服务器104可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云服务、云数据库、云计算、云函数、云存储、网络服务、云通信、中间件服务、域名服务、安全服务、CDN、以及大数据和人工智能平台等基础云计算服务的云服务器。终端102以及服务器104可以通过有线或无线通信方式进行直接或间接地连接，本申请在此不做限制。

服务器104中部署有包括主机和存储器的高带宽内存系统。服务器104可通过主机获取存储器发送的样本指令错误信号；主机上设置的延迟控制电路中包括依次连接的延迟单元；每个延迟单元之后皆接有抽头接口；抽头接口支持从延迟控制电路中导出信号。服务器104可基于样本指令错误信号进行延迟调整训练，以确定针对主机上的延迟控制电路的延迟调整信息，基于延迟调整信息，从延迟控制电路中确定目标抽头接口；其中，目标抽头接口之前的目标延迟单元，用于通过延迟处理对指令错误信号进行信号偏移调整，得到与主机的信号采样时钟的采样沿对齐的指令错误信号。在存储器输入的指令错误信号经过目标延迟单元处理之后，服务器104可通过目标抽头接口，将处理得到的偏移调整后的目标指令错误信号从延迟控制电路中导出，以供信号采样时钟采样。

可以理解，服务器104中的主机可以生成样本指令，并将样本指令发送至服务器104中的存储器。进而服务器104中的存储器可基于样本指令生成样本指令错误信号，并将生成的样本指令错误信号发送至服务器104中的主机。还可以理解的是，终端102也可以生成样本指令，并将样本指令发送至服务器104。服务器104中的存储器可基于接收到的样本指令生成样本指令错误信号，并将生成的样本指令错误信号发送至服务器104中的主机。本实施例对此不做限定，可以理解，图1中的应用场景仅为示意说明，并不限定于此。

在一个实施例中，如图2所示，提供了一种信号延迟控制方法，该方法可应用于计算机设备，计算机设备可以是终端或服务器，由终端或服务器自身单独执行，也可以通过终端和服务器之间的交互来实现。本实施例以该方法应用于计算机设备为例进行说明，包括以下步骤：

步骤202，通过主机获取存储器发送的样本指令错误信号；主机上设置的延迟控制电路中包括依次连接的延迟单元；每个延迟单元之后皆接有抽头接口；抽头接口支持从延迟控制电路中导出信号。

其中，样本指令错误信号，是在训练阶段用于训练主机上设置的延迟控制电路的指令错误信号，可以理解，样本指令错误信号是一种用于训练延迟控制电路的样本数据。延迟控制电路，是用于对指令错误信号进行延迟控制处理的电路，以控制指令错误信号与主机的信号采样时钟的采样沿对齐，使得主机的信号采样时钟可正确采样到指令错误信号。延迟单元，是延迟控制电路中用于对指令错误信号进行延迟控制处理的最小单元，可以理解，数量越多的延迟单元对指令错误信号进行延迟控制处理，指令错误信号的延迟就越大，反之越小。抽头接口，是在延迟控制电路中的各延迟单元之后所设置的接口，抽头接口支持从延迟控制电路中导出信号，可以理解，指令错误信号在传输通过延迟控制电路时可从任意一个抽头接口接出，以使得指令错误信号从延迟控制电路中导出。可以理解，延迟控制电路中负责导出指令错误信号的抽头接口之前的延迟单元会对指令错误信号进行延迟控制处理，而该抽头接口之后的延迟单元并不会对指令错误信号进行延迟控制处理。

可以理解，控制指令错误信号与主机的信号采样时钟的采样沿对齐，具体是指控制指令错误信号的信号中心与主机的信号采样时钟的采样沿对齐。

在一个实施例中，信号采样时钟的采样沿包括信号采样时钟的上升沿和信号采样时钟的下降沿。若计算机设备是通过主机的信号采样时钟的上升沿对指令错误信号进行采样，则控制指令错误信号的信号中心与主机的信号采样时钟的上升沿对齐。若计算机设备是通过主机的信号采样时钟的下降沿对指令错误信号进行采样，则控制指令错误信号的信号中心与主机的信号采样时钟的下降沿对齐。

具体地，计算机设备中包括主机和存储器。计算机设备可通过存储器生成样本指令错误信号，并将样本指令错误信号发送至主机，进而计算机设备可通过主机接收存储器发送的样本指令错误信号。

在一个实施例中，主机和存储器是高带宽内存系统的组成部分，高带宽内存系统部署在计算机设备中。

在一个实施例中，存储器可以是动态的随机存取存储器，也可以是随机存取存储器，本申请实施例对存储器的类型不做具体限定。

在一个实施例中，如图3所示，延迟控制电路中可包括多个依次连接的延迟单元，延迟单元可用于对输入的指令错误信号进行延迟控制处理。

在一个实施例中，如图4所示，延迟控制电路中的每个延迟单元之后皆接有抽头接口，各个抽头接口可支持从延迟控制电路中导出信号。延迟控制电路中的步长计数器可用于后续确定延迟控制电路的延迟调整信息。

步骤204，基于样本指令错误信号进行延迟调整训练，以确定针对主机上的延迟控制电路的延迟调整信息。

其中，延迟调整信息，是用于对延迟控制电路进行调整的信息。可以理解，对延迟控制电路进行调整，是指对指令错误信号传输通过延迟控制电路中延迟单元的数量进行调整，以增加或减少指令错误信号的延迟。

具体地，计算机设备可基于样本指令错误信号对延迟控制电路进行延迟调整训练。训练结束后，计算机设备可获得针对主机上的延迟控制电路的延迟调整信息。

在一个实施例中，计算机设备基于样本指令错误信号对延迟控制电路的延迟调整训练，具体可以是，计算机设备可朝着增加样本指令错误信号延迟的方向调整主机上的延迟控制电路，以及朝着降低样本指令错误信号延迟的方向调整主机上的延迟控制电路，以完成对延迟控制电路的延迟调整训练，以得到延迟调整信息。

在一个实施例中，计算机设备可通过增加样本指令错误信号传输通过延迟单元的数量来增加样本指令错误信号的延迟，以及通过减少样本指令错误信号传输通过延迟单元的数量来降低样本指令错误信号的延迟。

步骤206，基于延迟调整信息，从延迟控制电路中确定目标抽头接口；其中，目标抽头接口之前的目标延迟单元，用于通过延迟处理对指令错误信号进行信号偏移调整，得到与主机的信号采样时钟的采样沿对齐的指令错误信号。

其中，目标抽头接口，是用于从延迟控制电路导出指令错误信号的抽头接口。目标延迟单元，是在延迟控制电路中位于目标抽头接口之前的所有的延迟单元。

具体地，计算机设备可基于延迟调整信息，从延迟控制电路中的各个抽头接口中确定目标抽头接口。可以理解，计算机设备可通过位于目标抽头接口之前的目标延迟单元对指令错误信号进行延迟处理，以对指令错误信号与信号采样时钟的采样沿之间的偏移进行调整，使得指令错误信号与主机的信号采样时钟的采样沿重新对齐。

在一个实施例中，计算机设备通过主机的信号采样时钟的上升沿对指令错误信号进行采样。如图5所示，(a)中的指令错误信号的中心刚好和信号采样时钟的上升沿对齐，此时，主机通过信号采样时钟可以准确采样到指令错误信号。(b)中的指令错误信号的中心和信号采样时钟的上升沿之间存在偏移，甚至信号采样时钟的上升沿已经漂移出指令错误信号的数据窗口，此时，主机通过信号采样时钟不能采样到指令错误信号。(c)中的指令错误信号的中心和信号采样时钟的上升沿之间也存在偏移，此时，主机通过信号采样时钟容易导致不能准确采样到指令错误信号。

步骤208，在存储器输入的指令错误信号经过目标延迟单元处理之后，通过目标抽头接口，将处理得到的偏移调整后的目标指令错误信号从延迟控制电路中导出，以供信号采样时钟采样。

其中，目标指令错误信号，是经过目标延迟单元进行延迟控制处理，以对指令错误信号与信号采样时钟的采样沿之间的偏移进行调整之后的指令错误信号。

具体地，延迟调整训练是为了从延迟控制电路中确定出目标抽头接口。在延迟调整训练之后的实际应用阶段中，计算机设备可通过存储器可生成实际应用场景中的指令错误信号，并将生成的指令错误信号发送至主机。计算机设备通过主机在接收到存储器输入的指令错误信号之后，可将接收到的指令错误信号传输通过目标延迟单元，以进行延迟控制处理得到的偏移调整后的目标指令错误信号。进而，计算机设备可通过目标抽头接口，将处理得到的偏移调整后的目标指令错误信号从延迟控制电路中导出。计算机设备从延迟控制电路中导出目标指令错误信号之后，计算机设备可通过主机的信号采样时钟对目标指令错误信号进行采样。

上述信号延迟控制方法中，通过主机获取存储器发送的样本指令错误信号；主机上设置的延迟控制电路中包括依次连接的延迟单元；每个延迟单元之后皆接有抽头接口；抽头接口支持从延迟控制电路中导出信号。通过基于样本指令错误信号进行延迟调整训练，可以确定针对主机上的延迟控制电路的延迟调整信息。基于延迟调整信息可以从延迟控制电路中确定目标抽头接口，目标抽头接口之前的目标延迟单元，可用于通过延迟处理对指令错误信号进行信号偏移调整，得到与主机的信号采样时钟的采样沿对齐的指令错误信号。存储器输入的指令错误信号可以通过目标延迟单元进行延迟控制处理，得到偏移调整后的目标指令错误信号，并通过目标抽头接口可将目标指令错误信号直接从延迟控制电路中导出。由于从延迟控制电路中导出的目标指令错误信号与主机的信号采样时钟的采样沿已经重新进行了对齐，因此，可以保证主机正确采样到目标指令错误信号，从而保证由存储器反馈至主机的目标指令错误信号可以及时得到响应，避免了存储器出现指令执行错误的情况，从而提升了存储器指令工作的稳定性。

在一个实施例中，基于样本指令错误信号进行延迟调整训练，以确定针对主机上的延迟控制电路的延迟调整信息，包括：在主机通过信号采样时钟采样到样本指令错误信号的第一状态下，朝着增加样本指令错误信号延迟的方向调整主机上的延迟控制电路，直至出现主机通过信号采样时钟未采样到样本指令错误信号的第二状态时，得到针对主机上的延迟控制电路的第一调整信息；将第二状态恢复至第一状态，并朝着降低样本指令错误信号延迟的方向调整主机上的延迟控制电路，直至出现主机通过信号采样时钟未采样到样本指令错误信号的第二状态时，得到针对主机上的延迟控制电路的第二调整信息；根据第一调整信息和第二调整信息，确定针对主机上的延迟控制电路的延迟调整信息。

其中，第一状态，是主机通过信号采样时钟采样到样本指令错误信号的状态。第二状态，是主机通过信号采样时钟未采样到样本指令错误信号的状态。第一调整信息，是在增加样本指令错误信号延迟的过程中，主机通过信号采样时钟从采样到样本指令错误信号到未采样到样本指令错误信号，即样本指令错误信号处于临界状态时所记录的调整信息。第二调整信息，是在降低样本指令错误信号延迟的过程中，主机通过信号采样时钟从采样到样本指令错误信号到未采样到样本指令错误信号，即样本指令错误信号处于临界状态时所记录的调整信息。

具体地，计算机设备可通过存储器将样本指令错误信号发送至主机，并通过主机的信号采样时钟对样本指令错误信号进行采样。在主机通过信号采样时钟采样到样本指令错误信号的第一状态下，计算机设备可朝着增加样本指令错误信号延迟的方向调整主机上的延迟控制电路，即逐渐增加样本指令错误信号传输通过延迟单元的数量，直至出现主机通过信号采样时钟未采样到样本指令错误信号的第二状态时，记录针对主机上的延迟控制电路的第一调整信息。将第二状态恢复至第一状态，即，将主机通过信号采样时钟未采样到样本指令错误信号的第二状态恢复至最开始训练时主机通过信号采样时钟采样到样本指令错误信号的第一状态，并朝着降低样本指令错误信号延迟的方向调整主机上的延迟控制电路，即逐渐减少样本指令错误信号传输通过延迟单元的数量，直至再次出现主机通过信号采样时钟未采样到样本指令错误信号的第二状态时，记录针对主机上的延迟控制电路的第二调整信息。进而，计算机设备可根据记录下来的第一调整信息和记录下来的第二调整信息，确定针对主机上的延迟控制电路的延迟调整信息。

在一个实施例中，计算机设备逐渐增加或减少样本指令错误信号传输通过延迟单元的数量，具体可以是逐步增加或减少样本指令错误信号传输通过延迟单元的数量，每一步增加或减少的延迟单元的数量可以为至少一个。比如，一步增加或减少一个延迟单元，也可以一步增加或减少两个延迟单元，还可以一步增加或减少三个延迟单元。

在一个实施例中，如图6所示，计算机设备可通过主机的信号采样时钟对样本指令错误信号进行采样。在延迟调整训练的第一阶段，在主机通过信号采样时钟采样到样本指令错误信号的第一状态下，计算机设备可朝着增加样本指令错误信号延迟的方向调整主机上的延迟控制电路，直至出现主机通过信号采样时钟未采样到样本指令错误信号的第二状态时，即达到延迟调整训练的第二阶段，此时，马上记录针对主机上的延迟控制电路的第一调整信息。进而，计算机设备可将第二状态恢复至第一状态，即，恢复至延迟调整训练的第一阶段，并朝着降低样本指令错误信号延迟的方向调整主机上的延迟控制电路，直至再次出现主机通过信号采样时钟未采样到样本指令错误信号的第二状态时，即达到延迟调整训练的第三阶段，此时，马上记录针对主机上的延迟控制电路的第二调整信息。

上述实施例中，主机通过信号采样时钟可以采样到样本指令错误信号，说明信号采样时钟的采样沿并没有漂移出样本指令错误信号所在的数据窗口，此时，朝着增加样本指令错误信号延迟的方向调整主机上的延迟控制电路，可以增加样本指令错误信号的延迟，增加延迟的过程中一旦出现未采样到样本指令错误信号，可以马上记录表示数据窗口一边临界状态的第一调整信息。进而，将第二状态恢复至第一状态，并朝着降低样本指令错误信号延迟的方向调整主机上的延迟控制电路，可以降低样本指令错误信号的延迟，降低延迟的过程中一旦出现未采样到样本指令错误信号，可以马上记录表示数据窗口另一边临界状态的第二调整信息。这样，基于第一调整信息和第二调整信息，便可以准确地确定出可以采样到样本指令错误信号对应的延迟调整信息。

在一个实施例中，延迟控制电路包括第一子电路和第二子电路；第二子电路连接在第一子电路之后；第一子电路和第二子电路分别包括依次连接的延迟单元；第一调整信息包括样本指令错误信号已传输通过第二子电路中的延迟单元的第一数量；在主机通过信号采样时钟采样到样本指令错误信号的第一状态下，朝着增加样本指令错误信号延迟的方向调整主机上的延迟控制电路，直至出现主机通过信号采样时钟未采样到样本指令错误信号的第二状态时，得到针对主机上的延迟控制电路的第一调整信息，包括：控制获取的样本指令错误信号依次经过第一子电路中的各延迟单元，以进行初始的延迟控制处理，得到初始控制后的样本指令错误信号；在主机通过信号采样时钟采样到初始控制后的样本指令错误信号的第一状态下，朝着增加初始控制后的样本指令错误信号的延迟的方向，继续控制初始控制后的样本指令错误信号逐个传输通过第二子电路中的延迟单元，直至出现信号采样时钟从第二子电路的相应抽头接口处未采样到样本指令错误信号的第二状态时，记录样本指令错误信号已传输通过第二子电路中的延迟单元的第一数量。

其中，第一子电路和第二子电路分别是延迟控制电路中的子电路。

具体地，计算机设备可通过存储器将样本指令错误信号发送至主机，并通过主机接收样本指令错误信号。进而，计算机设备可通过主机控制获取的样本指令错误信号依次经过第一子电路中的各延迟单元，以对获取的样本指令错误信号进行初始的延迟控制处理，得到初始控制后的样本指令错误信号。计算机设备可通过主机的信号采样时钟对初始控制后的样本指令错误信号进行采样，在主机通过信号采样时钟采样到初始控制后的样本指令错误信号的第一状态下，计算机设备可朝着增加初始控制后的样本指令错误信号的延迟的方向，继续控制初始控制后的样本指令错误信号逐个传输通过第二子电路中的延迟单元，直至出现信号采样时钟从第二子电路的相应抽头接口处未采样到样本指令错误信号的第二状态时，记录样本指令错误信号已传输通过第二子电路中的延迟单元的第一数量。

上述实施例中，先通过第一子电路对样本指令错误信号进行初始的延迟控制处理，得到初始控制后的样本指令错误信号，此时，初始控制后的样本指令错误信号可能与信号采样时钟的采样沿并不对齐。通过在采样到初始控制后的样本指令错误信号的第一状态下，朝着增加初始控制后的样本指令错误信号的延迟的方向，继续控制初始控制后的样本指令错误信号逐个传输通过第二子电路中的延迟单元，直至出现信号采样时钟从第二子电路的相应抽头接口处未采样到样本指令错误信号的第二状态时，马上记录样本指令错误信号已传输通过第二子电路中的延迟单元的第一数量，这样，可以记录到准确的表示样本指令错误信号的数据窗口其中一边临界状态的第一调整信息，从而进一步提升获取得到的延迟调整信息的准确性。

在一个实施例中，第二调整信息包括样本指令错误信号未传输通过延迟单元的第二数量；将第二状态恢复至第一状态，并朝着降低样本指令错误信号延迟的方向调整主机上的延迟控制电路，直至出现主机通过信号采样时钟未采样到样本指令错误信号的第二状态时，得到针对主机上的延迟控制电路的第二调整信息，包括：将第二状态恢复至第一状态，并朝着降低初始控制后的样本指令错误信号的延迟的方向，控制初始控制后的样本指令错误信号逐个减少传输通过第一子电路中的延迟单元，直至出现信号采样时钟从第一子电路的相应抽头接口处未采样到样本指令错误信号的第二状态时，记录样本指令错误信号未传输通过的延迟单元的第二数量。

具体地，计算机设备可将第二状态恢复至第一状态，即，将主机通过信号采样时钟未采样到初始控制后的样本指令错误信号的第二状态，恢复至最开始训练时主机通过信号采样时钟采样到初始控制后的样本指令错误信号的第一状态。进而，计算机设备可朝着降低初始控制后的样本指令错误信号的延迟的方向，控制初始控制后的样本指令错误信号逐个减少传输通过第一子电路中的延迟单元，直至出现信号采样时钟从第一子电路的相应抽头接口处未采样到样本指令错误信号的第二状态时，计算机设备可记录样本指令错误信号未传输通过的延迟单元的第二数量。

在一个实施例中，参考图4，延迟控制电路中的步长计数器可用于记录样本指令错误信号已传输通过第二子电路中的延迟单元的第一数量，以及记录样本指令错误信号未传输通过的延迟单元的第二数量。

上述实施例中，朝着降低初始控制后的样本指令错误信号的延迟的方向，控制初始控制后的样本指令错误信号逐个减少传输通过第一子电路中的延迟单元，直至出现信号采样时钟从第一子电路的相应抽头接口处未采样到样本指令错误信号的第二状态时，马上记录样本指令错误信号未传输通过的延迟单元的第二数量。这样，可以记录到准确的表示样本指令错误信号的数据窗口另外一边临界状态的第二调整信息，从而进一步提升获取得到的延迟调整信息的准确性。

在一个实施例中，根据第一调整信息和第二调整信息，确定针对主机上的延迟控制电路的延迟调整信息，包括：根据第一数量和第二数量的均值，确定针对主机上的延迟控制电路的延迟调整信息。

具体地，计算机设备可计算出第一数量和第二数量的均值，并根据第一数量和第二数量的均值，计算得到针对主机上的延迟控制电路的延迟调整信息。

在一个实施例中，计算机设备可将计算得到的第一数量和第二数量的均值，直接作为针对主机上的延迟控制电路的延迟调整信息。

上述实施例中，通过第一数量和第二数量的均值确定延迟调整信息，可以进一步提升延迟调整信息的准确率。

在一个实施例中，在主机通过信号采样时钟采样到样本指令错误信号的第一状态下，朝着增加样本指令错误信号延迟的方向调整主机上的延迟控制电路之前，方法还包括：在主机通过信号采样时钟未采样到样本指令错误信号的第二状态下，对主机的当前工作频率进行频率降低调整处理，得到降低后的目标工作频率；目标工作频率，是使主机通过信号采样时钟采样到样本指令错误信号的工作频率；基于工作在目标工作频率上的主机中的信号采样时钟，采样样本指令错误信号，以使得信号采样时钟采样到样本指令错误信号。

其中，当前工作频率是主机当前的工作频率，即主机通过信号采样时钟未采样到样本指令错误信号时主机的工作频率。目标工作频率，是对当前工作频率进行频率降低调整处理后所得到的频率。

具体地，计算机设备可通过存储器将样本指令错误信号发送至主机，并通过主机的信号采样时钟对样本指令错误信号进行采样。在主机通过信号采样时钟未采样到样本指令错误信号的第二状态下，说明主机的当前工作频率过高，导致样本指令错误信号持续为高的时间较短，从而导致主机通过信号采样时钟采样不到样本指令错误信号，此时，计算机设备可对主机的当前工作频率进行频率降低调整处理，得到降低后的目标工作频率。可以理解，降低主机的工作频率可以拉长样本指令错误信号持续为高的时间，工作在目标工作频率上的主机中的信号采样时钟可以顺利采样到样本指令错误信号。进而，计算机设备可基于工作在目标工作频率上的主机中的信号采样时钟，对样本指令错误信号进行采样，以使得信号采样时钟采样到样本指令错误信号。之后，在主机通过信号采样时钟采样到样本指令错误信号的第一状态下，执行上述朝着增加样本指令错误信号延迟的方向调整主机上的延迟控制电路的步骤及其后续步骤。

上述实施例中，主机在接收到存储器发送的样本指令错误信号之后，若主机通过信号采样时钟未采样到样本指令错误信号，说明信号采样时钟的采样沿已经漂移出样本指令错误信号所在的数据窗口，此时，通过将主机的当前工作频率降低至目标工作频率，工作在目标工作频率的主机可以拉长样本指令错误信号持续为高的时间，进而可使得主机的信号采样时钟可以采样到样本指令错误信号，提升了延迟调整训练的成功率。

在一个实施例中，方法还包括：获取样本指令；样本指令携带使存储器在获取到样本指令后生成样本指令错误信号的字段集合；通过主机将样本指令发送至存储器，以使得存储器对字段集合中的各字段进行异或运算处理，以对样本指令进行指令校验，并基于校验得到的校验结果触发生成样本指令错误信号；通过存储器将生成的样本指令错误信号发送至主机。

其中，样本指令，是用于触发存储器生成样本指令错误信号的指令，可以理解，一条样本指令可以包括多个字段。字段集合，是样本指令中的各个字段所组成的集合。对字段进行异或运算处理，是指对字段的值进行异或运算。

具体地，计算机设备可通过主机生成携带使存储器生成样本指令错误信号的字段集合的样本指令，并通过主机将样本指令发送至存储器。计算机设备可通过存储器接收样本指令，并对样本指令的字段集合中的各字段进行异或运算处理，以对样本指令进行指令校验，得到校验结果。计算机设备可通过存储器基于校验得到的校验结果触发生成样本指令错误信号，并通过存储器将生成的样本指令错误信号发送至主机。

在一个实施例中，计算机设备可支持的指令包括行指令，如图7所示，行指令具体可包括行无操作指令(Row No Operation指令)、激活指令(Activate指令)、预充电指令(Precharge指令)、全部预充电指令(Precharge All指令)、单地址刷新指令(Single BankRefresh指令)、刷新指令(Refresh指令)、断电入口指令(Power-Down Entry指令)、自动进入刷新指令(Self Refresh Entry指令)、断电指令/自动刷新退出指令(Power-Down/SelfRefresh Exit指令)。各个行指令包括字段1至字段7这七个字段，其中，H字段表示1，L字段表示0，V字段可表示1或0，PAR字段表示指令校验字段，BA字段表示Bank地址，RA字段表示行地址，SID表示堆栈的标识号。

在一个实施例中，计算机设备可支持的指令包括列指令，如图8所示，列指令具体可包括Column No Operation指令(列无操作指令)、Read指令(读指令)、Read w/AP指令(Read with Auto Precharge，带自动预充电的读指令)、Write指令(写指令)、Write w/AP指令(Write with Auto Precharge，带自动预充电的写指令)、Mode Register Set指令(模式寄存器配置指令)。各个列指令包括字段1至字段9这九个字段，其中，H字段表示1，L字段表示0，V字段可表示1或0，PAR字段表示指令校验字段，BA字段表示Bank地址，CA字段表示列地址，SID表示堆栈的标识号、OP字段表示操作码。

在一个实施例中，如图9所示，主机向存储器发送的指令为激活指令，从图7可知，激活指令为双周期指令，共占用了T0和T1两个周期。其中，在T0发送的是BAx和RAy(Bank地址和行地址)，在T1发送的是RAy(行地址)。主机向存储器发送的指令为读/写指令，从图8可知，读/写指令为单周期指令，共占用了T2一个周期。其中，上升沿发送的是BAz和CAn(Bank地址和列地址)，下降沿发送的是CAn(列地址)。若T0时刻发送的激活指令的第一个时钟周期出现指令校验错误，则存储器可生成相应的指令错误信号，并在经过预设的两个周期的延迟之后，即在T2时刻，存储器可向主机返回持续预设的一个时钟周期的指令错误信号。其中，时钟1和时钟2为两个差分时钟，x、y、z和n可分别表示自然数。

在一个实施例中，如图10所示，若T0时刻发送的激活指令的第一个时钟周期出现指令校验错误，则存储器可生成相应的指令错误信号，并在经过预设的两个周期的延迟之后，即在T2时刻，存储器可向主机返回持续预设的一个时钟周期的指令错误信号。同时，若T2时刻发送的读/写指令出现指令校验错误，则存储器可生成相应的指令错误信号，并在经过预设的两个周期的延迟之后，即在T4时刻，存储器可向主机返回持续预设的一个时钟周期的指令错误信号。

在一个实施例中，如图11所示，若T0时刻发送的激活指令的第一个时钟周期出现指令校验错误，则存储器可生成相应的指令错误信号，并在经过预设的两个周期的延迟之后，即在T2时刻，存储器可向主机返回持续预设的一个时钟周期的指令错误信号。同时，若T1时刻发送的激活指令的第二个时钟周期出现指令校验错误，则存储器可生成相应的指令错误信号，并在经过预设的两个周期的延迟之后，即在T3时刻，存储器可向主机返回持续预设的一个时钟周期的指令错误信号。此外，若T2时刻发送的读/写指令出现指令校验错误，则存储器可生成相应的指令错误信号，并在经过预设的两个周期的延迟之后，即在T4时刻，存储器可向主机返回持续预设的一个时钟周期的指令错误信号。

上述实施例中，通过生成携带使存储器在获取到样本指令后生成样本指令错误信号的字段集合的样本指令，并通过存储器对字段集合中的各字段进行异或运算处理，以对样本指令进行指令校验生成样本指令错误信号，可以保证延迟调整训练过程的顺利进行，提升延迟调整训练的成功率。

在一个实施例中，字段集合中包括一个指令校验字段和多个非指令校验字段；指令校验字段和第一异或结果进行异或运算后得到的第二异或结果，用于表征存储器在接收到样本指令后生成样本指令错误信号；第一异或结果，是多个非指令校验字段进行异或运算后得到的结果。

其中，指令校验字段，是样本指令中的校验字段，用于对样本指令进行指令校验。非指令校验字段，是样本指令的各个字段中除指令校验字段之外的其他字段。第一异或结果，是将样本指令中各个非指令校验字段的值依次进行异或运算后得到的结果。第二异或结果，是将指令校验字段的值和第一异或结果进行异或运算后得到的结果。

具体地，计算机设备可将样本指令中各个非指令校验字段的值依次进行异或运算，得到第一异或结果。进而，计算机设备可将指令校验字段的值和第一异或结果进行异或运算，得到第二异或结果，可以理解，第二异或结果即为对样本指令进行指令校验所得到的校验结果。计算机设备可通过存储器基于校验结果触发生成样本指令错误信号。

在一个实施例中，如图12所示，计算机可通过图12所示的偶校验方式对指令进行校验。可以理解，指令可包括行指令和列指令，若将指令中除PAR字段(指令校验字段)之外的指令字段，即将行指令中各个非指令校验字段的值依次进行异或运算，若运算结果为偶数(即0)，同时，PAR字段(指令校验字段)为L(即0)，则指令错误信号的输出为L(即0，也就是指令校验未错误，存储器没有生成指令错误信号)。若运算结果为偶数(即0)，同时，PAR字段(指令校验字段)为H(即1)，则指令错误信号的输出为H(即1，也就是指令校验发生了错误，存储器会生成指令错误信号)。若运算结果为奇数(即1)，同时，PAR字段(指令校验字段)为L(即0)，则指令错误信号的输出为H(即1，也就是指令校验发生了错误，存储器会生成指令错误信号)。若运算结果为奇数(即1)，同时，PAR字段(指令校验字段)为H(即1)，则指令错误信号的输出为L(即0，也就是指令校验未错误，存储器没有生成指令错误信号)。由此，可以理解，若想生成指令错误信号，则指令校验字段(即PAR字段)和第一异或结果进行异或运算后得到的第二异或结果要为1，其中，第一异或结果，是将指令中各个非指令校验字段的值依次进行异或运算后得到的结果。

在一个实施例中，如图13所示，计算机设备可生成用于延迟调整训练的样本指令，即全部预充电指令(PREA指令，即Precharge All指令)。全部预充电指令中各个非指令校验字段的值依次进行异或运算后得到的结果为1，而指令校验字段(即PAR字段)为0，则该全部预充电指令会使得存储器校验错误，生成相应的指令错误信号。

在一个实施例中，如图14所示，计算机设备可生成用于延迟调整训练的样本指令，即读指令(RD指令，即Read指令)。读指令中各个非指令校验字段的值依次进行异或运算后得到的结果为0，而指令校验字段(即PAR字段)为1，则该读指令会使得存储器校验错误，生成相应的指令错误信号。

上述实施例中，通过生成携带使存储器在获取到样本指令后生成样本指令错误信号的字段集合的样本指令，可以使得存储器对样本指令进行指令校验时出错，以生成用于延迟调整训练的样本指令错误信号，保证延迟调整训练的顺利进行，进一步提升延迟调整训练的成功率。

在一个实施例中，在基于延迟调整信息，从延迟控制电路中确定目标抽头接口之后，方法还包括：通过定时器周期性地触发通过硬件控制执行通过主机获取存储器发送的样本指令错误信号的步骤，以触发重新进行延迟调整训练。

具体地，计算机设备中部署有定时器，计算机设备可通过定时器周期性地触发通过硬件控制执行通过主机获取存储器发送的样本指令错误信号的步骤，以触发重新进行延迟调整训练。可以理解，计算机设备可通过定时器进行计时，每间隔预设时长就触发一次通过硬件控制重新进行延迟调整训练。

举例说明，计算机设备可通过定时器进行计时，每间隔24小时就触发一次通过硬件控制重新进行延迟调整训练。

上述实施例中，通过定时器周期性地触发通过硬件控制对延迟控制电路进行定期的重新训练，可以保证计算机在工作过程中，不会出现指令错误信号与信号采样时钟的采样沿偏移的情况，进一步提升了存储器指令工作的稳定性。

在一个实施例中，在基于延迟调整信息，从延迟控制电路中确定目标抽头接口之后，方法还包括：监测高带宽内存系统的系统工作状态；高带宽内存系统包括主机和存储器；若系统工作状态为不繁忙状态，则通过软件控制重新执行通过主机获取存储器发送的样本指令错误信号步骤，以触发重新进行延迟调整训练。

具体地，计算机设备中部署有高带宽内存系统，计算机设备可对高带宽内存系统的工作状态进行监测。若监测到高带宽内存系统的系统工作状态为不繁忙状态，则计算机设备可通过软件控制重新执行通过主机获取存储器发送的样本指令错误信号步骤，以触发重新进行延迟调整训练。若监测到高带宽内存系统的系统工作状态为繁忙状态，则计算机设备可通过软件控制暂时不进行延迟调整训练，待下一次监测到高带宽内存系统的系统工作状态为不繁忙状态时，再进行延迟调整训练。

上述实施例中，通过软件控制的方式，可选择在高带宽内存系统不繁忙的时候，对延迟控制电路进行重新训练，以进一步保证计算机在工作过程中，不会出现指令错误信号与信号采样时钟的采样沿偏移的情况，进一步提升了存储器指令工作的稳定性。同时，在高带宽内存系统不繁忙的时候对延迟控制电路进行重新训练，也可以保证整个高带宽内存系统的工作效率。

在一个实施例中，方法还包括：通过主机将目标指令发送至存储器；通过主机接收存储器发送的指令错误信号；存储器发送的指令错误信号，是存储器对目标指令进行指令校验后生成的信号；控制存储器发送的指令错误信号依次传输至延迟控制电路中的目标延迟单元，以对存储器发送的指令错误信号进行延迟控制处理。

其中，目标指令，是延迟调整训练结束之后主机所生成的指令，可以理解，目标指令是实际应用中主机所生成的指令，并不是生成用于进行延迟调整训练的指令。

具体地，计算机设备可通过主机获取目标指令，并通过主机将目标指令发送至存储器。计算机设备可通过存储接收主机发送的目标指令，并基于对目标指令进行指令校验，若校验结果为目标指令错误，则基于校验结果触发生成指令错误信号，并将生成的指令错误信号发送至主机。计算机设备可通过主机接收存储器发送的指令错误信号，并通过主机控制存储器发送的指令错误信号依次传输至延迟控制电路中的目标延迟单元，以通过目标延迟单元对存储器发送的指令错误信号进行延迟控制处理。

上述实施例中，主机可将实际应用阶段中生成的指令错误信号，依次传输至延迟控制电路中的目标延迟单元，以对存储器发送的指令错误信号进行延迟控制处理，使得延迟控制处理后的目标指令错误信号与信号采样时钟的采样沿对齐，从而保证主机可正确采样到目标指令错误信号。

在一个实施例中，方法还包括：通过信号采样时钟对从延迟控制电路中导出的目标指令错误信号进行采样；导出的目标指令错误信号与主机的信号采样时钟的采样沿对齐；通过主机基于采样得到的目标指令错误信号，向存储器重发目标指令错误信号对应的目标指令。

具体地，计算机设备可通过主机的信号采样时钟对从延迟控制电路中导出的目标指令错误信号进行采样。计算机设备可通过主机基于采样得到的目标指令错误信号，重新生成目标指令错误信号对应的目标指令，并向存储器重发目标指令错误信号对应的目标指令。

在一个实施例中，导出的目标指令错误信号与主机的信号采样时钟的采样沿对齐，具体可以是目标指令错误信号的中心与主机的信号采样时钟的采样沿对齐，其中，信号采样时钟的采样沿可以是信号采样时钟的上升沿或下降沿。

上述实施例中，通过主机基于正确采样得到的目标指令错误信号，向存储器重发目标指令错误信号对应的目标指令，以保证存储器的指令工作的正常进行，进一步保证存储器的指令工作的稳定性。

在一个实施例中，如图15所示，在延迟调整训练过程中，计算机设备可通过主机上的指令生成单元生成样本指令，并通过指令发送单元将样本指令发送至存储器。存储器可通过指令接收单元接收主机发送的样本指令，并通过指令解析单元对样本指令进行解析，进而再通过指令校验单元对解析后的样本指令进行指令校验。由于样本指令中携带使存储器在获取到样本指令后生成样本指令错误信号的字段集合，因此，指令校验单元对解析后的样本指令进行指令校验后悔生成样本指令错误信号。存储器可通过样本指令错误信号发送单元将样本指令错误信号基于指令错误信号发送管脚发送至主机。进而，主机可基于样本指令错误信号对主机上的延迟控制电路进行训练，以确定导出指令错误信号的目标抽头接口。在实际应用过程中，在存储器输入的指令错误信号经过目标抽头接口之前的目标延迟单元处理之后，通过目标抽头接口，将处理得到的偏移调整后的目标指令错误信号从延迟控制电路中导出，以供主机的信号采样时钟采样，采样得到的目标指令错误信号可发送给指令错误信号接收单元，以使得主机基于目标指令错误信号进行相应的处理，比如，向存储器重发指令，或进行相应的电路检修。

在一个实施例中，主机的指令发送单元需要在各个指令要遵循的时序下发送相应指令。比如，如图16所示，经参考图7中的预充电指令/全部预充电指令(即Precharge指令/Precharge All指令)的详情可知，预充电指令/全部预充电指令中的各个字段(即字段1至字段7)，要在相应的时序下进行发送，其中，预充电指令/全部预充电指令的唯一区别在于在字段5，若是预充电指令，则字段5为L(即0)，若是全部预充电指令，则字段5为H(即1)。再比如，

如图17所示，经参考图8中的读指令和带自动预充电的读指令(即Read指令和Readw/AP指令)详情可知读指令和带自动预充电的读指令中的各个字段(即字段1至字段9)，要在相应的时序下进行发送，其中，读指令和带自动预充电的读指令的唯一区别在于在字段4，若是读指令，则字段4为L(即0)，若是带自动预充电的读指令，则字段4为H(即1)。

如图18所示，在一个实施例中，提供了一种信号延迟控制方法，该方法可应用于计算机设备，计算机设备可以是终端或服务器，由终端或服务器自身单独执行，也可以通过终端和服务器之间的交互来实现。本实施例以该方法应用于计算机设备为例进行说明，包括以下步骤：

步骤1802，获取样本指令；样本指令携带使存储器在获取到样本指令后生成样本指令错误信号的字段集合。

步骤1804，通过主机将样本指令发送至存储器，以使得存储器对字段集合中的各字段进行异或运算处理，以对样本指令进行指令校验，并基于校验得到的校验结果触发生成样本指令错误信号；主机上设置的延迟控制电路中包括依次连接的延迟单元；每个延迟单元之后皆接有抽头接口；抽头接口支持从延迟控制电路中导出信号；延迟控制电路包括第一子电路和第二子电路；第二子电路连接在第一子电路之后；第一子电路和第二子电路分别包括依次连接的延迟单元。

步骤1806，通过存储器将生成的样本指令错误信号发送至主机；通过主机获取存储器发送的样本指令错误信号；

步骤1808，控制获取的样本指令错误信号依次经过第一子电路中的各延迟单元，以进行初始的延迟控制处理，得到初始控制后的样本指令错误信号。

步骤1810，在主机通过信号采样时钟未采样到初始控制后的样本指令错误信号的第二状态下，对主机的当前工作频率进行频率降低调整处理，得到降低后的目标工作频率；目标工作频率，是使主机通过信号采样时钟采样到初始控制后的样本指令错误信号的工作频率。

步骤1812，基于工作在目标工作频率上的主机中的信号采样时钟，采样初始控制后的样本指令错误信号，以使得信号采样时钟采样到初始控制后的样本指令错误信号。

步骤1814，在主机通过信号采样时钟采样到初始控制后的样本指令错误信号的第一状态下，朝着增加初始控制后的样本指令错误信号的延迟的方向，继续控制初始控制后的样本指令错误信号逐个传输通过第二子电路中的延迟单元，直至出现信号采样时钟从第二子电路的相应抽头接口处未采样到样本指令错误信号的第二状态时，记录样本指令错误信号已传输通过第二子电路中的延迟单元的第一数量。

步骤1816，将第二状态恢复至第一状态，并朝着降低初始控制后的样本指令错误信号的延迟的方向，控制初始控制后的样本指令错误信号逐个减少传输通过第一子电路中的延迟单元，直至出现信号采样时钟从第一子电路的相应抽头接口处未采样到样本指令错误信号的第二状态时，记录样本指令错误信号未传输通过的延迟单元的第二数量。

步骤1818，根据第一数量和第二数量的均值，确定针对主机上的延迟控制电路的延迟调整信息。

步骤1820，基于延迟调整信息，从延迟控制电路中确定目标抽头接口；其中，目标抽头接口之前的目标延迟单元，用于通过延迟处理对指令错误信号进行信号偏移调整，得到与主机的信号采样时钟的采样沿对齐的指令错误信号。

步骤1822，通过主机将目标指令发送至存储器；通过主机接收存储器发送的指令错误信号；存储器发送的指令错误信号，是存储器对目标指令进行指令校验后生成的信号。

步骤1824，控制存储器发送的指令错误信号依次传输至延迟控制电路中的目标延迟单元，以对存储器发送的指令错误信号进行延迟控制处理。

步骤1826，在存储器输入的指令错误信号经过目标延迟单元处理之后，通过目标抽头接口，将处理得到的偏移调整后的目标指令错误信号从延迟控制电路中导出，以供信号采样时钟采样。

步骤1828，通过信号采样时钟对从延迟控制电路中导出的目标指令错误信号进行采样；导出的目标指令错误信号与主机的信号采样时钟的采样沿对齐。

步骤1830，通过主机基于采样得到的目标指令错误信号，向存储器重发目标指令错误信号对应的目标指令。

本申请还提供一种应用场景，该应用场景应用上述的信号延迟控制方法。具体地，该信号延迟控制方法可应用于激活指令错误信号延迟控制的场景，其中，存储器为动态随机存取存储器。计算机设备可获取样本激活指令；样本激活指令携带使动态随机存取存储器在获取到样本激活指令后生成样本激活指令错误信号的字段集合。通过主机将样本激活指令发送至动态随机存取存储器，以使得动态随机存取存储器对字段集合中的各字段进行异或运算处理，以对样本激活指令进行指令校验，并基于校验得到的校验结果触发生成样本激活指令错误信号；主机上设置的延迟控制电路中包括依次连接的延迟单元；每个延迟单元之后皆接有抽头接口；抽头接口支持从延迟控制电路中导出信号；延迟控制电路包括第一子电路和第二子电路；第二子电路连接在第一子电路之后；第一子电路和第二子电路分别包括依次连接的延迟单元。

计算机设备可通过动态随机存取存储器将生成的样本激活指令错误信号发送至主机；通过主机获取动态随机存取存储器发送的样本激活指令错误信号；控制获取的样本激活指令错误信号依次经过第一子电路中的各延迟单元，以进行初始的延迟控制处理，得到初始控制后的样本激活指令错误信号。在主机通过信号采样时钟未采样到初始控制后的样本激活指令错误信号的第二状态下，对主机的当前工作频率进行频率降低调整处理，得到降低后的目标工作频率；目标工作频率，是使主机通过信号采样时钟采样到初始控制后的样本激活指令错误信号的工作频率。基于工作在目标工作频率上的主机中的信号采样时钟，采样初始控制后的样本激活指令错误信号，以使得信号采样时钟采样到初始控制后的样本激活指令错误信号。在主机通过信号采样时钟采样到初始控制后的样本激活指令错误信号的第一状态下，朝着增加初始控制后的样本激活指令错误信号的延迟的方向，继续控制初始控制后的样本激活指令错误信号逐个传输通过第二子电路中的延迟单元，直至出现信号采样时钟从第二子电路的相应抽头接口处未采样到样本激活指令错误信号的第二状态时，记录样本激活指令错误信号已传输通过第二子电路中的延迟单元的第一数量。将第二状态恢复至第一状态，并朝着降低初始控制后的样本激活指令错误信号的延迟的方向，控制初始控制后的样本激活指令错误信号逐个减少传输通过第一子电路中的延迟单元，直至出现信号采样时钟从第一子电路的相应抽头接口处未采样到样本激活指令错误信号的第二状态时，记录样本激活指令错误信号未传输通过的延迟单元的第二数量。根据第一数量和第二数量的均值，确定针对主机上的延迟控制电路的延迟调整信息。基于延迟调整信息，从延迟控制电路中确定目标抽头接口；其中，目标抽头接口之前的目标延迟单元，用于通过延迟处理对指令错误信号进行信号偏移调整，得到与主机的信号采样时钟的采样沿对齐的指令错误信号。

计算机设备可通过主机将目标指令发送至动态随机存取存储器；通过主机接收动态随机存取存储器发送的指令错误信号；动态随机存取存储器发送的指令错误信号，是动态随机存取存储器对目标指令进行指令校验后生成的信号；控制动态随机存取存储器发送的指令错误信号依次传输至延迟控制电路中的目标延迟单元，以对动态随机存取存储器发送的指令错误信号进行延迟控制处理。在动态随机存取存储器输入的指令错误信号经过目标延迟单元处理之后，通过目标抽头接口，将处理得到的偏移调整后的目标指令错误信号从延迟控制电路中导出，以供信号采样时钟采样。

计算机设备可通过信号采样时钟对从延迟控制电路中导出的目标指令错误信号进行采样；导出的目标指令错误信号与主机的信号采样时钟的采样沿对齐。通过主机基于采样得到的目标指令错误信号，向动态随机存取存储器重发目标指令错误信号对应的目标指令。

本申请还另外提供一种应用场景，该应用场景应用上述的信号延迟控制方法。具体地，该信号延迟控制方法可应用于读指令错误信号延迟控制的场景，还可以应用于写指令错误信号延迟控制的场景等。

应该理解的是，虽然上述各实施例的流程图中的各个步骤按照顺序依次显示，但是这些步骤并不是必然按照顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，上述各实施例中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

在一个实施例中，如图19所示，提供了一种信号延迟控制装置1900，该装置可以采用软件模块或硬件模块，或者是二者的结合成为计算机设备的一部分，该装置具体包括：

获取模块1902，用于通过主机获取存储器发送的样本指令错误信号；主机上设置的延迟控制电路中包括依次连接的延迟单元；每个延迟单元之后皆接有抽头接口；抽头接口支持从延迟控制电路中导出信号。

训练模块1904，用于基于样本指令错误信号进行延迟调整训练，以确定针对主机上的延迟控制电路的延迟调整信息；基于延迟调整信息，从延迟控制电路中确定目标抽头接口；其中，目标抽头接口之前的目标延迟单元，用于通过延迟处理对指令错误信号进行信号偏移调整，得到与主机的信号采样时钟的采样沿对齐的指令错误信号。

导出模块1906，用于在存储器输入的指令错误信号经过目标延迟单元处理之后，通过目标抽头接口，将处理得到的偏移调整后的目标指令错误信号从延迟控制电路中导出，以供信号采样时钟采样。

在一个实施例中，训练模块1904还用于在主机通过信号采样时钟采样到样本指令错误信号的第一状态下，朝着增加样本指令错误信号延迟的方向调整主机上的延迟控制电路，直至出现主机通过信号采样时钟未采样到样本指令错误信号的第二状态时，得到针对主机上的延迟控制电路的第一调整信息；将第二状态恢复至第一状态，并朝着降低样本指令错误信号延迟的方向调整主机上的延迟控制电路，直至出现主机通过信号采样时钟未采样到样本指令错误信号的第二状态时，得到针对主机上的延迟控制电路的第二调整信息；根据第一调整信息和第二调整信息，确定针对主机上的延迟控制电路的延迟调整信息。

在一个实施例中，延迟控制电路包括第一子电路和第二子电路；第二子电路连接在第一子电路之后；第一子电路和第二子电路分别包括依次连接的延迟单元；第一调整信息包括样本指令错误信号已传输通过第二子电路中的延迟单元的第一数量；训练模块1904还用于控制获取的样本指令错误信号依次经过第一子电路中的各延迟单元，以进行初始的延迟控制处理，得到初始控制后的样本指令错误信号；在主机通过信号采样时钟采样到初始控制后的样本指令错误信号的第一状态下，朝着增加初始控制后的样本指令错误信号的延迟的方向，继续控制初始控制后的样本指令错误信号逐个传输通过第二子电路中的延迟单元，直至出现信号采样时钟从第二子电路的相应抽头接口处未采样到样本指令错误信号的第二状态时，记录样本指令错误信号已传输通过第二子电路中的延迟单元的第一数量。

在一个实施例中，第二调整信息包括样本指令错误信号未传输通过的延迟单元的第二数量；训练模块1904还用于将第二状态恢复至第一状态，并朝着降低初始控制后的样本指令错误信号的延迟的方向，控制初始控制后的样本指令错误信号逐个减少传输通过第一子电路中的延迟单元，直至出现信号采样时钟从第一子电路的相应抽头接口处未采样到样本指令错误信号的第二状态时，记录样本指令错误信号未传输通过的延迟单元的第二数量。

在一个实施例中，训练模块1904还用于根据第一数量和第二数量的均值，确定针对主机上的延迟控制电路的延迟调整信息。

在一个实施例中，训练模块1904还用于在主机通过信号采样时钟未采样到样本指令错误信号的第二状态下，对主机的当前工作频率进行频率降低调整处理，得到降低后的目标工作频率；目标工作频率，是使主机通过信号采样时钟采样到样本指令错误信号的工作频率；基于工作在目标工作频率上的主机中的信号采样时钟，采样样本指令错误信号，以使得信号采样时钟采样到样本指令错误信号。

在一个实施例中，获取模块1902还用于获取样本指令；样本指令携带使存储器在获取到样本指令后生成样本指令错误信号的字段集合；装置还包括：发送模块，用于通过主机将样本指令发送至存储器，以使得存储器对字段集合中的各字段进行异或运算处理，以对样本指令进行指令校验，并基于校验得到的校验结果触发生成样本指令错误信号；通过存储器将生成的样本指令错误信号发送至主机。

在一个实施例中，字段集合中包括一个指令校验字段和多个非指令校验字段；指令校验字段和第一异或结果进行异或运算后得到的第二异或结果，用于表征存储器在接收到样本指令后生成样本指令错误信号；第一异或结果，是多个非指令校验字段进行异或运算后得到的结果。

在一个实施例中，装置还包括：定时模块，用于通过定时器周期性地触发通知获取模块1902通过硬件控制执行通过主机获取存储器发送的样本指令错误信号的步骤，以触发重新进行延迟调整训练。

在一个实施例中，装置还包括：监测模块，用于监测高带宽内存系统的系统工作状态；高带宽内存系统包括主机和存储器；若系统工作状态为不繁忙状态，则通知获取模块1902通过软件控制重新执行通过主机获取存储器发送的样本指令错误信号步骤，以触发重新进行延迟调整训练。

在一个实施例中，装置还包括：发送模块，用于通过主机将目标指令发送至存储器；获取模块1902还用于通过主机接收存储器发送的指令错误信号；存储器发送的指令错误信号，是存储器对目标指令进行指令校验后生成的信号；控制存储器发送的指令错误信号依次传输至延迟控制电路中的目标延迟单元，以对存储器发送的指令错误信号进行延迟控制处理。

在一个实施例中，装置还包括：采样模块，用于通过信号采样时钟对从延迟控制电路中导出的目标指令错误信号进行采样；导出的目标指令错误信号与主机的信号采样时钟的采样沿对齐；通过主机基于采样得到的目标指令错误信号，向存储器重发目标指令错误信号对应的目标指令。

上述信号延迟控制装置，通过主机获取存储器发送的样本指令错误信号；主机上设置的延迟控制电路中包括依次连接的延迟单元；每个延迟单元之后皆接有抽头接口；抽头接口支持从延迟控制电路中导出信号。通过基于样本指令错误信号进行延迟调整训练，可以确定针对主机上的延迟控制电路的延迟调整信息。基于延迟调整信息可以从延迟控制电路中确定目标抽头接口，目标抽头接口之前的目标延迟单元，可用于通过延迟处理对指令错误信号进行信号偏移调整，得到与主机的信号采样时钟的采样沿对齐的指令错误信号。存储器输入的指令错误信号可以通过目标延迟单元进行延迟控制处理，得到偏移调整后的目标指令错误信号，并通过目标抽头接口可将目标指令错误信号直接从延迟控制电路中导出。由于从延迟控制电路中导出的目标指令错误信号与主机的信号采样时钟的采样沿已经重新进行了对齐，因此，可以保证主机正确采样到目标指令错误信号，从而保证由存储器反馈至主机的目标指令错误信号可以及时得到响应，避免了存储器出现指令执行错误的情况，从而提升了存储器指令工作的稳定性。

上述信号延迟控制装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。

在一个实施例中，提供了一种计算机设备，该计算机设备可以是服务器，其内部结构图可以如图20所示。该计算机设备包括处理器、存储器、输入/输出接口(Input/Output，简称I/O)和通信接口。其中，处理器、存储器和输入/输出接口通过系统总线连接，通信接口通过输入/输出接口连接到系统总线。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质和内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的输入/输出接口用于处理器与外部设备之间交换信息。该计算机设备的通信接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种信号延迟控制方法。

本领域技术人员可以理解，图20中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，还提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现上述各方法实施例中的步骤。

在一个实施例中，提供了一种计算机可读存储介质，存储有计算机程序，该计算机程序被处理器执行时实现上述各方法实施例中的步骤。

在一个实施例中，提供了一种计算机程序产品，包括计算机程序，计算机程序被处理器执行时实现上述各方法实施例中的步骤。

需要说明的是，本申请所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)，均为经用户授权或者经过各方充分授权的信息和数据，且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-Only Memory，ROM)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或存储器(DynamicRandom Access Memory，DRAM)等。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (16)

1.一种信号延迟控制方法，其特征在于，所述方法包括：

通过主机获取存储器发送的样本指令错误信号；所述主机上设置的延迟控制电路中包括依次连接的延迟单元；每个延迟单元之后皆接有抽头接口；所述抽头接口支持从所述延迟控制电路中导出信号；

基于所述样本指令错误信号进行延迟调整训练，以确定针对所述主机上的延迟控制电路的延迟调整信息；

基于所述延迟调整信息，从所述延迟控制电路中确定目标抽头接口；其中，所述目标抽头接口之前的目标延迟单元，用于通过延迟处理对指令错误信号进行信号偏移调整，得到与所述主机的信号采样时钟的采样沿对齐的指令错误信号；

在所述存储器输入的指令错误信号经过所述目标延迟单元处理之后，通过所述目标抽头接口，将处理得到的偏移调整后的目标指令错误信号从所述延迟控制电路中导出，以供所述信号采样时钟采样。

2.根据权利要求1所述的方法，其特征在于，所述基于所述样本指令错误信号进行延迟调整训练，以确定针对所述主机上的延迟控制电路的延迟调整信息，包括：

在所述主机通过信号采样时钟采样到所述样本指令错误信号的第一状态下，朝着增加所述样本指令错误信号延迟的方向调整所述主机上的延迟控制电路，直至出现所述主机通过信号采样时钟未采样到所述样本指令错误信号的第二状态时，得到针对所述主机上的延迟控制电路的第一调整信息；

将所述第二状态恢复至所述第一状态，并朝着降低所述样本指令错误信号延迟的方向调整所述主机上的延迟控制电路，直至出现所述主机通过信号采样时钟未采样到所述样本指令错误信号的第二状态时，得到针对所述主机上的延迟控制电路的第二调整信息；

根据所述第一调整信息和所述第二调整信息，确定针对所述主机上的延迟控制电路的延迟调整信息。

3.根据权利要求2所述的方法，其特征在于，所述延迟控制电路包括第一子电路和第二子电路；所述第二子电路连接在所述第一子电路之后；所述第一子电路和第二子电路分别包括依次连接的延迟单元；所述第一调整信息包括所述样本指令错误信号已传输通过所述第二子电路中的延迟单元的第一数量；

所述在所述主机通过信号采样时钟采样到所述样本指令错误信号的第一状态下，朝着增加所述样本指令错误信号延迟的方向调整所述主机上的延迟控制电路，直至出现所述主机通过信号采样时钟未采样到所述样本指令错误信号的第二状态时，得到针对所述主机上的延迟控制电路的第一调整信息，包括：

控制获取的样本指令错误信号依次经过所述第一子电路中的各延迟单元，以进行初始的延迟控制处理，得到初始控制后的样本指令错误信号；

在所述主机通过信号采样时钟采样到所述初始控制后的样本指令错误信号的第一状态下，朝着增加所述初始控制后的样本指令错误信号的延迟的方向，继续控制所述初始控制后的样本指令错误信号逐个传输通过所述第二子电路中的延迟单元，直至出现所述信号采样时钟从所述第二子电路的相应抽头接口处未采样到所述样本指令错误信号的第二状态时，记录所述样本指令错误信号已传输通过所述第二子电路中的延迟单元的第一数量。

4.根据权利要求3所述的方法，其特征在于，所述第二调整信息包括所述样本指令错误信号未传输通过的延迟单元的第二数量；

所述将所述第二状态恢复至所述第一状态，并朝着降低所述样本指令错误信号延迟的方向调整所述主机上的延迟控制电路，直至出现所述主机通过信号采样时钟未采样到所述样本指令错误信号的第二状态时，得到针对所述主机上的延迟控制电路的第二调整信息，包括：

将所述第二状态恢复至所述第一状态，并朝着降低所述初始控制后的样本指令错误信号的延迟的方向，控制所述初始控制后的样本指令错误信号逐个减少传输通过所述第一子电路中的延迟单元，直至出现所述信号采样时钟从所述第一子电路的相应抽头接口处未采样到所述样本指令错误信号的第二状态时，记录所述样本指令错误信号未传输通过的延迟单元的第二数量。

5.根据权利要求4所述的方法，其特征在于，所述根据所述第一调整信息和所述第二调整信息，确定针对所述主机上的延迟控制电路的延迟调整信息，包括：

根据所述第一数量和所述第二数量的均值，确定针对所述主机上的延迟控制电路的延迟调整信息。

6.根据权利要求2所述的方法，其特征在于，在所述主机通过信号采样时钟采样到所述样本指令错误信号的第一状态下，朝着增加所述样本指令错误信号延迟的方向调整所述主机上的延迟控制电路之前，所述方法还包括：

在所述主机通过信号采样时钟未采样到所述样本指令错误信号的第二状态下，对所述主机的当前工作频率进行频率降低调整处理，得到降低后的目标工作频率；所述目标工作频率，是使所述主机通过信号采样时钟采样到所述样本指令错误信号的工作频率；

基于工作在所述目标工作频率上的主机中的信号采样时钟，采样所述样本指令错误信号，以使得所述信号采样时钟采样到所述样本指令错误信号。

7.根据权利要求1所述的方法，其特征在于，所述方法还包括：

获取样本指令；所述样本指令携带使所述存储器在获取到所述样本指令后生成样本指令错误信号的字段集合；

通过所述主机将所述样本指令发送至所述存储器，以使得所述存储器对所述字段集合中的各字段进行异或运算处理，以对所述样本指令进行指令校验，并基于校验得到的校验结果触发生成样本指令错误信号；

通过所述存储器将生成的所述样本指令错误信号发送至所述主机。

8.根据权利要求7所述的方法，其特征在于，所述字段集合中包括一个指令校验字段和多个非指令校验字段；所述指令校验字段和第一异或结果进行异或运算后得到的第二异或结果，用于表征所述存储器在接收到所述样本指令后生成样本指令错误信号；所述第一异或结果，是所述多个非指令校验字段进行异或运算后得到的结果。

9.根据权利要求1所述的方法，其特征在于，在基于所述延迟调整信息，从所述延迟控制电路中确定目标抽头接口之后，所述方法还包括：

通过定时器周期性地触发通过硬件控制执行所述通过主机获取存储器发送的样本指令错误信号的步骤，以触发重新进行延迟调整训练。

10.根据权利要求1所述的方法，其特征在于，在基于所述延迟调整信息，从所述延迟控制电路中确定目标抽头接口之后，所述方法还包括：

监测高带宽内存系统的系统工作状态；所述高带宽内存系统包括所述主机和所述存储器；

若所述系统工作状态为不繁忙状态，则通过软件控制重新执行所述通过主机获取存储器发送的样本指令错误信号步骤，以触发重新进行延迟调整训练。

11.根据权利要求1所述的方法，其特征在于，所述方法还包括：

通过所述主机将目标指令发送至所述存储器；

通过所述主机接收所述存储器发送的指令错误信号；所述存储器发送的指令错误信号，是所述存储器对所述目标指令进行指令校验后生成的信号；

控制所述存储器发送的指令错误信号依次传输至所述延迟控制电路中的目标延迟单元，以对所述存储器发送的指令错误信号进行延迟控制处理。

12.根据权利要求1至11中任一项所述的方法，其特征在于，所述方法还包括：

通过所述信号采样时钟对从所述延迟控制电路中导出的目标指令错误信号进行采样；所述导出的目标指令错误信号与所述主机的信号采样时钟的采样沿对齐；

通过所述主机基于采样得到的目标指令错误信号，向所述存储器重发所述目标指令错误信号对应的目标指令。

13.一种信号延迟控制装置，其特征在于，所述装置包括：

获取模块，用于通过主机获取存储器发送的样本指令错误信号；所述主机上设置的延迟控制电路中包括依次连接的延迟单元；每个延迟单元之后皆接有抽头接口；所述抽头接口支持从所述延迟控制电路中导出信号；

训练模块，用于基于所述样本指令错误信号进行延迟调整训练，以确定针对所述主机上的延迟控制电路的延迟调整信息；基于所述延迟调整信息，从所述延迟控制电路中确定目标抽头接口；其中，所述目标抽头接口之前的目标延迟单元，用于通过延迟处理对指令错误信号进行信号偏移调整，得到与所述主机的信号采样时钟的采样沿对齐的指令错误信号；

导出模块，用于在所述存储器输入的指令错误信号经过所述目标延迟单元处理之后，通过所述目标抽头接口，将处理得到的偏移调整后的目标指令错误信号从所述延迟控制电路中导出，以供所述信号采样时钟采样。

14.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至12中任一项所述的方法的步骤。

15.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至12中任一项所述的方法的步骤。

16.一种计算机程序产品，包括计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至12中任一项所述的方法的步骤。

Images