CN115084152A - 微电子装置、存储器装置、电子系统及其形成方法 - Google Patents

微电子装置、存储器装置、电子系统及其形成方法 Download PDF

Info

Publication number
CN115084152A
CN115084152A CN202210231082.5A CN202210231082A CN115084152A CN 115084152 A CN115084152 A CN 115084152A CN 202210231082 A CN202210231082 A CN 202210231082A CN 115084152 A CN115084152 A CN 115084152A
Authority
CN
China
Prior art keywords
additional insulating
structures
forming
additional
insulating structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210231082.5A
Other languages
English (en)
Inventor
S·伦加德
J·亚当斯
刘乃铭
J·吴
K·阿卜杜勒
C·M·奥罗费奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/200,169 external-priority patent/US12004346B2/en
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115084152A publication Critical patent/CN115084152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及微电子装置、存储器装置、电子系统及其形成方法。一种形成微电子装置的方法包括：形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构，所述额外绝缘结构中的至少一些包括具有大于约1.58:1.00的氮原子与硅原子的比率的氮化硅，从而形成穿过所述堆叠结构的开口；及在所述开口内形成单元柱结构，所述单元柱结构个别地包括竖直地延伸穿过所述堆叠结构的半导体沟道材料。还描述了相关方法、微电子装置、存储器装置和电子系统。

Description

微电子装置、存储器装置、电子系统及其形成方法
优先权申请
本申请主张2021年3月12日提交的第17/200,169号标题为“形成具有富氮绝缘结构的微电子装置的方法以及相关微电子装置、存储器装置和电子系统(METHODS OFFORMING MICROELECTRONIC DEVICES WITH NITROGEN-RICH INSULATIVE STRUCTURES,ANDRELATED MICROELECTRONIC DEVICES,MEMORY DEVICES,AND ELECTRONIC SYSTEMS.)”的申请日的权益。
技术领域
在各种实施例中，本公开大体上涉及微电子装置设计和制作领域。更确切地说，本公开涉及形成具有富氮氮化硅的微电子装置的方法，且涉及相关设备、存储器装置和电子系统。
背景技术
微电子行业的持续目标是增加例如非易失性存储器装置(例如，NAND快闪存储器装置)的存储器装置的存储器密度(例如，每存储器裸片的存储器单元数目)。增加非易失性存储器装置中的存储器密度的一种方式为利用竖直存储器阵列(也称为“三维(3D)存储器阵列”)架构。常规竖直存储器阵列包含延伸穿过导电结构(例如，字线)的层的堆叠中的开口的竖直存储器串和竖直存储器串和导电结构的每一结处的介电材料。相比于具有常规平面(例如，二维)晶体管布置的结构，此配置准许通过在裸片上朝上(例如，纵向地、竖直地)构建阵列来使更多数目的切换装置(例如，晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。
常规的竖直存储器阵列包含导电结构与存取线(例如，字线)之间的电连接，使得可唯一地选择竖直存储器阵列中的存储器单元以用于写入、读取或擦除操作。形成此类电连接的一种方法包含在导电结构的层的边缘(例如，水平末端)处形成所谓的至少一个“阶梯”(或“阶梯式”)结构。阶梯结构包含提供导电结构的接触区的个别“台阶”，导电接触结构可定位在所述接触区上以提供对导电结构的电存取。
随着竖直存储器阵列技术发展，已通过将竖直存储器阵列形成为包含包括导电结构的额外层且因此在与其相关联的个别阶梯结构中包括额外阶梯结构和/或额外台阶的堆叠来提供额外存储器密度。随着台阶数目的增加，形成竖直存储器串的开口的竖直深度(和对应纵横比)增加。开口的纵横比的增加为形成均一大小和形状的开口增加难度，在所述开口中形成竖直存储器串。
发明内容
在一些实施例中，一种形成微电子装置的方法包括：形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构，所述额外绝缘结构中的至少一些包括具有大于约1.58:1.00的氮原子与硅原子的比率的氮化硅；形成穿过所述堆叠结构的开口；及在所述开口内形成单元柱结构，所述单元柱结构个别地包括竖直地延伸穿过所述堆叠结构的半导体沟道材料。
在其它实施例中，一种微电子装置包括堆叠结构，所述堆叠结构包括：第一层级，其包括绝缘结构；及第二层级，其与所述第一层级竖直地交错且各自包括额外绝缘结构和与所述额外绝缘结构水平地相邻的导电结构，所述第二层级中的至少一些的所述额外绝缘结构包括具有大于约1.58:1.00的氮原子与硅原子的比率的氮化硅。所述微电子装置进一步包括存储器单元串，其竖直地延伸穿过所述堆叠结构，且各自在所述第二层级中的每一者的所述导电结构的水平边界内。
在又其它实施例中，一种形成微电子装置的方法包括：形成包括以层布置的竖直交替绝缘结构和额外绝缘结构的堆叠结构，所述额外绝缘结构水平地延伸穿过所述堆叠结构的阵列区到所述堆叠结构的外围区，且个别地具有大于约1.58:1.00的氮原子与硅原子的比率；形成竖直地延伸穿过所述堆叠结构且在所述堆叠结构的所述阵列区的水平边界内的存储器单元串；形成竖直地延伸穿过所述堆叠结构且在所述堆叠结构的所述阵列区的所述水平边界内的槽；及用导电结构替换所述堆叠结构的所述阵列区内的所述额外绝缘结构的部分，同时将所述额外绝缘结构的额外部分维持在所述堆叠结构的所述外围区内。
在额外实施例中，一种微电子装置包括堆叠结构，所述堆叠结构包括：阵列区，其包括以层布置的绝缘结构和导电结构的竖直交替序列；及外围区，其包括以与所述阵列区的所述层水平地相邻的额外层布置的所述绝缘结构和额外绝缘结构的竖直交替序列，所述额外绝缘结构中的至少一些包括对于每约1.00个氮原子包括大于或等于约1.60个硅原子的氮化硅。所述微电子装置进一步包括存储器单元串，其在所述堆叠结构的所述阵列区中，且包括竖直地延伸穿过所述堆叠结构的沟道材料。
在又额外实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置结构。所述至少一个微电子装置结构包括：阵列区，其包括竖直地延伸穿过绝缘结构和导电结构的竖直交替序列的存储器单元串；及外围区，其包括所述绝缘结构和额外绝缘结构的竖直交替序列，所述外围区的所述额外绝缘结构与所述阵列区的所述导电结构竖直对准，且所述额外绝缘结构中的至少一些包括大于约1.58:1.00的硅原子与氮原子的比率。
附图说明
图1A到图1H为说明根据本公开的实施例的形成微电子装置的方法的简化横截面图(图1A、图1B和图1D到图1G)和简化俯视图(图1C和图1H)；
图2为根据本公开的实施例的微电子装置的局部剖切透视图；
图3为根据本公开的实施例的电子系统的框图；及
图4为根据本公开的实施例的基于处理器的系统的框图。
具体实施方式
特此包含的图示不意图为任何特定系统、微电子结构、微电子装置或其集成电路的实际视图，而是仅为用于描述本文中的实施例的理想化表示。图式之间共用的元件和特征可保留相同的数字标号，但为易于以下描述，附图标记以在其上引入或最充分地描述元件的附图的标号开始。
以下描述提供具体细节，例如材料类型、材料厚度和处理条件，以便提供对本文中所描述的实施例的充分描述。然而，本领域的普通技术人员将理解，可在不采用这些特定细节的情况下实践本文中所公开的实施例。实际上，可与半导体行业中采用的常规制造技术结合来实践实施例。另外，本文所提供的描述并不形成用于制造微电子装置(例如，半导体装置、存储器装置(例如，DRAM存储器装置))、设备、存储器装置，或电子系统，或完整的微电子装置、设备、存储器装置，或包含一些导电结构(例如，选择栅极结构)的电子系统，所述导电结构呈现比其它导电结构大的导电性。下文所描述的结构并不形成完整的微电子装置、设备、存储器装置或电子系统。下文仅详细地描述理解本文中所描述的实施例所必须的那些过程动作和结构。可通过常规技术执行从结构形成完整的微电子装置、设备、存储器装置或电子系统的额外动作。
除非另外规定，否则本文中所描述的材料可通过常规技术形成，所述技术包含但不限于旋涂、毯式涂布、化学气相沉积(CVD)、原子层沉积(ALD)、等离子增强式ALD、物理气相沉积(PVD)、等离子增强式化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)。替代地，材料可原位生长。取决于要形成的具体材料，用于沉积或生长所述材料的技术可由本领域的普通技术人员选择。除非上下文另外指示，否则可通过包含但不限于以下各项的任何合适技术来实现材料移除：蚀刻、研磨平坦化(例如，化学机械平坦化)，或其它已知方法。
如本文中所使用，术语“纵向”、“竖直”、“横向”和“水平”是参考其中或其上形成一或多个结构和/或特征的衬底(例如，基底材料、基底结构、基底构造等等)的主平面且不一定由地球重力场限定。“横向”或“水平”方向是基本上平行于衬底的主平面的方向，而“纵向”或“竖直”方向是基本上垂直于衬底的主平面的方向。衬底的主平面由与衬底的其它表面相比具有相对较大面积的衬底表面限定。
如本文中所使用，关于给定参数、特性或条件的术语“基本上”是指并包含本领域的普通技术人员将理解的给定参数、特性或条件符合方差度(例如在可接受公差内)的程度。举例来说，取决于基本上符合的特定参数、性质或条件，所述参数、性质或条件可符合至少90.0％，符合至少95.0％，符合至少99.0％，符合至少99.9％，或甚至符合100.0％。
如本文中所使用，参考特定参数的数值的“约”或“大致”包括所述数值，且本领域的普通技术人员将理解的与所述数值的方差度在特定参数的可接受公差内。举例来说，关于数值的“约”或“大致”可包含额外数值，所述额外数值在所述数值的90.0％到110.0％范围内，如在所述数值的95.0％到105.0％范围内、在所述数值的97.5％到102.5％范围内、在所述数值的99.0％到101.0％范围内、在所述数值的99.5％到100.5％范围内或在所述数值的99.9％到100.1％范围内。
如本文中所使用，如“在…下方”、“在…以下”、“下部”、“底部”、“在…上方”、“上部”、“顶部”、“前面”、“后面”、“左”、“右”和类似术语的空间相对术语可出于易于描述的目的而使用，以如图中所说明描述一个元件或特征与另一(一些)元件或特征的关系。除非另外规定，否则除图式中所描绘的定向之外，空间相对术语意图涵盖材料的不同定向。举例来说，如果图中的材料反转，则描述为在其它元件或特征“下方”或“之下”或“下”或“底部上”的元件将定向于所述其它元件或特征的“上方”或“顶部上”。因此，术语“下方”可取决于使用术语的上下文而涵盖上方和下方两种定向，这对于本领域的普通技术人员将显而易见。材料可以其它方式定向(例如，旋转90度、反向、翻转等等)，且本文中所用的空间相对描述词可相应地进行解释。
如本文中所使用，描述为彼此“相邻”的特征(例如，区、材料、结构、装置)是指并包含位于彼此最接近(例如，最靠近)处的具有所公开一或多个标识的特征。不匹配“相邻”特征的所公开一或多个标识的额外特征(例如，额外区、额外材料、额外结构、额外装置)可安置在“相邻”特征之间。换句话说，“相邻”特征可定位成直接彼此邻近，使得无其它特征介入于“相邻”特征之间；或“相邻”特征可定位成彼此间接邻近，使得具有除与至少一个“相邻”特征相关联的标识以外的标识的至少一个特征定位于“相邻”特征之间。因此，描述为彼此“竖直地相邻”的特征是指并包含位于彼此竖直地最接近(例如，竖直地最靠近)处的具有所公开一或多个标识的特征。此外，描述为彼此“水平地相邻”的特征是指并包含位于彼此水平地最接近(例如，水平地最靠近)处的具有所公开一或多个标识的特征。
如本文中所使用，术语“存储器装置”是指并包含呈现存储器功能性但不必限于存储器功能性的微电子装置。换句话说，且仅作为举例，术语“存储器装置”是指并不仅包含常规存储器(例如，常规易失性存储器，例如常规动态随机存取存储器(DRAM)；常规非易失性存储器，例如常规NAND存储器)，而且包含专用集成电路(ASIC)(例如，芯片上系统(SoC))、组合逻辑和存储器的微电子装置，和并入有存储器的图形处理单元(GPU)。
如本文中所使用，“导电材料”是指并包含如以下中的一或多种的导电材料：金属(例如，钨(W)、钛(Ti)、钼(Mo)、铌(Nb)、钒(V)、铪(Hf)、钽(Ta)、铬(Cr)、锆(Zr)、铁(Fe)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pa)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al))；合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe和Ni的合金、基于Co和Ni的合金、基于Fe和Co的合金、基于Co和Ni和Fe的合金、基于Al的合金、基于Cu的合金、基于镁(Mg)的合金、基于Ti的合金、钢、低碳钢、不锈钢)；含导电金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)；导电掺杂半导体材料(例如，导电掺杂多晶硅、导电掺杂锗(Ge)、导电掺杂硅锗(SiGe))。另外，“导电结构”是指并包含由导电材料形成且包含导电材料的结构。
如本文中所使用，“绝缘材料”意味着且包含电绝缘材料，例如至少一种介电氧化物材料(例如，氧化硅(SiOx)、磷硅酸盐玻璃、硼硅玻璃、硼磷硅玻璃、氟硅酸盐玻璃、氧化铝(AlOx)、氧化铪(HfOx)、氧化铌(NbOx)、氧化钛(TiOx)、氧化锆(ZrOx)、氧化钽(TaOx)和氧化镁(MgOx)中的一或多种)、至少一种介电氮化物材料(例如，氮化硅(SiNy))、至少一种介电氮氧化物材料(例如，氮氧化硅(SiOxNy))和至少一种介电碳氧氮化物材料(例如，碳氧氮化硅(SiOxCzNy))中的一或多种。本文中包含“x”、“y”和“z”中的一或多个的化学式(例如，SiOx，AlOx，HfOx，NbOx，TiOx，SiNy，SiOxNy，SiOxCzNy)表示含有一个元素的“x”个原子、另一元素的“y”个原子和额外元素(如果存在)的“z”个原子针对另一元素(例如，Si、Al、Hf、Nb、Ti)的每一个原子的平均比的材料。由于化学式表示相对原子比而非严格的化学结构，因此绝缘材料可包括一或多种化学计量化合物和/或一或多种非化学计量化合物，且“x”、“y”和“z”(如果存在)的值可为整数或可为非整数。如本文中所使用，术语“非化学计量化合物”意指且包含具有无法由明确限定的自然数的比率表示且违反定比定律的某一元素组成的化合物。另外，“绝缘结构”是指并包含由绝缘材料形成且包含绝缘材料的结构。
根据本文所描述的实施例，微电子装置通过形成穿过堆叠结构的开口而形成，所述堆叠结构包括绝缘结构和额外绝缘结构的竖直交替序列。额外绝缘结构可包括富氮氮化硅。在一些实施例中，额外绝缘结构包括氮化硅，其包括大于约1.58:1.00的氮原子与硅原子的比率。在一些实施例中，额外绝缘结构的氮原子与硅原子的比率随着额外绝缘结构的竖直位置而变化。开口可通过将堆叠结构循序暴露于经调配且配置以移除绝缘结构和额外绝缘结构的一或多个蚀刻剂，且暴露于经调配且配置以在限定开口的竖直侧壁上形成保护材料(例如，聚合物材料)的一或多个蚀刻剂而形成。额外绝缘结构的组成可以有助于基本上对称(例如，圆形)的开口和基本上竖直的侧壁。在形成开口之后，存储器单元材料可形成于限定开口的侧壁上。可以穿过堆叠结构形成槽以暴露绝缘结构和额外绝缘结构的部分。额外绝缘结构的部分可通过槽选择性地移除，且可由导电材料替换以在阵列区中形成导电结构。导电结构的形成可形成存储器单元串，每一存储器单元位于导电结构与存储器单元材料的相交点处。微电子装置可包含块结构，所述块结构包含在其水平区域内的存储器单元串。在一些实施例中，额外绝缘结构的额外部分维持(例如，未移除)在块结构的水平区域外部的微电子装置的额外区中，例如，在外围区中。
形成具有包括大于约1.58:1.00的氮原子与硅原子的比率的额外绝缘结构的微电子装置可有助于形成具有基本上圆形形状且由基本上竖直侧壁限定的存储器单元的竖直串。包含圆形形状和竖直侧壁的竖直存储器串可包含与在无额外绝缘结构的情况下形成的常规微电子装置相比呈现改进的操作参数(例如，减小的阈值电压Vt)的存储器单元。
图1A到图1H说明根据本公开的实施例的形成微电子装置结构的方法。图1A为穿过图1B的截面线A-A截取的微电子装置结构100的简化横截面图。微电子装置结构100可例如形成为存储器装置(例如，多叠组3D NAND快闪存储器装置，例如双叠组3D NAND快闪存储器装置)的一部分，如下文进一步详细描述。
参考图1A和图1B，微电子装置结构100包含堆叠结构102，所述堆叠结构包含以层108布置的绝缘结构104和额外绝缘结构106a、106b、106c的竖直交替(例如，在Z方向上)序列。额外绝缘结构106a、106b、106c可在本文中共同地被称为额外绝缘结构106。堆叠结构102的层108中的每一者可包含与额外绝缘结构106中的至少一个(1)竖直地相邻的绝缘结构104中的至少一个(1)。如本文中将描述，堆叠结构102的不同区可包含额外绝缘结构106a、106b、106c中的不同者。
微电子装置结构100可包含阵列区160和外围区170。如本文中将描述，阵列区160可包含存储器单元(例如，存储器单元148(图1G))的串(例如，串146(图1G))。外围区170可位于阵列区160外部，且可不包含存储器单元串。
绝缘结构104可各自个别地由例如绝缘材料形成且包含绝缘材料，例如氧化物材料(例如，二氧化硅(SiO2)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、二氧化钛(TiO2)、二氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化铪(HfO2)、氧化钽(TaO2)、氧化镁(MgO)和氧化铝(Al2O3)，或其组合)中的一或多种。在一些实施例中，绝缘结构104包括二氧化硅。绝缘结构104中的每一者可个别地包含基本上均匀分布的至少一种绝缘材料，或基本上非均匀分布的至少一种绝缘材料。如本文中所使用，术语“均匀分布”意指材料的量在整个结构的不同部分(例如，不同水平部分、不同竖直部分)中不发生变化。相反地，如本文中所使用，术语“非均匀分布”意指材料的量在整个结构的不同部分中发生变化。材料的量可在整个结构的不同部分中逐步地发生变化(例如，突然改变)，或可连续地发生变化(例如，渐进地改变，例如线性地、抛物线地改变)。在一些实施例中，堆叠结构102的层108中的每一者的绝缘结构104中的每一者呈现基本上均匀分布的绝缘材料。在额外实施例中，堆叠结构102的层108中的至少一者的绝缘结构104中的至少一者呈现基本上非均匀分布的至少一种绝缘材料。绝缘结构104可例如由至少两种不同绝缘材料的堆叠(例如，层压)形成且包含所述堆叠。堆叠结构102的层108中的每一者的绝缘结构104可各自为基本上平面的，且可各自个别地呈现所要厚度。
额外绝缘结构106的层级可由不同于且呈现关于绝缘结构104的蚀刻选择性的绝缘材料形成且包含所述绝缘材料。在一些实施例中，额外绝缘结构106由以下材料形成且包含以下材料：氮化物材料(例如，氮化硅(Si3N4))或氮氧化物材料(例如，氮氧化硅)。在一些实施例中，额外绝缘结构106包括氮化硅。如本文中将描述，额外绝缘结构106中的至少一些可包括非化学计量氮化硅。在一些实施例中，额外绝缘结构106包括富氮氮化硅。
额外绝缘结构106可包括大于约1.58:1.00的氮与硅比率(N:Si)，例如大于约1.60:1.00，大于约1.62:1.00，大于约1.64:1.00，大于约1.66:1.00，大于约1.68:1.00，或大于约1.70:1.00。换句话说，对于每一个硅原子，额外绝缘结构106可包括大于约1.58个氮原子。额外绝缘结构106的氮原子与硅原子的比率可在约1.58:1.00到约1.60:1.00、约1.60:1.00到约1.62:1.00、约1.62:1.00到约1.64:1.00、约1.64:1.00到约1.66:1.00、约1.66:1.00到约1.68:1.00或约1.68:1.00到约1.70:1.00的范围内。在一些实施例中，额外绝缘结构106的氮原子与硅原子的比率在约1.60:1.00到约1.65:1.00的范围内。
堆叠结构102可包含：第一区105a，其包含第一额外绝缘结构106a；第二区105b，其包含第二额外绝缘结构106b；及第三区105c，其包含第三额外绝缘结构106c。在一些实施例中，第一额外绝缘结构106a、第二额外绝缘结构106b和第三额外绝缘结构106c包括基本上相同的材料组成，并且彼此没有实质性差异。在一些此类实施例中，额外绝缘结构106的材料组成在整个堆叠结构102中可能没有差异。在其它实施例中，第一额外绝缘结构106a、第二额外绝缘结构106b和第三额外绝缘结构106c中的每一者包括氮化硅，但第一额外绝缘结构106a、第二额外绝缘结构106b和第三额外绝缘结构106c中的每一者中氮原子与硅原子的比率不同。
在一些实施例中，第一区105a的第一额外绝缘结构106a中的每一者包括基本上相同的材料组成；第二区105b的第二额外绝缘结构106b中的每一者包括基本上相同的材料组成；且第三区105c的第三额外绝缘结构106c中的每一者包括基本上相同的材料组成。在一些实施例中，第一额外绝缘结构106a包括与第三额外绝缘结构106c基本上相同的材料组成和与第二额外绝缘结构106b不同的材料组成。换句话说，第二额外绝缘结构106b可包括与第一额外绝缘结构106a和第三额外绝缘结构106c中的每一者不同的材料组成。
在一些实施例中，第一额外绝缘结构106a和第三额外绝缘结构106c的氮原子与硅原子的比率可大于第二额外绝缘结构106b的氮原子与硅原子的比率。作为非限制性示例，在一些实施例中，第一额外绝缘结构106a和第二额外绝缘结构106b包括大于约1.60:1.0的氮原子与硅原子的比率，而第二额外绝缘结构106b包括小于约1.60:1.0的氮原子与硅原子的比率。
在一些实施例中，第一区105a的第一额外绝缘结构106a中的至少一者可呈现与第一区105a的第一额外绝缘结构106a中的至少另一者不同的材料组成。在一些实施例中，第一区105a呈现第一额外绝缘结构106a的氮原子与硅原子的比率的梯度。作为非限制性示例，在一些实施例中，第一额外绝缘结构106a中的竖直(例如，在Z方向上)最下部一者可包括比竖直方向上上覆的第一额外绝缘结构106a更高的氮原子与硅原子的比率，且第一区105a的竖直最上部第一额外绝缘结构106a可呈现比竖直方向上下伏的第一额外绝缘结构106a更低的氮原子与硅原子的比率。
第二区105b的第二额外绝缘结构106b中的至少一者可呈现与第二区105b的第二额外绝缘结构106b中的至少另一者不同的材料组成。在一些实施例中，第二区105b呈现第二额外绝缘结构106b的氮原子与硅原子的比率的梯度。作为非限制性示例，在一些实施例中，第二额外绝缘结构106b中的竖直(例如，在Z方向上)最下部一者和第二额外绝缘结构106b中的竖直最上部一者可各自包括比第二额外绝缘结构106b中的竖直中心结构更高的氮原子与硅原子的比率。换句话说，第二区105b的第二额外绝缘结构106b的氮原子与硅原子的比率可随着距第二区105b的竖直中心的竖直距离增加而增加。换句话说，最接近第一区105a的第二额外绝缘结构106b和最接近第三区105c的第二额外绝缘结构106b可包括相比于较远离第一区105a或第三区105c的第二额外绝缘结构106b更大的氮原子与硅原子的比率。
在一些实施例中，第三区105c的第三额外绝缘结构106c中的至少一者可呈现与第三区105c的第三额外绝缘结构106c中的至少另一者不同的材料组成。在一些实施例中，第三区105c呈现第三额外绝缘结构106c的氮原子与硅原子的比率的梯度。作为非限制性示例，在一些实施例中，第三额外绝缘结构106c中的竖直(例如，在Z方向上)最下部一者可包括比竖直方向上上覆的第三额外绝缘结构106c更低的氮原子与硅原子的比率，且第三区105c的竖直最上部第三额外绝缘结构106c可呈现比竖直方向上下伏的第三额外绝缘结构106c更高的氮原子与硅原子的比率。
在一些实施例中，堆叠结构102包括额外绝缘结构106，所述额外绝缘结构包括随着距堆叠结构102的竖直中心的竖直(例如，在Z方向上)距离增加而增加的氮原子与硅原子的比率。在一些此类实施例中，竖直最上部和竖直最下部额外绝缘结构106包括比竖直中心额外绝缘结构106更高的氮原子与硅原子的比率。
额外绝缘结构106的折射率(RI)可小于化学计量氮化硅的折射率。在一些实施例中，额外绝缘结构106中的每一者的折射率小于约2.000，例如小于约1.950、小于约1.900、小于约1.880、小于约1.860、小于约1.840或小于约1.820。在一些实施例中，额外绝缘结构106中的每一者的折射率与其它额外绝缘结构106的折射率大致相同。
在一些实施例中，第一额外绝缘结构106a和第三额外绝缘结构106c的折射率小于第二额外绝缘结构106b的折射率。在一些实施例中，额外绝缘结构106的折射率随着距堆叠结构102的中心的竖直(例如，在Z方向上)距离增加而减小。
额外绝缘结构106的密度可小于化学计量氮化硅的密度。在一些实施例中，额外绝缘结构106中的每一者的密度小于约2.80g/cm3、小于约2.70g/cm3、小于约2.60g/cm3或小于约2.50g/cm3。额外绝缘结构106的密度可在约2.40g/cm3到约2.60g/cm3的范围内，例如在约2.45g/cm3到约2.55g/cm3的范围内。在一些实施例中，额外绝缘结构106的密度为约2.50g/cm3。
在一些实施例中，第一额外绝缘结构106a和第三额外绝缘结构106c的密度小于第二额外绝缘结构106b的密度。在一些实施例中，额外绝缘结构106的密度随着距堆叠结构102的中心的竖直(例如，在Z方向上)距离增加而减小。
绝缘结构104中的每一者可由以下各者中的一或多者形成：CVD、ALD、等离子增强式ALD、PECVD或LPCVD。在一些实施例中，绝缘结构104由PECVD形成。绝缘结构104可由包含氧气源和硅源的前体形成。在一些实施例中，氧气源包括氧气(O2)且硅源包括原硅酸四乙酯(TEOS)(Si(OC2H5)4)。
额外绝缘结构106中的每一者可由以下各者中的一或多者形成：CVD、ALD、等离子增强式ALD(PEALD)、PECVD或LPCVD。在一些实施例中，额外绝缘结构106由PECVD形成。作为非限制性示例，额外绝缘结构106由PECVD在约400℃到约700℃的温度范围内形成，例如在约400℃到约500℃、约500℃到约600℃或约600℃到约700℃的范围内。在一些实施例中，额外绝缘结构106形成于约540℃的温度下。
额外绝缘结构106可由包括氮源和硅源的前体形成。作为非限制性示例，氮源可包括氨气(NH3)，且硅源可包括硅烷(SH4)。额外绝缘结构106的氮原子与硅原子的比率可通过在形成(例如，沉积)额外绝缘结构106期间控制氮源与硅源的比率来控制。举例来说，在沉积额外绝缘结构106期间，增加氮源的流速相对于硅源的流速的比率可增加所得额外绝缘结构106的氮原子与硅原子的比率。
在一些实施例中，在形成额外绝缘结构106期间，氮源的流速可大于硅源的流速。作为非限制性示例，氨气的流速可在约15,000标准立方厘米/分钟(sccm)到约22,000sccm的范围内，例如在约15,000sccm到约16,000sccm、约16,000sccm到约18,000sccm、约18,000sccm到约20,000sccm或约20,000sccm到约22,000sccm的范围内。
硅源的流速可在约300sccm到约700sccm的范围内，例如在约300sccm到约400sccm、约400sccm到约500sccm、约500sccm到约600sccm或约600sccm到约700sccm的范围内。
在一些实施例中，氮源的流速与硅源的流速的比率可在约20:1到约70:1的范围内，例如在约20:1到约40:1、约40:1到约50:1、约50:1到约60:1、约60:1到约70:1或约70:1到约75:1的范围内。
在形成额外绝缘结构106期间，沉积室的压力可在约5托到约10托的范围内，例如在约5托到约6托、约6托到约7托、约7托到约8托、约8托到约9托或约9托到约10托的范围内。在一些实施例中，压力大于约7托。
尽管图1A说明第一区105a包含绝缘结构104和第一额外绝缘结构106a的特定数目的层108，但本公开不限于此。在一些实施例中，第一区105a包含所要量的层108，例如在两(2)个层108到三十二(32)个层108的范围内。在一些实施例中，第一区105a包含十五(15)个层108。在其它实施例中，第一区105a包含绝缘结构和第一额外绝缘结构106a的不同数目的层108，例如小于十五(15)个层108(例如，小于或等于十二(12)个层108、小于或等于十(10)个层108、小于或等于八(8)个层108、小于或等于六(6)个层108、小于或等于四(4)个层108)；或大于十五(15)个层108(例如，大于或等于十八(18)个层108、大于或等于二十(20)个层108、大于或等于二十五(25)个层108、大于或等于三十(30)个层108、大于或等于三十二(32)个层108)。
尽管图1A说明第二区105b包含绝缘结构104和第二额外绝缘结构106b的特定数目的层108，但本公开不限于此。在一些实施例中，第二区105b包含所要量的层108，例如在五十(50)个层108到两百五十六(256)个层108的范围内。在一些实施例中，第二区105b包含所要量的层108，例如在七十(70)个层108到一百(100)个层108的范围内。在其它实施例中，第二区105b包含绝缘结构和第二额外绝缘结构106b的不同数目的层108，例如小于七十(70)个层108(例如，小于或等于六十(60)个层108、小于或等于五十(50)个层108、小于或等于四十(40)个层108、小于或等于三十(30)个层108、小于或等于二十(20)个层108)；或大于一百(100)个层108(例如，大于或等于一百二十八(128)个层108、大于或等于一百五十(150)个层108、大于或等于两百(200)个层108、大于或等于两百五十六(256)个层108)。
尽管图1A说明第三区105c包含绝缘结构104和第三额外绝缘结构106c的特定数目的层108，但本公开不限于此。在一些实施例中，第三区105c包含所要量的层108，例如在两(2)个层108到三十二(32)个层108的范围内。在一些实施例中，第三区105c包含十五(15)个层108。在其它实施例中，第三区105c包含绝缘结构和第三额外绝缘结构106c的不同数目的层108，例如小于十五(15)个层108(例如，小于或等于十二(12)个层108、小于或等于十(10)个层108、小于或等于八(8)个层108、小于或等于六(6)个层108、小于或等于四(4)个层108)；或大于十五(15)个层108(例如，大于或等于十八(18)个层108、大于或等于二十(20)个层108、大于或等于二十五(25)个层108、大于或等于三十(30)个层108、大于或等于三十二(32)个层108)。
尽管图1A说明绝缘结构104和额外绝缘结构106的特定数目的层108，但本公开不限于此。在一些实施例中，堆叠结构102包含所要量的层108，例如在三十二(32)个层108到两百五十六(256)个层108的范围内。在一些实施例中，堆叠结构102包含六十四(64)个层108。在其它实施例中，堆叠结构102包含绝缘结构104和额外绝缘结构106的不同数目的层108，例如小于六十四(64)个层108(例如，小于或等于六十(60)个层108、小于或等于五十(50)个层108、小于约四十(40)个层108、小于或等于三十(30)个层108、小于或等于二十(20)个层108、小于或等于十(10)个层108)；或大于六十四(64)个层108(例如，大于或等于七十(70)个层108、大于或等于一百(100)个层108、大于或等于约一百二十八(128)个层108、大于或等于两百五十六(256)个层108)。另外，在一些实施例中，堆叠结构102上覆于包括绝缘结构104和额外绝缘结构的额外层108的叠组结构，所述叠组结构通过诸如中间叠组绝缘材料之类的至少一种介电材料与堆叠结构102分隔。
继续参考图1A，微电子装置结构100进一步包含竖直地下伏于(例如，在Z方向上)堆叠结构102的源极层110。源极层110可包括例如第一源极材料112和第二源极材料114。第一源极材料112可由至少一种导电材料形成且包含至少一种导电材料，例如金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au、Al)、合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe和Ni的合金、基于Co和Ni的合金、基于Fe和Co的合金、基于Co和Ni和Fe的合金、基于Al的合金、基于Cu的合金、基于Mg的合金、基于Ti的合金)、含有导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)，或掺杂半导体材料(例如，掺杂有一或多种P型掺杂剂的半导体材料(掺杂有至少一种P型掺杂剂的多晶硅，例如硼、铝和镓中的一或多者)或掺杂有一或多种N型导电性材料的半导体材料(例如，掺杂有至少一种N型掺杂剂的多晶硅，例如砷、磷、锑和铋中的一或多者))。在一些实施例中，第一源极材料112包括经导电掺杂的硅。
第二源极材料114可由以下各者中的一或多者形成且包含以下各者中的一或多者：金属硅化物材料(例如，硅化钨(WSix))、金属氮化物材料(例如，氮化钨)和金属氮化硅材料(例如，氮化钨硅(WSixNy))。在一些实施例中，第二源极材料114包括硅化钨。
介电材料116可竖直地(例如，在Z方向上)上覆于绝缘结构104和额外绝缘结构106的竖直最上部层108。介电材料116可包括上文参考绝缘结构104所描述的材料中的一或多种。在一些实施例中，介电材料116包括二氧化硅。
参考图1B和图1C，部分开口118(例如，小于完整开口、初始开口、初级开口)可以通过介电材料116和通过堆叠结构102的至少一部分形成。图1C为在形成部分开口118之后微电子装置结构100的简化俯视图，且图1B为穿过图1C的截面线B-B截取的微电子装置结构100的简化部分横截面图。
在一些实施例中，开口可形成于竖直上覆于介电材料116的掩模材料(例如，硬掩模材料、光致抗蚀剂材料、多晶硅、金属材料(例如，钨)或金属氮化物材料(例如，氮化钛))中，且由基本上竖直(例如，在Z方向上)侧壁119限定的部分开口118可通过掩模材料中的对应开口形成。如本文中将描述，部分开口118可用于形成柱124(图1F)，以用于形成存储器单元148(图1G)的串146(图1G)。
参考图1C，在Y方向上彼此横向相邻的部分开口118可在X方向上彼此偏移。因此，部分开口118可以所谓的编织图案布置，这可有助于在部分开口118中形成的存储器单元(例如，存储器单元148(图1G))的柱124(图1F)(以及所得串(例如，串146(图1G))的密度增加。然而，本公开不限于此，且部分开口118可以其它图案(例如，其中每一线的部分开口118与其它线中的每一者的部分开口118对准的线)进行布置。在一些实施例中，每一部分开口118可由六(6)个其它部分开口118包围且可以六边形图案进行布置。
部分开口118可具有在约60纳米(nm)到约120nm范围内的水平尺寸(例如，直径)，例如在约60nm到约80nm、约80nm到约100nm或约100nm到约120nm范围内。在一些实施例中，水平尺寸D为约100nm。然而，本公开不限于此，且水平尺寸D可不同于所描述的那些。
尽管部分开口118示出为以特定竖直(例如，在Z方向上)深度延伸到堆叠结构102中，但本公开不限于此。部分开口118可竖直地延伸到堆叠结构102中任何所要数目的层108中。举例来说，部分开口118可延伸到堆叠结构102中少于六十(60)个层108、少于五十(50)个层108、少于四十(40)个层108、少于三十(30)个层108、少于二十(20)个层108、少于十(10)个层108或少于五(5)个层108中。
部分开口118可通过将微电子装置结构100暴露于例如反应性离子蚀刻(RIE)工具或等离子蚀刻工具(例如，电感耦合的脉冲等离子蚀刻工具)中的一或多个蚀刻剂(例如，干式蚀刻剂)而形成。在一些实施例中，蚀刻工具经配置以解离提供到蚀刻工具的一或多个蚀刻气体以产生一或多个解离物质，所述解离物质可包含一或多个自由基和一或多个离子物质。在一些实施例中，通过暴露于含有氟的离子而移除绝缘结构104，且通过暴露于含有氢的离子而移除额外绝缘结构106。
部分开口118可通过将微电子装置结构100暴露于一或多个蚀刻剂，例如一或多个碳氟化合物(例如，C2H2F2、C2F8、C2F6、C4F6H2、C4F6、C4F8、C5F8、C6F6、CHF3、CF4中的一或多者)、SF6、SiCl4、HBr、NF3、Cl2、SiF4或另一气体而形成。
在一些实施例中，可在形成部分开口118期间调整蚀刻剂的组成。举例来说，可在形成部分开口118期间调整蚀刻剂组成的各种组件的比率。在一些实施例中，调整含氟气体(例如，碳氟化合物)与含氢气体(例如，烃)的比率以相对于绝缘结构104和额外绝缘结构106中的另一者选择性地蚀刻绝缘结构104或额外绝缘结构106。
作为非限制性示例，可调整蚀刻剂中的碳原子与氟原子的比率和蚀刻剂中的碳原子与氢原子的比率以调整绝缘结构104和额外绝缘结构106的蚀刻选择性。在一些实施例中，可增加碳原子与氟原子的比率，以增加绝缘结构104相对于额外绝缘结构106的蚀刻速率。可增加蚀刻剂中的碳原子与氢原子的比率，以增加额外绝缘结构106相对于绝缘结构104的蚀刻速率。
在一些实施例中，可用碳氟化合物蚀刻剂移除绝缘结构104。举例来说，可用碳氟化合物蚀刻剂轰击绝缘结构104的氧化物以打破硅氧键并形成从蚀刻工具的室排空的SiF4、CO和CO2。
在一些实施例中，可用包括氢气的蚀刻剂(例如，烃气)移除额外绝缘结构106。在一些实施例中，来自蚀刻剂的氢打破额外绝缘结构106的硅与氮之间的键。在一些实施例中，蚀刻剂的氢原子和碳原子与额外绝缘结构106的氮结合以形成氰化氢(HCN)，所述氰化氢为从蚀刻工具的室中移除的挥发性气体。
参考图1D，在一些实施例中，保护材料120可形成于限定部分开口118的侧壁119上。保护材料120可有助于控制部分开口118和要由部分开口118形成的开口122(图1E)的竖直(例如，在Z方向上)轮廓。举例来说，保护材料120可在形成部分开口118和形成开口122期间(例如，在移除竖直下伏于保护材料120的绝缘结构104和额外绝缘结构106期间)保护限定部分开口118的竖直侧壁119以免发生横向(例如，在X方向上、在Y方向上)蚀刻。
保护材料120可包括聚合物材料。举例来说，保护材料120可包含由诸如H2、C2F2、C2F3、C2F4、CHF3、CH2F2或其它聚合物成形材料之类的自由基形成的聚合物材料。在一些此类实施例中，保护材料120可包括CxFy，其中x和y个别地包括整数或非整数。在一些实施例中，可增加蚀刻剂中的碳原子与氟原子的比率，以有助于形成保护材料120。因此，在一些实施例中，可调整蚀刻剂的组成，以有助于在限定部分开口118的侧壁上形成保护材料120，从而优选地移除绝缘结构104和额外绝缘结构106。换句话说，在形成部分开口118期间，可循环蚀刻剂的组成以选择性地移除绝缘结构104、选择性地移除额外绝缘结构106，或在限定部分开口118的侧壁119上形成保护材料。
现参考图1E，在形成保护材料120之后，可通过经由部分开口118(图1D)移除层108的额外部分而由部分开口118形成开口122。可如上文参考部分开口118的形成所描述移除层108的额外部分。在一些实施例中，蚀刻剂可经调整以在通过移除额外层108所暴露的侧壁119上形成额外保护材料120。
尽管图1B到图1E示出了在部分开口118中仅形成保护材料120一次，但本公开不限于此。在其它实施例中，部分开口118可以预定竖直(例如，在Z方向上)深度形成，保护材料120可形成于由绝缘结构104和额外绝缘结构106的暴露部分限定的侧壁119上。在侧壁119上形成保护材料120之后，可通过移除绝缘结构104和额外绝缘结构106的额外层108来增加部分开口118的深度。额外保护材料120可形成于绝缘结构104和额外绝缘结构106的新暴露部分上。移除绝缘结构104和额外绝缘结构106的层108，接着在侧壁119上形成保护材料120的过程可重复所要次数，直到形成开口122。
现参考图1F，在形成开口122(图1E)之后，保护材料120(图1E)可从限定开口122的侧壁119移除。可以用干式蚀刻剂或湿式蚀刻剂移除保护材料120。在一些实施例中，通过将保护材料120暴露于氧气(O2)、氢气(H2)、含氧气体和含氢气体中的一或多者来移除保护材料120。在其它实施例中，保护材料120通过将保护材料120暴露于湿式蚀刻剂而经移除，所述湿式蚀刻剂例如为胺类溶剂(例如，烷醇胺、羟胺、烷醇胺(例如，单乙醇胺、异丙醇胺、二乙醇胺(DEA)、三乙醇胺、N-甲基乙醇胺、N-甲基二乙醇胺)、烷基胺(例如，甲胺、二甲胺、三甲胺、叔丁胺、乙胺、二乙胺、异丙胺、二异丙胺、1,1-二甲基阱、N,N-二甲基乙基胺、N,N-二乙基甲胺)及环状胺(例如，咪唑、吡啶、哌嗪)中的一或多者。
继续参考图1F，在从开口122移除保护材料120(图1E)之后，一或多种材料可形成于开口122内以形成柱124，包含用于形成存储器单元(例如，存储器单元148(图1G))的一或多种材料(例如,NAND存储器单元串)。柱124可竖直地延伸(例如，在Z方向上)穿过堆叠结构102。柱124可各自个别地包括：电荷阻挡材料(也被称为“介电阻挡材料”)126，其与堆叠结构102的层108中的一者的绝缘结构104和额外绝缘结构106的层级水平地相邻；存储器材料128，其与电荷阻挡材料126水平地相邻；隧道介电材料(也被称为“隧穿介电材料”)130，其与存储器材料128水平地相邻；沟道材料132，其与隧道介电材料130水平地相邻；及绝缘材料134，其在柱124的中心部分中。沟道材料132可水平地插入于绝缘材料134与隧道介电材料130之间；隧道介电材料130可水平地插入于沟道材料132与存储器材料128之间；存储器材料128可水平地插入于隧道介电材料130与电荷阻挡材料126之间；电荷阻挡材料126可水平地插入于存储器材料128与绝缘结构104和额外绝缘结构106的层级之间。在一些实施例中，屏障材料水平地插入于电荷阻挡材料126与绝缘结构104和额外绝缘结构106的层级之间。
电荷阻挡材料126可由介电材料形成且包含介电材料，例如氧化物(例如，二氧化硅)、氮化物(氮化硅)和氮氧化物(氮氧化硅)或另一材料中的一或多种。在一些实施例中，电荷阻挡材料126包括氮氧化硅。
存储器材料128可包括电荷捕获材料或导电材料。存储器材料128可由以下材料中的一或多种形成且包含以下材料中的一或多种：氮化硅、氮氧化硅、多晶硅(掺杂多晶硅)、导电材料(钨、钼、钽、钛、铂、钌和其合金，或金属硅化物，例如硅化钨、硅化钼、硅化钽、硅化钛、硅化镍、硅化钴或其组合)、半导电材料多晶形或非晶形半导体材料，包含至少一种元素半导体元件和/或包含至少一种化合物半导体材料，导电纳米粒子(例如，钌纳米粒子)、金属点。在一些实施例中，存储器材料128包括氮化硅。
隧道介电材料130可由介电材料形成且包含介电材料，通过所述介电材料可在合适的电偏压条件下执行电荷隧穿，例如通过热载流子注入或通过福勒-诺得海姆(Fowler-Nordheim)隧穿诱导电荷转移。作为非限制性示例，隧道介电材料130可由以下各者中的一或多者形成且包含以下各者中的一或多者：氧化硅、氮化硅、氮氧化硅、介电金属氧化物(例如氧化铝和氧化铪)、介电金属氮氧化物、介电金属硅酸盐、其合金和/或其组合。在一些实施例中，隧道介电材料130包括二氧化硅。在其它实施例中，隧道介电材料130包括氮，例如氮氧化物。在一些此类实施例中，隧道介电材料130包括氮氧化硅。
在一些实施例中，隧道介电材料130、存储器材料128和电荷阻挡材料126一起可包括经配置以捕获电荷的结构，例如氧化物-氮化物-氧化物(ONO)结构。在一些此类实施例中，隧道介电材料130包括二氧化硅，存储器材料128包括氮化硅，且电荷阻挡材料126包括二氧化硅。在其它实施例中，隧道介电材料130、存储器材料128和电荷阻挡材料126一起包括氧化物-氮化物-氮氧化物结构。在一些此类实施例中，隧道介电材料130包括氮氧化硅，存储器材料128包括氮化硅，且电荷阻挡材料126包括二氧化硅。
沟道材料132可由以下各者中的一或多者形成且包含以下各者中的一或多者：半导体材料(至少一种元素半导体材料，例如多晶硅；至少一种III-V化合物半导体材料、至少一种II-VI化合物半导体材料、至少一种有机半导体材料、GaAs、InP、GaP、GaN、其它半导体材料)，以及氧化物半导体材料。在一些实施例中，沟道材料132包含非晶硅或多晶硅。在一些实施例中，沟道材料132包括掺杂半导体材料。
绝缘材料134可由电绝缘材料形成且包含电绝缘材料，例如，磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、氟硅酸盐玻璃(FSG)、硼磷硅酸盐玻璃(BPSG)、二氧化硅、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝、氧化铌、氧化钼、氧化锶、氧化钡、氧化钇、氮化物材料(例如，氮化硅(Si3N4))、氮氧化物(例如，氮氧化硅)、介电氮化碳材料(例如，氮化硅碳(SiCN))、介电碳氧氮化物材料(例如，碳氧氮化硅(SiOCN))或其组合。在一些实施例中，绝缘材料134包括二氧化硅。
在一些实施例中，导电触点可竖直地形成于柱124的沟道材料132上方且与所述沟道材料电连通，以将存储器单元(例如，存储器单元148(图1G))的串(例如，串146(图1G))的沟道材料132电连接到存取线(例如，数据线202(图2))。
组合参考图1G和图1H，在形成柱124(图1F)之后，槽结构136可通过堆叠结构102形成以有助于通过“替换栅极”或“后栅极”处理动作用导电结构140替换额外绝缘结构106(图1F)，并在微电子装置结构100中形成通过槽结构136彼此分隔开的块结构150。图1G为穿过图1H的截面线G-G截取的微电子装置结构100的简化横截面图，其为微电子装置结构100的俯视图。槽结构136可将微电子装置结构100分离成块结构150。
槽(在本文中也称为“替换栅极槽”)可以在与槽结构136对应的位置处通过堆叠结构102形成，以延伸穿过介电材料116、绝缘结构104和额外绝缘结构106的层108(图1F)。在一些实施例中，槽可暴露源极层110，例如第一源极材料112。
额外绝缘结构106(图1F)可通过槽选择性地移除(例如，去除)。竖直相邻(例如，在Z方向上)的绝缘结构104之间的空间可填充有导电材料，以形成导电结构140和包含绝缘结构104和导电结构140的层144的堆叠结构142。导电结构140可位于与通过槽移除的额外绝缘结构106的位置对应的位置处。
在形成导电结构140之后，槽可填充有一或多种材料以形成槽结构136。在一些实施例中，槽结构136包含绝缘材料138。绝缘材料138可包含上文参考绝缘结构104描述的材料中的一或多者。在一些实施例中，绝缘材料138包括二氧化硅。在其它实施例中，槽结构136包含例如其侧壁上的内衬材料以及与内衬材料水平地相邻的导电材料。在一些此类实施例中，内衬材料可包括绝缘材料，例如二氧化硅；且导电材料可包含多晶硅或钨，且可与源极层110电连通(例如，如通过第一源极材料112)。
尽管图1G和图1H示出仅一个槽结构136和仅两个块结构150，但本公开不限于此。微电子装置结构100可包含多个(例如，四个、五个、六个、八个)块结构150，其各自通过槽结构136与横向相邻(例如，在Y方向上)的块结构150分隔开。换句话说，槽结构136可将微电子装置结构100划分为任何所要数目的块结构150。
导电结构140可由至少一种导电材料形成且包含至少一种导电材料，例如至少一种金属(钨(W)、钛(Ti)、钼(Mo)、铌(Nb)、钒(V)、铪(Hf)、钽(Ta)、铬(Cr)、锆(Zr)、铁(Fe)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pa)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al))、至少一种合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe和Ni的合金、基于Co和Ni的合金、基于Fe和Co的合金、基于Co和Ni和Fe的合金、基于Al的合金、基于Cu的合金、基于镁(Mg)的合金、基于Ti的合金、钢、低碳钢、不锈钢)、至少一种导电掺杂半导体材料(例如，导电掺杂多晶硅、导电掺杂锗(Ge)、导电掺杂硅锗(SiGe))、至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)或其组合。在一些实施例中，导电结构140由钨形成且包含钨。
导电结构140中的每一者可个别地包含基本上均匀分布的至少一种导电材料，或基本上非均匀分布的至少一种导电材料。在一些实施例中，堆叠结构142的层144中的每一者的导电结构140中的每一者呈现基本上均匀分布的导电材料。在额外实施例中，堆叠结构142的层144中的至少一者的导电结构140中的至少一者呈现基本上非均匀分布的至少一种导电材料。导电结构140可例如由至少两个不同导电材料的堆叠形成且包含至少两个不同导电材料的堆叠。堆叠结构142的层144中的每一者的导电结构140可各自为基本上平面的，且可各自个别地呈现所要厚度。
在一些实施例中，导电结构140可包含围绕导电结构140，例如在导电结构140与绝缘结构104之间的导电内衬材料。举例来说，导电内衬材料可包括晶种材料，导电结构140可由所述晶种材料形成。导电内衬材料可由以下各者形成且包含以下各者：例如金属(例如，钛、钽)、金属氮化物(例如，氮化钨、氮化钛、氮化钽)或另一材料。在一些实施例中，导电内衬材料包括氮化钛。
堆叠结构142的至少一个下部导电结构140可用作微电子装置结构100的至少一个下部选择栅极(例如，至少一个源极侧选择栅极(SGS))。在一些实施例中，堆叠结构142的竖直最下部层144的单个(例如，仅一个)导电结构140用作微电子装置结构100的下部选择栅极(例如，SGS)。另外，堆叠结构142的上部导电结构140可用作微电子装置结构100的上部选择栅极(例如，漏极侧选择栅极(SGD))。在一些实施例中，堆叠结构142的竖直最上部层144的水平相邻导电结构140(例如，通过额外槽结构彼此分隔开)用作微电子装置结构100的上部选择栅极(例如，SGD)。在一些实施例中，多于一个(例如，两个、四个、五个、六个)导电结构140用作微电子装置结构的上部选择栅极(例如，SGD)。
继续参考图1G，导电结构140的形成可形成存储器单元148的串146，每一存储器单元148位于导电结构140与存储器单元材料(例如，电荷阻挡材料126、存储器材料128和隧道介电材料130)和沟道材料132的相交点处。每一块结构150可包含多个存储器单元148的串146。如本文中将描述，每一块结构150可包含从存储器单元148的串146横向偏移(例如，在X方向上)的阶梯结构(例如，阶梯结构220(图2))。存储器单元148的串146可位于层144的导电结构140的水平边界内。串146可位于阵列区160的水平边界内。
继续参考图1G和图1H，外围区170可与包含块结构150的阵列区160横向间隔开(例如，在Y方向上)，所述块结构包含存储器单元148的串146和阶梯结构(例如，阶梯结构220(图2))。外围区170可不包含块结构150，所述块结构包含存储器单元148的串146和阶梯结构。因此，微电子装置结构100可包含层144，所述层包含块结构150中的绝缘结构104和导电结构140，且包含外围区170中的绝缘结构104和额外绝缘结构106。额外绝缘结构106可与同一层144的导电结构140横向相邻(例如，在Y方向上)。
用包括较高氮原子与硅原子的比率的额外绝缘结构106形成微电子装置结构100可改进存储器单元148(图1G)的柱124(图1F)和所得串146(图1G)的均一性。举例来说，柱124和串146可基本上对称。在一些实施例中，柱124和串146可为基本上圆形的且侧壁119(图1G)可不呈现非圆形椭圆形形状(例如，卵圆形)。在不受任何特定理论束缚的情况下，相信额外绝缘结构106的氮原子与硅原子的相对较高比率(以及相对于额外绝缘结构106的硅氢键的氢氮键的对应增加量)有助于在部分开口118的侧壁119(图1D)上均一地产生保护材料120(图1D)。在形成保护材料120期间，氮原子相对于硅原子的增加的比率有助于保护材料120的更均一厚度。举例来说，额外绝缘结构106可有助于额外绝缘结构106(例如，由硅烷和氨前体形成的额外绝缘结构106)中与氢结合的氮原子的较高百分比。额外绝缘结构106的总氢含量可在约10原子％到约30原子％的范围内，且额外绝缘结构106中的氮原子与硅原子的较高比率可增加额外绝缘结构106中的氢原子百分比。额外绝缘结构106中的氢的增加原子百分比可有助于在形成保护材料120期间形成和积聚保护材料。
另外，氮原子相对于硅原子的增加的比率增加了氰化氢的产生，这促进了额外绝缘结构106和基本上圆形开口的均一移除。此外，额外绝缘结构106中的硅原子的减少量减少了在移除额外绝缘结构106期间形成的非挥发性SiCN的量。SiCN的增加量促进开口122的非均一性。在串146的存储器单元148的操作期间，基本上对称且圆形的开口可促进基本上均一分布的电荷(例如，电子装置)。相比而言，形成为不具有额外绝缘结构106的微电子装置结构可呈现非圆形(例如，不对称、正方形、矩形、三角形、卵圆形)开口和非圆形存储器串。在存储器单元的操作期间，电荷(例如，电子)密度可沿着非圆形形状不均匀地分布，从而增加用于与存储器串相关联的存储器单元的操作所需的阈值电压(Vt)。
尽管微电子装置结构100已经描述并说明为包括具有特定配置的存储器单元148，但本公开不限于此。在一些实施例中，存储器单元148可包括所谓的“MONOS”(金属-氧化物-氮化物-氧化物-半导体)存储器单元。在额外实施例中，存储器单元148包括所谓的“TANOS”(氮化钽-氧化铝-氮化物-氧化物-半导体)存储器单元，或所谓的“BETANOS”(带/势垒工程化TANOS)存储器单元，其中的每一个为MONOS存储器单元的子集。在其它实施例中，存储器单元148包括所谓的“浮动栅极”存储器单元，其包含浮动栅极(例如，金属浮动栅极)作为电荷存储结构。浮动栅极可水平地介于串146的中心结构与导电结构140之间。
图2示出包含微电子装置结构200的微电子装置201(例如，存储器装置，例如双叠组3D NAND快闪存储器装置)的一部分的局部剖切透视图。微电子装置结构200可基本上类似于在先前参考图1G和图1H描述的处理阶段之后的微电子装置结构100。如图2所示，微电子装置结构200可包含阶梯结构220，其限定用于将存取线206连接到导电层205(例如，导电层、导电板，例如导电结构140(图1G))的接触区。微电子装置结构200可包含彼此串联耦合的存储器单元203(例如，存储器单元148(图1G))的竖直串207(例如，串146(图1G、图1H))。竖直串207可竖直地(例如，在Z方向上)且垂直地延伸到导电线和导电层205，例如数据线202(例如，位线)、源极层204(例如，源极层110(图1G))、导电层205、存取线206、第一选择栅极208(例如，上部选择栅极、漏极选择栅极(SGD)，例如，导电结构140中的上部一者(图1G))、选择线209和第二选择栅极210(例如，下部选择栅极、源极选择栅极(SGS)，例如，导电结构140中的下部一者)。第一选择栅极208可水平地划分(例如，在Y方向上)成多个块结构232(例如，块150(图1G、图1H))和通过槽结构230(例如，槽结构136(图1G、图1H))彼此水平地间隔开(例如，在Y方向上)的子块。
数据线202可通过导电触点结构234电耦合到竖直串207。
竖直导电触点211可将组件彼此电耦合，如所展示。举例来说，选择线209可电耦合到第一选择栅极208，且存取线206可电耦合到导电层205。微电子装置201还可包含位于存储器阵列下方的控制单元212，所述控制单元可包含经配置以控制微电子装置201的其它特征(例如，存储器单元203的竖直串207)的各种操作的控制逻辑装置。作为非限制性示例，控制单元212可包含以下各者中的一或多者(例如，每一者)：电荷泵(例如，VCCP电荷泵、VNEGWL电荷泵、DVC2电荷泵)、延迟锁定回路(DLL)电路系统(例如，环形振荡器)、Vdd调节器、驱动器(例如，串驱动器)、解码器(例如，本地叠组解码器、列解码器、行解码器)、感测放大器(例如，均衡(EQ)放大器、隔离(ISO)放大器、NMOS感测放大器(NSA)、PMOS感测放大器(PSA))、修复电路系统(例如，列修复电路系统、行修复电路系统)、I/O装置(例如，本地I/O装置)、存储器测试装置、MUX、错误检查及校正(ECC)装置、自刷新/耗损均衡装置，及其它芯片/叠组控制电路系统。控制单元212可电耦合到例如数据线202、源极层204、存取线206、第一选择栅极208和第二选择栅极210。在一些实施例中，控制单元212包含互补金属氧化物半导体(CMOS)电路系统。在这类实施例中，控制单元212的特征可为具有“阵列下CMOS”(“CuA”)配置。
第一选择栅极208可在第一方向(例如，X方向)上水平延伸，且可在竖直串207的第一末端(例如，上部末端)处耦合到存储器单元203的竖直串207的相应第一群组。第二选择栅极210可以基本上平面的配置形成，且可在存储器单元203的竖直串207的第二相对末端(例如，下部末端)处耦合到竖直串207。
数据线202(例如，位线)可在与第一选择栅极208延伸的第一方向成角度(例如，垂直)的第二方向上(例如，在Y方向上)水平地延伸。数据线202可在竖直串207的第一末端(例如，上部末端)处耦合到竖直串207的相应第二群组。耦合到相应第一选择栅极208的竖直串207的第一群组可与耦合到相应数据线202的竖直串207的第二群组共享特定竖直串207。因此，可在特定第一选择栅极208与特定数据线202的相交点处选择特定竖直串207。因此，第一选择栅极208可用于选择存储器单元203的竖直串207的存储器单元203。
导电层205可在相应水平平面中延伸。导电层205可竖直地堆叠，使得每一导电层205耦合到存储器单元203的所有竖直串207，且存储器单元203的竖直串207竖直地延伸穿过导电层205的堆叠。导电层205可耦合到或可形成存储器单元203的控制栅极，导电层205耦合到所述控制栅极。每一导电层205可耦合到存储器单元203的特定竖直串207中的一个存储器单元203。
第一选择栅极208和第二选择栅极210可操作以选择特定数据线202与源极层204之间的存储器单元203的特定竖直串207。因此，可通过操作(例如，通过选择)耦合到特定存储器单元203的适当的第一选择栅极208、第二选择栅极210和导电层205而选择特定存储器单元203且将其电耦合到数据线202。
阶梯结构220可经配置以通过竖直导电触点211提供存取线206与导电层205之间的电连接。换句话说，可经由与同特定导电层205电连通的相应竖直导电触点211电连通的存取线206来选择导电层205的特定层级。
如上文所描述，参考微电子装置结构100，额外绝缘结构106的组成(图1A、图1G)可有助于存储器单元203的基本上竖直(例如，在Z方向上)及基本上圆形(例如，在XY平面中)的竖直串207。存储器单元203的竖直串207可在其使用和操作期间呈现改进的性能。
因此，根据本公开的一些实施例，一种形成微电子装置的方法包括：形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构，额外绝缘结构中的至少一些包括具有大于约1.58:1.00的氮原子与硅原子的比率的氮化硅；形成穿过堆叠结构的开口；及在开口内形成单元柱结构，单元柱结构个别地包括竖直地延伸穿过堆叠结构的半导体沟道材料。
此外，根据本公开的额外实施例，一种形成微电子装置的方法包括：形成包括以层布置的竖直交替绝缘结构和额外绝缘结构的堆叠结构，额外绝缘结构水平地延伸穿过堆叠结构的阵列区到堆叠结构的外围区，且个别地具有大于约1.58:1.00的氮原子与硅原子的比率；形成竖直地延伸穿过堆叠结构且在堆叠结构的阵列区的水平边界内的存储器单元串；形成竖直地延伸穿过堆叠结构且在堆叠结构的阵列区的水平边界内的槽；及用导电结构替换堆叠结构的阵列区内的额外绝缘结构的部分，同时将额外绝缘结构的额外部分维持在堆叠结构的外围区内。
此外，根据本公开的另外实施例，一种微电子装置包括堆叠结构，所述堆叠结构包括：第一层级，其包括绝缘结构；及第二层级，其与第一层级竖直地交错且各自包括额外绝缘结构和与额外绝缘结构水平地相邻的导电结构，第二层级中的至少一些的额外绝缘结构包括具有大于约1.58:1.00的氮原子与硅原子的比率的氮化硅。微电子装置进一步包括存储器单元串，其竖直地延伸穿过堆叠结构，且各自在第二层级中的每一者的导电结构的水平边界内。
根据额外实施例，一种存储器装置包括：堆叠结构，其包括：阵列区，其包括绝缘结构和导电结构的竖直交替序列；及外围区，其包括以与阵列区的层水平地相邻的额外层布置的绝缘结构和额外绝缘结构的竖直交替序列，额外绝缘结构中的至少一些包括对于每约1.00个氮原子包括大于或等于约1.60个硅原子的氮化硅；及存储器单元串，其在堆叠结构的阵列区中，且包括竖直地延伸穿过堆叠结构的沟道材料。
本公开的微电子装置(例如，微电子装置201(图2))和微电子装置结构(例如，微电子装置结构100、200)可包含于本公开的电子系统的实施例中。举例来说，图3为根据本公开的实施例的电子系统303的框图。电子系统303可包括例如计算机或计算机硬件组件、服务器或其它网络连接硬件组件、蜂窝式电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、支持Wi-Fi或蜂窝的平板计算机(例如
Figure BDA0003540538250000231
或
Figure BDA0003540538250000232
平板计算机)、电子书、导航装置等等。电子系统303包含至少一个存储器装置305。存储器装置305可包含例如本文中的微电子装置结构(例如，微电子装置结构100、200)和本文中先前所描述的微电子装置(例如，微电子装置201)中的一或多者的实施例。
电子系统303可进一步包含至少一个电子信号处理器装置307(常常被称为“微处理器”)。电子信号处理器装置307可任选地包含本文中先前所描述的微电子装置和微电子装置结构中的一或多者的实施例。电子系统303可进一步包含供用户将信息输入到电子系统303的一或多个输入装置309，例如鼠标或其它指向装置、键盘、触控板、按钮或控制面板。电子系统303可进一步包含用于将信息(例如，视觉或音频输出)输出给用户的一或多个输出装置311，例如监视器、显示器、打印机、音频输出插口、扬声器等等。在一些实施例中，输入装置309和输出装置311可包括可用以将信息输入到电子系统303并将视觉信息输出给用户的单个触摸屏装置。输入装置309和输出装置311可与存储器装置305和电子信号处理器装置307中的一或多者电连通。
参考图4，描绘基于处理器的系统400。基于处理器的系统400可包含本文中先前所描述且根据本公开的实施例制造的微电子装置和微电子装置结构中的一或多者。基于处理器的系统400可为例如计算机、寻呼机、蜂窝式电话、个人助理、控制电路或其它电子装置的多种类型中的任一种。基于处理器的系统400可包含一或多个处理器402(例如，微处理器)以控制基于处理器的系统400中的系统功能和请求的处理。处理器402和基于处理器的系统400的其它子组件可包含本文先前所描述且根据本公开的实施例制造的微电子装置和微电子装置结构中的一或多者。
基于处理器的系统400可包含与处理器402可操作连通的电源404。举例来说，如果基于处理器的系统400是便携式系统，则电源404可包含燃料电池、电力净化装置、永久性电池、可替换电池和可充电电池中的一或多者。举例来说，电源404还可包含AC适配器；因此，基于处理器的系统400可插入到壁式插座中。举例来说，电源404还可包含DC适配器，以使得基于处理器的系统400可插入到车辆点烟器或车辆电源端口中。
各种其它装置可取决于基于处理器的系统400执行的功能而连接到处理器402。举例来说，用户接口406可耦合到处理器402。用户接口406可包含输入装置，例如按钮、开关、键盘、光笔、鼠标、数字转换器和触控笔、触摸屏、语音辨识系统、麦克风或其组合。显示器408还可耦合到处理器402。显示器408可包含LCD显示器、SED显示器、CRT显示器、DLP显示器、等离子显示器、OLED显示器、LED显示器、三维投影、音频显示器，或其组合。此外，RF子系统/基带处理器410还可耦合到处理器402。RF子系统/基带处理器410可包含耦合到RF接收器且耦合到RF传输器(未展示)的天线。通信端口412或多于一个通信端口412也可耦合到处理器402。举例来说，通信端口412可调适成耦合到一或多个外围装置414(例如，调制解调器、打印机、计算机、扫描仪或相机)或耦合到网络(例如，局域网、远端区域网络、企业内部网或因特网)。
处理器402可通过实施存储在存储器中的软件程序来控制基于处理器的系统400。举例来说，软件程序可包含操作系统、数据库软件、绘图软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器可操作地耦合到处理器402以存储和有助于各种程序的执行。举例来说，处理器402可耦合到系统存储器416，所述系统存储器可包含自旋力矩转移磁性随机存取存储器(STT-MRAM)、磁性随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、赛道存储器(racetrack memory)中的一或多者，以及其它已知的存储器类型。系统存储器416可包含易失性存储器、非易失性存储器或其组合。系统存储器416通常较大，使得其可动态地存储加载的应用程序和数据。在一些实施例中，系统存储器416可包含半导体装置，例如本文中先前所描述的微电子装置和微电子装置结构中的一或多者。
处理器402还可耦合到非易失性存储器418，这并非表明系统存储器416必定为易失性的。非易失性存储器418可包含STT-MRAM、MRAM、例如EPROM、电阻式只读存储器(RROM)的只读存储器(ROM)，以及待与系统存储器416结合使用的快闪存储器中的一或多者。非易失性存储器418的大小通常选择为仅足够存储任何必要的操作系统、应用程序和固定数据。另外，例如，非易失性存储器418可包含例如磁盘驱动存储器的大容量存储器，例如包含电阻式存储器的混合驱动器或其它类型的非易失性固态存储器。非易失性存储器418可包含微电子装置，例如本文先前所描述的微电子装置和微电子装置结构中的一或多者。
因此，在至少一些实施例中，电子装置包括输入装置、输出装置、可操作地耦合到输入装置和输出装置的处理器装置，以及可操作地耦合到处理器装置且包括至少一个微电子装置结构的存储器装置。至少一个微电子装置结构包括：阵列区，其包括竖直地延伸穿过绝缘结构和导电结构的竖直交替序列的存储器单元串；及外围区，其包括绝缘结构和额外绝缘结构的竖直交替序列，外围区的额外绝缘结构与阵列区的导电结构竖直对准，且额外绝缘结构中的至少一些包括大于约1.58:1的硅原子与氮原子的比率。
下文阐述本公开的额外非限制性示例实施例。
实施例1：一种形成微电子装置的方法，所述方法包括：形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构，所述额外绝缘结构中的至少一些包括具有大于约1.58:1.00的氮原子与硅原子的比率的氮化硅；形成穿过所述堆叠结构的开口；及在所述开口内形成单元柱结构，所述单元柱结构个别地包括竖直地延伸穿过所述堆叠结构的半导体沟道材料。
实施例2：根据实施例1所述的方法，其中形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构包括形成所述额外绝缘结构的大部分，以具有大于约1.58:1.00的氮原子与硅原子的所述比率。
实施例3：根据实施例1或实施例2所述的方法，其中形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构包括形成所述额外绝缘结构的全部，以包括大于约1.58:1.00的氮原子与硅原子的所述比率。
实施例4：根据实施例1到3中任一实施例所述的方法，其中形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构包括形成所述额外绝缘结构的竖直最上部和所述额外绝缘结构的竖直最下部，以各自包括比所述额外绝缘结构中的其它者高的氮原子与硅原子的比率。
实施例5：根据权利要求1到4中任一实施例所述的方法，其中形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构包括形成所述额外绝缘结构的所述至少一些，以使每1.00个硅原子具有大于1.70个氮原子。
实施例6：根据实施例1到5中任一实施例所述的方法，其中形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构包括通过在大于约7托的压力下的等离子增强式物理气相沉积形成所述额外绝缘结构。
实施例7：根据实施例1到6中任一实施例所述的方法，其中形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构包括通过使用硅烷和氨气的等离子增强式化学气相沉积、在约300sccm到约700sccm范围内的硅烷的流速和在约15,000sccm到约22,000sccm范围内的氨气的流速来形成所述额外绝缘结构。
实施例8：根据实施例1到7中任一实施例所述的方法，其中形成穿过所述堆叠结构的开口包括：形成部分竖直地延伸穿过所述堆叠结构的初始开口；在限定所述初始开口的所述堆叠结构的侧壁上形成聚合物材料；及在形成所述聚合物材料之后，移除竖直下伏于所述初始开口的水平边界且在所述水平边界内的所述堆叠结构的额外部分，以从所述初始开口形成所述开口。
实施例9：根据实施例8所述的方法，其进一步包括在形成所述开口之后移除所述聚合物材料。
实施例10：根据实施例9所述的方法，其中移除所述聚合物材料包括将所述聚合物材料暴露于氧气。
实施例11：根据实施例1到10中任一实施例所述的方法，其进一步包括：在其阵列区中形成竖直地延伸穿过所述堆叠结构的槽；通过所述槽移除所述阵列区内的所述额外绝缘结构的部分，同时将所述额外绝缘结构的额外部分维持在所述堆叠结构的外围区中；及用导电结构替换所述额外绝缘结构的经移除部分。
实施例12：一种微电子装置，其包括：堆叠结构，其包括：第一层级，其包括绝缘结构；及第二层级，其与所述第一层级竖直地交错且各自包括额外绝缘结构和与所述额外绝缘结构水平地相邻的导电结构，所述第二层级中的至少一些的所述额外绝缘结构包括具有大于约1.58:1.00的氮原子与硅原子的比率的氮化硅；及存储器单元串，其竖直地延伸穿过所述堆叠结构且各自在所述第二层级中的每一者的所述导电结构的水平边界内。
实施例13：根据实施例12所述的微电子装置，其中所述氮原子与硅原子的所述比率随着距所述堆叠结构的中心的竖直距离增加而增加。
实施例14：根据实施例12或实施例13所述的微电子装置，其中所述堆叠结构被划分成具有在其水平区域内的存储器单元串的块结构，所述额外绝缘结构在所述块结构外部。
实施例15：根据实施例12到14中任一实施例所述的微电子装置，其进一步包括与所述存储器单元串和所述额外绝缘结构横向相邻的阶梯结构。
实施例16：根据实施例12到15中任一实施例所述的微电子装置，其中氮原子与硅原子的所述比率大于约1.60:1.00。
实施例17：根据实施例12或14到16中任一实施例所述的微电子装置，其中所述第二层级中的一些的所述额外绝缘结构包括与所述第二层级中的一些其它者的所述额外绝缘结构不同的氮原子与硅原子的比率。
实施例18：根据实施例12或14到17中任一实施例所述的微电子装置，其中与所述第二层级中的其它者的所述额外绝缘结构相比，所述第二层级的竖直最上部和所述第二层级的竖直最下部的所述额外绝缘结构具有更高的氮原子与硅原子的比率。
实施例19：一种形成微电子装置的方法，所述方法包括：形成包括以层布置的竖直交替绝缘结构和额外绝缘结构的堆叠结构，所述额外绝缘结构水平地延伸穿过所述堆叠结构的阵列区到所述堆叠结构的外围区，且个别地具有大于约1.58:1.00的氮原子与硅原子的比率；形成竖直地延伸穿过所述堆叠结构且在所述堆叠结构的所述阵列区的水平边界内的存储器单元串；形成竖直地延伸穿过所述堆叠结构且在所述堆叠结构的所述阵列区的所述水平边界内的槽；及用导电结构替换所述堆叠结构的所述阵列区内的所述额外绝缘结构的部分，同时将所述额外绝缘结构的额外部分维持在所述堆叠结构的所述外围区内。
实施例20：根据实施例19所述的方法，其中形成所述额外绝缘结构包括形成所述额外绝缘结构以具有在约2.45g/cm3到约2.55g/cm3的范围内的密度。
实施例21：根据实施例19或实施例20所述的方法，其中形成所述堆叠结构包括形成所述额外绝缘结构中的一些，以具有与所述额外绝缘结构中的至少一些其它者不同的氮原子与硅原子的比率。
实施例22：根据实施例19到21中任一实施例所述的方法，其进一步包括选择在约1.60:1.00到约1.65:1.00的范围内的所述额外绝缘结构的氮原子与硅原子的所述比率。
实施例23：根据实施例19到22中任一实施例所述的方法，其中形成竖直地延伸穿过所述堆叠结构的存储器单元串包括：移除所述绝缘结构和所述额外绝缘结构的部分，以在所述堆叠结构的所述阵列区内水平地形成开口且部分竖直地延伸穿过所述堆叠结构的所述阵列区；在限定所述开口的侧壁上形成保护材料；移除所述绝缘结构和所述额外绝缘结构的额外部分，以增加所述开口的竖直尺寸；及在增加所述开口的所述竖直尺寸之后，在所述开口内形成沟道材料。
实施例24：根据实施例19到23中任一实施例所述的方法，其中形成堆叠结构包括形成所述额外绝缘结构的竖直最上部和所述额外绝缘结构的竖直最下部，以具有比更接近所述堆叠结构的竖直中心的所述额外绝缘结构中的其它者更低的折射率。
实施例25：一种微电子装置，其包括：堆叠结构，其包括：阵列区，其包括以层布置的绝缘结构和导电结构的竖直交替序列；及外围区，其包括所述绝缘结构和额外绝缘结构的竖直交替序列，所述额外绝缘结构布置在与所述阵列区的所述层水平地相邻的额外层中，所述额外绝缘结构中的至少一些包括对于每约1.00个氮原子包括大于或等于约1.60个硅原子的氮化硅；及存储器单元串，其在堆叠结构的阵列区中，且包括竖直地延伸穿过堆叠结构的沟道材料。
实施例26：根据实施例25所述的微电子装置，其中所述阵列区基本上不含所述额外绝缘结构。
实施例27：根据实施例25或实施例26所述的微电子装置，其中所述额外绝缘结构中的每一者水平地邻近且定位在与导电结构中的一者基本上相同的竖直高程处。
实施例28：根据实施例25到27中任一实施例所述的微电子装置，其中所述存储器单元串进一步包括存储器材料，所述存储器材料包括氮化硅。
实施例29：根据实施例25到28中任一实施例所述的微电子装置，其中所述额外绝缘结构中的所述至少一些的氮原子与硅原子的比率大于约1.62:1.00。
实施例30：一种电子系统，其包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置结构，所述至少一个微电子装置结构包括：阵列区，其包括竖直地延伸穿过绝缘结构和导电结构的竖直交替序列的存储器单元串；及外围区，其包括所述绝缘结构和额外绝缘结构的竖直交替序列，所述外围区的所述额外绝缘结构与所述阵列区的所述导电结构竖直对准，且所述额外绝缘结构中的至少一些包括大于约1.58:1.00的硅原子与氮原子的比率。
虽然已结合图式描述了某些说明性实施例，但本领域的普通技术人员将认识到且理解，本公开所涵盖的实施例不限于在本文中明确地展示且描述的那些实施例。确切地说，可在不脱离本公开所包涵的实施例(如本文中要求所主张的那些实施例，包含合法等效物)的范围的情况下，对本文中所描述的实施例做出多种添加、删除和修改。另外，一个公开的实施例的特征可与另一公开的实施例的特征组合，且仍包涵在本公开的范围内。

Claims (30)

1.一种形成微电子装置的方法，所述方法包括：
形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构，所述额外绝缘结构中的至少一些包括具有大于约1.58:1.00的氮原子与硅原子的比率的氮化硅；
形成穿过所述堆叠结构的开口；及
在所述开口内形成单元柱结构，所述单元柱结构个别地包括竖直地延伸穿过所述堆叠结构的半导体沟道材料。
2.根据权利要求1所述的方法，其中形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构包括形成所述额外绝缘结构的大部分，以具有大于约1.58:1.00的氮原子与硅原子的所述比率。
3.根据权利要求1所述的方法，其中形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构包括形成所述额外绝缘结构的全部，以包括大于约1.58:1.00的氮原子与硅原子的所述比率。
4.根据权利要求1所述的方法，其中形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构包括形成所述额外绝缘结构的竖直最上部和所述额外绝缘结构的竖直最下部，以各自包括比所述额外绝缘结构中的其它者高的氮原子与硅原子的比率。
5.根据权利要求1所述的方法，其中形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构包括形成所述额外绝缘结构中的所述至少一些，以使每1.00个硅原子具有大于1.70个氮原子。
6.根据权利要求1所述的方法，其中形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构包括通过在大于约7托的压力下的等离子增强式物理气相沉积来形成所述额外绝缘结构。
7.根据权利要求1所述的方法，其中形成包括绝缘结构和额外绝缘结构的竖直交替序列的堆叠结构包括通过使用硅烷和氨气的等离子增强式化学气相沉积、在约300sccm到约700sccm范围内的硅烷的流速和在约15,000sccm到约22,000sccm范围内的氨气的流速来形成所述额外绝缘结构。
8.根据权利要求1到7中任一权利要求所述的方法，其中形成穿过所述堆叠结构的开口包括：
形成部分竖直地延伸穿过所述堆叠结构的初始开口；
在限定所述初始开口的所述堆叠结构的侧壁上形成聚合物材料；及
在形成所述聚合物材料之后，移除竖直下伏于所述初始开口的水平边界且在所述水平边界内的所述堆叠结构的额外部分，以从所述初始开口形成所述开口。
9.根据权利要求8所述的方法，其进一步包括在形成所述开口之后移除所述聚合物材料。
10.根据权利要求9所述的方法，其中移除所述聚合物材料包括将所述聚合物材料暴露于氧气。
11.根据权利要求1到7中任一权利要求所述的方法，其进一步包括：
在所述堆叠结构的阵列区中形成竖直地延伸穿过所述堆叠结构的槽；
通过所述槽移除所述阵列区内的所述额外绝缘结构的部分，同时将所述额外绝缘结构的额外部分维持在所述堆叠结构的外围区中；及
用导电结构替换所述额外绝缘结构的经移除部分。
12.一种微电子装置，其包括：
堆叠结构，其包括：
第一层级，其包括绝缘结构；及
第二层级，其与所述第一层级竖直地交错且各自包括额外绝缘结构和与所述额外绝缘结构水平地相邻的导电结构，所述第二层级中的至少一些的所述额外绝缘结构包括具有大于约1.58:1.00的氮原子与硅原子的比率的氮化硅；及
存储器单元串，其竖直地延伸穿过所述堆叠结构且各自在所述第二层级中的每一者的所述导电结构的水平边界内。
13.根据权利要求12所述的微电子装置，其中所述氮原子与硅原子的所述比率随着距所述堆叠结构的中心的竖直距离增加而增加。
14.根据权利要求12所述的微电子装置，其中所述堆叠结构被划分成具有在其水平区域内的所述存储器单元串的块结构，所述额外绝缘结构在所述块结构外部。
15.根据权利要求12所述的微电子装置，其进一步包括与所述存储器单元串和所述额外绝缘结构横向相邻的阶梯结构。
16.根据权利要求12到15中任一权利要求所述的微电子装置，其中氮原子与硅原子的所述比率大于约1.60:1.00。
17.根据权利要求12所述的微电子装置，其中所述第二层级中的一些的所述额外绝缘结构包括与所述第二层级中的一些其它者的所述额外绝缘结构不同的氮原子与硅原子的比率。
18.根据权利要求12所述的微电子装置，其中与所述第二层级中的其它者的所述额外绝缘结构相比，所述第二层级的竖直最上部和所述第二层级的竖直最下部的所述额外绝缘结构具有更高的氮原子与硅原子的比率。
19.一种形成微电子装置的方法，所述方法包括：
形成包括以层布置的竖直交替绝缘结构和额外绝缘结构的堆叠结构，所述额外绝缘结构水平地延伸穿过所述堆叠结构的阵列区到所述堆叠结构的外围区，且个别地具有大于约1.58:1.00的氮原子与硅原子的比率；
形成竖直地延伸穿过所述堆叠结构且在所述堆叠结构的所述阵列区的水平边界内的存储器单元串；
形成竖直地延伸穿过所述堆叠结构且在所述堆叠结构的所述阵列区的所述水平边界内的槽；及
用导电结构替换所述堆叠结构的所述阵列区内的所述额外绝缘结构的部分，同时将所述额外绝缘结构的额外部分维持在所述堆叠结构的所述外围区内。
20.根据权利要求19所述的方法，其中形成所述额外绝缘结构包括形成所述额外绝缘结构以具有在约2.45g/cm3到约2.55g/cm3的范围内的密度。
21.根据权利要求19所述的方法，其中形成所述堆叠结构包括形成所述额外绝缘结构中的一些，以具有与所述额外绝缘结构中的至少一些其它者不同的氮原子与硅原子的比率。
22.根据权利要求19所述的方法，其进一步包括选择所述额外绝缘结构的氮原子与硅原子的所述比率在约1.60:1.00到约1.65:1.00的范围内。
23.根据权利要求19到22中任一权利要求所述的方法，其中形成竖直地延伸穿过所述堆叠结构的存储器单元串包括：
移除所述绝缘结构和所述额外绝缘结构的部分，以在所述堆叠结构的所述阵列区内水平地形成开口且部分竖直地延伸穿过所述堆叠结构的所述阵列区；
在限定所述开口的侧壁上形成保护材料；
移除所述绝缘结构和所述额外绝缘结构的额外部分，以增加所述开口的竖直尺寸；及
在增加所述开口的所述竖直尺寸之后，在所述开口内形成沟道材料。
24.根据权利要求19到22中任一权利要求所述的方法，其中形成堆叠结构包括形成所述额外绝缘结构的竖直最上部和所述额外绝缘结构的竖直最下部，以具有比更接近所述堆叠结构的竖直中心的所述额外绝缘结构中的其它者更低的折射率。
25.一种存储器装置，其包括：
堆叠结构，其包括：
阵列区，其包括以层布置的绝缘结构和导电结构的竖直交替序列；及
外围区，其包括以与所述阵列区的所述层水平地相邻的额外层布置的所述绝缘结构和额外绝缘结构的竖直交替序列，所述额外绝缘结构中的至少一些包括对于每约1.00个氮原子包括大于或等于约1.60个硅原子的氮化硅；及
存储器单元串，其在所述堆叠结构的所述阵列区中，且包括竖直地延伸穿过所述堆叠结构的沟道材料。
26.根据权利要求25所述的存储器装置，其中所述阵列区基本上不含所述额外绝缘结构。
27.根据权利要求25所述的存储器装置，其中所述额外绝缘结构中的每一者水平地邻近且定位在与导电结构中的一者基本上相同的竖直高程处。
28.根据权利要求25到27中任一权利要求所述的存储器装置，其中所述存储器单元串进一步包括存储器材料，所述存储器材料包括氮化硅。
29.根据权利要求25到27中任一权利要求所述的存储器装置，其中所述额外绝缘结构中的所述至少一些的氮原子与硅原子的比率大于约1.62:1.00。
30.一种电子系统，其包括：
输入装置；
输出装置；
处理器装置，其可操作地耦合到所述输入装置和所述输出装置；及
存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置结构，所述至少一个微电子装置结构包括：
阵列区，其包括竖直地延伸穿过绝缘结构和导电结构的竖直交替序列的存储器单元串；及
外围区，其包括所述绝缘结构和额外绝缘结构的竖直交替序列，所述外围区的所述额外绝缘结构与所述阵列区的所述导电结构竖直对准，且所述额外绝缘结构中的至少一些包括大于约1.58:1.00的硅原子与氮原子的比率。
CN202210231082.5A 2021-03-12 2022-03-10 微电子装置、存储器装置、电子系统及其形成方法 Pending CN115084152A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/200,169 US12004346B2 (en) 2021-03-12 Microelectronic devices with nitrogen-rich insulative structures
US17/200,169 2021-03-12

Publications (1)

Publication Number Publication Date
CN115084152A true CN115084152A (zh) 2022-09-20

Family

ID=83195083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210231082.5A Pending CN115084152A (zh) 2021-03-12 2022-03-10 微电子装置、存储器装置、电子系统及其形成方法

Country Status (1)

Country Link
CN (1) CN115084152A (zh)

Also Published As

Publication number Publication date
US20220293625A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
US20220108947A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20240099007A1 (en) Memory devices and related electronic systems
WO2022150131A1 (en) Microelectronic devices including voids neighboring conductive contacts, and related memory devices, electronic systems, and methods
CN115643762A (zh) 具有不同微结构沟道子区的微电子装置及相关方法和系统
CN114078758A (zh) 微电子装置以及相关存储器装置、电子系统和方法
US20230207389A1 (en) Microelectronic devices including contact structures
US20220415917A1 (en) Microelectronic devices including conductive structures
CN115483219A (zh) 含阶梯结构的微电子装置及其存储装置、电子系统及方法
CN115312524A (zh) 微电子装置和相关存储器装置、电子系统和方法
US12004346B2 (en) Microelectronic devices with nitrogen-rich insulative structures
US20220293625A1 (en) Methods of forming microelectronic devices with nitrogen-rich insulative structures, and related microelectronic devices, memory devices, and electronic systems
US20220109001A1 (en) Microelectronic devices with slit structures inlcuding metal plugs and related methods and systems
US11594495B2 (en) Microelectronic devices including conductive levels having varying compositions, and related memory devices, electronic systems, and methods
US11856763B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20230057754A1 (en) Microelectronic devices including slot structures, and related memory devices, electronic systems, and methods
US11715692B2 (en) Microelectronic devices including conductive rails, and related methods
US11605589B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20230380193A1 (en) Memory devices including strings of memory cells and related systems
US20230335439A1 (en) Microelectronic devices including slot structures, and related electronic systems and methods of forming the microelectronic devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination