CN115048886A - 设计参数调整方法、装置、电子设备和存储介质 - Google Patents

设计参数调整方法、装置、电子设备和存储介质 Download PDF

Info

Publication number
CN115048886A
CN115048886A CN202210968859.6A CN202210968859A CN115048886A CN 115048886 A CN115048886 A CN 115048886A CN 202210968859 A CN202210968859 A CN 202210968859A CN 115048886 A CN115048886 A CN 115048886A
Authority
CN
China
Prior art keywords
parameter
design parameters
design
acquisition functions
fitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210968859.6A
Other languages
English (en)
Other versions
CN115048886B (zh
Inventor
石弼钊
李思成
魏学超
唐辉艳
蔡泽鉴
陈彦光
陆彦珩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alibaba China Co Ltd
Original Assignee
Alibaba China Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alibaba China Co Ltd filed Critical Alibaba China Co Ltd
Priority to CN202210968859.6A priority Critical patent/CN115048886B/zh
Publication of CN115048886A publication Critical patent/CN115048886A/zh
Application granted granted Critical
Publication of CN115048886B publication Critical patent/CN115048886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Facsimiles In General (AREA)
  • General Factory Administration (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

本发明实施例提供了一种设计参数调整方法、装置、电子设备和存储介质。所述设计参数调整方法包括：获取属于设计参数空间中的历史设计参数；调用参数拟合模型的多种采集函数，基于所述历史设计参数预测当前设计参数，使得所述多种采集函数达到综合优化目标；基于所述当前设计参数，分析所述设计参数空间的参数维度相关度；基于所述参数维度相关度，优化所述参数拟合模型的拟合条件。在本发明实施例的方案中，参数拟合模型的多种采集函数的综合优化目标提高了设计参数优化效率，通过调用多种采集函数预测当前设计参数，其综合优化目标更能高效且准确地使历史设计参数满足预设参数评估条件，从而提高了设计参数调整效率。

Description

设计参数调整方法、装置、电子设备和存储介质
技术领域
本发明实施例涉及计算机技术领域，尤其涉及一种设计参数调整方法、装置、电子设备和存储介质。
背景技术
在采用电子设计自动化工具执行设计参数调整时，高维且离散的设计参数空使设计参数调整过程的复杂度十分高，在数学上，设计参数调整实际上是一种多项式复杂程度的非确定性问题。
因此，如何有效地减少在设计参数空间的搜索次数，在保证可靠设计参数的同时减小电子设计自动化工具的执行开销，逐渐成为关键的技术问题。
发明内容
有鉴于此，本发明实施例提供一种设计参数调整方法、装置、电子设备和存储介质，以至少部分解决上述问题。
根据本发明实施例的第一方面，提供了一种设计参数调整方法，包括：获取属于设计参数空间中的历史设计参数；调用参数拟合模型的多种采集函数，基于所述历史设计参数预测当前设计参数，使得所述多种采集函数达到综合优化目标；基于所述当前设计参数，分析所述设计参数空间的参数维度相关度；基于所述参数维度相关度，优化所述参数拟合模型的拟合条件。
在本发明的另一实现方式中，所述基于所述当前设计参数，分析所述设计参数空间的参数维度相关度，包括：确定所述当前设计参数关于所述设计参数空间的多个参数维度的方差；确定所述多个参数维度与所述方差的变动相关度；基于所述多个参数维度各自的变动相关度，确定不同参数维度之间的相关度，作为参数维度相关度。
在本发明的另一实现方式中，所述基于所述参数维度相关度，优化所述参数拟合模型的拟合条件，包括：确定所述多个参数维度各自的拟合权重，作为所述参数拟合模型的拟合条件；基于所述参数维度相关度，调整所述多个参数维度各自的拟合权重。
在本发明的另一实现方式中，所述调用参数拟合模型的多种采集函数，基于所述历史设计参数预测当前设计参数，使得所述多种采集函数达到综合优化目标，包括：分别调用参数拟合模型的多种采集函数，基于所述历史设计参数预测多种采集函数各自的设计参数，使得所述多种采集函数达到各自的优化目标小于综合优化目标；对所述多种采集函数各自的设计参数进行加权，得到当前设计参数。
在本发明的另一实现方式中，所述调用参数拟合模型的多种采集函数，基于所述历史设计参数预测当前设计参数，使得所述多种采集函数达到综合优化目标，包括：从采集函数集合中选择与综合优化目标匹配的多种采集函数；调用所述多种采集函数，基于所述历史设计参数预测当前设计参数。
在本发明的另一实现方式中，所述从采集函数集合中选择与综合优化目标匹配的多种采集函数，包括：确定所述采集函数集合中匹配综合优化目标的多种采集函数组合；将采集函数种类最多的采集函数组合中的各个采集函数确定为所述多种采集函数。
在本发明的另一实现方式中，所述参数拟合模型基于随机森林拟合模型构建。
根据本发明实施例的第二方面，提供了一种设计参数调整装置，包括：获取模块，获取属于设计参数空间中的历史设计参数；预测模块，调用参数拟合模型的多种采集函数，基于所述历史设计参数预测当前设计参数，使得所述多种采集函数达到综合优化目标；分析模块，基于所述当前设计参数，分析所述设计参数空间的参数维度相关度；优化模块，基于所述参数维度相关度，优化所述参数拟合模型的拟合条件。
根据本发明实施例的第三方面，提供了一种电子设备，包括：处理器、存储器、通信接口和通信总线，所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；所述存储器用于存放至少一可执行指令，所述可执行指令使所述处理器执行如第一方面所述的方法对应的操作。
根据本发明实施例的第四方面，提供了一种计算机存储介质，其上存储有计算机程序，该程序被处理器执行时实现如第一方面所述的方法。
在本发明实施例的方案中，参数拟合模型的多种采集函数的综合优化目标提高了设计参数优化效率，通过调用多种采集函数预测当前设计参数，其综合优化目标更能高效且准确地使历史设计参数满足预设参数评估条件，从而提高了设计参数调整效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明实施例中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1A为根据一个示例器件设计过程的示意性框图。
图1B为图1A示例所适用的设计优化流程的示例。
图1C为图1B示例的逻辑综合的示意性框图。
图2为根据本发明的一个实施例的设计参数调整方法的步骤流程图。
图3A为图2实施例的一个示例的设计参数调整过程的结构框图。
图3B为图3A的设计参数调整过程的一个示例的步骤流程图。
图4为根据本发明的另一实施例的设计参数调整装置的结构框图。
图5为根据本发明的另一实施例的电子设备的结构示意图。
具体实施方式
为了使本领域的人员更好地理解本发明实施例中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述，显然，所描述的实施例仅是本发明实施例一部分实施例，而不是全部的实施例。基于本发明实施例中的实施例，本领域普通技术人员所获得的所有其他实施例，都应当属于本发明实施例保护的范围。
下面结合本发明实施例附图进一步说明本发明实施例具体实现。
图1A示出了一种可能的器件设计过程，适用于具有用于安全关键电子电路的自动设计和验证操作的EDA系统。参考文中的各个示例的设计工艺流程可以如图1A所示，其它设计流程操作也可以与作为设计流程和设计流程的一部分来描述的任何集成基本电路操作。如图1A所示，总体设计流程100包括设计阶段110、器件制造阶段120、设计验证阶段130、以及器件验证阶段140。设计阶段110包括初始设计输入操作101，其确定了器件的基本元件和功能，以及基于电路设计的各种分析和优化的修订，在设计输入操作101中，在进行调整以确保满足电路的功能要求之前生成电路的初始布局，在设计输入操作101中，取决于要使用的特定设计算法，还生成用于要创建的器件的初始策略、策略和上下文。
在一些示例中，在设计输入操作101中设计值的初始选择设之后，根据所描述的各种示例，在优化操作111或布局实例112期间，与其它自动化设计过程一起，可以生成对初始电路设计的更新。如下所述，电路设计的设计约束可以在设计输入操作中由设计输入101发起，然后可以根据各种示例使用定时分析来分析。同时，设计流程100示出了在布局实例112之前发生的优化，可以在任何时间执行对电路设计的更新，以改善电路设计的预期操作。
在设计输入101中电路的功能描述数据可以被用于设计输入操作101以产生电路布局，并且执行任何优化操作111之后，在布局实例112中生成布局，布局描述了与所述设计输入匹配的所述器件的物理布局尺寸。然后，该布局可用于器件制造操作122中生成器件，或者可以使用设计者输入或基于设计仿真132或者提取、三维（3D）建模和分析144操作来执行其他测试和设计更新132。一旦生成器件，就可以基于实际器件性能来测试该器件作为器件测试142操作和布局改进的一部分。
图1B进一步示出了优化操作111所执行的流程，优化操作11包括逻辑综合12和物理设计13，首先，将图1A中的设计输入101对应的电路设计输入到逻辑综合12得到了逻辑综合结果，再将逻辑综合结果输入到物理设计13进一步执行物理设计，得到了作为设计布局实例的设计布局112，应理解，可以采用制造设备制造布局设计112中的集成电路。
进一步地，图1C示出了图1B的逻辑综合12中的各个子流程，也是图1A中优化操作111中的子流程。各个子流程包括描述映射1111、逻辑优化1112以及工艺参数优化1113。
描述映射1111主要把描述RTL级的HDL语言，在约束下转换成DC内部的统一用门级描述的电路（Generic Boolean Gates），以GTECH或者没有映射的ddc形式展现。
逻辑优化1112是在一个或多个指定约束下找到指定逻辑电路的等效表示的过程。该过程是应用于数字电子和集成电路设计的逻辑综合的一部分。一般地，电路被限制在满足预定响应延迟的最小芯片面积。给定电路的逻辑优化的目标是获得与原始电路相同的最小逻辑电路。具有相同功能的更小电路更便宜，占用更少的空间，消耗更少的功率，具有更短的延迟，并将意外串扰的风险、延迟信号处理的风险以及其他纳米级存在的问题降至最低集成电路上的金属结构。
工艺参数优化1113将优化后的统一门级描述，采用制造厂商所提供的工艺库将电路给映射出来，得到ddc文件，ddc文件中可以包括诸如映射的门电路信息与网表、v格式的网表、延时信息（sdf）、工作约束（sdc）等信息。应理解，ddc文件不能用文本编辑器打开。Ddc是包含的网表文件，v格式网表是用于生成后仿真的文件。
传统的逻辑综合过程需要基于设计参数空间的当前设计参数执行逻辑综合，从而更新预测模型，通过遍历设计参数空间中的所有设计参数组合，选择诸如PPA最优的设计参数，随着集成电路的复杂度越来越高，设计参数空间中的设计参数组合数目较大，执行效率逐渐成为制约逻辑综合执行效率甚至电路设计效率的关键因素。
本发明提供了一系列设计参数调整方案，提高了逻辑综合的执行效率。图2示出了设计参数调整方法的各个步骤，图2的设计参数调整方法可以配合电子设计自动化EDA程序在诸如图1的优化操作111中执行，执行本实施例的方案的电子设备可以包括但不限于：服务器、桌面电脑等。
本实施例的设计参数调整方法包括：
S210：获取属于设计参数空间中的历史设计参数。
例如，设计参数空间是指电路设计参数的维度空间，包括各个设计参数维度以及每个设计参数类型的数值范围，不同设计参数维度的数值范围组合成设计参数的范围，当前设计参数是各个设计参数维度的当前数值构成的组合，在设计参数维度较多且相应地数值范围较大时，设计逻辑综合中所需要执行的设计参数的数量十分庞大，在设计逻辑综合中，寻找到较优的设计参数的过程可以被称为流程参数调整FPT（Flow ParameterTuning）。
S220：调用参数拟合模型的多种采集函数，基于所述历史设计参数预测当前设计参数，使得所述多种采集函数达到综合优化目标。
例如，参数拟合模型可以基于随机森林拟合模型构建。多种采集函数包括但不限于：EI（Expected Improvement）函数、UCB（Upper Confidence Bound）函数、PI（Probability of Improvement）函数等。
又例如，文中的参数拟合模型包括但不限于基于高斯过程的贝叶斯优化模型、基于随机森林（Random Forest，RF）的贝叶斯优化模型、退火优化模型、预先训练的机器训练模型等。
又例如，综合优化目标也可以被称为集成优化目标，多种采集函数也可以被称为集成采集函数（ensembled acquisition function）。
S230：基于所述当前设计参数，分析设计参数空间的参数维度相关度。
例如，设计参数空间的参数维度相关度是指对于优化目标而言，不同参数维度之间的参数值变动趋势的相关程度，如果一参数维度的参数值变动较大，另一参数维度参数值随着相应地变动较大（变动程度可以由参数值变大或变小的绝对值表征），则两个参数维度相关度较大。反之，如果一参数维度的参数值变动较大，另一参数维度参数值相应地变动较小或不变动，则两个参数维度相关度较小。
此外，基于当前设计参数，执行设计逻辑综合，例如，EDA程序中与子流程对应的模块执行完成之后，可以生成执行结果报告，其反映了执行过程中的各种参数，例如，时间开销、计算资源的占用程度。
S240：基于所述参数维度相关度，优化参数拟合模型的拟合条件。
例如，参数拟合模型的拟合条件可以是用于拟合的各个设计参数的概率分布，参数维度相关度能够反映出概率分布中的内在约束，一定程度上有利于使参数拟合模型正则化，提高了参数拟合模型的泛化能力，避免了参数拟合模型中的过拟合。
在本发明实施例的方案中，参数拟合模型的多种采集函数的综合优化目标提高了设计参数优化效率，通过调用多种采集函数预测当前设计参数，其综合优化目标更能高效且准确地使历史设计参数满足预设参数评估条件，从而提高了设计参数调整效率。
下面将结合图3A详细描述一个示例的设计参数调整过程。具体而言，通过初始采样器310在设计参数空间中选择初始设计参数，作为当前设计参数。然后，初始采样器310将当前设计参数输入到并行逻辑综合器323中执行逻辑综合流程，完成逻辑综合流程的当前设计参数称为历史设计参数。
然后，参数拟合模型321基于历史设计参数预测当前设计参数，具体地，参数拟合模型321从采集函数集合322中选择多个采集函数，调用多个采集函数。其中，多个采集函数的综合优化目标可以是多个采集函数各自的优化目标的加权结果。然后，通过多个采集函数的综合优化目标预测了当前设计参数，使得综合优化目标的值最大。
在一些示例中，在分析设计参数空间的参数维度相关度时，可以确定当前设计参数关于设计参数空间的多个参数维度的方差。更具体地，方差分析器331可以仅对当前设计参数进行分析，也可以对当前设计参数以及历史设计参数进行分析。这里的当前设计参数可以是当前设计参数之前的全部先前设计参数，即，从初始采样器310确定的设计参数到当前设计参数之间所有的设计参数。方差分析器331在执行方差分析时，确定当前设计参数基于设计参数空间的多个参数维度的方差，也就是说，多个参数维度各自的维度值形成的统计方差。
在确定当前设计参数关于设计参数空间的多个参数维度的方差之后，可以确定多个参数维度与方差的变动相关度。更具体地，参数重要性分析器332基于方差分析器331的分析结果，分析多个参数维度的重要性，例如，可以通过去除一参数维度，计算方差的变动。如果方差的变动较大，则表面该参数维度的维度值相比于其他参数维度的纬度值离散程度较高，该参数维度的重要性较高，变动相关度较高。相应的，如果方差的变动较小，则该参数维度的重要性较低，变动相关度较低。
在确定多个参数维度与方差的变动相关度之后，基于多个参数维度各自的变动相关度，确定不同参数维度之间的相关度，作为参数维度相关度。
作为一个示例，参数相关分析器333可以基于参数重要性分析器332的分析结果，分析参数维度之间的相关度。例如，选择重要性较高的多个参数维度，如果这样的多个参数维度所引起的方差变动的方向（数值变大或数值变小）相同，并且方差变动比例在预设阈值内（例如，10%内），则认为多个参数维度之间的相关性较高。在这种情况下，重要性较低的各个参数维度之间也可能具有较强的相关性，换言之，变动相关性均较低的参数维度之间的参数维度相关度较大，但是，由于这样的参数维度的重要性较低，其对相关系分析结果的影响较小。此外，重要性较高和重要性较低的参数位置之间的相关性往往会比较小。
作为另一示例，参数相关分析器333也可以直接基于方差分析器331的分析结果，分析参数维度之间的相关度。
进一步地，在优化参数拟合模型的拟合条件时，可以确定多个参数维度各自的拟合权重，作为参数拟合模型的拟合条件，然后，基于参数维度相关度，调整多个参数维度各自的拟合权重。更具体地，可以优化参数拟合模型321的拟合条件，例如，可以保留参数维度相关性较大的多个参数维度中的部分参数维度，在降维的同时，提高了参数拟合模型的泛化能力。可替代地，对历史设计参数中的各个参数维度进行加权处理，作为参数拟合模型的优化约束条件。也就是说，参数拟合模型的拟合条件是基于多个历史设计参数（分别对应于多个参数维度）之间的最大似然概率分布，估计参数拟合模型的代理函数。在一个示例中，代理函数可以是基于参数拟合模型321的代理函数。在这种情况下，基于加权后的各个参数维度，调整多个历史设计参数的最大似然概率的概率分布，例如，在调整后的概率分布中，多个历史设计参数的概率密度基于对应的权重被加权处理，再进行归一化。
在另一些示例中，作为基于历史设计参数预测当前设计参数的示例，可以分别调用参数拟合模型的多种采集函数，基于历史设计参数预测多种采集函数各自的设计参数，使得多种采集函数达到各自的优化目标小于综合优化目标，然后，对多种采集函数各自的设计参数进行加权，得到当前设计参数。具体地，多种采集函数可以是概率改进（Probability of Improvement，PI）、期望改进（Expected Improvement，EI）和置信度上限（Upper Confidence Bound，UCB）等。PI、EI和UCB都是参数拟合模型321的代理函数的方差和期望的函数，多种采集函数达到各自的优化目标小于综合优化目标，表明得到了期望和函数之间的最佳函数关系。因此，多个采集函数相比于单一采集函数，有利于提高预测可靠性。
具体地，作为参数拟合模型的示例的参数拟合模型321调用采集函数集合322中的各个采集函数，预测相应的设计参数，然后，在多种采集函数达到各自的优化目标小于综合优化目标时，获取到了较佳的各自的设计参数，对这些设计参数进行加权，能够得到更准确的当前设计参数。
然后，逻辑综合323基于当前设计参数执行逻辑优化1112，然后，基于当前设计参数更新历史设计参数，馈送到参数拟合模型321。
在另一示例中，作为基于历史设计参数预测当前设计参数的示例，可以从采集函数集合中选择与综合优化目标匹配的多种采集函数，然后，调用多种采集函数，基于历史设计参数预测当前设计参数，这样提高了采集函数组合的可能性和丰富性，能得到最佳的采集函数组合，进一步提高了预测可靠性。
具体地，可以先确定采集函数集合中匹配综合优化目标的多种采集函数组合，然后，将采集函数种类最多的采集函数组合中的各个采集函数确定为多种采集函数。基于综合优化目标确定了最佳的采集函数组合，提高了采集函数组合中的多个采集函数的预测准确度。
更具体地，参数拟合模型321调用采集函数集合322中的各个采集函数，预测相应的设计参数，在多种采集函数达到各自的优化目标小于综合优化目标时，获取到了多种采集函数组合，例如，采集函数A、B、C构成的组合，采集函数A、B和C构成的组合，采集函数A、B、C和D构成的组合。换言之，上述的各个组合的综合优化目标均大于组合中的每个采集函数的优化目标。然后，确定采集函数的数目最多的组合，将这个组合中的各个采集函数确定为多个采集函数，即，采集函数A、B、C和D。
图3B为图3A的设计参数调整过程的一个示例的步骤流程图。
S31：调用参数拟合模型的多种采集函数，基于历史设计参数预测当前设计参数，使得多种采集函数达到综合优化目标。PI、EI和UCB都是参数拟合模型321的代理函数的方差和期望的函数。PI是用于衡量计算出所有设计参数比当前最优设计参数更大的概率有多大，以选择最大的PI值对应的设计参数组合。EI相比于PI而言，其考虑比最优设计参数更大的设计参数的期望。UCB的函数是代理函数的方差和期望的加权。
例如，参数设计空间中的各个参数维度包括但不限于各个元器件的电气参数、尺寸参数等，例如，门级电路的尺寸、门级电路的面积、门级电路的功耗、晶体管的偏置电压、晶体管的反向截止电压、算数逻辑单元（Arithmetic Logic Unit，ALU）的设计功率和设计面积、高级加密标准（Advanced Encryption Standard，AES）电路的设计功率和设计面积。
在上述的参数维度赋予特定值时，得到各个特定值组合形成的设计参数。例如，门级电路的尺寸对应的设计参数为a nm，晶体管的偏置电压范围对应的设计参数为b V，都是设计参数的一部分。应理解，历史设计参数、当前设计参数、下一设计参数之间至少部分参数维度的参数值不同。
在ALU的设计功率和设计面积的两个参数维度的相关度比较大时，与不考虑两个参数维度的相关度的情况，包括这两个设计参数的历史设计参数的各个维度的参数值的期望和方差会不同，例如，在考虑两个参数维度的相关度的情况下，期望会较小，方差会较大，而在不考虑两个参数维度的相关度的情况下，期望会较大，方差会较小。
参数拟合模型的拟合条件实际上与采集函数关联，在基于历史设计参数预测当前设计参数时，可以基于历史设计参数的各个参数维度的离散值之间的最大似然概率分布，估计代理函数。这时，如果在ALU的设计功率和设计面积的两个参数维度的相关度比较大时，历史设计参数的各个离散参数值之间的最大似然概率分布会发生变化，从而预测的当前设计参数的值会不同。例如，历史设计参数为[An-1；Bn-1；Cn-1；Dn-1；En-1；Fn-1；Gn-1；Hn-1；In-1；Jn-1；Kn-1]，且当前设计参数为[An；Bn；Cn；Dn；En；Fn；Gn；Hn；In；Jn；Kn]，ALU的设计功率和设计面积对应于Bn-1和Cn-1。
在考虑两个参数维度的相关度的情况下，所得到的最大似然概率分布更加准确和可靠，避免了过拟合的因素，提高了当前设计参数的准确度，例如，当前设计参数中的ALU的设计功率和设计面积的参数值会更加准确，或者，当前设计参数全局的各个参数值均会更加准确。在当前设计参数更加准确时，进一步预测的下一设计参数也会更加准确，从而采用更少的预测次数得到了预期效果。应理解，步骤S31对应于步骤S220。
S32：基于当前设计参数，分析设计参数空间的参数维度相关度。具体地，在历史设计参数预测了当前设计参数之后，可以基于当前设计参数更新历史设计参数，继续预测当前设计参数。例如，设计参数空间的各个参数维度是[A；B；C；D；E；F；G；H；I；J；K]，相应地，在历史设计参数被更新之后，历史设计参数为[An-1；Bn-1；Cn-1；Dn-1；En-1；Fn-1；Gn-1；Hn-1；In-1；Jn-1；Kn-1]，且当前设计参数为[An；Bn；Cn；Dn；En；Fn；Gn；Hn；In；Jn；Kn]。应理解，步骤S32对应于步骤S230。
S33：基于参数维度相关度，优化参数拟合模型的拟合条件。具体地，然后，基于ALU的设计功率和设计面积等参数维度的相关度，计算更新的历史设计参数的最大似然概率分布。同样地，与不考虑ALU的设计功率以及设计面积之间的维度相关度的情况相比，所得到的最大似然概率分布会不同，在考虑了上述相关度的情况下，所预测的当前设计参数更加准确。应理解，步骤S33对应于步骤S240。
下面将结合图4来描述根据本发明的另一实施例的设计参数调整装置。
本实施例的设计参数调整装置包括：
获取模块410，获取属于设计参数空间中的历史设计参数。
预测模块420，调用参数拟合模型的多种采集函数，基于所述历史设计参数预测当前设计参数，使得所述多种采集函数达到综合优化目标。
分析模块430，基于所述当前设计参数，分析所述设计参数空间的参数维度相关度。
优化模块440，基于所述参数维度相关度，优化所述参数拟合模型的拟合条件。
在本发明实施例的方案中，参数拟合模型的多种采集函数的综合优化目标提高了设计参数优化效率，通过调用多种采集函数预测当前设计参数，其综合优化目标更能高效且准确地使历史设计参数满足预设参数评估条件，从而提高了设计参数调整效率。
在另一些示例中，分析模块具体用于：确定所述当前设计参数关于所述设计参数空间的多个参数维度的方差；确定所述多个参数维度与所述方差的变动相关度；基于所述多个参数维度各自的变动相关度，确定不同参数维度之间的相关度，作为参数维度相关度。
在另一些示例中，优化模块具体用于：确定所述多个参数维度各自的拟合权重，作为所述参数拟合模型的拟合条件，基于所述参数维度相关度，调整所述多个参数维度各自的拟合权重。
在另一些示例中，预测模块具体用于：分别调用参数拟合模型的多种采集函数，基于所述历史设计参数预测多种采集函数各自的设计参数，使得所述多种采集函数达到各自的优化目标小于综合优化目标；对所述多种采集函数各自的设计参数进行加权，得到当前设计参数。
在另一些示例中，预测模块具体用于：从采集函数集合中选择与综合优化目标匹配的多种采集函数；调用所述多种采集函数，基于所述历史设计参数预测当前设计参数。
在另一些示例中，预测模块具体用于：确定所述采集函数集合中匹配综合优化目标的多种采集函数组合；将采集函数种类最多的采集函数组合中的各个采集函数确定为所述多种采集函数。
本实施例的装置用于实现前述多个方法实施例中相应的方法，并具有相应的方法实施例的有益效果，在此不再赘述。此外，本实施例的装置中的各个模块的功能实现均可参照前述方法实施例中的相应部分的描述，在此亦不再赘述。
参照图5，示出了根据本发明的另一实施例的电子设备的结构示意图，本发明具体实施例并不对电子设备的具体实现做限定。
如图5所示，该电子设备可以包括：处理器（processor）502、通信接口（Communications Interface）504、存储有程序510的存储器（memory）506、以及通信总线508。
处理器、通信接口、以及存储器通过通信总线完成相互间的通信。
通信接口，用于与其它电子设备或服务器进行通信。
处理器，用于执行程序，具体可以执行上述方法实施例中的相关步骤。
具体地，程序可以包括程序代码，该程序代码包括计算机操作指令。
处理器可能是处理器CPU，或者是特定集成电路ASIC（Application SpecificIntegrated Circuit），或者是被配置成实施本发明实施例的一个或多个集成电路。智能设备包括的一个或多个处理器，可以是同一类型的处理器，如一个或多个CPU；也可以是不同类型的处理器，如一个或多个CPU以及一个或多个ASIC。
存储器，用于存放程序。存储器可能包含高速RAM存储器，也可能还包括非易失性存储器（non-volatile memory），例如至少一个磁盘存储器。
程序具体可以用于使得处理器执行以下图2的设计参数调整方法。
此外，程序中各步骤的具体实现可以参见上述方法实施例中的相应步骤和单元中对应的描述，在此不赘述。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的设备和模块的具体工作过程，可以参考前述方法实施例中的对应过程描述，在此不再赘述。
需要指出，根据实施的需要，可将本发明实施例中描述的各个部件/步骤拆分为更多部件/步骤，也可将两个或多个部件/步骤或者部件/步骤的部分操作组合成新的部件/步骤，以实现本发明实施例的目的。
上述根据本发明实施例的方法可在硬件、固件中实现，或者被实现为可存储在记录介质（诸如CD ROM、RAM、软盘、硬盘或磁光盘）中的软件或计算机代码，或者被实现通过网络下载的原始存储在远程记录介质或非暂时机器可读介质中并将被存储在本地记录介质中的计算机代码，从而在此描述的方法可被存储在使用通用计算机、专用处理器或者可编程或专用硬件（诸如ASIC或FPGA）的记录介质上的这样的软件处理。可以理解，计算机、处理器、微处理器控制器或可编程硬件包括可存储或接收软件或计算机代码的存储组件（例如，RAM、ROM、闪存等），当所述软件或计算机代码被计算机、处理器或硬件访问且执行时，实现在此描述的方法。此外，当通用计算机访问用于实现在此示出的方法的代码时，代码的执行将通用计算机转换为用于执行在此示出的方法的专用计算机。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及方法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明实施例的范围。
以上实施方式仅用于说明本发明实施例，而并非对本发明实施例的限制，有关技术领域的普通技术人员，在不脱离本发明实施例的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明实施例的范畴，本发明实施例的专利保护范围应由权利要求限定。

Claims (10)

1.一种设计参数调整方法，包括：
获取属于设计参数空间中的历史设计参数；
调用参数拟合模型的多种采集函数，基于所述历史设计参数预测当前设计参数，使得所述多种采集函数达到综合优化目标；
基于所述当前设计参数，分析所述设计参数空间的参数维度相关度；
基于所述参数维度相关度，优化所述参数拟合模型的拟合条件。
2.根据权利要求1所述的方法，其中，所述基于所述当前设计参数，分析所述设计参数空间的参数维度相关度，包括：
确定所述当前设计参数关于所述设计参数空间的多个参数维度的方差；
确定所述多个参数维度与所述方差的变动相关度；
基于所述多个参数维度各自的变动相关度，确定不同参数维度之间的相关度，作为参数维度相关度。
3.根据权利要求2所述的方法，其中，所述基于所述参数维度相关度，优化所述参数拟合模型的拟合条件，包括：
确定所述多个参数维度各自的拟合权重，作为所述参数拟合模型的拟合条件；
基于所述参数维度相关度，调整所述多个参数维度各自的拟合权重。
4.根据权利要求1所述的方法，其中，所述调用参数拟合模型的多种采集函数，基于所述历史设计参数预测当前设计参数，使得所述多种采集函数达到综合优化目标，包括：
分别调用参数拟合模型的多种采集函数，基于所述历史设计参数预测多种采集函数各自的设计参数，使得所述多种采集函数达到各自的优化目标小于综合优化目标；
对所述多种采集函数各自的设计参数进行加权，得到当前设计参数。
5.根据权利要求1所述的方法，其中，所述调用参数拟合模型的多种采集函数，基于所述历史设计参数预测当前设计参数，使得所述多种采集函数达到综合优化目标，包括：
从采集函数集合中选择与综合优化目标匹配的多种采集函数；
调用所述多种采集函数，基于所述历史设计参数预测当前设计参数。
6.根据权利要求5所述的方法，其中，所述从采集函数集合中选择与综合优化目标匹配的多种采集函数，包括：
确定所述采集函数集合中匹配综合优化目标的多种采集函数组合；
将采集函数种类最多的采集函数组合中的各个采集函数确定为所述多种采集函数。
7.根据权利要求1所述的方法，其中，所述参数拟合模型基于随机森林拟合模型构建。
8.一种设计参数调整装置，包括：
获取模块，获取属于设计参数空间中的历史设计参数；
预测模块，调用参数拟合模型的多种采集函数，基于所述历史设计参数预测当前设计参数，使得所述多种采集函数达到综合优化目标；
分析模块，基于所述当前设计参数，分析所述设计参数空间的参数维度相关度；
优化模块，基于所述参数维度相关度，优化所述参数拟合模型的拟合条件。
9.一种电子设备，包括：处理器、存储器、通信接口和通信总线，所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；所述存储器用于存放至少一可执行指令，所述可执行指令使所述处理器执行如权利要求1-7中任一项所述的方法对应的操作。
10.一种计算机存储介质，其上存储有计算机程序，该程序被处理器执行时实现如权利要求1-7中任一项所述的方法。
CN202210968859.6A 2022-08-12 2022-08-12 设计参数调整方法、装置、电子设备和存储介质 Active CN115048886B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210968859.6A CN115048886B (zh) 2022-08-12 2022-08-12 设计参数调整方法、装置、电子设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210968859.6A CN115048886B (zh) 2022-08-12 2022-08-12 设计参数调整方法、装置、电子设备和存储介质

Publications (2)

Publication Number Publication Date
CN115048886A true CN115048886A (zh) 2022-09-13
CN115048886B CN115048886B (zh) 2022-11-01

Family

ID=83166577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210968859.6A Active CN115048886B (zh) 2022-08-12 2022-08-12 设计参数调整方法、装置、电子设备和存储介质

Country Status (1)

Country Link
CN (1) CN115048886B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011100009A1 (en) * 2010-02-12 2011-08-18 Exxonmobil Upstream Research Company Method and system for creating history-matched simulation models
CN110659738A (zh) * 2019-09-12 2020-01-07 苏州浪潮智能科技有限公司 一种超参数的调整方法、装置及计算机可读存储介质
CN112784998A (zh) * 2021-01-26 2021-05-11 阿里巴巴集团控股有限公司 数据处理方法及装置、计算设备
US20210248293A1 (en) * 2020-02-07 2021-08-12 Kioxia Corporation Optimization device and optimization method
CN114239404A (zh) * 2021-12-17 2022-03-25 电子科技大学 一种基于多目标优化的材料智能优化设计方法
CN114415945A (zh) * 2021-12-28 2022-04-29 航天科工网络信息发展有限公司 一种分布式存储系统的参数调优方法、系统、设备、介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011100009A1 (en) * 2010-02-12 2011-08-18 Exxonmobil Upstream Research Company Method and system for creating history-matched simulation models
CN110659738A (zh) * 2019-09-12 2020-01-07 苏州浪潮智能科技有限公司 一种超参数的调整方法、装置及计算机可读存储介质
US20210248293A1 (en) * 2020-02-07 2021-08-12 Kioxia Corporation Optimization device and optimization method
CN112784998A (zh) * 2021-01-26 2021-05-11 阿里巴巴集团控股有限公司 数据处理方法及装置、计算设备
CN114239404A (zh) * 2021-12-17 2022-03-25 电子科技大学 一种基于多目标优化的材料智能优化设计方法
CN114415945A (zh) * 2021-12-28 2022-04-29 航天科工网络信息发展有限公司 一种分布式存储系统的参数调优方法、系统、设备、介质

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
S. V. VENKATAKRISHNAN: "Model-Based Iterative Reconstruction for Bright-Field Electron Tomography", 《IEEE TRANSACTIONS ON COMPUTATIONAL IMAGING ( VOLUME: 1, ISSUE: 1, MARCH 2015)》 *
崔佳旭等: "贝叶斯优化方法和应用综述", 《软件学报》 *
王海迪: "基于生成对抗网络的超分辨率图像重建方法研究", 《信息科技》 *

Also Published As

Publication number Publication date
CN115048886B (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
CN110991138B (zh) 用于生成集成电路的方法和系统以及计算机可读介质
US11003826B1 (en) Automated analysis and optimization of circuit designs
JP5004965B2 (ja) 統計的タイミング解析におけるクリティカリティ予測のシステム及び方法
US7206731B2 (en) Electromagnetic/circuit co-simulation and co-optimization with parametric layout components
US7992114B1 (en) Timing analysis using statistical on-chip variation
US8136068B2 (en) Methods, systems, and computer program products for implementing compact manufacturing models in electronic design automation
JP2006512767A (ja) 歩留まり改善
US10430536B1 (en) Method and apparatus for yield calculation using statistical timing data that accounts for path and stage delay correlation
US8056035B2 (en) Method and system for analyzing cross-talk coupling noise events in block-based statistical static timing
US8713506B2 (en) System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce dynamic power in an electronic circuit and an apparatus incorporating the same
US9823298B2 (en) Critical path architect
Al-Hyari et al. A deep learning framework to predict routability for fpga circuit placement
US11645441B1 (en) Machine-learning based clustering for clock tree synthesis
US10860764B1 (en) Layer assignment technique to improve timing in integrated circuit design
US20220067255A1 (en) Dynamic current modeling in dynamic voltage drop analysis
KR20010006981A (ko) 최악의 케이스 파일들에서 통계적인 디바이스 모델들을 유도
CN115017844B (zh) 设计参数调整方法、装置、电子设备和存储介质
CN115048886B (zh) 设计参数调整方法、装置、电子设备和存储介质
US20210165940A1 (en) Method and apparatus for estimating aging of integrated circuit
US10896283B1 (en) Noise-based optimization for integrated circuit design
US11790139B1 (en) Predicting a performance metric based on features of a circuit design and explaining marginal contributions of the features to the prediction
US11520959B1 (en) Pruning of buffering candidates for improved efficiency of evaluation
US11714950B2 (en) Automated timing closure on circuit designs
US20220058328A1 (en) Synthesis placement bounds based on physical timing analysis
US11244099B1 (en) Machine-learning based prediction method for iterative clustering during clock tree synthesis

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant