CN115017844A - 设计参数调整方法、装置、电子设备和存储介质 - Google Patents
设计参数调整方法、装置、电子设备和存储介质 Download PDFInfo
- Publication number
- CN115017844A CN115017844A CN202210926878.2A CN202210926878A CN115017844A CN 115017844 A CN115017844 A CN 115017844A CN 202210926878 A CN202210926878 A CN 202210926878A CN 115017844 A CN115017844 A CN 115017844A
- Authority
- CN
- China
- Prior art keywords
- sub
- current
- design
- design parameter
- prediction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明实施例提供了一种设计参数调整方法、装置、电子设备和存储介质。设计参数调整方法,包括:获取设计逻辑综合的设计参数空间中的当前设计参数;基于所述当前设计参数,执行所述设计逻辑综合的部分子流程,得到当前执行结果报告,所述至少部分子流程包括描述映射子流程和逻辑优化子流程和工艺参数优化子流程中的至少一者;基于所述部分子流程的当前执行结果报告,评估所述部分子流程的当前执行开销和当前预测置信度;在所述当前执行开销和所述当前预测置信度符合预设流程更新指标时,预测所述设计参数空间的下一设计参数。本发明实施例的方案提供了逻辑综合的整体执行效率。
Description
技术领域
本发明实施例涉及计算机技术领域,尤其涉及一种设计参数调整方法、装置、电子设备和存储介质。
背景技术
逻辑综合是电子设计自动化执行中的一个流程,它完成了设计从寄存器传输级(Register Transfer Level,RTL)到逻辑门(Logic Gate)级的复杂降级过程。典型的综合流程包含描述映射(Translation)、逻辑优化(Logic Optimization)和工艺参数优化(Technology Mapping & Optimization)三个子流程。
逻辑综合流程涉及在一个非常大的调整空间内对诸如功率、性能和面积(Power,Performance,Area,PPA)指标进行多目标调整。此外,随着集成电路规模的不断增长,逻辑综合的诸如时间开销和资源开销等执行开销也在迅速增长,因此,如何降低逻辑综合过程中的执行效率成为急需解决的问题。
发明内容
有鉴于此,本发明实施例提供一种设计参数调整方法、装置、电子设备和存储介质,以至少部分解决上述问题。
根据本发明实施例的第一方面,提供了一种设计参数调整方法,包括:获取设计逻辑综合的设计参数空间中的当前设计参数;基于所述当前设计参数,执行所述设计逻辑综合的部分子流程,得到当前执行结果报告,所述至少部分子流程包括描述映射子流程和逻辑优化子流程和工艺参数优化子流程中的至少一者;基于所述部分子流程的当前执行结果报告,评估所述部分子流程的当前执行开销和当前预测置信度;在所述当前执行开销和所述当前预测置信度符合预设流程更新指标时,预测所述设计参数空间的下一设计参数。
在本发明的另一实现方式中,所述方法还包括:在所述当前执行开销和所述当前预测置信度不符合所述预设流程更新指标时,启动执行所述部分子流程的后续子流程。
在本发明的另一实现方式中,所述方法还包括:确定所述当前执行开销和所述当前预测置信度之间的比例关系;判断所述比例关系是否符合预设流程更新指标。
在本发明的另一实现方式中,所述预测所述设计参数空间的下一设计参数,包括:基于所述部分子流程的当前设计参数,进一步训练预先训练的预测模型;基于所述预测模型的采集函数,预测所述设计参数空间的下一设计参数,使得预测模型的采集函数的值最大。
在本发明的另一实现方式中,所述方法还包括:获取预先训练的预测模型,所述预测模型基于所述设计逻辑综合的至少部分子流程的历史设计参数训练得到;所述基于所述部分子流程的当前设计参数,进一步训练预先训练的预测模型,包括:基于所述部分子流程的当前设计参数,更新所述设计逻辑综合的至少部分子流程的历史设计参数;基于所述历史设计参数,训练所述预测模型。
在本发明的另一实现方式中,所述部分子流程包括第一子流程和第二子流程,所述第一子流程和所述第二子流程为所述描述映射子流程、所述逻辑优化子流程和所述工艺参数优化子流程中连续执行的子流程。所述预测模型包括所述第一子流程对应的第一预测模型和所述第二子流程对应的第二预测模型。所述基于所述部分子流程的当前设计参数,进一步训练预先训练的预测模型,包括:基于所述第一部分子流程的当前设计参数,进一步训练预先训练的第一预测模型;基于所述第一预测模型的采集函数,预测所述设计参数空间的下一初始设计参数,使得第一预测模型的采集函数的值最大;所述基于所述部分子流程的当前设计参数,进一步训练预先训练的预测模型,还包括:基于所述第二子流程的当前设计参数和所述下一初始设计参数,进一步训练预先训练的第二预测模型。
在本发明的另一实现方式中,所述部分子流程的当前预测置信度包括第一子流程的当前预测置信度以及所述第二子流程的当前置信度。所述基于所述部分子流程的当前设计参数,进一步训练预先训练的预测模型,还包括:通过所述第一预测模型输出所述第一子流程的当前置信度;所述基于所述第二子流程的当前设计参数和所述下一初始设计参数,进一步训练预先训练的第二预测模型,包括:基于所述第一子流程的当前置信度、所述第二子流程的当前设计参数和所述下一初始设计参数,进一步训练预先训练的第二预测模型;通过所述第二预测模型输出所述第二子流程的当前置信度。
根据本发明实施例的第二方面,提供了一种设计参数调整装置,包括:获取模块,获取设计逻辑综合的设计参数空间中的当前设计参数;执行模块,执行所述设计逻辑综合的部分子流程,得到当前执行结果报告,所述至少部分子流程包括描述映射子流程、逻辑优化子流程和工艺参数优化子流程中的至少一者;评估模块,基于所述部分子流程的当前执行结果报告,评估所述部分子流程的当前执行开销和当前预测置信度;预测模块,在所述当前执行开销和所述当前预测置信度符合预设流程更新指标时,预测所述设计参数空间的下一设计参数。
根据本发明实施例的第三方面,提供了一种电子设备,包括:处理器、存储器、通信接口和通信总线,所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信;所述存储器用于存放至少一可执行指令,所述可执行指令使所述处理器执行如第一方面所述的方法对应的操作。
根据本发明实施例的第四方面,提供了一种计算机存储介质,其上存储有计算机程序,该程序被处理器执行时实现如第一方面所述的方法。
在本发明实施例的方案中,当前执行开销和当前预测置信度符合预设流程更新指标,说明当前设计参数的执行效率比较低,直接预测下一设计参数有利于尽快预测到符合预设流程更新指标的下一设计参数,提高了逻辑综合的整体执行效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明实施例中记载的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。
图1A为根据一个示例器件设计过程的示意性框图。
图1B为图1A示例所适用的设计优化流程的示例。
图1C为图1B示例的逻辑综合的示意性框图。
图2为根据本发明的一个实施例的设计参数调整方法的步骤流程图。
图3为图2实施例的一个示例的设计参数调整过程的结构框图。
图4为根据本发明的另一实施例的设计参数调整装置的结构框图。
图5为根据本发明的另一实施例的电子设备的结构示意图。
具体实施方式
为了使本领域的人员更好地理解本发明实施例中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、详细地描述,显然,所描述的实施例仅是本发明实施例一部分实施例,而不是全部的实施例。基于本发明实施例中的实施例,本领域普通技术人员所获得的所有其他实施例,都应当属于本发明实施例保护的范围。
下面结合本发明实施例附图进一步说明本发明实施例具体实现。
图1A示出了一种可能的器件设计过程,适用于具有用于安全关键电子电路的自动设计和验证操作的EDA系统。参考文中的各个示例的设计工艺流程可以如图1A所示,其它设计流程操作也可以与作为设计流程和设计流程的一部分来描述的任何集成基本电路操作。如图1A所示,总体设计流程100包括设计阶段110、器件制造阶段120、设计验证阶段130、以及器件验证阶段140。设计阶段110包括初始设计输入操作101,其确定了器件的基本元件和功能,以及基于电路设计的各种分析和优化的修订,在设计输入操作101中,在进行调整以确保满足电路的功能要求之前生成电路的初始布局,在设计输入操作101中,取决于要使用的特定设计算法,还生成用于要创建的器件的初始策略、策略和上下文。
在一些示例中,在设计输入操作101中设计值的初始选择设之后,根据所描述的各种示例,在优化操作111或布局实例112期间,与其它自动化设计过程一起,可以生成对初始电路设计的更新。如下所述,电路设计的设计约束可以在设计输入操作中由设计输入101发起,然后可以根据各种示例使用定时分析来分析。同时,设计流程100示出了在布局实例112之前发生的优化,可以在任何时间执行对电路设计的更新,以改善电路设计的预期操作。
在设计输入101中电路的功能描述数据可以被用于设计输入操作101以产生电路布局,并且执行任何优化操作111之后,在布局实例112中生成布局,布局描述了与所述设计输入匹配的所述器件的物理布局尺寸。然后,该布局可用于器件制造操作122中生成器件,或者可以使用设计者输入或基于设计仿真132或者提取、三维(3D)建模和分析144操作来执行其他测试和设计更新132。一旦生成器件,就可以基于实际器件性能来测试该器件作为器件测试142操作和布局改进的一部分。
图1B进一步示出了优化操作111所执行的流程,优化操作11包括逻辑综合12和物理设计13,首先,将图1A中的设计输入101对应的电路设计输入到逻辑综合12得到了逻辑综合结果,再将逻辑综合结果输入到物理设计13进一步执行物理设计,得到了作为设计布局实例的设计布局112,应理解,可以采用制造设备制造布局设计112中的集成电路。
进一步地,图1C示出了图1B的逻辑综合12中的各个子流程,也是图1A中优化操作111中的子流程。各个子流程包括描述映射1111、逻辑优化1112以及工艺参数优化1113。
描述映射1111主要把描述RTL级的HDL语言,在约束下转换成DC内部的统一用门级描述的电路(Generic Boolean Gates),以GTECH或者没有映射的ddc形式展现。
逻辑优化1112是在一个或多个指定约束下找到指定逻辑电路的等效表示的过程。该过程是应用于数字电子和集成电路设计的逻辑综合的一部分。一般地,电路被限制在满足预定响应延迟的最小芯片面积。给定电路的逻辑优化的目标是获得与原始电路相同的最小逻辑电路。具有相同功能的更小电路更便宜,占用更少的空间,消耗更少的功率,具有更短的延迟,并将意外串扰的风险、延迟信号处理的风险以及其他纳米级存在的问题降至最低集成电路上的金属结构。
工艺参数优化1113将优化后的统一门级描述,采用制造厂商所提供的工艺库将电路给映射出来,得到ddc文件,ddc文件中可以包括诸如映射的门电路信息与网表、v格式的网表、延时信息(sdf)、工作约束(sdc)等信息。应理解,ddc文件不能用文本编辑器打开。Ddc是包含的网表文件,v格式网表是用于生成后仿真的文件。
传统的逻辑综合过程需要基于设计参数空间的当前设计参数执行逻辑综合,从而更新预测模型,通过遍历设计参数空间中的所有设计参数组合,选择诸如PPA最优的设计参数,随着集成电路的复杂度越来越高,设计参数空间中的设计参数组合数目较大,执行效率逐渐成为制约逻辑综合执行效率甚至电路设计效率的关键因素。
本发明提供了一系列设计参数调整方案,提高了逻辑综合的执行效率。
图2示出了设计参数调整方法的各个步骤,图2的设计参数调整方法可以配合电子设计自动化EDA程序执行,执行本实施例的方案的电子设备可以包括但不限于:服务器、桌面电脑等。
本实施例的设计参数调整方法包括:
S210:获取设计逻辑综合的设计参数空间中的当前设计参数。
例如,设计参数空间包括各个设计参数维度以及每个设计参数类型的数值范围,不同设计参数维度的数值范围组合成设计参数的范围,当前设计参数是各个设计参数维度的当前数值构成的组合,在设计参数维度较多且相应地数值范围较大时,设计逻辑综合中所需要执行的设计参数的数量十分庞大,在设计逻辑综合中,寻找到较优的设计参数的过程可以被称为流程参数调整FPT(Flow Parameter Tuning)。
S220:基于当前设计参数,执行设计逻辑综合的部分子流程,得到当前执行结果报告,至少部分子流程包括描述映射子流程和逻辑优化子流程和工艺参数优化子流程中的至少一者。
例如,EDA程序中与子流程对应的模块执行完成之后,可以生成执行结果报告,其反映了执行过程中的各种参数,例如,时间开销、计算资源的占用程度。
S230:基于部分子流程的当前执行结果报告,评估部分子流程的当前执行开销和当前预测置信度。
例如,子流程与全部流程相比,其对当前设计参数的预测置信度较低,一般地,所执行的子流程数目越多,置信度越高,所执行的子流程数目越少,置信度越低。除此之外,评估开销与执行开销正相关。在后的子流程的执行开销较大,在先的子流程的执行开销较小,这是因为,描述映射子流程不涉及门级描述,工艺参数优化子流程涉及门级描述,从映射子流程到逻辑优化子流程,再到工艺参数优化子流程,执行开销逐渐增大,预测置信度也逐渐增大。
S240:在当前执行开销和当前预测置信度符合预设流程更新指标时,预测设计参数空间的下一设计参数。
例如,可以采用基于高斯过程的贝叶斯优化、神经网络模型、退货算法等训练预测模型执行下一设计参数的预测,同时,预测模型在每完成预测之后或者在预测之前被更新。
还应理解,当前预测置信度指示对下一设计参数的预测置信度,可以基于子流程的历史预测置信度与历史执行开销训练评估模型(下文评估模块的示例),基于评估模型的预测结果判断继续下一子流程还是利用下一设计参数重新开始执行逻辑综合流程。
在本发明实施例的方案中,当前执行开销和当前预测置信度符合预设流程更新指标,说明当前设计参数的执行效率比较低,直接预测下一设计参数有利于尽快预测到符合预设流程更新指标的下一设计参数,提高了逻辑综合的整体执行效率。
在另一些示例中,设计参数调整方法还包括:在当前执行开销和当前预测置信度不符合预设流程更新指标时,启动执行部分子流程的后续子流程,从而得到了当前设计参数在更多子流程中的执行结果报告,并且兼容了传统逻辑综合流程。
在一个具体示例中,可以确定当前执行开销和当前预测置信度之间的比例关系,比例关系指示继续当前设计参数的后续子流程还是基于下一设计参数重新启动流程的参考值,例如,当前执行开销大于当前预测置信度时,说明了预测置信度的代价较大,当前设计参数的参考价值较小,从而可以基于下一设计参数重新启动流程。又例如,当前执行开销小于当前预测置信度时,说明了预测置信度的代价较小,当前设计参数的参考价值较大,从而可以继续当前设计参数的后续子流程。应理解,预设流程更新指标可以是比例关系的判定参考值,快捷地实现了是否执行每个子流程节点的判断。
如图3所示,在一个示例中,如果基于当前设计参数执行了描述映射子流程1111,相应地,基于评估模块1的评估,在当前执行开销大于当前预测置信度时,预测模型1响应评估模块1的请求,执行下一设计参数的预测,并且基于下一设计参数返回到设计输入101,启动执行描述映射子流程1111(迭代执行)。
可替代地,在当前执行开销大于当前预测置信度时,预测模型1无需作出响应,继续基于当前设计参数执行逻辑优化子流程1112,在完成执行后,预测模型2相应地评估逻辑优化子流程1112的执行结果,在当前执行开销大于当前预测置信度时,预测模型2响应评估模块2的请求,执行下一设计参数的预测,并且基于下一设计参数返回到设计输入101,启动执行描述映射子流程1111(迭代执行)。
可替代地,在当前执行开销大于当前预测置信度时,预测模型2无需作出响应,继续基于当前设计参数执行工艺参数优化子流程1113,在完成执行后,预测模型3相应地评估工艺参数优化子流程1113的执行结果,在当前执行开销大于当前预测置信度时,预测模型3响应评估模块3的请求,执行下一设计参数的预测,并且基于下一设计参数返回到设计输入101,启动执行描述映射子流程1111(迭代执行)。
上述的迭代执行方式与传统迭代执行方式有显著的差异,其提供了更多的判断分支,在迭代次数较多的流程中,显著地提高了设计参数调整的执行效率。
进一步地,作为预测设计参数空间的下一设计参数的示例,可以基于部分子流程的当前设计参数,进一步训练预先训练的预测模型,基于预测模型的采集函数,预测设计参数空间的下一设计参数,使得预测模型的采集函数的值最大,从而更好地兼容了传统预测模型的更新过程,此外,本实施例中的预测模式可以采用诸如分类器的神经网络实现,神经网路可以基于更多不同的样本高效地训练预测能力较强的模型。
在另一些示例中,在设计参数调整方法中,还可以获取预先训练的预测模型,预测模型基于设计逻辑综合的至少部分子流程的历史设计参数训练得到。相应地,作为进一步训练预先训练的预测模型的示例,可以基于部分子流程的当前设计参数,更新设计逻辑综合的至少部分子流程的历史设计参数,然后,基于历史设计参数,训练预测模型,在未知函数表达式的设计参数空间中,更新了历史设计参数能够更可靠地微调预测模型。
再次返回图3,预测模型2的输入还可以考虑评价模块1的输出结果和预测模型1的输出结果中的任一者,在预测模型2采用神经网络训练得到时,在多种不同类型的数据作为输入时,能够提高了预测模型的训练效率。不失一般性地,部分子流程包括第一子流程和第二子流程,第一子流程和第二子流程为描述映射子流程、逻辑优化子流程和工艺参数优化子流程中连续执行的子流程,预测模型包括第一子流程对应的第一预测模型和第二子流程对应的第二预测模型。作为进一步训练预先训练的预测模型的示例,可以基于第一部分子流程的当前设计参数,进一步训练预先训练的第一预测模型,然后,基于第一预测模型的采集函数,预测设计参数空间的下一初始设计参数,使得第一预测模型的采集函数的值最大,然后,基于第二子流程的当前设计参数和下一初始设计参数,进一步训练预先训练的第二预测模型。
例如,第一子流程为描述映射子流程1111时,第二子流程为逻辑优化子流程1112。在第一子流程为逻辑优化子流程1112时,第二子流程为工艺参数优化子流程1113。
进一步地,部分子流程的当前预测置信度包括第一子流程的当前预测置信度以及第二子流程的当前置信度。在第一子流程的当前预测置信度为评估模块1的输出时,第二子流程的当前置信度为评估模块2的输出。在第一子流程的当前预测置信度为评估模块2的输出时,第二子流程的当前置信度为评估模块3的输出。
相应地,作为进一步训练预先训练的预测模型的示例,还可以通过第一预测模型输出第一子流程的当前置信度,然后,基于第一子流程的当前置信度、第二子流程的当前设计参数和下一初始设计参数,进一步训练预先训练的第二预测模型,然后,通过第二预测模型输出第二子流程的当前置信度。
作为更进一步的示例,预测模型3的输入还可以包括评估模块1和输出和预测模型1是输出中的至少一者。例如,可以将评估模块1输出和评估模块2的输出作为预测模型3的输入。又例如,可以将预测模型1的输出和预测模型2的输出作为预测模型3的输入。这时,评估模块2的预测置信度高于评估模块1的置信度,评估模块3的置信度高于评估模块1的置信度。上述示例能够提高有效地积累已经执行过的设计参数,为后续设计参数提供更可靠的预测。
作为另一示例,预测模型1可以从评估模块1获取当前预测置信度,预测模型1基于各个先前(历史)设计参数和当前预测置信度,优化自身的代理函数(例如,通过进一步训练神经网络得到),预测模型1的采集函数基于预测模型1的代理函数,确定下一设计参数,使得采集函数的值最大。文中的采集函数包括但不限于UCB、PI和EI。
预测模型2可以从评估模块2获取当前预测置信度,预测模型2基于各个先前(历史)设计参数和当前预测置信度,优化自身的代理函数(例如,通过进一步训练神经网络得到),预测模型2的采集函数基于预测模型2的代理函数,确定下一设计参数,使得采集函数的值最大。
预测模型3可以从评估模块3获取当前预测置信度,预测模型3基于各个先前(历史)设计参数和当前预测置信度,优化自身的代理函数(例如,通过进一步训练神经网络得到),预测模型3的采集函数基于预测模型3的代理函数,确定下一设计参数,使得采集函数的值最大。
图4为根据本发明的另一实施例的设计参数调整装置的结构框图。本实施例的设计参数调整装置,包括:
获取模块410,获取设计逻辑综合的设计参数空间中的当前设计参数。
执行模块420,执行所述设计逻辑综合的部分子流程,得到当前执行结果报告,所述至少部分子流程包括描述映射子流程、逻辑优化子流程和工艺参数优化子流程中的至少一者。
评估模块430,基于所述部分子流程的当前执行结果报告,评估所述部分子流程的当前执行开销和当前预测置信度。
预测模块440,在所述当前执行开销和所述当前预测置信度符合预设流程更新指标时,预测所述设计参数空间的下一设计参数。
在本发明实施例的方案中,当前执行开销和当前预测置信度符合预设流程更新指标,说明当前设计参数的执行效率比较低,直接预测下一设计参数有利于尽快预测到符合预设流程更新指标的下一设计参数,提高了逻辑综合的整体执行效率。
在另一些示例中,执行模块还用于:在所述当前执行开销和所述当前预测置信度不符合所述预设流程更新指标时,启动执行所述部分子流程的后续子流程。
在另一些示例中,评估模块还用于:确定所述当前执行开销和所述当前预测置信度之间的比例关系,然后,判断所述比例关系是否符合预设流程更新指标。
在另一些示例中,设计参数调整装置还包括训练模块,训练模块基于所述部分子流程的当前设计参数,进一步训练预先训练的预测模型,预测模块具体用于:基于所述预测模型的采集函数,预测所述设计参数空间的下一设计参数,使得预测模型的采集函数的值最大。
在另一些示例中,训练模块具体用于:获取预先训练的预测模型,所述预测模型基于所述设计逻辑综合的至少部分子流程的历史设计参数训练得到,然后,基于所述部分子流程的当前设计参数,更新所述设计逻辑综合的至少部分子流程的历史设计参数,然后,基于所述历史设计参数,训练所述预测模型。
在另一些示例中,所述部分子流程包括第一子流程和第二子流程,所述第一子流程和所述第二子流程为所述描述映射子流程、所述逻辑优化子流程和所述工艺参数优化子流程中连续执行的子流程。所述预测模型包括所述第一子流程对应的第一预测模型和所述第二子流程对应的第二预测模型。训练模块具体用于:基于所述第一部分子流程的当前设计参数,进一步训练预先训练的第一预测模型。预测模块具体用于:基于所述第一预测模型的采集函数,预测所述设计参数空间的下一初始设计参数,使得第一预测模型的采集函数的值最大;训练模块进一步用于:基于所述第二子流程的当前设计参数和所述下一初始设计参数,进一步训练预先训练的第二预测模型。
在另一些示例中,所述部分子流程的当前预测置信度包括第一子流程的当前预测置信度以及所述第二子流程的当前置信度。预测模块具体用于:通过所述第一预测模型输出所述第一子流程的当前置信度。训练模块进一步用于:基于所述第一子流程的当前置信度、所述第二子流程的当前设计参数和所述下一初始设计参数,进一步训练预先训练的第二预测模型。预测模块具体用于:通过所述第二预测模型输出所述第二子流程的当前置信度。
本实施例的装置用于实现前述多个方法实施例中相应的方法,并具有相应的方法实施例的有益效果,在此不再赘述。此外,本实施例的装置中的各个模块的功能实现均可参照前述方法实施例中的相应部分的描述,在此亦不再赘述。
参照图5,示出了根据本发明的另一实施例的电子设备的结构示意图,本发明具体实施例并不对电子设备的具体实现做限定。
如图5所示,该电子设备可以包括:处理器(processor)502、通信接口(Communications Interface)504、存储有程序510的存储器(memory)506、以及通信总线508。
处理器、通信接口、以及存储器通过通信总线完成相互间的通信。
通信接口,用于与其它电子设备或服务器进行通信。
处理器,用于执行程序,具体可以执行上述方法实施例中的相关步骤。
具体地,程序可以包括程序代码,该程序代码包括计算机操作指令。
处理器可能是处理器CPU,或者是特定集成电路ASIC(Application SpecificIntegrated Circuit),或者是被配置成实施本发明实施例的一个或多个集成电路。智能设备包括的一个或多个处理器,可以是同一类型的处理器,如一个或多个CPU;也可以是不同类型的处理器,如一个或多个CPU以及一个或多个ASIC。
存储器,用于存放程序。存储器可能包含高速RAM存储器,也可能还包括非易失性存储器(non-volatile memory),例如至少一个磁盘存储器。
程序具体可以用于使得处理器执行以下操作:获取设计逻辑综合的设计参数空间中的当前设计参数;基于所述当前设计参数,执行所述设计逻辑综合的部分子流程,得到当前执行结果报告,所述至少部分子流程包括描述映射子流程和逻辑优化子流程和工艺参数优化子流程中的至少一者;基于所述部分子流程的当前执行结果报告,评估所述部分子流程的当前执行开销和当前预测置信度;在所述当前执行开销和所述当前预测置信度符合预设流程更新指标时,预测所述设计参数空间的下一设计参数。
此外,程序中各步骤的具体实现可以参见上述方法实施例中的相应步骤和单元中对应的描述,在此不赘述。所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的设备和模块的具体工作过程,可以参考前述方法实施例中的对应过程描述,在此不再赘述。
需要指出,根据实施的需要,可将本发明实施例中描述的各个部件/步骤拆分为更多部件/步骤,也可将两个或多个部件/步骤或者部件/步骤的部分操作组合成新的部件/步骤,以实现本发明实施例的目的。
上述根据本发明实施例的方法可在硬件、固件中实现,或者被实现为可存储在记录介质(诸如CD ROM、RAM、软盘、硬盘或磁光盘)中的软件或计算机代码,或者被实现通过网络下载的原始存储在远程记录介质或非暂时机器可读介质中并将被存储在本地记录介质中的计算机代码,从而在此描述的方法可被存储在使用通用计算机、专用处理器或者可编程或专用硬件(诸如ASIC或FPGA)的记录介质上的这样的软件处理。可以理解,计算机、处理器、微处理器控制器或可编程硬件包括可存储或接收软件或计算机代码的存储组件(例如,RAM、ROM、闪存等),当所述软件或计算机代码被计算机、处理器或硬件访问且执行时,实现在此描述的方法。此外,当通用计算机访问用于实现在此示出的方法的代码时,代码的执行将通用计算机转换为用于执行在此示出的方法的专用计算机。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及方法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明实施例的范围。
以上实施方式仅用于说明本发明实施例,而并非对本发明实施例的限制,有关技术领域的普通技术人员,在不脱离本发明实施例的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明实施例的范畴,本发明实施例的专利保护范围应由权利要求限定。
Claims (10)
1.一种设计参数调整方法,包括:
获取设计逻辑综合的设计参数空间中的当前设计参数;
基于所述当前设计参数,执行所述设计逻辑综合的部分子流程,得到当前执行结果报告,所述至少部分子流程包括描述映射子流程和逻辑优化子流程和工艺参数优化子流程中的至少一者;
基于所述部分子流程的当前执行结果报告,评估所述部分子流程的当前执行开销和当前预测置信度;
在所述当前执行开销和所述当前预测置信度符合预设流程更新指标时,预测所述设计参数空间的下一设计参数。
2.根据权利要求1所述的方法,其中,所述方法还包括:
在所述当前执行开销和所述当前预测置信度不符合所述预设流程更新指标时,启动执行所述部分子流程的后续子流程。
3.根据权利要求1所述的方法,其中,所述方法还包括:
确定所述当前执行开销和所述当前预测置信度之间的比例关系;
判断所述比例关系是否符合预设流程更新指标。
4.根据权利要求2所述的方法,其中,所述预测所述设计参数空间的下一设计参数,包括:
基于所述部分子流程的当前设计参数,进一步训练预先训练的预测模型;
基于所述预测模型的采集函数,预测所述设计参数空间的下一设计参数,使得预测模型的采集函数的值最大。
5.根据权利要求4所述的方法,其中,所述方法还包括:
获取预先训练的预测模型,所述预测模型基于所述设计逻辑综合的至少部分子流程的历史设计参数训练得到;
所述基于所述部分子流程的当前设计参数,进一步训练预先训练的预测模型,包括:
基于所述部分子流程的当前设计参数,更新所述设计逻辑综合的至少部分子流程的历史设计参数;
基于所述历史设计参数,训练所述预测模型。
6.根据权利要求4所述的方法,其中,所述部分子流程包括第一子流程和第二子流程,所述第一子流程和所述第二子流程为所述描述映射子流程、所述逻辑优化子流程和所述工艺参数优化子流程中连续执行的子流程,
所述预测模型包括所述第一子流程对应的第一预测模型和所述第二子流程对应的第二预测模型,
所述基于所述部分子流程的当前设计参数,进一步训练预先训练的预测模型,包括:
基于所述第一部分子流程的当前设计参数,进一步训练预先训练的第一预测模型;
基于所述第一预测模型的采集函数,预测所述设计参数空间的下一初始设计参数,使得第一预测模型的采集函数的值最大;
所述基于所述部分子流程的当前设计参数,进一步训练预先训练的预测模型,还包括:
基于所述第二子流程的当前设计参数和所述下一初始设计参数,进一步训练预先训练的第二预测模型。
7.根据权利要求6所述的方法,其中,所述部分子流程的当前预测置信度包括第一子流程的当前预测置信度以及所述第二子流程的当前置信度,
所述基于所述部分子流程的当前设计参数,进一步训练预先训练的预测模型,还包括:
通过所述第一预测模型输出所述第一子流程的当前置信度;
所述基于所述第二子流程的当前设计参数和所述下一初始设计参数,进一步训练预先训练的第二预测模型,包括:
基于所述第一子流程的当前置信度、所述第二子流程的当前设计参数和所述下一初始设计参数,进一步训练预先训练的第二预测模型;
通过所述第二预测模型输出所述第二子流程的当前置信度。
8.一种设计参数调整装置,包括:
获取模块,获取设计逻辑综合的设计参数空间中的当前设计参数;
执行模块,执行所述设计逻辑综合的部分子流程,得到当前执行结果报告,所述至少部分子流程包括描述映射子流程、逻辑优化子流程和工艺参数优化子流程中的至少一者;
评估模块,基于所述部分子流程的当前执行结果报告,评估所述部分子流程的当前执行开销和当前预测置信度;
预测模块,在所述当前执行开销和所述当前预测置信度符合预设流程更新指标时,预测所述设计参数空间的下一设计参数。
9.一种电子设备,包括:处理器、存储器、通信接口和通信总线,所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信;所述存储器用于存放至少一可执行指令,所述可执行指令使所述处理器执行如权利要求1-7中任一项所述的方法对应的操作。
10.一种计算机存储介质,其上存储有计算机程序,该程序被处理器执行时实现如权利要求1-7中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210926878.2A CN115017844B (zh) | 2022-08-03 | 2022-08-03 | 设计参数调整方法、装置、电子设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210926878.2A CN115017844B (zh) | 2022-08-03 | 2022-08-03 | 设计参数调整方法、装置、电子设备和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115017844A true CN115017844A (zh) | 2022-09-06 |
CN115017844B CN115017844B (zh) | 2022-11-08 |
Family
ID=83065377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210926878.2A Active CN115017844B (zh) | 2022-08-03 | 2022-08-03 | 设计参数调整方法、装置、电子设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115017844B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115510780A (zh) * | 2022-09-30 | 2022-12-23 | 中国人民解放军国防科技大学 | 一种基于ppa预测的门级网表自动生成方法 |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040019859A1 (en) * | 2002-07-29 | 2004-01-29 | Nec Usa, Inc. | Method and apparatus for efficient register-transfer level (RTL) power estimation |
CN103745057A (zh) * | 2014-01-08 | 2014-04-23 | 西安电子科技大学 | Fpga中进行电子设计自动化的逻辑单元装箱方法 |
CN107913076A (zh) * | 2016-10-07 | 2018-04-17 | 西门子保健有限责任公司 | 用于提供置信信息的方法 |
CN110826799A (zh) * | 2019-11-05 | 2020-02-21 | 广州虎牙科技有限公司 | 业务预测方法、装置、服务器及可读存储介质 |
US20200074276A1 (en) * | 2018-08-28 | 2020-03-05 | International Business Machines Corporation | Providing Real-Time Predictive Feedback During Logic Design |
CN111241778A (zh) * | 2020-01-06 | 2020-06-05 | 武汉理工大学 | 一种基于机器学习的fpga自动调参优化方法及系统 |
CN111723939A (zh) * | 2020-05-15 | 2020-09-29 | 第四范式(北京)技术有限公司 | 机器学习模型的调参方法、装置、设备及系统 |
CN111814965A (zh) * | 2020-08-14 | 2020-10-23 | Oppo广东移动通信有限公司 | 超参数调整方法、装置、设备及存储介质 |
US10853735B1 (en) * | 2016-06-06 | 2020-12-01 | Amazon Technologies, Inc. | Maximizing quantifiable user interaction via modification of adjustable parameters |
CN112541309A (zh) * | 2020-12-18 | 2021-03-23 | 广东高云半导体科技股份有限公司 | 逻辑综合的实现控制方法及装置 |
CN112784998A (zh) * | 2021-01-26 | 2021-05-11 | 阿里巴巴集团控股有限公司 | 数据处理方法及装置、计算设备 |
JP2021149988A (ja) * | 2020-03-19 | 2021-09-27 | 株式会社東芝 | 情報処理装置及び情報処理方法 |
CN114083770A (zh) * | 2021-10-29 | 2022-02-25 | 北京百度网讯科技有限公司 | 工艺参数调整及模型训练方法、装置、设备与存储介质 |
WO2022042397A1 (zh) * | 2020-08-25 | 2022-03-03 | 中兴通讯股份有限公司 | 逻辑综合方法、设备和存储介质 |
CN114173255A (zh) * | 2021-12-03 | 2022-03-11 | Oppo广东移动通信有限公司 | 参数调整方法及相关产品 |
CN114239404A (zh) * | 2021-12-17 | 2022-03-25 | 电子科技大学 | 一种基于多目标优化的材料智能优化设计方法 |
CN114528973A (zh) * | 2021-12-30 | 2022-05-24 | 北京达佳互联信息技术有限公司 | 业务处理模型的生成方法、业务处理方法和装置 |
-
2022
- 2022-08-03 CN CN202210926878.2A patent/CN115017844B/zh active Active
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040019859A1 (en) * | 2002-07-29 | 2004-01-29 | Nec Usa, Inc. | Method and apparatus for efficient register-transfer level (RTL) power estimation |
CN103745057A (zh) * | 2014-01-08 | 2014-04-23 | 西安电子科技大学 | Fpga中进行电子设计自动化的逻辑单元装箱方法 |
US10853735B1 (en) * | 2016-06-06 | 2020-12-01 | Amazon Technologies, Inc. | Maximizing quantifiable user interaction via modification of adjustable parameters |
CN107913076A (zh) * | 2016-10-07 | 2018-04-17 | 西门子保健有限责任公司 | 用于提供置信信息的方法 |
US20200074276A1 (en) * | 2018-08-28 | 2020-03-05 | International Business Machines Corporation | Providing Real-Time Predictive Feedback During Logic Design |
CN110826799A (zh) * | 2019-11-05 | 2020-02-21 | 广州虎牙科技有限公司 | 业务预测方法、装置、服务器及可读存储介质 |
CN111241778A (zh) * | 2020-01-06 | 2020-06-05 | 武汉理工大学 | 一种基于机器学习的fpga自动调参优化方法及系统 |
JP2021149988A (ja) * | 2020-03-19 | 2021-09-27 | 株式会社東芝 | 情報処理装置及び情報処理方法 |
CN111723939A (zh) * | 2020-05-15 | 2020-09-29 | 第四范式(北京)技术有限公司 | 机器学习模型的调参方法、装置、设备及系统 |
CN111814965A (zh) * | 2020-08-14 | 2020-10-23 | Oppo广东移动通信有限公司 | 超参数调整方法、装置、设备及存储介质 |
WO2022042397A1 (zh) * | 2020-08-25 | 2022-03-03 | 中兴通讯股份有限公司 | 逻辑综合方法、设备和存储介质 |
CN112541309A (zh) * | 2020-12-18 | 2021-03-23 | 广东高云半导体科技股份有限公司 | 逻辑综合的实现控制方法及装置 |
CN112784998A (zh) * | 2021-01-26 | 2021-05-11 | 阿里巴巴集团控股有限公司 | 数据处理方法及装置、计算设备 |
CN114083770A (zh) * | 2021-10-29 | 2022-02-25 | 北京百度网讯科技有限公司 | 工艺参数调整及模型训练方法、装置、设备与存储介质 |
CN114173255A (zh) * | 2021-12-03 | 2022-03-11 | Oppo广东移动通信有限公司 | 参数调整方法及相关产品 |
CN114239404A (zh) * | 2021-12-17 | 2022-03-25 | 电子科技大学 | 一种基于多目标优化的材料智能优化设计方法 |
CN114528973A (zh) * | 2021-12-30 | 2022-05-24 | 北京达佳互联信息技术有限公司 | 业务处理模型的生成方法、业务处理方法和装置 |
Non-Patent Citations (3)
Title |
---|
HANYU PEI ET AL.: "Dynamic random testing with test case clustering and distance-based parameter adjustment", 《INFORMATION AND SOFTWARE TECHNOLOGY》 * |
余韦等: "一种基于改进逻辑回归算法实现模型在线调参方法", 《通信技术》 * |
路卢等: "使用扩展逻辑效力的逻辑路径尺寸优化方法", 《计算机辅助设计与图形学学报》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115510780A (zh) * | 2022-09-30 | 2022-12-23 | 中国人民解放军国防科技大学 | 一种基于ppa预测的门级网表自动生成方法 |
CN115510780B (zh) * | 2022-09-30 | 2023-03-31 | 中国人民解放军国防科技大学 | 一种基于ppa预测的门级网表自动生成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115017844B (zh) | 2022-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7234370B2 (ja) | ニューラルネットワークを使用した集積回路フロアプランの生成 | |
CN110991138B (zh) | 用于生成集成电路的方法和系统以及计算机可读介质 | |
JP5004965B2 (ja) | 統計的タイミング解析におけるクリティカリティ予測のシステム及び方法 | |
US7206731B2 (en) | Electromagnetic/circuit co-simulation and co-optimization with parametric layout components | |
US5764532A (en) | Automated method and system for designing an optimized integrated circuit | |
US8296710B2 (en) | Soft constraints in scheduling | |
US20240095434A1 (en) | Layout context-based cell timing characterization | |
WO2002101600A2 (en) | Method for generating design constraints for modulates in a hierarchical integrated circuit design system | |
US11003826B1 (en) | Automated analysis and optimization of circuit designs | |
US10489542B2 (en) | Machine learning based post route path delay estimator from synthesis netlist | |
US10860764B1 (en) | Layer assignment technique to improve timing in integrated circuit design | |
CN115017844B (zh) | 设计参数调整方法、装置、电子设备和存储介质 | |
US20170045576A1 (en) | Critical Path Architect | |
US10540468B1 (en) | Verification complexity reduction via range-preserving input-to-constant conversion | |
WO2002091177A1 (en) | Transforming variable loops into constant loops | |
US20080178128A1 (en) | Parallel optimization using independent cell instances | |
US8196083B1 (en) | Incremental placement and routing | |
CN115048886B (zh) | 设计参数调整方法、装置、电子设备和存储介质 | |
US20220058328A1 (en) | Synthesis placement bounds based on physical timing analysis | |
US11520959B1 (en) | Pruning of buffering candidates for improved efficiency of evaluation | |
US10963620B1 (en) | Buffer insertion technique to consider edge spacing and stack via design rules | |
CN114417653A (zh) | 基于不确定性的卫星组件电路板热可靠性分析方法 | |
US11675956B2 (en) | Pruning redundant buffering solutions using fast timing models | |
CN115048885B (zh) | 电路设计参数调整方法、装置、电子设备和存储介质 | |
US11347923B1 (en) | Buffering algorithm with maximum cost constraint |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |