CN114966164A - 用于测量被测器件的器件电流的装置和方法 - Google Patents

用于测量被测器件的器件电流的装置和方法 Download PDF

Info

Publication number
CN114966164A
CN114966164A CN202210171436.1A CN202210171436A CN114966164A CN 114966164 A CN114966164 A CN 114966164A CN 202210171436 A CN202210171436 A CN 202210171436A CN 114966164 A CN114966164 A CN 114966164A
Authority
CN
China
Prior art keywords
voltage
output
circuit
terminal
dut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210171436.1A
Other languages
English (en)
Inventor
J-P·沙费尔
J·A·威廉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN114966164A publication Critical patent/CN114966164A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0023Measuring currents or voltages from sources with high internal resistance by means of measuring circuits with high input impedance, e.g. OP-amplifiers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52Testing for short-circuits, leakage current or ground faults
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本公开的各实施例总体上涉及用于测量被测器件的器件电流的装置和方法。一种用于测量被测器件的器件电流的装置包括第一电路,该第一电路包括用于耦合到DUT的第一连接端子的第一端子。第一电路被配置为针对第一端子提供第一测试电压并且输出在第一端子处感测的第一输出电压。该装置还包括第二电路,该第二电路包括用于耦合到DUT的第二连接端子的第二端子。第二电路被配置为针对第二端子提供第二测试电压并且输出在第二端子处感测的第二输出电压。该装置还包括第三电路,该第三电路被配置为基于第一输出电压、第二输出电压、第一测试电压和第二测试电压来确定DUT的器件电流。第一电路和第二电路相同。

Description

用于测量被测器件的器件电流的装置和方法
技术领域
示例涉及用于测量被测器件的器件电流的装置和方法。
背景技术
被测器件(DUT)可以是在制造时或在其生命周期后期作为正在进行的功能测试和校准检查的一部分而正在接受测试的制造产品。这可以包括用于确定产品是否按照原始产品规范执行的维修后测试。在电子工业中,DUT可以是任何被测电子组件。例如,从装配线上下来的手机可以以与之前测试个体芯片相同的方式进行最终测试。简而言之,每个被测手机都是DUT。在半导体测试中,DUT可以是晶片上的管芯或所得到的封装部件。
用于测量DUT的器件电流的常规装置可以包括测试电路。测试电路可以包括用于耦合到DUT的第一连接端子的端子。测试电路可以向端子提供测试电压,并且输出在端子处感测的输出电压。DUT的第二连接端子可以耦合到地。DUT的器件电流是基于输出电压和测试电压确定的。以这种方式,该装置可以确定DUT是否满足所需要的器件规范。
低器件电流很难在生产环境中测试。由于抗噪能力不足,利用测试组的试验在生产中失败。用于测量DUT的器件电流的装置本质上是高阻抗的,并且因此容易受到邻近电气设备的电磁干扰(EMI)的影响。EMI可能会导致噪声,并且从而降低DUT中低器件电流的测量精度。抑制EMI源可能是一种出路,但通常是不现实的。抑制EMI的已知方法是短测试线、屏蔽和驱动保护屏蔽。由非常短的线路执行的抑制可能需要为新DUT重建现有测试系统,从而导致灵活性低和工作量不可接受。增加集成时间也可以抑制EMI,但在测试吞吐量方面是不可取的。虽然某些应用可能需要测量DUT中的低器件电流,但常规系统中低器件电流的测量精度降低使得可能无法以期望精度执行测量。
发明内容
因此,需要提供一种用于测量DUT的器件电流的装置和方法,该装置和方法在高测试吞吐量下对DUT中的低器件电流具有高测量精度。
这种需要通过独立权利要求的主题来解决。
一个示例涉及一种用于测量DUT的器件电流的装置。该装置包括第一电路,该第一电路包括用于耦合到DUT的第一连接端子的第一端子。第一电路被配置为针对第一端子提供第一测试电压并且输出在第一端子处感测的第一输出电压。该装置还包括第二电路,该第二电路包括用于耦合到DUT的第二连接端子的第二端子。第二电路被配置为针对第二端子提供第二测试电压并且输出在第二端子处感测的第二输出电压。该装置还包括第三电路,该第三电路被配置为基于第一输出电压、第二输出电压、第一测试电压和第二测试电压来确定DUT的器件电流。第一电路和第二电路相同。通过使用相同的第一电路和第二电路,第一电路和第二电路经历相同EMI。因为第一电路和第二电路经历相同EMI,第三电路可以通过适当信号处理来消除EMI,例如利用第一输出电压、第二输出电压、第一测试电压和第二测试电压来确定DUT的器件电流。消除EMI可以允许在不增加集成时间的情况下测量DUT的低器件电流,从而以合理成本快速测试DUT的器件电流。
另一示例涉及一种使用上述装置测量DUT的器件电流的方法。该方法包括将第一电路的第一端子与DUT的第一连接端子耦合。该方法还包括将第二电路的第二端子与DUT的第二连接端子耦合。该方法还包括向第一端子提供第一测试电压并且向第二端子提供第二测试电压。该方法还包括输出在第一端子处感测的第一输出电压并且输出在第二端子处感测的第二输出电压。该方法还包括基于第一输出电压、第二输出电压、第一测试电压和第二测试电压确定DUT的器件电流。第一电路和第二电路经历相同数量的EMI。通过基于第一输出电压、第二输出电压、第一测试电压和第二测试电压确定DUT的器件电流,该方法能够消除EMI,例如通过减法。
附图说明
以下将仅以示例的方式并且参考附图来描述装置和/或方法的一些示例,在附图中
图1是用于测量被测器件的器件电流的常规装置的框图;
图2示出了根据本公开的第一示例的用于测量被测器件的器件电流的装置的框图;
图3示出了根据本公开的第二示例的用于测量被测器件的器件电流的装置的框图;
图4示出了根据本公开的第一示例的用于测量被测器件的器件电流的装置的第三电路框图;
图5示出了根据本公开的第二示例的用于测量被测器件的器件电流的装置的第三电路框图;以及
图6示出了根据本公开的第一示例的用于测量被测器件的器件电流的方法的流程图。
具体实施方式
现在参考附图更详细地描述一些示例。然而,其他可能的示例不限于详细描述的这些实施例的特征。其他示例可以包括特征的修改以及特征的等效物和备选物。此外,本文中用于描述某些示例的术语不应当限制其他可能的示例。
在整个附图的描述中,相同或相似的附图标记指代相同或相似的元素和/或特征,它们可以相同或以修改的形式实现,同时提供相同或相似的功能。为了清楚起见,图中的线、层和/或区域的厚度也可能被夸大。
当两个元素A和B使用“或”组合时,这应当理解为公开所有可能的组合,即,仅A、仅B以及A和B,除非在个别情况下另有明确定义。作为相同组合的备选措词,可以使用“A和B中的至少一个”或“A和/或B”。这等效地适用于两个以上元素的组合。
如果使用单数形式,诸如“一个(a)”、“一个(an)”和“该(the)”,并且没有明确或隐含地将仅使用单个元素定义为强制,则另外的示例也可以使用多个元素来实现相同功能。如果以下将功能描述为使用多个元素来实现,则另外的示例可以使用单个元素或单个处理实体来实现相同功能。还应当理解,术语“包括(include)”、“包括(including)”、“包括(comprise)”和/或“包括(comprising)”在使用时描述指定特征、整体、步骤、操作、过程、元素、组件和/或其组,但不排除一个或多个其他特征、整体、步骤、操作、过程、元素、组件和/或其组的存在或添加。
图1示出了用于测量DUT 1的器件电流的常规电路10的框图。该电路被配置为借助于运算放大器12为DUT 1的端子11提供测试电压18(VDUT_R)并且输出在端子11处感测的输出电压19(VDUT)。端子11用于将电路10耦合到DUT 1的连接端子。电路10包括输出测试电压的运算放大器12、电阻元件13、反馈放大器14、接地接触件和第二运算放大器17。运算放大器12被配置为基于参考电压和输出电压生成测试电压。电阻元件13耦合在运算放大器12的输出与端子11之间。跨电阻元件13的电压降借助于第二运算放大器17感测并且用于量化通过DUT 1的电流。反馈放大器14被配置为在反馈放大器14的第一输入处接收参考电压。反馈放大器14的输出耦合到反馈放大器14的第二输入。反馈放大器14的输出进一步耦合到运算放大器12的输出与端子11之间的第一节点15和端子11与运算放大器12的反相输入之间的第二节点16。将输出电压从端子11反馈到运算放大器12的反相输入使得运算放大器12输出测试电压,该测试电压提供在端子11处提供的用于连接DUT的参考电压。
第一节点15和端子11可以经由力1线耦合。第二节点16和端子11可以经由感测1线耦合。力1线和感测1线也称为连接线。接地接触件被配置用于耦合到DUT 1的第二连接端子。在某些情况下,接地接触件可以通过设置为0V的第二电压源来建立。第二运算放大器17被配置为基于测试电压和在端子11处感测的输出电压来感测DUT 1的器件电流。常规器件10不能在生产环境中正确测量DUT 1中的低器件电流,因为测试装置本质上是高阻抗的并且因此容易受到邻近电气设备的电磁干扰(EMI)的影响。EMI是在相交或重合路径上移动的两个或更多个电磁波的组合。由于接线不同,接地接触件上的EMI与连接线上的EMI不同。由于在测量DUT 1中的低器件电流时存在EMI,因此达到的精度可能不够低。
综上所述,常规装置10在测量DUT 1中的低电流方面存在缺陷。因此,需要一种允许以高测量精度和高吞吐量来测量DUT 1中的低电流的装置。
这种需要例如通过图2所示的用于测量DUT 1的器件电流的装置20的实施例来满足。图2示出了根据本公开的第一示例的用于测量DUT 1的器件电流的装置20的框图。
装置20包括第一电路21、第二电路31和第三电路41。第一电路21和第二电路31是相同的并且对应于图1的电路10。因此,为了避免不必要的冗余,将再次简要总结电路21和32两者的特征。
第一电路21被配置为针对第一端22提供第一测试电压V_DUT_R1并且输出在第一端22处感测的第一输出电压VDUT_P。第一端22用于耦合到DUT 1的第一连接端子。第一电路21还包括第一运算放大器23、第一电阻元件24和第一反馈放大器25。
第一端子22可以是在第一电路21的端点处的电连接器,该电连接器用作与DUT 1的可重复使用的接口并且创建可以连接DUT 1的点。第一端子22可以简单地是电线的一端和/或可以装配有连接器或紧固件。DUT 1的第一连接端子可以是来自DUT 1的导体到达末端的点。DUT的第一连接端子也可以是指该端点处的电连接器,该电连接器用作与导体的可重复使用的接口并且创建可以连接作为第一电路21的外部电路的点。第一连接端子可以是测试引脚。
第一运算放大器23被配置为基于第一参考电压和第一输出电压VDUT_P生成第一测试电压V_DUT_R1。运算放大器可以是具有差分输入和单端输出的DC耦合高增益电子电压放大器。运算放大器是一种差分放大器。其他类型的差分放大器包括仪表放大器。差分放大器是一种电子放大器,它放大两个输入电压之间的差异,但抑制两个输入共有的任何电压。差分放大器可以包括两个输入和一个输出,其中输出可以与两个电压之间的差异成比例。
第一电阻元件24耦合在第一运算放大器23的输出与第一端子22之间。第一电阻元件24可以是具有已知电阻的电阻器,例如感测电阻器。电阻器是一种将电阻实现为组件的无源两端子电气组件。
第一反馈放大器25被配置为在第一反馈放大器23的第一输入处接收第一参考电压。反馈放大器25是将从反馈放大器输出的信号的一部分返回到反馈放大器的输入的放大器。反馈放大器可以用于降低信号的噪声。噪声是一个通用术语,其表示信号在捕获、存储、传输、处理或转换过程中可能遭受的不希望的修改。第一反馈放大器25的输出耦合到第一反馈放大器25的第二输入。第一反馈放大器25的输出进一步耦合到第一运算放大器23的输出与第一端子22之间的第一节点26和第一端子22与第一运算放大器23的输入之间的第二节点27,该第一运算放大器23的输入经受来自第一端子22的第一输出电压。节点可以是电路上两个组件之间的任何区域。第一节点26和第一端子22可以经由力1线耦合。第二节点27和第一端子32可以经由感测1线耦合。器件20可以具有继电器开关以连接力线和感测线以在没有DUT 1的情况下进行系统泄漏测试。继电器开关是电动开关。开关是一种电气组件,其可以断开或连接电路中的导电路径,以中断电流或将电流从一个导体转移到另一导体。
第二电路31被配置为针对第二端子32提供第二测试电压V_DUT_R2并且输出在第二端子32处感测的第二输出电压V_DUT_N。第一电路21和第二电路31相同。因此,在给定默认误差范围内,第一电路可以具有与第二电路相同的特性。给定默认误差范围可以是例如至多1%、至多0.5%或至多0.1%。第一电路和第二电路可以包括可以以相同方式接线的相同组件。相同组件表示第一电路21和第二电路31中的一个的组件在给定默认误差范围内具有与第一电路21和第二电路31中的另一个的组件完全相同的特性。这样的术语中的组件可以是电气组件,诸如差分放大器或电阻器。以相同方式接线描述第一电路21的组件和第二电路31的组件在给定默认误差范围内以相同方式耦合。连接线可以是对称的。因此,所有阻抗、线路特性和接线都可以尽可能对称地进行。
第二电路31包括用于耦合到DUT 1的第二连接端子的第二端子32。第二电路31还包括第二运算放大器33、第二电阻元件34和第二反馈放大器35。第二端子32可以以类似于结合第一电路21描述的第一端子22的方式来实现。DUT 1的第二连接端子可以以类似于结合第一电路21描述的DUT的第一连接端子的方式来实现。
第二运算放大器33用于基于第二参考电压和第二输出电压生成第二测试电压。第二运算放大器33可以以类似于结合第一电路21描述的第一运算放大器23的方式来实现。第二电阻元件34耦合在第二运算放大器33的输出与第二端子32之间。第二电阻元件34可以以类似于结合第一电路21描述的第一电阻元件24的方式来实现。
第二反馈放大器35被配置为在第二反馈放大器35的第一输入处接收第二参考电压。第二反馈放大器35的输出可以耦合到第二反馈放大器35的第二输入。第二反馈放大器35的输出可以耦合到第二运算放大器33的输出与第二端子32之间的第一节点36和第二端子32与第二运算放大器33的输入之间的第二节点37,该第二运算放大器33的输入可以被配置为从第二端子32接收第二输出电压。第一节点36和第二端子32可以经由力2线耦合。第二节点37和第二端子32可以经由感测2线耦合。力2线和感测2线也称为连接线。
第一参考电压和第二参考电压表现出相等幅值和不同极性。第一参考电压和第二参考电压的极性可以相反并且角度相反。DUT 1可以不相对于地偏置,而是通过第一参考电压V_DUT_IN+和第二参考电压V_DUT_IN-的对称输入来偏置。为了跨DUT 1具有相同的第一测试电压和第二测试电压,可以将电源电压的幅值除以2以生成第一参考电压和第二参考电压。装置20可以从作为单一源信号的电源电压产生作为对称输入信号的第一参考电压和第二参考电压。虽然作为第一参考电压和第二参考电压施加具有相同幅值和不同极性的电压是一种可能的选择,但是另外的实施例同样可以使用具有不同相互关系的两个参考电压。原则上,第一参考电压和第二参考电压可以在DUT所需要的电压差的约束下任意选择。这是因为,干扰EMI主要通过减去两个相同电路的节点的信号来消除,这在很大程度上独立于所使用的参考电压。因此,另外的实施例可以使用具有相似或相同电压差的参考电压,而第一参考电压或第二参考电压被移动朝向地或被设置为地。然而,使用具有相同幅值和不同极性的参考电压可以使用所涉及的放大器的整个线性操作范围,同时还可以补偿系统泄漏电流的至少一部分,这可以取决于参考电压的幅值。
第三电路41用于基于第一输出电压、第二输出电压、第一测试电压和第二测试电压确定DUT 1的器件电流。第三电路41可以被配置为基于第一输出电压与第二输出电压之间的差值来确定第一电压差。第三电路41还可以被配置为基于第一测试电压与第二测试电压之间的差值来确定第二电压差。第三电路41还可以被配置为基于第一电压差与第二电压差之间的差值与第一电阻元件24和第二电阻元件34的总电阻的比率来确定DUT 1的器件电流。总电阻可以是第一电阻元件24的电阻和第二电阻元件34的电阻的总和。
图2所示的第三电路41的示例包括第一仪表放大器42、第二仪表放大器43和第三运算放大器44。仪表放大器是一种差分放大器。第一仪表放大器42可以被配置为接收第一输出电压和第二输出电压并且输出第一电压差。第一仪表放大器42包括耦合到第一电路21的第一输入和耦合到第二电路31的第二输入。
第二仪表放大器43被配置为接收第一测试电压和第二测试电压并且输出第二电压差。第二仪表放大器43包括耦合到第一电路21的第一输入和耦合到第二电路31的第二输入。第三运算放大器44输出第一电压差与第二电压差之间的差值。第三运算放大器44包括耦合到第一仪表放大器42的第一输入和耦合到第二仪表放大器43的第二输入。
第一电路21和第二电路31是相同的并且因此经历相同量的EMI。第一仪表放大器42和第二仪表放大器43可以形成第一输出电压和第二输出电压的第一电压差,包括跨第一电阻元件24的电压降。第二仪表放大器43可以形成第一测试电压与第二测试电压之间的第二电压差,包括跨第二电阻元件34的电压降。这至少在第一级消除了EMI。
综上所述,本文中描述的实施例将用于测量DUT的器件电流的常规电路转换为完全对称的电路,其中DUT 1的第一连接端子、DUT1的第二连接端子和连接线都经历相同数量的EMI。在第三电路41内,第一仪表放大器42、第二仪表放大器43和第三运算放大器44减去EMI,并且因此可以在不增加积分时间的情况下消除大部分EMI。这使测试更快并且因此成本更低。器件20可以实现例如至多10pA的器件电流的低泄漏测试。装置20的实施例的使用可以通过仅在产品规范中发现具有相似测试泄漏性能的产品来检测。使用用于测量器件电流的常规电路来保证这样的低泄漏可能是不可行的。
基于用于测量器件电流的对称电路的概念,有多种方法可以消除/减去EMI。结合图3、4和5描述用于在基于第一输出电压、第二输出电压、第一测试电压和第二测试电压来测量被测器件1的器件电流时消除EMI干扰的其他方式。
图3示出了根据本公开的第二示例的用于测量DUT 1的器件电流的装置30的框图。装置30包括第一电路21和第二电路31。第一电路21和第二电路31相同。
第一电路21可以包括第一端子22、第一运算放大器23和第一电阻元件24,它们以类似于结合图2描述的方式接线。第一电路21以类似于结合图2描述的第一电路21的方式来实现。主要区别在于,没有图2所示的电路的反馈放大器25。
第二电路31可以包括第二端子32、第二运算放大器33和第二电阻元件34,它们以类似于结合图2描述的方式接线。第二电路31可以以类似于结合图2描述的第二电路31的方式来实现。主要区别在于,没有图2所示的电路的反馈放大器35。
第一运算放大器23和第二运算放大器33驱动第一参考电压V_DUT_IN_P和第二参考电压V_DUT_IN_N以在第一电路21和第二电路31内建立第一测试电压V_DUT_R1和第二测试电压V_DUT_R2。在第一运算放大器23和第二运算放大器33的操作范围内,有以下节点电压:
V_DUT_P=V_DUT_IN_P
V_DUT_N=V_DUT_IN_N
其中V_DUT_IN_P为第一参考电压,V_DUT_IN_N为第二参考电压,V_DUT_P为第一输出电压,V_DUT_N为第二输出电压。第一参考电压和第二参考电压可以是来自运算放大器的输出的低欧姆节点。使用这些节点来评估节点电压可能是有利的。
装置30可以与图4所示的第三电路或图5所示的第三电路耦合。
结合上文或下文描述的实施例提及更多细节和方面。图3所示的示例可以包括一个或多个可选的附加特征。
图4示出了根据本公开的第一示例的用于测量DUT的器件电流的装置的第三电路51的框图。第三电路51可以被配置为通过基于第一输出电压与第一测试电压之间的差值确定第一电压差来确定DUT的器件电流。第三电路51还可以被配置为通过基于第二输出电压与第二测试电压之间的差值确定第二电压差来确定DUT的器件电流。第三电路51还可以被配置为通过基于第一电压差与第二电压差的总和与第一电阻元件24和第二电阻元件34的总电阻的比率来确定DUT的器件电流。
第三电路51包括第一仪表放大器52、第二仪表放大器53、求和节点55、第三运算放大器54、第一电阻器56、第二电阻器57和第三电阻器58。第一仪表放大器52可以被配置为接收第一输出电压V_DUT_P和第一测试电压V_DUT_R1并且输出第一电压差。第一仪表放大器52的第一输入和第二输入可以耦合到图3所示的第一电路21。第二仪表放大器53可以被配置为接收第二测试电压V_DUT_R2和第二输出电压V_DUT_N并且输出第二电压差。第二仪表放大器53的第一输入和第二输入可以耦合到图3所示的第二电路31。求和节点55可以被配置为组合来自第一仪表放大器52的第一电压差和来自第二仪表放大器53的第二电压差。第三运算放大器54被配置为输出第一电压差和第二电压差的总和。第三运算放大器54包括耦合到求和节点55的第一输入和耦合到地的第二输入。第一电阻器56耦合在第一仪表放大器52与求和节点55之间。第二电阻器57耦合在第二仪表放大器53与求和节点55之间。第三电阻器58耦合到第三运算放大器54的第一输入和第三运算放大器54的输出。
使用图4的第三电路51,确定DUT 1的器件电流I_DUT可以通过以下方式实现:
等式1:
I_DUT=((V_DUT_R1-VDUT_P)+(V_DUT_N-V_DUT_R2))/(R1+R2)其中V_DUT_R1是第一测试电压,V_DUT_R2是第二测试电压,R1是第一电阻元件24的电阻,R2是第二电阻元件34的电阻。等式1的电路实现如图4所示。电压的模拟处理可能就足够了。
结合上文或下文描述的实施例提及更多细节和方面。图4所示的示例可以包括一个或多个可选的附加特征。
图5示出了根据本公开的第二示例的用于测量DUT 1的器件电流的装置的第三电路61的框图。第三电路61包括第一仪表放大器62、第二仪表放大器63和第三运算放大器64,它们以类似于结合图2描述的第三电路41的方式接线。第三电路61可以是以类似于结合图2描述的第三电路41的方式来实现。
确定DUT 1的器件电流I_DUT可以通过以下方式实现:
等式2:
I_DUT=((V_DUT_R1-V_DUT_R2)-(V_DUT_P-V_DUT_N))/(R1+R2)
节点电压被定义为与等式1和图4相关。等式2的电路实现如图5所示。
结合上文或下文描述的实施例提及更多细节和方面。图5所示的示例可以包括一个或多个可选的附加特征。
图6示出了根据本公开的第一示例的用于利用装置20、30测量DUT的器件电流的方法70的流程图。
方法70包括将第一电路的第一端子与DUT的第一连接端子耦合71。方法70还包括将第一电路的第二端子与DUT的第二连接端子耦合71。方法70还包括向第一端子提供第一测试电压72。方法70还包括向第二端子提供第二测试电压72。方法70还包括输出在第一端子处感测的第一输出电压73。方法70还包括输出在第二端子处感测的第二输出电压73。方法70还包括基于第一输出电压、第二输出电压、第一测试电压和第二测试电压确定DUT的器件电流74。
方法70还可以包括将DUT的器件电流与阈值进行比较。阈值可以是例如至多10pA。方法70还可以包括如果DUT的器件电流高于阈值,则确定DUT不满足预定质量标准。预定质量标准可以在DUT的产品规范中定义。
结合上文或下文描述的实施例提及更多细节和方面。图6所示的示例可以包括一个或多个可选的附加特征。
前面的段落说明了允许测量由器件或电路(由任何DUT)汲取的小器件电流的实施例。通过测量器件电流,可以确定特定DUT是否满足给定器件规范。如果不希望通过器件的电流,则器件电流也可以称为漏电流,或者通常称为DUT电流。实施例可以被配置为测量半导体器件的器件电流、特别是静电放电(ESD)保护器件的器件电流。ESD保护器件可以保护电路免受ESD的影响,以防止电子器件发生故障或损坏。ESD是两个带电物体之间由接触、短路或介电击穿引起的突然电流流动。ESD器件可以使用半导体器件来构建。半导体器件是一种电子组件,其功能依赖于半导体材料(例如,硅、锗和砷化镓)以及有机半导体的电子特性。半导体器件可以是例如场效应晶体管FET(诸如金属氧化物半导体FET、MOSFET)或二极管(诸如发光二极管LED)。FET是一种晶体管,它使用电场来控制电流的流动。FET是具有三个端子的器件:源极、栅极和漏极。FET通过向栅极施加电压来控制电流的流动,这进而会改变漏极与源极之间的导电性。二极管是主要在一个方向上传导电流的两端子电子组件,它在一个方向上具有低电阻,而在另一方向上具有高电阻。不仅对于ESD器件,例如对于如pH传感器、脑电波传感器和心电图、ECG等低电流应用,记录低泄漏是必不可少的。例如,ECG记录还可以用于可穿戴市场。因此,本文中描述的实施例可以用于测量pH传感器、脑电波传感器和/或用于ECG记录的传感器的器件电流。总之,本文中描述的实施例具有广泛的应用范围。
关于先前示例中的特定示例而描述的方面和特征也可以与另外的示例中的一个或多个示例相结合,以替换该另外的示例的相同或相似的特征或者将这些特征另外引入到另外的示例中。
还应当理解,在说明书或权利要求中公开的若干步骤、过程、操作或功能的公开不应当被解释为暗示这些操作必须依赖于所描述的顺序,除非在个别情况中明确说明或出于技术原因而需要。因此,前面的描述并不将若干步骤或功能的执行限制为一定顺序。此外,在另外的示例中,单个步骤、功能、过程或操作可以包括和/或被分解成若干子步骤、功能、过程或操作。
如果已经针对器件或系统描述了某些方面,则这些方面也应当理解为对对应方法的描述。例如,器件或系统的块、器件或功能方面可以对应于对应方法的特征,例如方法步骤。因此,关于方法描述的方面也应当理解为对对应器件或对应系统的对应块、对应元件、属性或功能特征的描述。
以下权利要求在此并入详细描述中,其中每个权利要求可以作为单独的示例独立存在。还应当注意,虽然在权利要求中从属权利要求引用与一个或多个其他权利要求的特定组合,但其他示例还可以包括从属权利要求与任何其他从属或独立权利要求的主题的组合。这样的组合在此明确提出,除非在个别情况下说明不打算进行特定组合。此外,任何其他独立权利要求也应当包括权利要求的特征,即使该权利要求未直接定义为依赖于该其他独立权利要求。

Claims (15)

1.一种用于测量被测器件DUT(1)的器件电流的装置(20,30),所述装置(20,30)包括:
第一电路(21),包括用于耦合到所述DUT(1)的第一连接端子的第一端子(22),其中所述第一电路(21)被配置为针对所述第一端子(22)提供第一测试电压并且输出在所述第一端子(22)处感测的第一输出电压;
第二电路(31),包括用于耦合到所述DUT(1)的第二连接端子的第二端子(32),其中所述第二电路(31)被配置为针对所述第二端子(32)提供第二测试电压并且输出在所述第二端子(32)处感测的第二输出电压;以及
第三电路(41,51,61),被配置为基于所述第一输出电压、所述第二输出电压、所述第一测试电压和所述第二测试电压确定所述DUT(1)的所述器件电流,
其中所述第一电路(21)和所述第二电路(31)相同。
2.根据权利要求1所述的装置(20,30),其中所述第一电路(21)和所述第二电路(31)包括以相同方式接线的相同组件。
3.根据前述权利要求中任一项所述的装置(20,30),其中所述第一电路(21)包括第一运算放大器(23),所述第一运算放大器(23)被配置为基于第一参考电压和所述第一输出电压生成所述第一测试电压,其中第一电阻元件(24)被耦合在所述第一运算放大器(23)的输出与所述第一端子(22)之间。
4.根据权利要求3所述的装置(20,30),其中所述第一电路(21)包括第一反馈放大器(25),所述第一反馈放大器(25)被配置为在所述第一反馈放大器(25)的第一输入处接收所述第一参考电压,其中所述第一反馈放大器(25)的输出被耦合到所述第一反馈放大器(25)的第二输入,并且其中所述第一反馈放大器(25)的所述输出被耦合到所述第一运算放大器(23)的所述输出与所述第一端子(22)之间的第一节点(26)和以及耦合到所述第一端子(22)与所述第一运算放大器(23)的输入之间的第二节点(27),所述第一运算放大器(23)的所述输入被配置为从所述第一端子(22)接收所述第一输出电压。
5.根据前述权利要求中任一项所述的装置(20,30),其中所述第二电路(31)包括第二运算放大器(33),所述第二运算放大器(33)被配置为基于第二参考电压和所述第二输出电压生成所述第二测试电压,其中第二电阻元件(34)被耦合在所述第二运算放大器(33)的输出与所述第二端子(32)之间。
6.根据权利要求5所述的装置(20,30),其中所述第二电路(31)包括第二反馈放大器(35),所述第二反馈放大器(35)被配置为在所述第二反馈放大器(35)的第一输入处接收所述第二参考电压,其中所述第二反馈放大器(35)的输出被耦合到所述第二反馈放大器(35)的第二输入,并且其中所述第二反馈放大器(35)的所述输出被耦合到所述第二运算放大器(33)的所述输出与所述第二端子(32)之间的第一节点(36)以及耦合到所述第二端子(32)与所述第二运算放大器(33)的输入之间的第二节点(37),所述第二运算放大器(33)的所述输入被配置为从所述第二端子(32)接收所述第二输出电压(1)。
7.根据权利要求5或6所述的装置(20,30),其中所述第一参考电压和所述第二参考电压表现出相等幅值和不同极性。
8.根据权利要求3至7中任一项所述的装置(20,30),其中所述第三电路(51)被配置为通过以下方式确定所述DUT(1)的所述器件电流:
基于所述第一输出电压与所述第一测试电压之间的差值确定第一电压差;
基于所述第二输出电压与所述第二测试电压之间的差值确定第二电压差;
确定所述第一电压差和所述第二电压差的总和;
基于所述第一电压差和所述第二电压差的所述总和与所述第一电阻元件(24)和所述第二电阻元件(34)的总电阻的比率来确定所述DUT(1)的所述器件电流。
9.根据权利要求8所述的装置(20,30),其中所述第三电路(51)包括:
第一仪表放大器(52),被配置为接收所述第一输出电压和所述第一测试电压并且输出所述第一电压差;
第二仪表放大器(53),被配置为接收所述第二测试电压和所述第二输出电压并且输出所述第二电压差;
求和节点(55),被配置为组合来自所述第一仪表放大器的所述第一电压差和来自所述第二仪表放大器的所述第二电压差,以及
第三运算放大器(54),包括耦合到所述求和节点(55)的第一输入和耦合到地的第二输入,其中所述第三运算放大器(54)被配置为输出所述第一电压差和所述第二电压差的总和,其中所述第三运算放大器(54)的输出与所述第三运算放大器(54)的所述第一输入耦合。
10.根据权利要求9所述的装置(20,30),其中所述第三电路(51)还包括耦合在所述第一仪表放大器(52)与所述求和节点(55)之间的第一电阻器(56)、耦合在所述第二仪表放大器(53)与所述求和节点(55)之间的第二电阻器(57)、以及耦合到所述第三运算放大器(54)的所述第一输入和所述第三运算放大器(54)的输出的第三电阻器(58)。
11.根据权利要求3至7中任一项所述的装置(20,30),其中所述第三电路(41,61)被配置为通过以下方式确定所述DUT(1)的所述器件电流:
基于所述第一输出电压与所述第二输出电压之间的差值确定第一电压差;
基于所述第一测试电压与所述第二测试电压之间的差值确定第二电压差;
确定所述第一电压差与所述第二电压差之间的差值;
基于所述第一电压差与所述第二电压差之间的所述差值与所述第一电阻元件(24)和所述第二电阻元件(34)的总电阻的比率来确定所述DUT(1)的所述器件电流。
12.根据权利要求11所述的装置(20,30),其中所述第三电路(41,61)包括:
第一仪表放大器(42,62),被配置为接收所述第一输出电压和所述第二输出电压并且被配置为输出所述第一电压差;
第二仪表放大器(43,63),被配置为接收所述第一测试电压和所述第二测试电压并且被配置为输出所述第二电压差;以及
第三运算放大器(44,64),包括耦合到所述第一仪表放大器(42,62)的第一输入和耦合到所述第二仪表放大器(43,63)的第二输入,其中所述第三运算放大器(44,64)被配置为输出所述第一电压差与所述第二电压差之间的所述差值。
13.根据前述权利要求中任一项所述的装置(20,30),被配置为测量半导体器件、特别是静电放电ESD保护器件的所述器件电流。
14.一种用于使用根据权利要求1至13中任一项所述的装置(20,30)来测量被测器件DUT的器件电流的方法(70),所述方法(70)包括:
将所述第一电路的所述第一端子与所述DUT的所述第一连接端子耦合(71);
将所述第二电路的所述第二端子与所述DUT的所述第二连接端子耦合(71);
向所述第一端子提供(72)所述第一测试电压;
向所述第二端子提供(72)所述第二测试电压;
输出(73)在所述第一端子处感测的所述第一输出电压;
输出(73)在所述第二端子处感测的所述第二输出电压;以及
基于所述第一输出电压、所述第二输出电压、所述第一测试电压和所述第二测试电压确定(74)所述DUT的所述器件电流。
15.根据权利要求14所述的方法(70),还包括:
将所述DUT的所述器件电流与阈值进行比较;以及
如果所述DUT的所述器件电流高于所述阈值,则确定所述DUT不满足预定质量标准。
CN202210171436.1A 2021-02-25 2022-02-24 用于测量被测器件的器件电流的装置和方法 Pending CN114966164A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21159136.7 2021-02-25
EP21159136.7A EP4050353A1 (en) 2021-02-25 2021-02-25 An apparatus and a method for measuring a device current of a device under test

Publications (1)

Publication Number Publication Date
CN114966164A true CN114966164A (zh) 2022-08-30

Family

ID=74758557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210171436.1A Pending CN114966164A (zh) 2021-02-25 2022-02-24 用于测量被测器件的器件电流的装置和方法

Country Status (3)

Country Link
US (1) US11821944B2 (zh)
EP (1) EP4050353A1 (zh)
CN (1) CN114966164A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68908892T2 (de) * 1989-12-12 1994-01-20 Advantest Corp Einrichtung zur Prüfung von IC-Bausteinen.
JPH10253701A (ja) * 1997-03-10 1998-09-25 Mitsubishi Electric Corp 半導体試験装置
US6445208B1 (en) * 2000-04-06 2002-09-03 Advantest Corp. Power source current measurement unit for semiconductor test system
JP2002040098A (ja) * 2000-07-24 2002-02-06 Advantest Corp 試験装置
US6997753B2 (en) * 2003-10-22 2006-02-14 Gore Enterprise Holdings, Inc. Apparatus, system and method for improved calibration and measurement of differential devices
US7271610B2 (en) * 2004-12-17 2007-09-18 Teradyne, Inc. Using a parametric measurement unit to sense a voltage at a device under test
JP4735976B2 (ja) * 2006-05-24 2011-07-27 横河電機株式会社 電源装置およびこれを用いた半導体試験システム
KR102236200B1 (ko) * 2011-06-30 2021-04-06 에이에스엠엘 네델란즈 비.브이. 용량성 측정 시스템을 위한 능동 실드
US9274145B2 (en) * 2012-10-22 2016-03-01 Tektronix, Inc. Active shunt ammeter apparatus and method
ES2558616B1 (es) * 2014-10-03 2016-12-28 Universitat Politecnica De Valencia Dispositivo de calibración de analizadores de redes
US20210318361A1 (en) * 2020-04-11 2021-10-14 Tektronix, Inc. Current shunt probe

Also Published As

Publication number Publication date
US20220268834A1 (en) 2022-08-25
US11821944B2 (en) 2023-11-21
EP4050353A1 (en) 2022-08-31

Similar Documents

Publication Publication Date Title
TWI429914B (zh) 探針卡總成
JP4689125B2 (ja) 自動試験装置における改良試験及び較正回路及び方法
US5381105A (en) Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit
JP2011196813A (ja) 半導体集積回路のテスト方法、および、テストシステム
US10476458B2 (en) Method of and apparatus for detecting open circuit conditions at an input to a signal chain and for detecting channel imbalance in a differential signal chain
GB2507092A (en) Method and circuit for measuring the electrical insulation resistance of a thermocouple
CN114966164A (zh) 用于测量被测器件的器件电流的装置和方法
US7535243B2 (en) Method and program for controlling an apparatus for measurement of characteristics of a semiconductor device under test
US9470719B2 (en) Testing semiconductor devices
US10826449B2 (en) Bias switch circuit for compensating frontend offset of high accuracy measurement circuit
KR102136612B1 (ko) 프로브 카드 모듈
JP4467833B2 (ja) 信号検出装置及び方法
JP2007187604A (ja) 検査装置
Helmut et al. Sensor Gap TLP: Expanding Time Resolution and Pulse Duration Beyond Conventional Values of Standard and Very Fast Transmission Line Pulsing
TW201432273A (zh) Smu、rf電晶體穩定性配置
KR102663698B1 (ko) 능동형 전류 보상 장치의 품질 검사 시스템
US11346883B2 (en) Probe systems and methods for testing a device under test
WO2020026618A1 (ja) 電流検出装置
JPH0827332B2 (ja) インターフエース回路
JP4408726B2 (ja) 半導体装置および半導体装置検査方法
US20220359318A1 (en) Integrated circuit
CN209822634U (zh) 晶圆测试电路单元及晶圆测试电路、晶圆
JP2007309753A (ja) ノイズ測定システム、半導体集積回路装置およびノイズ測定方法
KR930000545B1 (ko) 집적회로 테스터 및 핀간 인터페이스 제공장치
CN116936540A (zh) 测试电路、设备及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination