CN114944427A - 具有包覆式基极层的双极结型晶体管 - Google Patents

具有包覆式基极层的双极结型晶体管 Download PDF

Info

Publication number
CN114944427A
CN114944427A CN202210040374.0A CN202210040374A CN114944427A CN 114944427 A CN114944427 A CN 114944427A CN 202210040374 A CN202210040374 A CN 202210040374A CN 114944427 A CN114944427 A CN 114944427A
Authority
CN
China
Prior art keywords
base layer
segment
emitter
disposed
device structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210040374.0A
Other languages
English (en)
Inventor
夫厚尔·杰恩
J·R·霍尔特
塔耶尔·内谢瓦特
J·J·派卡里克
克里斯多佛·杜尔詹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of CN114944427A publication Critical patent/CN114944427A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本申请涉及具有包覆式基极层的双极结型晶体管，揭示了双极结型晶体管的装置结构及制造方法。该装置结构包括衬底以及位于该衬底中的沟槽隔离区。该沟槽隔离区围绕该衬底的主动区。该装置结构还包括位于该衬底的该主动区中的集电极，具有设置于该主动区上的第一区段以及相对于该第一区段以一角度取向的第二区段的基极层，设置于该基极层的该第一区段上的发射极，以及设置于该沟槽隔离区上方并邻近该发射极的非本征基极层。该基极层的该第二区段侧向设置于该非本征基极层与该发射极间。

Description

具有包覆式基极层的双极结型晶体管
关于联邦资助的研究或开发的声明
本发明通过美国国防高级研究计划局授予的HR0011-20-3-0002下的政府支持完成。美国政府对这项发明有一定的权利。
技术领域
本发明通常涉及半导体装置及集成电路制造，尤其涉及双极结型晶体管的装置结构及制造方法。
背景技术
双极结型晶体管是一种三端子电子装置，包括发射极、集电极、以及定义与该发射极及集电极的各自结的本征基极。在PNP双极结型晶体管中，发射极及集电极由p型半导体材料组成，而本征基极由n型半导体材料组成。在NPN双极结型晶体管中，发射极及集电极由n型半导体材料组成，而本征基极由p型半导体材料组成。在操作期间，基极-发射极结为正向偏置，基极-集电极结为反向偏置，且集电极-发射极电流可通过基极-发射极电压控制。
异质结双极型晶体管是双极结型晶体管的变体，其中，半导体材料具有不同的能带隙，从而形成异质结。例如，异质结双极型晶体管的集电极及发射极可由硅构成，而异质结双极型晶体管的本征基极可由硅-锗构成，其特征在于能带隙窄于硅。
尽管已证明现有结构适合其预期目的，但需要改进的双极结型晶体管的结构及制造方法。
发明内容
在本发明的一个实施例中，提供一种用于双极结型晶体管的装置结构。该装置结构包括衬底以及位于该衬底中的沟槽隔离区。该沟槽隔离区围绕该衬底的主动区。该装置结构还包括位于该衬底的该主动区中的集电极，具有设置于该主动区上的第一区段以及相对于该第一区段以一角度取向的第二区段的基极层，设置于该基极层的该第一区段上的发射极，以及设置于该沟槽隔离区上方并邻近该发射极的非本征(extrinsic)基极层。该基极层的该第二区段侧向设置于该非本征基极层与该发射极之间。
在本发明的一个实施例中，提供一种形成用于双极结型晶体管的装置结构的方法。该方法包括形成围绕衬底的主动区的沟槽隔离区。该方法还包括在该衬底的该主动区中形成集电极，形成设置于该沟槽隔离区上方的非本征基极层，形成包括设置于该主动区上的第一区段以及相对于该第一区段以一角度取向的第二区段的基极层，以及形成设置于该基极层的该第一区段上的发射极。该非本征基极层邻近该发射极设置，且该基极层的该第二区段侧向设置于该非本征基极层与该发射极之间。
附图说明
包含于本说明书并构成本说明书的一部分的附图示例说明本发明的各种实施例，并与上面所作的有关本发明的概括说明以及下面所作的有关该些实施例的详细说明一起用以解释本发明的该些实施例。
图1-图5显示依据本发明的实施例处于处理方法的连续制造阶段的装置结构的剖视图。
图6显示依据本发明的替代实施例的装置结构的剖视图。
图7-图11显示依据本发明的替代实施例处于处理方法的连续制造阶段的装置结构的剖视图。
具体实施方式
请参照图1并依据本发明的实施例，衬底10由适于制造集成电路的装置结构的单晶半导体材料组成。构成衬底10的该半导体材料可在其顶部表面包括外延层，并可用电活性掺杂物掺杂该外延层，以改变其导电性。例如，由单晶硅构成的外延层可外延生长于衬底10上，并用n型掺杂物(例如，磷或砷)掺杂，以提供n型导电性。
在衬底10中形成沟槽隔离区12。沟槽隔离区12围绕由衬底10的半导体材料的部分组成的主动区14。沟槽隔离区12可通过浅沟槽隔离技术形成，该技术利用光刻及蚀刻制程在衬底10中图案化沟槽，沉积介电材料以过填充(overfill)该沟槽，并利用化学机械抛光及/或回蚀刻(etch back)平坦化该介电材料，以自该场地移除多余的介电材料。该介电材料可由电性绝缘体(例如二氧化硅)组成，其通过化学气相沉积来沉积。
集电极16设置于主动区14中，并可构成主动区14的全部或部分。通过例如向主动区14的中心区中选择性注入掺杂物(例如n型掺杂物)，可相对于衬底10提高集电极16的导电性。子集电极18侧向延伸于沟槽隔离区12下方的衬底10中，以将集电极16与集电极接触区20耦接，该集电极接触区布置于沟槽隔离区12外部。通过引入电活性掺杂物(例如n型掺杂物(例如磷或砷))来形成n型导电性，可在衬底10的顶部表面下方形成子集电极18。在一个实施例中，通过执行掩蔽的高电流离子注入，接着执行高温热退火，可在衬底10中形成子集电极18。
形成覆盖沟槽隔离区12及衬底10的介电层22。介电层22可由电性绝缘体(例如氮化硅)组成。形成覆盖介电层22的半导体层24。半导体层24可由半导体材料组成，例如多晶硅、多晶硅-锗、或这些材料的组合，用电活性掺杂物(例如p型掺杂物(例如硼))重掺杂该半导体材料，以产生p型导电性。半导体层24最终在完成的装置结构40(图5)中提供非本征基极层。
通过光刻及蚀刻制程图案化开口26，该开口穿过介电层22及半导体层24延伸至主动区14中的衬底10。开口26定义发射极窗口(emitter window)，其可在其周边与沟槽隔离区12的部分重叠。更具体地说，开口26具有侧壁27，该侧壁自半导体层24的顶部表面25穿过介电层22及半导体层24到达沟槽隔离区12。介电层22及半导体层24具有与开口26的侧壁27共同延伸的各自侧表面。
请参照图2，其中，类似的附图标记表示图1中类似的特征，且在该处理方法的下一制造阶段，将基极层28形成为在半导体层24上方及开口26内部的连续膜。基极层28跟随由开口26提供的轮廓，并以包覆方式围绕开口26的侧壁27弯曲。尤其，基极层28包覆半导体层24。基极层28的区段70设置于开口26内部，位于主动区14中的衬底10上以及围绕主动区14的沟槽隔离区12的暴露部分上。开口26穿过介电层22及半导体层24延伸至基极层28的区段70。
基极层28的区段72设置于开口26内部，侧向邻近侧壁27并直接接触在侧壁27处的半导体层24的侧表面。基极层28的区段72相对于基极层28的区段70以一定角度取向，并延伸远离衬底10的主动区14。在一个实施例中，基极层28的区段72可相对于基极层28的区段70横向取向。
基极层28的区段74设置于开口26的外部，且与半导体层24的顶部表面25相邻并位于其上方。在一个实施例中，基极层28的区段72可直接接触半导体层24的顶部表面25。基极层28的区段72可将基极层28的区段70与基极层28的区段74物理连接。半导体层24在基极层28的区段74与沟槽隔离区12之间沿垂直方向设置。
基极层28可由半导体材料组成，例如硅-锗(SiGe)，其包括组合成合金的硅及锗，硅含量在从95原子百分比至50原子百分比的范围内变化，锗含量在从5原子百分比至50原子百分比的范围内变化。基极层28的锗含量可为均匀的，或者可沿其厚度呈渐变(graded)及/或呈階梯(stepped)地具有不含锗的部分。可用一定浓度的电活性掺杂物(例如p型掺杂物(例如硼))掺杂基极层28，以提供p型导电性。基极层28可利用外延生长制程形成，并可提供共形涂层。基极层28可包括外延生长于主动区14上的单晶半导体材料，以及形成于半导体层24上的多晶半导体材料。在一个实施例中，基极层28的不同区段70、72、74可具有相等的厚度。在一个实施例中，基极层28的不同区段70、72、74可具有基本上相同的厚度。
请参照图3，其中，类似的附图标记表示图2中类似的特征，且在该处理方法的下一制造阶段，在位于开口26内部的空间中、在开口26内部的基极层28的区段70上以及在开口26内部的基极层28的区段72之间形成介电层30。介电层30可由介电材料组成，例如氮化硅。可通过沉积介电材料覆被层并抛光及/或回蚀刻该覆被层来形成介电层30。介电层30的厚度足以覆盖基极层28的区段72。在形成介电层30后，邻近开口26暴露基极层28的顶部表面29。
可在基极层28的暴露的顶部表面29上形成介电层32。在一个实施例中，介电层32可由通过热氧化制程形成的二氧化硅组成。介电层30由相对于介电层32的材料可选择性移除的材料组成。
请参照图4，其中，类似的附图标记表示图3中类似的特征，且在该处理方法的下一制造阶段，通过相对于介电层32具有选择性的蚀刻制程移除介电层30。在提到材料移除制程(例如，蚀刻)时本文中所使用的术语“选择的”和“选择性”表示目标材料的材料移除速率(也就是，蚀刻速率)高于暴露于该材料移除制程的至少另一种材料的材料移除速率(也就是，蚀刻速率)。介电层30的该移除暴露出基极层28的区段70、72。
在开口26内部、在基极层28的区段70上并邻近开口26的侧壁27处的基极层28的区段72形成间隙壁34。间隙壁34覆盖基极层28的区段72以及基极层28的区段70的部分。间隙壁34可为双层间隙壁，由多种介电材料组成，例如二氧化硅及氮化硅，它们通过原子层沉积或化学气相沉积沉积为共形层，接着利用一个或多个非等向性蚀刻制程(例如反应离子蚀刻制程)蚀刻。基极层28的区段72用以在该蚀刻制程期间将间隙壁34与开口26自对准。
在开口26内部、在基极层28的区段70上且侧向在开口26的侧壁27之间形成发射极36。发射极36可由通过外延生长制程生长的单晶半导体材料(例如单晶硅)组成。在一个实施例中，发射极36可通过选择性外延生长(selective epitaxial growth；SEG)制程形成，其中，半导体材料自衬底10的暴露表面成核以外延生长，但不会自绝缘体表面(例如介电层32及间隙壁34)成核来外延生长。发射极36可由单晶半导体材料(例如单晶硅)组成，且可用电活性掺杂物(例如n型掺杂物(例如，磷或砷))在外延生长期间原位掺杂。
在一个实施例中，发射极36具有可与基极层28的区段74的顶部表面29共面的顶部表面37。在一个实施例中，发射极36具有可与基极层28的区段74的顶部表面29基本上共面的顶部表面37。间隙壁34侧向设置于发射极36与基极层28的区段72之间，从而建立发射极-基极结的边界。
请参照图5，其中，类似的附图标记表示图4中类似的特征，且在该处理方法的下一制造阶段，通过光刻及蚀刻制程图案化双极结型晶体管的装置结构40。装置结构40的该图案化开放了集电极接触区20。通过蚀刻制程可自基极层28的区段74移除介电层32。在集电极接触区20、半导体层24、以及发射极36上通过硅化制程形成硅化物层41。
装置结构40包括集电极16、发射极36、以及由布置于发射极36与集电极16之间的基极层28的区段70提供的本征基极。间隙壁34将基极层28的区段72与发射极36隔开，并提供电性隔离。一个结位于基极层28的区段70与上方的发射极36之间，且另一个结位于基极层28的区段70与下方的集电极16之间。例如，若基极层28由硅-锗组成，则装置结构40可被视为异质结双极型晶体管。装置结构40可被划分成包括该些结的本征区，以及周边布置于该本征区的外部的非本征区。
半导体层24提供装置结构40的非本征基极层。半导体层24设置于沟槽隔离区12上方，邻近开口26的侧壁27处的基极层28的区段72。间隙壁34(侧向设置于基极层28的区段72与发射极36之间)定义该发射极-基极结的边界。基极层28的区段72侧向设置于间隙壁34与用以提供该非本征基极层的半导体层24之间。
接着执行中间工艺(middle-of-line)处理及后端工艺(back-end-of-line)处理，其包括形成与装置结构40耦接的互连结构的接触件、过孔、以及线路。该互连结构可包括形成于装置结构40上方的介电层42。介电层42可由介电材料(例如二氧化硅)组成，其通过化学气相沉积并平坦化。为形成与集电极接触区20、基极层28以及发射极36上的硅化物层41物理及电性耦接的接触件44，利用光刻及蚀刻制程图案化形成于介电层42中的接触开口，接着用导体(例如钨)填充该接触开口。
装置结构40具有通过简化的制程流程获得的自对准的且平面的构造。在形成基极层28之前形成提供该非本征基极层的半导体层24，因此，半导体层24在沟槽隔离区域12与基极层28的区段74之间沿垂直方向设置。基极层28的区段72、74包覆提供该非本征基极的半导体层24。由于形成顺序，可通过非选择性生长制程形成半导体层24。间隙壁34(在其周围边缘定义发射极-基极结)在开口26的周围边缘处通过基极层28的区段72在形成期间自对准，其中，随后也以完全自对准的方式形成发射极36。
装置结构40可呈现减小的集电极-基极电容，因为例如可减小或消除装置形成期间沟槽隔离区12的下拉(pulldown)。该集电极-基极电容(Ccb)的减小可提升装置结构40的操作品质因素，例如最大频率、特征频率(transit frequency)、以及增益。由于半导体层24所提供的该高掺杂非本征基极层以及间隙壁34所提供的在发射极36形成期间的该完全自对准，装置结构40可呈现减小的基极电阻(Rb)。集电极16与发射极36经缩放以具有大致相等的尺寸，这可有助于减小基极电阻及集电极-基极电容。
请参照图6，其中，类似的附图标记表示图5中类似的特征，且依据替代实施例，可通过沉积及图案化导体层(例如掺杂多晶硅)形成发射极46。与装置结构40中发射极46所替代的发射极36不同，发射极46因其沉积及图案化而以不完全自对准的方式形成。继续进行处理，以成形装置结构40并形成与装置结构40耦接的互连结构。
请参照图7并依据本发明的实施例，可形成覆盖半导体层24的顶部表面25的介电层48。介电层48可由电性绝缘体(例如二氧化硅)组成。当图案化时，开口26穿过介电层48以及介电层22和半导体层24到达主动区14中的衬底10。
请参照图8，其中，类似的附图标记表示图7中类似的特征，且在该处理方法的下一制造阶段，基极层28形成为在介电层48上方及开口26内部的连续膜。基极层28跟随由开口26提供的轮廓，并以包覆方式围绕开口26的侧壁27弯曲。基极层28包括形成于主动区14中的衬底10上以及围绕主动区14的沟槽隔离区12的该暴露部分上的区段70，形成于开口26的侧壁27上的区段72，以及形成于介电层48上而不是半导体层24的顶部表面25上的区段74。
请参照图9，其中，类似的附图标记表示图8中类似的特征，且在该处理方法的下一制造阶段，如结合图4所述者，在开口26内部形成间隙壁34。沉积由导体(例如掺杂多晶硅)组成的层50，其覆盖介电层48并包括填充开口26的部分。
请参照图10，其中，类似的附图标记表示图9中类似的特征，且在该处理方法的下一制造阶段，通过化学机械抛光制程平坦化基极层28、间隙壁34、以及层50。该平坦化从驻留于开口26内部的层50的该抛光部分定义发射极52。自介电层48完全移除基极层28的区段74(图8)，在开口26内部保留基极层28的区段70、72完好。
请参照图11，其中，类似的附图标记表示图10中类似的特征，且在该处理方法的下一制造阶段，通过光刻及蚀刻制程图案化装置结构40，以开放集电极接触区20，在装置结构40上方形成介电层42，以及在介电层42中形成接触件44。在沉积介电层42之前，可移除介电层48，以暴露半导体层24。在沉积介电层42之前，可形成硅化物层41。
如上所述的方法用于集成电路芯片的制造。制造者可以原始晶圆形式(例如，作为具有多个未封装芯片的单个晶圆)、作为裸芯片、或者以封装形式分配所得的集成电路芯片。可将该芯片与其它芯片、分立电路元件和/或其它信号处理装置集成，作为中间产品或最终产品的部分。该最终产品可为包括集成电路芯片的任意产品，例如具有中央处理器的计算机产品或智能手机。
本文中引用的由近似语言例如“大约”、“大致”及“基本上”所修饰的术语不限于所指定的精确值。该近似语言可对应于用以测量该值的仪器的精度，且除非另外依赖于该仪器的精度，否则可表示所述值的+/-10％。
本文中引用术语例如“垂直”、“水平”等作为示例来建立参考框架，并非限制。本文中所使用的术语“水平”被定义为与半导体衬底的传统平面平行的平面，而不论其实际的三维空间取向。术语“垂直”及“正交”是指垂直于如刚刚所定义的水平面的方向。术语“横向”是指在该水平平面内的方向。
与另一个特征“连接”或“耦接”的特征可与该另一个特征直接连接或耦接，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可与另一个特征“直接连接”或“直接耦接”。如存在至少一个中间特征，则特征可与另一个特征“非直接连接”或“非直接耦接”。在另一个特征“上”或与其“接触”的特征可直接在该另一个特征上或与其直接接触，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可直接在另一个特征“上”或与其“直接接触”。如存在至少一个中间特征，则特征可“不直接”在另一个特征“上”或与其“不直接接触”。如果一个特征延伸于另一个特征上方并覆盖其部分，则不同的特征重叠。
对本发明的各种实施例所作的说明是出于示例说明的目的，而非意图详尽无遗或限于所揭示的实施例。许多修改及变更对于本领域的普通技术人员将显而易见，而不背离所述实施例的范围及精神。本文中所使用的术语经选择以最佳解释实施例的原理、实际应用或在市场已知技术上的技术改进，或者使本领域的普通技术人员能够理解本文中所揭示的实施例。

Claims (20)

1.一种用于双极结型晶体管的装置结构，其特征在于，该装置结构包括：
衬底；
沟槽隔离区，位于该衬底中，该沟槽隔离区围绕该衬底的主动区；
集电极，位于该衬底的该主动区中；
基极层，包括设置于该主动区上的第一區段以及相对于该第一区段以一角度取向的第二区段；
发射极，设置于该基极层的该第一区段上；以及
非本征基极层，设置于该沟槽隔离区上方并邻近该发射极，
其中，该基极层的该第二区段侧向设置于该非本征基极层与该发射极间。
2.如权利要求1所述的装置结构，其特征在于，该基极层包括邻近该发射极并在该非本征基极层上方设置的第三区段。
3.如权利要求2所述的装置结构，其特征在于，该基极层的该第三区段具有顶部表面，且该发射极具有与该基极层的该第三区段的该顶部表面基本上共面的顶部表面。
4.如权利要求3所述的装置结构，其特征在于，该基极层的该第二区段将该基极层的该第一区段与该基极层的该第三区段连接。
5.如权利要求1所述的装置结构，其特征在于，还包括：
介电间隙壁，侧向设置于该基极层的该第二区段与该发射极间。
6.如权利要求1所述的装置结构，其特征在于，该基极层的该第二区段相对于该基极层的该第一区段横向取向。
7.如权利要求1所述的装置结构，其特征在于，该基极层的该第一区段与该第二区段具有基本上相等的厚度。
8.如权利要求1所述的装置结构，其特征在于，该非本征基极层包括延伸至该基极层的该第一区段的开口。
9.如权利要求8所述的装置结构，其特征在于，该基极层的该第一区段及该第二区段设置于该开口内部。
10.如权利要求8所述的装置结构，其特征在于，该发射极设置于该开口内部。
11.如权利要求10所述的装置结构，其特征在于，还包括：
第一介电间隙壁，侧向位于该基极层的该第二区段与该发射极间设置于该开口内部。
12.如权利要求11所述的装置结构，其特征在于，该开口具有第一侧壁，且该第一介电间隙壁位于该基极层的该第一区段上并邻近该第一侧壁设置于该开口内部。
13.如权利要求11所述的装置结构，其特征在于，该开口具有第一侧壁，该第一介电间隙壁邻近该第一侧壁设置于该开口内部，且该基极层的该第二区段侧向设置于该第一介电间隙壁与该非本征基极层间。
14.如权利要求11所述的装置结构，其特征在于，该开口具有第一侧壁及第二侧壁，该第一介电间隙壁邻近该第一侧壁并侧向位于该发射极与该基极层的该第二区段间设置于该开口内部，且还包括：
第二介电间隙壁，邻近该第二侧壁设置于该开口内部，
其中，该基极层包括相对于该第一区段以一角度取向的第三区段，且该第二介电间隙壁侧向设置于该发射极与该基极层的该第三区段间。
15.如权利要求14所述的装置结构，其特征在于，该基极层的该第二区段及该第三区段相对于该基极层的该第一区段横向取向。
16.一种形成用于双极结型晶体管的装置结构的方法，其特征在于，该方法包括：
在衬底中形成沟槽隔离区，其中，该沟槽隔离区围绕该衬底的主动区；
在该衬底的该主动区中形成集电极；
形成设置于该沟槽隔离区上方的非本征基极层；
形成包括设置于该主动区上的第一区段以及相对于该第一区段以一角度取向的第二区段的基极层；以及
形成设置于该基极层的该第一区段上的发射极，
其中，该非本征基极层邻近该发射极设置，且该基极层的该第二区段侧向设置于该非本征基极层与该发射极间。
17.如权利要求16所述的方法，其特征在于，还包括：
形成侧向设置于该基极层的该第二区段与该发射极间的介电间隙壁。
18.如权利要求16所述的方法，其特征在于，还包括：
图案化开口，该开口穿过该非本征基极层到达该基极层的该第一区段。
19.如权利要求18所述的方法，其特征在于，该基极层的该第一区段及该第二区段设置于该开口内部，且该发射极设置于该开口内部，而该基极层的该第二区段侧向位于该发射极与该非本征基极层间。
20.如权利要求16所述的方法，其特征在于，该基极层包括形成于该非本征基极层上方的第三区段，该基极层的该第三区段具有顶部表面，且该发射极具有与该基极层的该第三区段的该顶部表面基本上共面的顶部表面。
CN202210040374.0A 2021-02-16 2022-01-14 具有包覆式基极层的双极结型晶体管 Pending CN114944427A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/176,251 2021-02-16
US17/176,251 US11695064B2 (en) 2021-02-16 2021-02-16 Bipolar junction transistors with a wraparound base layer

Publications (1)

Publication Number Publication Date
CN114944427A true CN114944427A (zh) 2022-08-26

Family

ID=82610712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210040374.0A Pending CN114944427A (zh) 2021-02-16 2022-01-14 具有包覆式基极层的双极结型晶体管

Country Status (3)

Country Link
US (1) US11695064B2 (zh)
CN (1) CN114944427A (zh)
DE (1) DE102021133038A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531720B2 (en) 2001-04-19 2003-03-11 International Business Machines Corporation Dual sidewall spacer for a self-aligned extrinsic base in SiGe heterojunction bipolar transistors
JP4886964B2 (ja) * 2003-07-03 2012-02-29 株式会社日立製作所 半導体装置及びその製造方法
US6982442B2 (en) 2004-01-06 2006-01-03 International Business Machines Corporation Structure and method for making heterojunction bipolar transistor having self-aligned silicon-germanium raised extrinsic base
US7425754B2 (en) 2004-02-25 2008-09-16 International Business Machines Corporation Structure and method of self-aligned bipolar transistor having tapered collector
US7521772B2 (en) 2006-11-08 2009-04-21 International Business Machines Corporation Monocrystalline extrinsic base and emitter heterojunction bipolar transistor and related methods
US8841750B2 (en) * 2012-07-18 2014-09-23 International Business Machines Corporation Local wiring for a bipolar junction transistor including a self-aligned emitter region
US10964796B2 (en) * 2017-02-08 2021-03-30 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with stress material for improved mobility
US10727327B2 (en) * 2018-01-29 2020-07-28 Globalfoundries Inc. Silicon controlled rectifiers integrated into a heterojunction bipolar transistor process
US10957787B2 (en) * 2019-03-12 2021-03-23 Globalfoundries Singapore Pte. Ltd. Sensors based on a heterojunction bipolar transistor construction

Also Published As

Publication number Publication date
DE102021133038A1 (de) 2022-08-18
US11695064B2 (en) 2023-07-04
US20220262930A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
US7022578B2 (en) Heterojunction bipolar transistor using reverse emitter window
US7679164B2 (en) Bipolar transistor with silicided sub-collector
US8441084B2 (en) Horizontal polysilicon-germanium heterojunction bipolar transistor
US6972443B2 (en) Structure and method of forming a bipolar transistor having a self-aligned raised extrinsic base using link-up region formed from an opening therein
CN108400162B (zh) 用于改善迁移率的具有应力材料的异质接面双极晶体管
JP3132101B2 (ja) 半導体装置の製造方法
US10446644B2 (en) Device structures for a silicon-on-insulator substrate with a high-resistance handle wafer
US20040195655A1 (en) Bipolar transistor and method for fabricating the same
US20200066885A1 (en) Bipolar junction transistors with a self-aligned emitter and base
US5604374A (en) Semiconductor device and manufacturing method thereof
US6586818B1 (en) Self-aligned silicon germanium heterojunction bipolar transistor device with electrostatic discharge crevice cover for salicide displacement
US7554174B2 (en) Bipolar transistor having semiconductor patterns filling contact windows of an insulating layer
TW202114133A (zh) 具有標記層的異質接面雙極電晶體
US7238971B2 (en) Self-aligned lateral heterojunction bipolar transistor
US11769806B2 (en) Bipolar junction transistors including wrap-around emitter and collector contacts
US6924202B2 (en) Heterojunction bipolar transistor with self-aligned emitter and sidewall base contact
US11990535B2 (en) Lateral heterojunction bipolar transistor with emitter and/or collector regrown from substrate and method
CN114944427A (zh) 具有包覆式基极层的双极结型晶体管
US7601584B2 (en) Semiconductor array and method for manufacturing a semiconductor array
US7115465B2 (en) Method for manufacturing a bipolar transistor
US11916135B2 (en) Bipolar transistor
US6387768B1 (en) Method of manufacturing a semiconductor component and semiconductor component thereof
EP4287262A1 (en) Transistor integration on a silicon-on-insulator substrate
US20230032080A1 (en) Asymmetric lateral bipolar transistor and method
US20230071998A1 (en) Bipolar junction transistors with a nanosheet intrinsic base

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination