CN114928575B - 基于fpga的多算法核数据包保序方法及装置 - Google Patents

基于fpga的多算法核数据包保序方法及装置 Download PDF

Info

Publication number
CN114928575B
CN114928575B CN202210629416.4A CN202210629416A CN114928575B CN 114928575 B CN114928575 B CN 114928575B CN 202210629416 A CN202210629416 A CN 202210629416A CN 114928575 B CN114928575 B CN 114928575B
Authority
CN
China
Prior art keywords
algorithm
fifo
algorithm core
data
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210629416.4A
Other languages
English (en)
Other versions
CN114928575A (zh
Inventor
晁坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Xinzhi Information Technology Co ltd
Original Assignee
Jiangsu Xinzhi Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Xinzhi Information Technology Co ltd filed Critical Jiangsu Xinzhi Information Technology Co ltd
Priority to CN202210629416.4A priority Critical patent/CN114928575B/zh
Publication of CN114928575A publication Critical patent/CN114928575A/zh
Application granted granted Critical
Publication of CN114928575B publication Critical patent/CN114928575B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/34—Flow control; Congestion control ensuring sequence integrity, e.g. using sequence numbers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/624—Altering the ordering of packets in an individual queue
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6245—Modifications to standard FIFO or LIFO
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

基于FPGA的多算法核数据包保序方法及装置，该方法对算法核进行编号，关闭算法核的接收使能信号；通过控制FIFO的full标识信号判断控制FIFO的剩余空间，若控制FIFO存在剩余空间，对flag标识为空闲的算法核进行选通，开启选通算法核的接收使能，允许接收上级数据；判断选通算法核是否接收完整数据包，若选通算法核接收完整数据包，关闭算法核的接收使能并将序列号写入控制FIFO，将算法核的运算结果写入到数据FIFO；从控制FIFO中读取算法核的序列号，然后根据读取的序列号从对应的数据FIFO中依次读取数据报文。本发明缩短保序反应弧，降低对缓存和带宽的影响；保证性能不产生任何损耗，带宽不受保序影响。

Description

基于FPGA的多算法核数据包保序方法及装置
技术领域
本发明涉及计算机网络安全技术领域，具体涉及一种基于FPGA的多算法核数据包保序方法及装置。
背景技术
当前，FPGA实现IPSec(IP安全)功能已经在业内普遍应用，其中由于对称算法计算时间长短和数据包的长度有线性关系，出现了短报文后入先出的问题，从而导致数据流乱序的情况，影响最终的应用效果。
现阶段，FPGA实现保序功能的主要方法为：当接收到报文以后，使用递增的计数器给每一个报文添加一个标签，作为序列号；报文处理过程中，序列号标签随报文流转；在处理完成准备往外发出的时候，按照标签中序列号的顺序逐个发送；当遇到序列号标签不连续时，将报文缓存下来，等待连续序列号的报文发出后，再发送缓存区的报文。
由于保序过程建立在发送接口处，需要大量的内存将乱序的报文缓存下来。另外，加之中间处理的异常情况，可能出现丢包问题，就需要保序过程有老化功能，如果在一定时间内对应序列号的报文没有到来，跳过发送下一个序号的报文，这样就增加了整个设计的复杂度，影响总体性能的稳定性。由于保序功能的存在，需要等待对应序列号标签的报文先发出，导致等待期间出现了发送接口出现空闲的情况，从而一定程度上损失了带宽。
发明内容
为此，本发明提供一种基于FPGA的多算法核数据包保序方法及装置，以解决传统技术存在的稳定性差，损失带宽的问题。
为了实现上述目的，本发明提供如下技术方案：基于FPGA的多算法核数据包保序方法，包括：
对算法核进行编号，关闭算法核的接收使能信号，禁止算法核接收上级数据；
通过控制FIFO的full标识信号判断控制FIFO的剩余空间，若控制FIFO存在剩余空间，逐个判断每个算法核的flag标识信号，对flag标识为空闲的算法核进行选通，开启选通算法核的接收使能，允许接收上级数据；
判断选通算法核是否接收完整数据包，若选通算法核接收完整数据包，关闭算法核的接收使能，将接收完整数据包的算法核序列号写入控制FIFO，将算法核的运算结果写入到数据FIFO；
当控制FIFO非空状态下，从控制FIFO中读取算法核的序列号，然后根据读取的序列号从对应的数据FIFO中依次读取数据报文。
作为基于FPGA的多算法核数据包保序方法优选方案，full标识信号的状态包括高位状态和低位状态，当控制FIFO已满不存在剩余空间时，full标识信号处于高位状态；当控制FIFO存在剩余空间时，full标识信号处于低位状态；
当控制FIFO的full标识信号处于高位状态时，等待直到控制FIFO的full标识信号处于低位状态。
作为基于FPGA的多算法核数据包保序方法优选方案，当算法核被占用时，将被占用算法的flag标识配置为busy状态。
作为基于FPGA的多算法核数据包保序方法优选方案，通过flag标识判断数据FIFO中是否包含完整的数据包，如果数据FIFO中的数据包不完整，等待直到检测到数据FIFO中包含完整的数据包。
作为基于FPGA的多算法核数据包保序方法优选方案，将从数据FIFO中读取的数据报文发送到后级使用，完成数据包的转发。
本发明还提供一种基于FPGA的多算法核数据包保序装置，包括：
算法核编号模块，用于对算法核进行编号；
算法核关闭模块，用于关闭算法核的接收使能信号，禁止算法核接收上级数据；
剩余空间判断模块，用于通过控制FIFO的full标识信号判断控制FIFO的剩余空间；
算法核状态判断模块，用于若控制FIFO存在剩余空间，逐个判断每个算法核的flag标识信号；
算法核选通模块，用于对flag标识为空闲的算法核进行选通，开启选通算法核的接收使能，允许接收上级数据；
数据包完整性判断模块，用于判断选通算法核是否接收完整数据包；若选通算法核接收完整数据包，关闭算法核的接收使能；
序列号写入模块，用于将接收完整数据包的算法核序列号写入控制FIFO；
结果写入模块，用于将算法核的运算结果写入到数据FIFO；
序列号读取模块，用于当控制FIFO非空状态下，从控制FIFO中读取算法核的序列号；
报文读取模块，用于根据读取的序列号从对应的数据FIFO中依次读取数据报文。
作为基于FPGA的多算法核数据包保序装置优选方案，所述剩余空间判断模块中，full标识信号的状态包括高位状态和低位状态，当控制FIFO已满不存在剩余空间时，full标识信号处于高位状态；当控制FIFO存在剩余空间时，full标识信号处于低位状态；
还包括第一等待模块，用于当控制FIFO的full标识信号处于高位状态时，等待直到控制FIFO的full标识信号处于低位状态。
作为基于FPGA的多算法核数据包保序装置优选方案，所述算法核状态判断模块中，当算法核被占用时，将被占用算法的flag标识配置为busy状态。
作为基于FPGA的多算法核数据包保序装置优选方案，所述数据包完整性判断模块通过flag标识判断数据FIFO中是否包含完整的数据包；
还包括第二等待模块，用于如果数据FIFO中的数据包不完整，等待直到检测到数据FIFO中包含完整的数据包。
作为基于FPGA的多算法核数据包保序装置优选方案，所述报文读取模块将从数据FIFO中读取的数据报文发送到后级使用，完成数据包的转发。
本发明具有如下优点：对算法核进行编号，关闭算法核的接收使能信号，禁止算法核接收上级数据；通过控制FIFO的full标识信号判断控制FIFO的剩余空间，若控制FIFO存在剩余空间，逐个判断每个算法核的flag标识信号，对flag标识为空闲的算法核进行选通，开启选通算法核的接收使能，允许接收上级数据；判断选通算法核是否接收完整数据包，若选通算法核接收完整数据包，关闭算法核的接收使能，将接收完整数据包的算法核序列号写入控制FIFO，将算法核的运算结果写入到数据FIFO；从控制FIFO中读取算法核的序列号，然后根据读取的序列号从对应的数据FIFO中依次读取数据报文。本发明缩短保序的反应弧，降低对缓存和带宽的影响；通过将多核算法核调度和保序作为一个整体，保证性能不产生任何损耗，从而保证最后的带宽不受保序功能的影响。
附图说明
为了更清楚地说明本发明的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引申获得其他的实施附图。
本说明书所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容能涵盖的范围内。
图1为本发明实施例1提供的基于FPGA的多算法核数据包保序方法中数据调度流程示意图；
图2为本发明实施例1提供的基于FPGA的多算法核数据包保序方法中数据汇聚流程示意图；
图3为本发明实施例1提供的基于FPGA的多算法核数据包保序方法应用的FPGA架构示意图；
图4为本发明实施例2提供的基于FPGA的多算法核数据包保序装置示意图。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要强调的是，本技术方案中涉及的英文缩写或英文单纯含义为本领域常用的表达方式，如FPGA、FIFO、full、busy等，其含义和本领域在描述相关词语时的含义相同，不具有其它特殊的含义。
实施例1
本发明实施例1提供一种基于FPGA的多算法核数据包保序方法，整体采用先入先出思想，主要结合数据调度和汇聚两个处理流程，具体实施步骤如下。
参见图1，调度处理流程包括以下步骤：
S001：上电后完成复位，初始化内部逻辑状态，对多算法核进行编号，下一步转到S002；
S002：关闭算法核接收使能信号，禁止算法核接收上级数据，转到S003；
S003：通过控制FIFO的full标识信号，full信号为高表示控制FIFO已满，full信号为低表示控制FIFO还有空间，如果full信号为高则等待，直到full信号为低，转到S004；
S004：逐个判断每个算法核的flag标识信号，如果flag标识为繁忙busy状态，说明算法核已经被占用，选择一个flag标识为空闲的算法核，下一步转S005；
S005：选通空闲的算法核，下一步转S006；
S006：开启选通算法核的接收使能，允许接收数据，下一步转S007；
S007：等待接收一个完整的数据包，接收完一个完整的数据包，转到下一步S008；
S008：关闭选通算法核的接收使能，禁止接收前级数据，下一步转S009；
S009：将选择的算法核序列号写入到控制FIFO中，下一步转S003。
参见图2，汇聚处理流程包括以下步骤：
S101：上电后完成复位，初始化内部逻辑状态，下一步转到S102；
S102：判断控制FIFO是否为空状态，为空时，等待控制FIFO非空，下一步转到S103；
S103：从控制FIFO读出一个序列号，下一步转到S104；
S104：选通序列号对应的数据FIFO，下一步转到S105；
S105：根据flag标识，判断数据FIFO中是否包含一个完整的数据包，如果FIFO中没有完整的数据包则等待，待检测到数据FIFO包含完整的数据包，转S106；
S106：从数据FIFO中读出数据包，发送到后级，完成一个完整数据包的转发，下一步转S102。
参见图3，本实施例技术方案的一个应用场景FPGA框架如下：
调度单元(A001)：接收上级待运算报文，根据A002的flag标识状态选择空闲的算法核A002，将待运算报文分配到空闲的算法核A002，并将对应的序列号写入到A004。
算法核(A002)：负责密码运算功能，将运算结果写入到A005，同时通过算法核的flag标识将工作状态及时反馈给A001。
汇聚单元(A003)：负责多通道数据的汇聚工作，根据A004中的序列号，依次从对应的A005中读取数据报文。
控制FIFO(A004)：保存下来调度单元使用A002的序列号。
数据FIFO(A005)：保存对应A002运算的结果数据，可以同时保存多个报文的数据。
本实施例中，整体结合调度单元和汇聚单元实现高效保序的方法，数据流从调度单元到算法核，再到数据FIFO，最后进行汇聚；控制流从汇聚单元到控制FIFO，再到调度单元。调度单元根据算法核的工作状态选择空闲的算法核分配算法任务，同时将选择的算法核序列号写入到控制FIFO中；控制FIFO保存下来调度单元使用算法核的序列号，对应到数据包的顺序号。
当算法核实现密码运算，运算结束以后，将运算结果写入到后级的数据FIFO中，同时向调度单元反馈已经再次出现空闲状态，可以继续接收运算任务；数据FIFO中缓存运算结束的数据包，可以同时保存多个数据包；汇聚单元首先从控制FIFO中读取算法核的序列号，然后根据该序列号从对应的数据FIFO中依次读取数据报文，控制FIFO中保存的序列号和数据FIFO中数据报文具有一一对应的关系。通过调度单元、控制FIFO、算法核、数据FIFO和汇聚单元的配合，在使用较小缓存区域的情况下，即可实现保序的功能，同时对整个数据流的数据带宽不产生衰减。
实践中，网络报文的大小，最大1500字节，最小64字节，对称算法使用时间的长短和报文长度成线性关系。最坏的乱序情况下，可以乱24个报文(64字节报文)，每一个算法核后配合一个2048字节深度的数据FIFO，足够缓存每一个算法核的运算结果。结合算法核的性能，4个算法核能够支持千兆线速的需求，总共需要8K字节的缓存空间即可以完成保序功能，总体上减少了缓存开销。另外，由于存在多个数据FIFO，每一个算法核对应一个数据FIFO，这样不同的算法核可以同时计算，从而保证整体上不损耗任何带宽。
综上所述，本发明通过对算法核进行编号，关闭算法核的接收使能信号，禁止算法核接收上级数据；通过控制FIFO的full标识信号判断控制FIFO的剩余空间，若控制FIFO存在剩余空间，逐个判断每个算法核的flag标识信号，对flag标识为空闲的算法核进行选通，开启选通算法核的接收使能，允许接收上级数据；判断选通算法核是否接收完整数据包，若选通算法核接收完整数据包，关闭算法核的接收使能，将接收完整数据包的算法核序列号写入控制FIFO，将算法核的运算结果写入到数据FIFO；当控制FIFO非空状态下，从控制FIFO中读取算法核的序列号，然后根据读取的序列号从对应的数据FIFO中依次读取数据报文。full标识信号的状态包括高位状态和低位状态，当控制FIFO已满不存在剩余空间时，full标识信号处于高位状态；当控制FIFO存在剩余空间时，full标识信号处于低位状态；当控制FIFO的full标识信号处于高位状态时，等待直到控制FIFO的full标识信号处于低位状态。当算法核被占用时，将被占用算法的flag标识配置为busy状态。通过flag标识判断数据FIFO中是否包含完整的数据包，如果数据FIFO中的数据包不完整，等待直到检测到数据FIFO中包含完整的数据包。将从数据FIFO中读取的数据报文发送到后级使用，完成数据包的转发。本发明缩短保序的反应弧，降低对缓存和带宽的影响；通过将多核算法核调度和保序作为一个整体，保证性能不产生任何损耗，从而保证最后的带宽不受保序功能的影响。
需要说明的是，本公开实施例的方法可以由单个设备执行，例如一台计算机或服务器等。本实施例的方法也可以应用于分布式场景下，由多台设备相互配合来完成。在这种分布式场景的情况下，这多台设备中的一台设备可以只执行本公开实施例的方法中的某一个或多个步骤，这多台设备相互之间会进行交互以完成所述的方法。
需要说明的是，上述对本公开的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
实施例2
参见图4，本发明实施例2提供一种基于FPGA的多算法核数据包保序装置，包括：
算法核编号模块1，用于对算法核进行编号；
算法核关闭模块2，用于关闭算法核的接收使能信号，禁止算法核接收上级数据；
剩余空间判断模块3，用于通过控制FIFO的full标识信号判断控制FIFO的剩余空间；
算法核状态判断模块4，用于若控制FIFO存在剩余空间，逐个判断每个算法核的flag标识信号；
算法核选通模块5，用于对flag标识为空闲的算法核进行选通，开启选通算法核的接收使能，允许接收上级数据；
数据包完整性判断模块6，用于判断选通算法核是否接收完整数据包；若选通算法核接收完整数据包，关闭算法核的接收使能；
序列号写入模块7，用于将接收完整数据包的算法核序列号写入控制FIFO；
结果写入模块8，用于将算法核的运算结果写入到数据FIFO；
序列号读取模块9，用于当控制FIFO非空状态下，从控制FIFO中读取算法核的序列号；
报文读取模块10，用于根据读取的序列号从对应的数据FIFO中依次读取数据报文。
本实施例中，所述剩余空间判断模块3中，full标识信号的状态包括高位状态和低位状态，当控制FIFO已满不存在剩余空间时，full标识信号处于高位状态；当控制FIFO存在剩余空间时，full标识信号处于低位状态；
还包括第一等待模块11，用于当控制FIFO的full标识信号处于高位状态时，等待直到控制FIFO的full标识信号处于低位状态。
本实施例中，所述算法核状态判断模块4中，当算法核被占用时，将被占用算法的flag标识配置为busy状态。
本实施例中，所述数据包完整性判断模块6通过flag标识判断数据FIFO中是否包含完整的数据包；
还包括第二等待模块12，用于如果数据FIFO中的数据包不完整，等待直到检测到数据FIFO中包含完整的数据包。
本实施例中，所述报文读取模块10将从数据FIFO中读取的数据报文发送到后级使用，完成数据包的转发。
需要说明的是，上述装置各模块之间的信息交互、执行过程等内容，由于与本申请实施例1中的方法实施例基于同一构思，其带来的技术效果与本申请方法实施例相同，具体内容可参见本申请前述所示的方法实施例中的叙述，此处不再赘述。
实施例3
本发明实施例3提供一种非暂态计算机可读存储介质，所述计算机可读存储介质中存储有基于FPGA的多算法核数据包保序方法的程序代码，所述程序代码包括用于执行实施例1或其任意可能实现方式的基于FPGA的多算法核数据包保序方法的指令。
计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘(SolidState Disk、SSD))等。
实施例4
本发明实施例4提供一种电子设备，包括：存储器和处理器；
所述处理器和所述存储器通过总线完成相互间的通信；所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行实施例1或其任意可能实现方式的基基于FPGA的多算法核数据包保序方法。
具体的，处理器可以通过硬件来实现也可以通过软件来实现，当通过硬件实现时，该处理器可以是逻辑电路、集成电路等；当通过软件来实现时，该处理器可以是一个通用处理器，通过读取存储器中存储的软件代码来实现，该存储器可以集成在处理器中，可以位于所述处理器之外，独立存在。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
虽然，上文中已经用一般性说明及具体实施例对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。

Claims (10)

1.基于FPGA的多算法核数据包保序方法，其特征在于，包括：
对算法核进行编号，关闭算法核的接收使能信号，禁止算法核接收上级数据；
通过控制FIFO的full标识信号判断控制FIFO的剩余空间，若控制FIFO存在剩余空间，逐个判断每个算法核的flag标识信号，对flag标识为空闲的算法核进行选通，开启选通算法核的接收使能，允许接收上级数据；
判断选通算法核是否接收完整数据包，若选通算法核接收完整数据包，关闭算法核的接收使能，将接收完整数据包的算法核序列号写入控制FIFO，将算法核的运算结果写入到数据FIFO；
当控制FIFO非空状态下，从控制FIFO中读取算法核的序列号，然后根据读取的序列号从对应的数据FIFO中依次读取数据报文。
2.根据权利要求1所述的基于FPGA的多算法核数据包保序方法，其特征在于，full标识信号的状态包括高位状态和低位状态，当控制FIFO已满不存在剩余空间时，full标识信号处于高位状态；当控制FIFO存在剩余空间时，full标识信号处于低位状态；
当控制FIFO的full标识信号处于高位状态时，等待直到控制FIFO的full标识信号处于低位状态。
3.根据权利要求1所述的基于FPGA的多算法核数据包保序方法，其特征在于，当算法核被占用时，将被占用算法的flag标识配置为busy状态。
4.根据权利要求1所述的基于FPGA的多算法核数据包保序方法，其特征在于，通过flag标识判断数据FIFO中是否包含完整的数据包，如果数据FIFO中的数据包不完整，等待直到检测到数据FIFO中包含完整的数据包。
5.根据权利要求1所述的基于FPGA的多算法核数据包保序方法，其特征在于，将从数据FIFO中读取的数据报文发送到后级使用，完成数据包的转发。
6.基于FPGA的多算法核数据包保序装置，其特征在于，包括：
算法核编号模块，用于对算法核进行编号；
算法核关闭模块，用于关闭算法核的接收使能信号，禁止算法核接收上级数据；
剩余空间判断模块，用于通过控制FIFO的full标识信号判断控制FIFO的剩余空间；
算法核状态判断模块，用于若控制FIFO存在剩余空间，逐个判断每个算法核的flag标识信号；
算法核选通模块，用于对flag标识为空闲的算法核进行选通，开启选通算法核的接收使能，允许接收上级数据；
数据包完整性判断模块，用于判断选通算法核是否接收完整数据包；若选通算法核接收完整数据包，关闭算法核的接收使能；
序列号写入模块，用于将接收完整数据包的算法核序列号写入控制FIFO；
结果写入模块，用于将算法核的运算结果写入到数据FIFO；
序列号读取模块，用于当控制FIFO非空状态下，从控制FIFO中读取算法核的序列号；
报文读取模块，用于根据读取的序列号从对应的数据FIFO中依次读取数据报文。
7.根据权利要求6所述的基于FPGA的多算法核数据包保序装置，其特征在于，所述剩余空间判断模块中，full标识信号的状态包括高位状态和低位状态，当控制FIFO已满不存在剩余空间时，full标识信号处于高位状态；当控制FIFO存在剩余空间时，full标识信号处于低位状态；
还包括第一等待模块，用于当控制FIFO的full标识信号处于高位状态时，等待直到控制FIFO的full标识信号处于低位状态。
8.根据权利要求6所述的基于FPGA的多算法核数据包保序装置，其特征在于，所述算法核状态判断模块中，当算法核被占用时，将被占用算法的flag标识配置为busy状态。
9.根据权利要求6所述的基于FPGA的多算法核数据包保序装置，其特征在于，所述数据包完整性判断模块通过flag标识判断数据FIFO中是否包含完整的数据包；
还包括第二等待模块，用于如果数据FIFO中的数据包不完整，等待直到检测到数据FIFO中包含完整的数据包。
10.根据权利要求6所述的基于FPGA的多算法核数据包保序装置，其特征在于，所述报文读取模块将从数据FIFO中读取的数据报文发送到后级使用，完成数据包的转发。
CN202210629416.4A 2022-06-02 2022-06-02 基于fpga的多算法核数据包保序方法及装置 Active CN114928575B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210629416.4A CN114928575B (zh) 2022-06-02 2022-06-02 基于fpga的多算法核数据包保序方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210629416.4A CN114928575B (zh) 2022-06-02 2022-06-02 基于fpga的多算法核数据包保序方法及装置

Publications (2)

Publication Number Publication Date
CN114928575A CN114928575A (zh) 2022-08-19
CN114928575B true CN114928575B (zh) 2023-08-11

Family

ID=82811732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210629416.4A Active CN114928575B (zh) 2022-06-02 2022-06-02 基于fpga的多算法核数据包保序方法及装置

Country Status (1)

Country Link
CN (1) CN114928575B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104639280A (zh) * 2013-11-11 2015-05-20 深圳市中兴微电子技术有限公司 一种传输多路时分业务的方法及装置
CN105045763A (zh) * 2015-07-14 2015-11-11 北京航空航天大学 一种基于fpga+多核dsp的pd雷达信号处理系统及其并行实现方法
WO2016014237A1 (en) * 2014-07-24 2016-01-28 Qualcomm Incorporated Dynamic multi-processing in multi-core processors
CN109219805A (zh) * 2017-05-08 2019-01-15 华为技术有限公司 一种多核系统内存访问方法、相关装置、系统及存储介质
CN110086752A (zh) * 2018-01-26 2019-08-02 北京数盾信息科技有限公司 一种基于多核网络处理fpga的硬件平台

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104639280A (zh) * 2013-11-11 2015-05-20 深圳市中兴微电子技术有限公司 一种传输多路时分业务的方法及装置
WO2016014237A1 (en) * 2014-07-24 2016-01-28 Qualcomm Incorporated Dynamic multi-processing in multi-core processors
CN105045763A (zh) * 2015-07-14 2015-11-11 北京航空航天大学 一种基于fpga+多核dsp的pd雷达信号处理系统及其并行实现方法
CN109219805A (zh) * 2017-05-08 2019-01-15 华为技术有限公司 一种多核系统内存访问方法、相关装置、系统及存储介质
CN110086752A (zh) * 2018-01-26 2019-08-02 北京数盾信息科技有限公司 一种基于多核网络处理fpga的硬件平台

Also Published As

Publication number Publication date
CN114928575A (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
US7505410B2 (en) Method and apparatus to support efficient check-point and role-back operations for flow-controlled queues in network devices
US7555579B2 (en) Implementing FIFOs in shared memory using linked lists and interleaved linked lists
US9854072B1 (en) Script-controlled egress packet modifier
US7870306B2 (en) Shared memory message switch and cache
US9280297B1 (en) Transactional memory that supports a put with low priority ring command
US8542693B2 (en) Managing free packet descriptors in packet-based communications
US9678866B1 (en) Transactional memory that supports put and get ring commands
US7603429B2 (en) Network adapter with shared database for message context information
US20140324939A1 (en) Cross-channel network operation offloading for collective operations
US20090034548A1 (en) Hardware Queue Management with Distributed Linking Information
US20130060963A1 (en) Facilitating routing by selectively aggregating contiguous data units
US8990422B1 (en) TCP segmentation offload (TSO) using a hybrid approach of manipulating memory pointers and actual packet data
US20190286589A1 (en) Apparatus and method to improve performance in dma transfer of data
US9176912B2 (en) Processor to message-based network interface using speculative techniques
KR20030076680A (ko) 메모리로의 액세스 감소 방법 및 시스템 및 기록 매체
US9342313B2 (en) Transactional memory that supports a get from one of a set of rings command
CN114928575B (zh) 基于fpga的多算法核数据包保序方法及装置
US9288163B2 (en) Low-latency packet receive method for networking devices
US7284074B2 (en) Pipelined network processing with FIFO queues
US20040246956A1 (en) Parallel packet receiving, routing and forwarding
US9979802B2 (en) Assembling response packets
TW202236104A (zh) 整合計算元件之間的信息通訊
US9450890B2 (en) Pipelined egress packet modifier
CN115291898B (zh) 一种多fpga从模式快速烧录方法及装置
CN114900486B (zh) 基于fpga的多算法核调用方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant