CN114927571A - 侧向双扩散mos器件 - Google Patents

侧向双扩散mos器件 Download PDF

Info

Publication number
CN114927571A
CN114927571A CN202210114087.XA CN202210114087A CN114927571A CN 114927571 A CN114927571 A CN 114927571A CN 202210114087 A CN202210114087 A CN 202210114087A CN 114927571 A CN114927571 A CN 114927571A
Authority
CN
China
Prior art keywords
region
gate
dielectric layer
layer
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210114087.XA
Other languages
English (en)
Inventor
林中
黄金彪
王新涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Voda Semiconductor Hefei Co ltd
Original Assignee
Voda Semiconductor Hefei Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Voda Semiconductor Hefei Co ltd filed Critical Voda Semiconductor Hefei Co ltd
Publication of CN114927571A publication Critical patent/CN114927571A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种侧向双扩散MOS器件，包括：具有第一导电性的衬底；具有第二导电性并在该衬底上方形成的延伸漏极区域；具有第一导电性并形成在所述延伸漏极区域中的体区域；具有第二导电性并形成在所述体区域中的源极区域；具有第二导电性并形成在所述延伸漏极区域中的漏极区域；形成在所述体区域和所述延伸漏极区域上方的第一介电层；形成在所述延伸漏极区域上方，且介于所述第一介电层与所述漏极区域之间的第二介电层；形成在所述第一介电层上方的第一栅极；和形成在所述第二介电层上方的第二栅极，其中所述第二栅极电连接到所述源极区域。

Description

侧向双扩散MOS器件
技术领域
本发明涉及一种侧向双扩散MOS(LDMOS)器件，并且在特定实施例中，涉及一种包括分裂栅极结构的LDMOS器件。
背景技术
随着半导体技术的发展，金属氧化物半导体场效应晶体管(MOSFET)已广泛用于集成电路中。MOSFET是电压控制器件。当控制电压施加到MOSFET的栅极并且控制电压大于MOSFET的阈值时，在MOSFET的漏极和源极之间建立导电沟道。在建立导电沟道之后，电流在MOSFET的漏极和源极之间流动。另一方面，当施加到栅极的控制电压小于MOSFET的阈值时，MOSFET相应地关断。
MOSFET可以包括两个主要类别，即n沟道MOSFET和p沟道MOSFET。根据结构的不同，MOSFET可以进一步分为三个子类：平面MOSFET、侧向双扩散MOS(LDMOS)器件和垂直双扩散MOSFET。与其它MOSFET相比，由于LDMOS器件的非对称结构在LDMOS的漏极和源极之间提供了短沟道，因此LDMOS器件能够在单位面积上传输更多的电流。为了进一步提高LDMOS器件的性能，采用轻掺杂漂移区作为漏极扩展区。此外，LDMOS器件的多晶硅栅极被拉伸超过沟道区域。更具体地，多晶硅栅极在厚氧化物层上方延伸以形成场板，从而增加LDMOS器件的击穿电压。
图1示出了LDMOS器件的简化截面图。LDMOS器件包括衬底11、掩埋层13、形成在掩埋层13上方的漂移层15和体区域12。LDMOS装置还包括形成在体区域12中的源极区域14和体接触区域18、形成在漂移层15中的漏极区域16、栅极介电层34、硅局部氧化(LOCOS)结构32和栅极26。LDMOS装置还包括多个接触部，该接触部包括源极接触插塞41、源极接触部42、栅极接触插塞45、栅极接触部46、漏极接触插塞47和漏极接触部48。
图2示出了图1所示的LDMOS装置的简化俯视图。在漂移层15上方形成体接触区域18、源极区域14及漏极区域16。栅极26形成在漂移层15和LOCOS结构32上方。栅极26位于源极区域14和漏极区域16之间。多个源极接触插塞41形成在体接触区域18和源极区域14上方。多个源极接触插塞41将体接触区域18耦合到源极区域14。源极接触部42形成在多个源极接触插塞41上方。如图2所示，源极接触部42是金属平面。多个漏极接触插塞47形成在漏极区域16上方。漏极接触部48形成在多个漏极接触插塞47上方。如图2所示，漏极接触部48是金属平面。栅极接触插塞45形成在栅极26上方。栅极接触部46形成在栅极接触插塞45上方。如图2所示，栅极接触部46是金属平面。
图1-2所示的LDMOS器件的缺点是栅极与漂移区域的重叠可能增加栅极-漏极电容。额外的栅极-漏极电容会对LDMOS器件的切换性能产生不利影响。期望减小LDMOS器件的栅极-漏极电容以提高效率。
发明内容
通过提供包括分裂栅极结构的LDMOS器件的本公开的优选实施例，通常解决或避免了这些和其它问题，并且通常实现了技术优势。
根据一个实施例，一种装置包括：具有第一导电性的衬底；具有第二导电性并在该衬底上方形成的延伸漏极区域；具有该第一导电性并形成在该延伸漏极区域中的体区域；具有该第二导电性并形成在该体区域中的源极区域；具有该第二导电性并形成在该延伸漏极区域中的漏极区域；形成在该体区域和该延伸漏极区域上方的第一介电层；形成在该延伸漏极区域上方，且介于该第一介电层与该漏极区域之间的第二介电层；形成在该第一介电层上方的第一栅极；和形成在该第二介电层上方的第二栅极，其中该第二栅极电连接到该源极区域。
根据另一实施例，一种方法包括：在具有第一导电类型的衬底上生长具有第二导电类型的外延层；在外延层上方形成具有第二导电类型的漂移层；在漂移层中形成具有第一导电类型的体区域；注入具有第二导电类型的离子以在体区域中形成源极区域并在漂移层中形成漏极区域；在体区域和漂移层上方形成第一介电层；在漂移层上方并在第一介电层和漏极区域之间形成第二介电层；在第一介电层上方形成第一栅极；和在第二介电层上方形成第二栅极，其中第二栅极电连接到源极区域。
根据又一实施例，一种装置包括：形成在衬底上方的第一漏极/源极区域和第二漏极/源极区域；形成在衬底上方且介于第一漏极/源极区域与第二漏极/源极区域之间的介电区域；和形成在介电区域上方的第一栅极和第二栅极，其中：第一栅极和第二栅极彼此电隔离；并且第一栅极和第二栅极其中之一电连接到第一漏极/源极区域。
前面已经相当广泛地概述了本公开的特征和技术优点，以便可以更好地理解下面对本公开的详细描述。本公开的附加特征和优点将在形成本公开的权利要求的主题的下文中描述。本领域技术人员应当理解，所公开的概念和具体实施例可以容易地用作修改或设计用于实现本公开的相同目的的其它结构或过程的基础。本领域技术人员还应当认识到，这种等同结构不脱离所附权利要求中所述的本公开的精神和范围。
附图说明
为了更完整地理解本公开及其优点，现在结合附图参考以下描述，其中：
图1示出了LDMOS器件的简化截面图；
图2示出了由图1所示的LDMOS器件的简化俯视图；
图3示出了根据本公开各种实施例的具有分裂栅极结构的LDMOS器件的简化截面图；
图4示出了根据本公开各种实施例的由图3所示的LDMOS器件的简化俯视图；
图5示出了根据本公开各种实施例的具有分裂栅极结构的LDMOS器件和传统LDMOS器件之间的比较；
图6示出了根据本公开各种实施例的具有分裂栅极结构的另一LDMOS器件的简化截面图；
图7示出了根据本公开各种实施例的具有分裂栅极结构的另一LDMOS器件的简化截面图；
图8示出了根据本公开各种实施例的具有分裂栅极结构的另一LDMOS器件的简化截面图；
图9示出了根据本公开各种实施例的具有分裂栅极结构的另一LDMOS器件的简化截面图；和
图10示出了根据本公开各种实施例的用于形成图3所示的LDMOS器件的方法流程图。
除非另有说明，否则不同附图中的相应数字和符号通常指相应的部分。附图被绘制以清楚地示出各种实施例的相关方面，并且不一定按比例绘制。
具体实施方式
下面详细讨论当前优选实施例的制造和使用。然而，应当理解，本公开提供了许多可应用的发明概念，该些发明概念可以在广泛的各种特定环境中实施。所讨论的具体实施例仅仅是对制造和使用本公开的具体方式的说明，而不是对本公开的范围的限制。
本公开将在特定背景下参照实施例来描述包括分裂栅极结构的侧向双扩散金属氧化物半导体(LDMOS)器件。然而，本公开的实施例还可应用于各种金属氧化物半导体场效应晶体管(MOSFET)。
图3示出了根据本公开各种实施例的具有分裂栅极结构的LDMOS器件的简化截面图。LDMOS器件300包括衬底102、第一层104、形成在第一层104上方的漂移层106和体区域112。LDMOS器件300还包括形成在体区域112中的第一漏极/源极区域114和体接触区域118、形成在漂移层106中的第二漏极/源极区域116、栅极介电层134、硅局部氧化(LOCOS)结构132、第一栅极124和第二栅极126。LDMOS器件300还包括多个接触部，该多个接触部包括源极接触插塞141、源极接触部142、第一栅极接触插塞143、第一栅极接触部144、第二栅极接触插塞145、第二栅极接触部146、漏极接触插塞147和漏极接触部148。
在一些实施例中，衬底102、体区域112和体接触区域118具有第一导电类型。第一层104、漂移层106、第一漏极/源极区域114和第二漏极/源极区域116具有第二导电类型。在一些实施例中，第一导电类型是p型，第二导电类型是n型。LDMOS器件300是n型晶体管。或者，第一导电类型是n型，第二导电类型是p型。LDMOS器件300是P型晶体管。
衬底102可以由合适的半导体材料形成，诸如硅、硅锗、碳化硅等。根据不同的应用和设计需要，衬底102可以是n型或p型。在一些实施例中，衬底102是p型衬底。诸如硼的适当p型掺杂剂被掺杂到衬底102中。或者，衬底102是n型衬底。诸如磷的适当n型掺杂剂被掺杂到衬底102中。
第一层104可以包括外延层和掩埋层。在一些实施例中，外延层和掩埋层都是n型层。n型掩埋层形成在衬底102和n型外延层之间。为了隔离的目的，在衬底102上方沉积n型掩埋层。例如，采用n型掩埋层来防止电流流入衬底102，从而避免LDMOS器件300中的漏电流。在衬底102上方生长n型外延层。n型外延层的外延生长可以通过使用任何合适的半导体制造工艺来实现，诸如化学气相沉积(CVD)等。在一些实施例中，n型外延层的掺杂密度在约1014/cm3到约1016/cm3的范围中。
漂移层106是形成在第一层104上方的n型层。在一些实施例中，漂移层106可以掺杂有诸如磷的n型掺杂剂，掺杂密度为约1015/cm3到约1017/cm3。应注意，可替代地使用其它n型掺杂剂，诸如砷、锑等。还应注意，在整个描述中，漂移层106可替换地称为扩展漏极区域。
体区域112是p型体区域。可以通过注入诸如硼等的p型掺杂材料来形成p型体区域。或者，可以通过扩散工艺形成p型体区域。在一些实施例中，诸如硼的p型材料可以被注入到约1016/cm3到约1018/cm3的掺杂密度。体区域112可替换地称为沟道区域。
第一漏极/源极区域114是形成在体区域112中的第一N+区域。第一漏极/源极区域114可替代地称为第一N+区域114。根据实施例，第一N+区域114用作LDMOS装置300的源极区域。源极区域可以通过注入诸如磷和砷的n型掺杂剂来形成，该掺杂剂浓度在约1019/cm3和约1020/cm3之间。如图3所示，源极接触插塞141和源极接触部142形成在第一N+区域114上方。
体接触区域118是形成在体区域112中的P+区域。体接触区域118可以替代性地称为P+区域118。如图3所示，在体区域112中紧邻第一N+区域114形成P+区域118。P+区域118可以通过注入诸如硼的p型掺杂剂来形成，该掺杂剂浓度在约1019/cm3和约1020/cm3之间。P+区域118可以接触P型体。为了消除体效应，P+区域可以直接通过源极接触插塞141连接到源极区域(第一N+区域114)。
第二漏极/源极区域116是第二N+区域。第二漏极/源极区域116可替代地称为第二N+区域116。根据实施例，第二N+区域116用作LDMOS装置300的漏极区域。第二N+区域116可以通过注入诸如磷和砷的n型掺杂剂来形成，该掺杂剂浓度在约1019/cm3和约1020/cm3之间。如图3所示，漏极接触插塞147和漏极接触部148形成在第二N+区域116上方。
栅极介电层134形成在漂移层106上方。LOCOS结构132的上部位于漂移层106上方。LOCOS结构132的下部延伸到漂移层106中。如图3所示，栅极介电层134部分位于体区域112的顶部上，部分位于漂移层106的顶部上。LOCOS结构132形成在栅极介电层134和第二N+区域116之间。
如图3所示，LOCOS结构132的厚度远大于栅极介电层134的厚度。在一些实施例中，栅极介电层134的厚度在大约100埃和大约200埃之间。LOCOS结构132的厚度在从大约5000埃到大约10000埃的范围内。在一些实施例中，栅极介电层134和LOCOS结构132可以由诸如氧化硅、氮氧化硅、氧化铪、氧化锆等的合适的氧化物材料形成。
第一栅极124形成在栅极介电层134上。第二栅极126形成在LOCOS结构132上。如图3所示，第一栅极124覆盖栅极介电层134的顶表面和LOCOS结构132的侧壁的下部。第二栅极126部分地覆盖LOCOS结构132的顶表面。
第二栅极126电连接到LDMOS器件300的源极区域(第一N+区域114)。下面将参照图4描述第二栅极126和源极区域之间的连接的详细布局。第一栅极124和第二栅极126可以由多晶硅、多晶硅锗、硅化镍或其他金属、金属合金材料形成。
如图3所示，第一栅极124完全覆盖沟道区域(第一N+区域114和漂移层106之间的体区域部分)。第一栅极124用作栅电极，该栅电极被配置为控制在LDMOS器件300的漏极和源极之间流动的电流。第二栅极126部分地覆盖LOCOS结构132的顶表面。第二栅极126和LOCOS结构132形成场板。该场板有助于维持LDMOS器件300的击穿电压。
第一栅极124和第二栅极126形成分裂栅极结构。与具有在LOCOS结构132上方延伸的栅极的传统LDMOS器件(例如，图1-2中所示的LDMOS器件)相比，分裂栅极结构有助于减小栅极-漏极交叠电容，从而改善LDMOS器件300的切换性能。
第一栅极124和第二栅极126可以通过以下步骤形成：在栅极介电层和高压氧化区域上方沉积厚度约为4000埃的多晶硅层，在多晶硅层上方沉积光刻胶层，对光刻胶层进行显影以限定第一栅极124和第二栅极126，蚀刻多晶硅层以形成第一栅极124和第二栅极126。
如图3所示，第一栅极接触插塞143和第二栅极接触插塞145形成在介电层140中。第一栅极接触部144通过第一栅极接触插塞143连接到第一栅极124。第二栅极接触部146通过第二栅极接触插塞145连接到第二栅极126。
介电层140可以是具有低介电常数的低k介电层。介电层140还可以包括诸如氮化硅、氮氧化硅等材料的组合。可以使用诸如溅射、CVD等合适的沉积技术来沉积介电层140。
在一些实施例中，将各向异性蚀刻工艺应用于介电层140以形成多个开口。在开口中填充适当的金属材料以形成接触插塞141、143、145和147。金属材料可以是铜、钨、钛、铝、它们的任何组合和/或类似物。
图3示出了具有分裂栅极结构的LDMOS器件。与具有在LOCOS结构上方延伸的栅极的传统LDMOS器件(例如，图1-2中所示的LDMOS器件)相比，分裂栅极结构能够在不降低LDMOS器件的击穿电压的情况下实现更好的切换性能。此外，分裂栅极结构可以降低LDMOS器件的总功率损耗。特别地，在将正栅极电压施加到传统LDMOS器件的栅极之后，传统LDMOS器件的场板可能在漏极扩展区中诱发积累层。积累层有助于降低传统LDMOS器件的导通电阻。因为第二栅极126电连接到LDMOS器件300的源极，所以图3所示的分裂栅极结构不能诱发积累层。具有分裂栅极结构的LDMOS器件的导通电阻会略微增加。例如，对于30V的LDMOS器件，在具有分裂栅极结构之后，导通电阻可以增加10％。然而，分裂栅极结构能够减少栅极电荷，这有助于降低LDMOS器件的总功率损耗。品质因数(FOM)是广泛用于测量LDMOS器件的总功率损耗的性能指标。FOM是RON×QG的乘积。RON是LDMOS器件的导通电阻。QG是LDMOS器件的栅极电荷。通过使用图3所示的分裂栅极结构，对于30V LDMOS器件，该30V LDMOS器件的FOM从145mΩ-nC降低到86mΩ-nC。FOM降低了41％。
图4示出了根据本公开各种实施例的由图3所示的LDMOS器件的简化俯视图。在漂移层106上方形成P+区域118、第一N+区域114和第二N+区域116。第一栅极124和第二栅极126形成在漂移层106上方并位于第一N+区域114和第二N+区域116之间。如图4所示，在第一栅极124和第二栅极126之间存在间隙。
多个源极接触插塞141形成在P+区域118和第一N+区域114上方。多个源极接触插塞141将P+区域118耦合到第一N+区域114。源极接触部142形成在多个源极接触插塞141上方。如图4所示，源极接触部142是金属平面。
多个漏极接触插塞147形成在第二N+区域116上方。漏极接触部148形成在多个漏极接触插塞147上方。如图4所示，漏极接触部148是金属平面。
第一栅极接触插塞143形成在第一栅极124上方。第一栅极接触部144形成在第一栅极接触插塞143上方。如图4所示，第一栅极接触部144是金属平面。
第二栅极接触插塞145形成在第二栅极126上方。第二栅极接触部146形成在第二栅极接触插塞145上方。如图4所示，第二栅极接触部146是金属平面。
如图4所示，第二栅极接触部146的金属平面电连接到源极接触部142的金属平面。通过该连接，第二栅极126电连接到第一N+区域114。
图4中所示的金属平面的形状基本上为矩形。在本公开的范围和精神内，金属平面包括其它形状，诸如但不限于椭圆形、正方形或圆形。
图5示出了根据本公开各种实施例的具有分裂栅极结构的LDMOS器件和传统LDMOS器件之间的比较。垂直轴表示栅极驱动电压(Vg)。水平轴表示总栅极电荷(Qg)。总栅极电荷Qg被定义为LDMOS器件的栅极从0V充电到最大栅极电压(例如，5V)所需的电荷。
如图5所示，实线表示传统LDMOS器件的栅极电荷分布。虚线表示具有分裂栅极结构的LDMOS器件的栅极电荷分布。在米勒平台开始之前(图5中所示的虚线A)，传统LDMOS器件(例如，图1-2中所示的LDMOS器件)的栅极电荷近似等于具有分裂栅极结构的LDMOS器件的栅极电荷。Qgd分裂栅极是具有分裂栅极结构的LDMOS器件的栅极电荷。如图5所示，Qgd分裂栅极是具有分裂栅极结构的LDMOS器件的米勒平台从开始到结束的栅极电荷。Qgd常规是传统LDMOS器件的栅极电荷。如图5所示，Qgd常规是常规LDMOS器件的米勒平台从开始到结束的栅极电荷。如图5所示，Qgd常规远大于Qgd分裂栅极。Qgd分裂栅极和Qgd常规之间的比较表明，分裂栅极结构有助于降低LDMOS器件的米勒平台从开始到结束的栅极电荷。
Qg分裂栅极是具有分裂栅极结构的LDMOS器件的栅极电荷。如图5所示，Qg分裂栅极是从0V到最大栅极驱动电压的栅极电荷。Qg常规是传统LDMOS器件的栅极电荷。如图5所示，Qg常规是从0V到最大栅极驱动电压的栅极电荷。如图5所示，Qg常规远大于Qg分裂栅极。Qg分裂栅极和Qg常规之间的比较表明，分裂栅极结构有助于降低从0V到最大栅极驱动电压的栅极电荷。
图6示出了根据本公开各种实施例的具有分裂栅极结构的另一LDMOS器件的简化截面图。图6所示的LDMOS器件600类似于图3所示的LDMOS器件300，除了第二栅极126完全覆盖LOCOS结构132的顶表面。LDMOS器件600的工作原理与LDMOS器件300的工作原理相似，因此在此不再赘述。
图7示出了根据本公开各种实施例的具有分裂栅极结构的另一LDMOS器件的简化截面图。图7所示的LDMOS器件700类似于图3所示的LDMOS器件300，除了LOCOS结构被高压氧化区域132取代。
如图7所示，栅极介电层134从源极区域114的边缘延伸到高压氧化区域132的侧壁。第一栅极124覆盖栅极介电层134的顶表面和高压氧化区域132的侧壁的下部。第二栅极126完全覆盖高压氧化区域132的顶表面。
具有用于提高击穿电压的高压氧化区域的LDMOS器件在本领域中是公知的，因此在此不再讨论。图7所示的LDMOS器件700可用于中压应用，诸如24V应用。
图8示出了根据本公开各种实施例的具有分裂栅极结构的另一LDMOS器件的简化截面图。图8所示的LDMOS器件800类似于图3所示的LDMOS器件300，除了LOCOS结构被浅沟槽隔离(STI)区域132代替。
如图8所示，栅极介电层134从源极区域114的边缘延伸到STI区域132的侧壁。第一栅极124覆盖栅极介电层134的顶表面。第二栅极126部分地覆盖STI区域132的顶表面。
具有用于提高击穿电压的STI区域的LDMOS器件在本领域中是公知的，因此在此不再讨论。图8所示的LDMOS器件800可用于中压应用，诸如24V应用。
图9示出了根据本公开各种实施例的具有分裂栅极结构的另一LDMOS器件的简化截面图。图9所示的LDMOS器件900类似于图7所示的LDMOS器件700，除了LDMOS器件900不包括高压氧化区域。图9所示的LDMOS器件900可用于中压应用，诸如12V应用。
图10示出了根据本公开各种实施例的用于形成图3所示的LDMOS器件的方法的流程图。图10所示的流程图仅仅是一个示例，而不应不适当地限制权利要求的范围。本领域的普通技术人员将认识到许多变化、替换和修改。例如，可以添加、移除、替换、重新排列和重复图10中所示的各个步骤。
LDMOS器件包括形成在衬底上方的第一漏极/源极区域和第二漏极/源极区域。在一些实施例中，第一漏极/源极区域是源极区域。第二漏极/源极区域是漏极区域。LDMOS器件还包括衬底上方的漂移层、形成在漂移层中的体区域、和形成在衬底上方并位于第一漏极/源极区域和第二漏极/源极区域之间的介电区域。
介电区域包括第一部分和第二部分。第一部分位于体区域和漂移层上方。第二部分位于漂移层上方。第二部分位于第一部分与漏极区域之间。在一些实施例中，第二部分是LOCOS结构。
LDMOS器件还包括分别形成在介电区域的第一部分和第二部分上方的第一栅极和第二栅极。第一栅极和第二栅极彼此电隔离。第一栅极与第二栅极其中之一电连接到第一漏极/源极区域。在一些实施例中，第一栅极电连接到第一漏极/源极区域。
在步骤1002，在具有第一导电类型的衬底(例如，图3所示的层102)上方生长具有第二导电类型的外延层(例如，图3所示的层104)。在一些实施例中，第一导电性是p型，第二导电性是n型。
在步骤1004，在外延层上方形成具有第二导电类型的漂移层(例如，图3所示的层106)。在步骤1006，在漂移层中形成具有第一导电类型的体区域(例如，图3所示的区域112)。
在步骤1008，注入具有第二导电类型的离子，以在体区域中形成源极区域(例如，图3所示的区域114)，并在漂移层中形成漏极区域(例如，图3所示的区域116)。
在步骤1010，在体区域和漂移层上方形成第一介电层(例如，图3所示的层134)。在步骤1012，在漂移层上方以及在第一介电层和漏极区域之间形成第二介电层(例如，图3所示的层132)。
在步骤1014，在第一介电层上方形成第一栅极(例如，图3所示的栅极124)。在步骤1016，在第二介电层上方形成第二栅极(例如，图3中所示的栅极126)。第二栅极电连接到源极区域。
该方法还包括在体区域中形成具有第一导电类型的体接触部，其中体接触部和源极区域彼此电连接。
参照图3，该方法还包括从源极区域的边缘到第二介电层的侧壁形成第一介电层，和沿着源极区域的边缘形成第一栅极，其中第一栅极覆盖第一介电层的顶表面和第二介电层侧壁的下部，并且其中第二栅极部分地覆盖第二介电层的顶表面，第二介电层为硅局部氧化(LOCOS)结构。
参照图6，该方法还包括从源极区域的边缘到第二介电层的侧壁形成第一介电层，和沿着源极区域的边缘形成第一栅极，其中第一栅极覆盖第一介电层的顶表面和第二介电层侧壁的下部，并且其中第二栅极完全覆盖第二介电层的顶表面，第二介电层为LOCOS结构。
参照图7，该方法还包括从源极区域的边缘到第二介电层的侧壁形成第一介电层，和沿着源极区域的边缘形成第一栅极，其中第一栅极覆盖第一介电层的顶表面和第二介电层侧壁的下部，并且其中第二栅极完全覆盖第二介电层的顶表面，第二介电层为高压氧化区域。
参照图8，该方法还包括从源极区域的边缘到第二介电层的侧壁形成第一介电层，和沿着源极区域的边缘形成第一栅极，其中第一栅极覆盖第一介电层的顶表面，并且其中第二栅极部分地覆盖第二介电层的顶表面，第二介电层为浅沟槽隔离(STI)区域。
尽管已经详细描述了本公开的实施例及其优点，但是应当理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以在此进行各种改变、替换和变更。
此外，本申请的范围并不旨在限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例。如本领域普通技术人员从本公开的公开内容中容易理解的那样，根据本公开，可以利用目前存在的或以后将开发的过程、机器、制造、物质组成、装置、方法或步骤，其执行与在此描述的相应实施例基本相同的功能或实现基本相同的结果。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。

Claims (20)

1.一种装置，包括：
一衬底，所述衬底具有第一导电性；
一延伸漏极区域，所述延伸漏极区域具有第二导电性并在所述衬底上方形成；
一体区域，所述体区域具有所述第一导电性并在所述延伸漏极区域中形成；
一源极区域，所述源极区域具有所述第二导电性并形成在所述体区域中；
一漏极区域，所述漏极区域具有所述第二导电性并在所述延伸漏极区域中形成；
一第一介电层，所述第一介电层形成在所述体区域和所述延伸漏极区域上方；
一第二介电层，所述第二介电层形成在所述延伸漏极区域上方，且介于所述第一介电层与所述漏极区域之间；
第一栅极，所述第一栅极形成在所述第一介电层上方；和
第二栅极，所述第二栅极形成在所述第二介电层上方，其中所述第二栅极电连接到所述源极区域。
2.根据权利要求1所述的装置，其中：
所述第二栅极通过栅极接触插塞(contact plug)连接到一栅极金属层；和
所述源极区域通过源极接触插塞连接到源极金属层，并且其中所述源极金属层电连接到所述栅极金属层。
3.根据权利要求1所述的装置，进一步包括：
一掩埋层，所述掩埋层具有所述第二导电性并位于所述衬底与所述延伸漏极区域之间。
4.根据权利要求1所述的装置，进一步包括：
一体接触部(body contact)，所述体接触部具有所述第一导电性并形成在所述体区域中，其中所述体接触部和所述源极区域彼此电连接。
5.根据权利要求1所述的装置，其中：
所述第一导电性为p型；和
所述第二导电性为n型。
6.根据权利要求1所述的装置，其中：
所述第二介电层是硅局部氧化(LOCOS)结构。
7.根据权利要求1所述的装置，其中：
所述第二介电层是高压氧化区域。
8.根据权利要求1所述的装置，其中：
所述第二介电层包括一浅沟槽隔离(STI)区域。
9.一种方法，包括：
在一具有第一导电类型的衬底上生长一具有第二导电类型的外延层；
在所述外延层上方形成一具有所述第二导电类型的漂移层；
在所述漂移层中形成一具有所述第一导电类型的体区域；
注入具有所述第二导电类型的离子以在所述体区域中形成一源极区域并在所述漂移层中形成一漏极区域；
在所述体区域和所述漂移层上方形成一第一介电层；
在所述漂移层上方并在所述第一介电层和所述漏极区域之间形成一第二介电层；
在所述第一介电层上方形成一第一栅极；和
在所述第二介电层上方形成一第二栅极，其中所述第二栅极电连接到所述源极区域。
10.根据权利要求9所述的方法，进一步包括：
在所述体区域中形成一具有所述第一导电类型的体接触部，其中所述体接触部和所述源极区域彼此电连接。
11.根据权利要求9所述的方法，进一步包括：
从所述源极区域的一边缘到所述第二介电层的一侧壁形成所述第一介电层；和
沿着所述源极区域的所述边缘形成所述第一栅极，其中所述第一栅极覆盖所述第一介电层的一顶表面和所述第二介电层的所述侧壁的一下部部分，其中：
所述第二栅极部分地覆盖所述第二介电层的一顶表面；和
所述第二介电层是硅局部氧化(LOCOS)结构。
12.根据权利要求9所述的方法，进一步包括：
从所述源极区域的一边缘到所述第二介电层的一侧壁形成所述第一介电层；和
沿着所述源极区域的所述边缘形成所述第一栅极，其中所述第一栅极覆盖所述第一介电层的一顶表面和所述第二介电层的所述侧壁的一下部部分，其中：
所述第二栅极完全覆盖所述第二介电层的一顶表面；和
所述第二介电层为一LOCOS结构。
13.根据权利要求9所述的方法，进一步包括：
从所述源极区域的一边缘到所述第二介电层的一侧壁形成所述第一介电层；和
沿着所述源极区域的所述边缘形成所述第一栅极，其中所述第一栅极覆盖所述第一介电层的一顶表面和所述第二介电层的所述侧壁的一下部部分，其中：
所述第二栅极完全覆盖所述第二介电层的一顶表面；和
所述第二介电层是一高压氧化区域。
14.根据权利要求9所述的方法，进一步包括：
从所述源极区域的一边缘到所述第二介电层的一侧壁形成所述第一介电层；和
沿着所述源极区域的所述边缘形成所述第一栅极，其中所述第一栅极覆盖所述第一介电层的一顶表面，并且其中：
所述第二栅极部分地覆盖所述第二介电层的一顶表面；和
所述第二介电层是一浅沟槽隔离(STI)区域。
15.一种器件，包括：
一第一漏极/源极区域和一第二漏极/源极区域，所述第一漏极/源极区域和第二漏极/源极区域形成在一衬底上方；
一介电区域，所述介电区域形成在所述衬底上方且介于所述第一漏极/源极区域与所述第二漏极/源极区域之间；和
一第一栅极和一第二栅极，所述第一栅极和第二栅极形成在所述介电区域上方，其中：
所述第一栅极和所述第二栅极彼此电隔离；并且
所述第一栅极和所述第二栅极其中之一电连接到所述第一漏极/源极区域。
16.根据权利要求15所述的器件，进一步包括：
一漂移层，所述漂移层在所述衬底上方，其中所述第二漏极/源极区域是形成在所述漂移层中的一漏极区域；
一体区域，所述体区域在所述漂移层中，其中所述第一漏极/源极区域是形成在所述体区域中的一源极区域；和
一体接触部，所述体接触部形成在所述体区域中，其中所述体接触部和所述源极区域彼此电连接。
17.根据权利要求16所述的器件，其中所述介电区域包括：
一第一部分，所述第一部分在所述体区域和所述漂移层上方；和
一第二部分，所述第二部分在所述漂移层上方，并且在所述第一部分和所述漏极区域之间，并且其中所述第二部分是LOCOS结构。
18.根据权利要求16所述的器件，其中所述介电区域包括：
一第一部分，所述第一部分在所述体区域和所述漂移层上方；和
一第二部分，所述第二部分在所述漂移层上方，并且在所述第一部分和所述漏极区域之间，并且其中所述第二部分是一高压氧化区域。
19.根据权利要求16所述的器件，其中所述介电区域包括：
一第一部分，所述第一部分在所述体区域和所述漂移层上方；和
一第二部分，所述第二部分在所述漂移层上方，并且在所述第一部分和所述漏极区域之间，并且其中所述第二部分是一STI区域。
20.根据权利要求15所述的器件，其中：
所述第一漏极/源极区域是一源极区域；
所述第二漏极/源极区域是一漏极区域；和
所述第二栅极电连接到所述源极区域。
CN202210114087.XA 2021-02-12 2022-01-30 侧向双扩散mos器件 Pending CN114927571A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163148760P 2021-02-12 2021-02-12
US63/148,760 2021-02-12

Publications (1)

Publication Number Publication Date
CN114927571A true CN114927571A (zh) 2022-08-19

Family

ID=82801626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210114087.XA Pending CN114927571A (zh) 2021-02-12 2022-01-30 侧向双扩散mos器件

Country Status (2)

Country Link
US (1) US20220262907A1 (zh)
CN (1) CN114927571A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373208B2 (en) * 2009-11-30 2013-02-12 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
US9450056B2 (en) * 2012-01-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral DMOS device with dummy gate

Also Published As

Publication number Publication date
US20220262907A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
US10727334B2 (en) Lateral DMOS device with dummy gate
TWI805991B (zh) 金屬氧化物半導體場效應電晶體元件
US20240186412A1 (en) High Voltage Transistor Structure
US8310001B2 (en) MOSFET switch with embedded electrostatic charge
KR102177431B1 (ko) 반도체 소자
KR101430820B1 (ko) 이중 게이트 횡형 ｍｏｓｆｅｔ
US8704304B1 (en) Semiconductor structure
CN110620149B (zh) 集成电路器件
US11024732B2 (en) Lateral MOSFET with dielectric isolation trench
US11923837B2 (en) Load switch including back-to-back connected transistors
CN108565286B (zh) 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法
US20220262907A1 (en) Lateral Double Diffused MOS Device
US20220166426A1 (en) Load Switch Including Back-to-Back Connected Transistors
US20230246081A1 (en) High Voltage MOSFET Device
TWI824365B (zh) 感應超結電晶體
CN113782609B (zh) 一种衬底电荷耦合的1200v体硅ldmos及其制备方法
US20230052949A1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 01, Floor 5, Building B4, Zhong'an Chuanggu Science Park, No. 900, Wangjiang West Road, High-tech Zone, Hefei, Anhui Province, 230000

Applicant after: Voda Semiconductor (Hefei) Co.,Ltd.

Address before: Room f1-605 / 606, phase II, innovation industrial park, 2800 innovation Avenue, high tech Zone, Hefei, Anhui 230000

Applicant before: Voda semiconductor (Hefei) Co.,Ltd.

CB02 Change of applicant information