CN114912154B - 一种基于非易失存储器的加密存算一体的实现方法 - Google Patents
一种基于非易失存储器的加密存算一体的实现方法 Download PDFInfo
- Publication number
- CN114912154B CN114912154B CN202210632129.9A CN202210632129A CN114912154B CN 114912154 B CN114912154 B CN 114912154B CN 202210632129 A CN202210632129 A CN 202210632129A CN 114912154 B CN114912154 B CN 114912154B
- Authority
- CN
- China
- Prior art keywords
- encryption
- nonvolatile memory
- calculation
- memory
- decryption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 70
- 238000004364 calculation method Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000010354 integration Effects 0.000 claims abstract description 16
- 238000012545 processing Methods 0.000 claims abstract description 5
- 239000013598 vector Substances 0.000 claims abstract description 5
- 230000006870 function Effects 0.000 claims abstract description 4
- 238000005259 measurement Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- 238000000691 measurement method Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000010998 test method Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
- Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Storage Device Security (AREA)
Abstract
本发明公开一种基于非易失存储器的加密存算一体的实现方法，本方法使用非易失存储器构成加密存算一体架构，非易失存储器同时承担处理数据和加密的功能，加密时，先将存储器编程到正确的态，然后以编程电流积分值与真实电流积分值的差作为密钥，正式加密计算时，将计算中的向量和矩阵分别映射为非易失存储器的栅极脉冲时间和编程后的器件漏极电流，根据加密规则与解密规则进行加密和解密。本发明利用闪存本身的随机电报噪声对计算进行加密，实现加密存算一体。
Description
技术领域
本发明涉及存储领域，用存储器计算并进行加密和纠错，具体而言，是利用 存储器本身的随机噪声对存算一体计算的结果加密并纠错。
背景技术
在如今的大数据时代，对算力的要求大大增加，传统冯诺依曼架构中计算和 存储分开的设计使得计算所需的能耗和速度很大一部分耗费在数据运输中，造成 不必要的访存延迟和访存功耗。因而能够同时在存储器中完成存储和计算的存算 一体架构，拥有着极大的优势。而传统的存算一体架构设计常集中于功耗和速度 上的提升，极少涉及信息安全的领域。
许多新兴的非易失性存储器，例如忆阻器(RRAM)、相变存储器(PCM)和 铁电存储器(FeRAM)以及传统的闪存，均已被证明可以较好地应用在人工智能 领域，减少数据传输过程中的时间和功耗损失。非易失存储器具有随机电报噪声， 该噪声具有随机性和不可预测性，可以将噪声导致的电流跳变应用在计算中，达 到加密的效果。
发明内容
针对现有技术的缺陷，本发明提供一种基于非易失存储器的加密存算一体的 实现方法，利用闪存本身的随机电报噪声对计算进行加密，实现加密存算一体。
为了解决所述技术问题，本发明采用的技术方案是：一种基于非易失存储器 的加密存算一体的实现方法，本方法使用非易失存储器构成加密存算一体架构， 非易失存储器同时承担处理数据和加密的功能，加密时，先将存储器编程到正确 的存储状态，然后以编程电流积分值与真实电流积分值的差作为密钥，正式加密 计算时，将计算中的向量和矩阵分别映射为非易失存储器的栅极脉冲时间和编程 后的器件漏极电流，根据加密规则与解密规则进行加密和解密。
进一步的，在非易失存储器的亚阈值区进行密钥生成。
进一步的，采用AC测量方法加速加密过程，AC测量方法有两个栅极电压， 分别为前置电压和测量电压，前置电压和测量电压交替施加，使得非易失存储器 随机电报噪声的发射和捕获时间随着施加频率的增加而降低。
进一步的，所述非易失存储器包括闪存、铁电晶体管、阻变存储器和相变存 储器。
进一步的，加密规则为：
其中IT表示编程后的器件漏极电流，ΔIT表示密钥，t表示非易失存储器的栅 极脉冲时间，QR表示加密结果，m、n表示非易失存储器阵列的行数和列数；
解密规则为：
其中IR表示真实电流值，CR表示解密结果。
本发明的有益效果：本发明利用非易失存储器的随机电报噪声对计算进行加 密，在解密的同时还达到了纠错的效果。随机电报噪声由于随机性和不可预测性， 在真随机数发生器和硬件指纹等领域有着丰富的应用。
附图说明
图1是加密存算一体架构的示意图；
图2是器件电流与器件编程操作示意图；
图3是实施例1所述加密过程与解密过程示意图；
图4是器件驱动电压不同对电报噪声幅值带来的影响示意图；
图5是存储器工作在线性区和亚阈值区的对比示意图；
图6是器件2比特存储的电流积分分布示意图；
图7是DC测试结果及AC测试模式示意图；
图8是AC测试结果示意图；
图9是本发明加密解密后的结果示意图；
图10是本发明在不同架构、不同矩阵尺寸下加密解密的结果示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的说明。
实施例1
本实施例公开一种基于非易失存储器的加密存算一体的实现方法，如图1 所示，本方法使用非易失存储器构成加密存算一体架构，加密源和处理器均在存 储器内部处理，无需额外加密电路，非易失存储器同时承担处理数据和加密的功 能。非易失存储器可以采用闪存、铁电晶体管、阻变存储器和相变存储器中的一 种，本实施例采用闪存进行说明。
晶体管电流受内部缺陷的影响，电流会产生一定的跳变，使得编程后的电流 积分和真实的电流积分有所不同，从而设计加密算法。图2(a)是对闪存进行编程 的操作流程图。图2(b)是闪存操作时的编程、擦除、读取电压脉冲示意图，图2 (c)展示了闪存的阵列设计，且闪存电流存在一定的跳动，编程的目标电流为起初 读取到的电流，真正的电流如图所示，闪存内部的缺陷导致了这种电流跳变，也 就是随机电报噪声，以致每个时段的电流均不一致，但在一段积分时间内，电流 的积分量是固定的。利用编程后的电流积分值与真实的电流积分值的差作为密钥， 从而设计加密算法。
基于此，本实施例所述基于非易失存储器的加密存算一体的实现方法将加密 计算中的向量和矩阵分别映射为非易失存储器的栅极脉冲时间和编程后的器件 漏极电流，以非易失存储器漏极的电流真实值与编程电流值积分的差作为密钥， 根据加密规则与解密规则进行加密和解密。
具体如图3所示，将器件编程到正确的态后，也将真实电流积分量与目标电 流积分量(编程电流积分量)的差别记录为密钥。在正式进行矩阵向量乘法时， 由于噪声的存在，计算得到的是噪声也一同进行积分的加密后的结果，只有经过 密钥处理后，才能得到准确的计算结果，也就是目标电流的积分量。
加密规则为：
其中IT表示编程后的器件漏极电流，ΔIT表示密钥，t表示非易失存储器的栅 极脉冲时间，QR表示加密结果，m、n表示非易失存储器阵列的行数和列数；
解密规则为：
其中IR表示真实电流值，CR表示解密结果。
所述亚阈值区，即晶体管工作处于栅极电压略高于阈值电压的状态，具体是 栅极电压与阈值电压的差值小于0.2V，此时漏极电流较小且随机电报噪声幅度较 大，真实电流的积分量与目标电流的积分量有较大的差距，即足以改变存储态， 影响计算结果的差距。图4(a)示了不同驱动电压下电报噪声幅值趋势的变化。 相比线性区，亚阈值区的电报噪声幅值大大增大，且越靠近阈值电压，电报噪声 幅值越大。图4(b)详细解释了在近阈值区电报噪声更大的这种趋势，意味着近 阈值区更大的电报噪声更利于加密设计。因此选取亚阈值区进行密钥生成。图4 (a)和图4(b)中，Vth表示阈值电压，Vd表示漏极电压，Id表示漏极电流。
图5显示了亚阈值区与线性区在功耗、器件可靠性、电报噪声三个维度的性 能对比，由图可以得知，亚阈值区除了电报噪声ΔId/Id较大，并且功耗更低，因 此选取亚阈值区进行计算。图5中，Vover表示处于亚阈值区或者线性区的漏极电 压。
图6(a)展示了计算时电流调整的态分布。该计算采用4个不同的态(不同的 电流大小)进行计算，其中P0为编程态，P1、P2、P3由于器件噪声产生的电流 跳动，积分值呈一定的分布(虽然相同态的编程电流相同)。因而会出现态之间 跨越的现象，因而计算结果变化。图6(b)展示了阵列中不同器件积分量的积累 之间的差异，也就是计算误差的大小，可以看到均在5％的波动范围内。
所述AC测量，不同于传统栅极和漏极电压都固定的测量方法，栅极电压有 两个，分为前置电压和测量电压，前置电压和测量电压交替施加，使得晶体管随 机电报噪声的发射和捕获时间随着施加频率的增加而大大降低，计算受缺陷发射 和捕获时间的影响较小。
图7(a)是电报噪声的DC测试方法产生的最小发射和捕获时间之和。图7(b) 展示了AC测量的脉冲时序。由于积分时间受发射时间和捕获时间的影响，可以 使用AC的方法进行加速，AC方法分为低前置电压和高前置电压。两种方法的测 量电压均相同，根据前置时间段电压的高低区分。
图8(a)是AC测试方法的测试结果，可以直观地观察到虽然测试时间相同， 但电报噪声出现的速度更快。图8(b)展示了随着测试频率的增加，发射时间和捕 获时间之和大大降低，从而减少缺陷出现的时间，加速计算。
图9展示了32比特浮点数架构和32比特整型架构在加密和解密后的效果。 32比特浮点数加密后的结果波动更大。
图10展示了不同矩阵大小下32比特浮点数和32比特整型的加密及解密统 计结果。加密时，32比特浮点数的波动更大。但经过解密，32比特浮点数的精 度更高。
以上描述的仅是本发明的基本原理和优选实施例，本领域技术人员根据本发 明做出的改进和替换，属于本发明的保护范围。
Claims (5)
1.一种基于非易失存储器的加密存算一体的实现方法，其特征在于：本方法使用非易失存储器构成加密存算一体架构，非易失存储器同时承担处理数据和加密的功能，加密时，先将存储器编程到正确的态，然后以编程电流积分值与真实电流积分值的差作为密钥，正式加密计算时，将计算中的向量和矩阵分别映射为非易失存储器的栅极脉冲时间和编程后的器件漏极电流，根据加密规则与解密规则进行加密和解密。
2.根据权利要求1所述的基于非易失存储器的加密存算一体的实现方法，其特征在于：在非易失存储器的亚阈值区进行密钥生成。
3.根据权利要求1所述的基于非易失存储器的加密存算一体的实现方法，其特征在于：采用AC测量方法加速加密过程，AC测量方法有两个栅极电压，分别为前置电压和测量电压，前置电压和测量电压交替施加，使得非易失存储器随机电报噪声的发射和捕获时间随着施加频率的增加而降低。
4.根据权利要求1所述的基于非易失存储器的加密存算一体的实现方法，其特征在于：所述非易失存储器包括闪存、铁电晶体管、阻变存储器和相变存储器。
5.根据权利要求1所述的基于非易失存储器的加密存算一体的实现方法，其特征在于：加密规则为：
其中IT表示编程后的器件漏极电流，ΔIT表示密钥，t表示非易失存储器的栅极脉冲时间，QR表示加密结果，m、n表示非易失存储器阵列的行数和列数；解密规则为：
其中IR表示真实电流值，CR表示解密结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210632129.9A CN114912154B (zh) | 2022-06-06 | 2022-06-06 | 一种基于非易失存储器的加密存算一体的实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210632129.9A CN114912154B (zh) | 2022-06-06 | 2022-06-06 | 一种基于非易失存储器的加密存算一体的实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114912154A CN114912154A (zh) | 2022-08-16 |
| CN114912154B true CN114912154B (zh) | 2024-03-15 |
Family
ID=82771530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210632129.9A Active CN114912154B (zh) | 2022-06-06 | 2022-06-06 | 一种基于非易失存储器的加密存算一体的实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114912154B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115310116B (zh) * | 2022-10-11 | 2023-01-24 | 北京珞安科技有限责任公司 | 一种工业生产分离式数据储存系统、方法、存储介质 |
| CN116048479B (zh) * | 2023-04-03 | 2023-07-21 | 南京大学 | 一种针对存算一体芯片的快速编程方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104704768A (zh) * | 2012-10-04 | 2015-06-10 | 本质Id有限责任公司 | 用于从用作物理不可克隆功能的存储器中生成密码密钥的系统 |
| CN111625760A (zh) * | 2020-06-01 | 2020-09-04 | 山东大学 | 基于闪存电学特性的存算一体方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11309042B2 (en) * | 2020-06-29 | 2022-04-19 | Silicon Storage Technology, Inc. | Method of improving read current stability in analog non-volatile memory by program adjustment for memory cells exhibiting random telegraph noise |
-
2022
- 2022-06-06 CN CN202210632129.9A patent/CN114912154B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104704768A (zh) * | 2012-10-04 | 2015-06-10 | 本质Id有限责任公司 | 用于从用作物理不可克隆功能的存储器中生成密码密钥的系统 |
| CN111625760A (zh) * | 2020-06-01 | 2020-09-04 | 山东大学 | 基于闪存电学特性的存算一体方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114912154A (zh) | 2022-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114912154B (zh) | 一种基于非易失存储器的加密存算一体的实现方法 | |
| Carboni et al. | Stochastic memory devices for security and computing | |
| Chen et al. | Efficient in-memory computing architecture based on crossbar arrays | |
| Agoyan et al. | How to flip a bit? | |
| US8516274B2 (en) | Method, system and medium for analog encryption in a flash memory | |
| CN109994139A (zh) | 一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用 | |
| US10078494B2 (en) | Secure true random number generation using 1.5-T transistor flash memory | |
| US20230004357A1 (en) | Random number generating method and random number generator | |
| CN107368755B (zh) | 电路及其安全架构设计方法、装置、设备及存储介质 | |
| Ntinas et al. | Power-efficient noise-induced reduction of ReRAM cell’s temporal variability effects | |
| Wang et al. | Hybrid VC-MTJ/CMOS non-volatile stochastic logic for efficient computing | |
| Ferdaus et al. | True random number generation using latency variations of commercial MRAM chips | |
| Feng et al. | A novel encrypted computing-in-memory (eCIM) by implementing random telegraph noise (RTN) as keys based on 55 nm nor flash technology | |
| Qin et al. | Time–space constrained codes for phase-change memories | |
| Carboni et al. | Applications of resistive switching memory as hardware security primitive | |
| CN110298181A (zh) | 数据加密存储方法、数据解密方法以及加密存储器芯片 | |
| Staudigl et al. | Fault injection in native logic-in-memory computation on neuromorphic hardware | |
| Lee et al. | Full memory encryption with magnetoelectric in-memory computing | |
| US11195582B2 (en) | Non-volatile memory device and method of writing to non-volatile memory device | |
| US20090109769A1 (en) | Signal descrambling detector | |
| CN116170160B (zh) | 一种物理不可克隆函数电路及其应用 | |
| Cambou | Enhancing secure elements—technology and architecture | |
| Guo et al. | Ferroelectric FET-based strong physical unclonable function: a low-power, high-reliable and reconfigurable solution for Internet-of-Things security | |
| Feng et al. | Optimized operation scheme of flash-memory-based neural network online training with ultra-high endurance | |
| US11894061B2 (en) | Non-volatile memory programming circuit and a method of programming non-volatile memory devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |