CN114900156A - 一种基于分布式算法的高吞吐量lms自适应滤波器 - Google Patents

一种基于分布式算法的高吞吐量lms自适应滤波器 Download PDF

Info

Publication number
CN114900156A
CN114900156A CN202210404643.7A CN202210404643A CN114900156A CN 114900156 A CN114900156 A CN 114900156A CN 202210404643 A CN202210404643 A CN 202210404643A CN 114900156 A CN114900156 A CN 114900156A
Authority
CN
China
Prior art keywords
lut
throughput
adaptive filter
module
distributed algorithm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210404643.7A
Other languages
English (en)
Inventor
袁军
李军
袁财政
赵强
孟祥胜
王巍
王冠宇
赵汝法
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN202210404643.7A priority Critical patent/CN114900156A/zh
Publication of CN114900156A publication Critical patent/CN114900156A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H03H21/0043—Adaptive algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H03H21/0043—Adaptive algorithms
    • H03H2021/0056—Non-recursive least squares algorithm [LMS]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40—Arrangements for reducing harmonics

Landscapes

  • Filters That Use Time-Delay Elements (AREA)

Abstract

本发明请求保护一种基于分布式算法的高吞吐量LMS自适应滤波器。主要包括3个部分：(1)基于DA的控制模块设计(2)基于DA的辅助模块设计(3)基于DA的滤波器模块设计。本发明目的在于针对LMS自适应滤波器，构建高吞吐量和低功耗的自适应滤波器结构。创新点在于相比较传统的LMS自适应滤波器结构，本发明提出了基于DA的辅助模块，该模块使用具有特殊寻址的辅助查找表，该查找表存储输入样本的所有可能的组合，克服了每次自适应滤波器运行时，都需要更新LUT的问题，同时相比较传统的MAC单元有着更高的吞吐量，且该设计可以很容易被重新配置，可以匹配广泛的性能要求。

Description

一种基于分布式算法的高吞吐量LMS自适应滤波器
技术领域
本发明属于数字信号处理领域，尤其涉及到一种基于分布式算法的高吞吐量LMS自适应滤波器，对其中基于分布式算法的自适应滤波器结构进行研究，并将其实现，最后通过吞吐量、逻辑单元数、占用内存大小以及功耗计算四个指标对结构性能进行衡量。
背景技术
自适应滤波器在一些DSP或FPGA中广泛应用，例如声学回波抵消、信号去噪、声纳信号处理、雷达中的杂波抑制以及通信的信道均衡。在许多情况下进行数字信号处理的采样率时钟要接近系统时钟频率。因此，对于实现高吞吐量的自适应滤波器是非常重要的。针对低功耗的系统，高的吞吐量可以降低对系统时钟速率的要求，进而降低功率，传统的自适应滤波器的硬件实现通常涉及到DSP或者一些用于并行处理的自定义逻辑单元设计，虽然这些可以提高吞吐量，但以增加逻辑复杂度、芯片区域功耗为代价。在对数字滤波器进行实现时，分布式算法是一种首选的方法，但当使用分布式算法进行自适应滤波器设计时，每次都需要对样本进行更新，这会导致硬件资源的消耗呈指数增长。本发明设计了一种基于分布式算法的高吞吐量LMS自适应滤波器，该结构证明了相比较传统的LMS自适应滤波器实现结构有着巨大吞吐量的提高，同时在功耗、硬件资源消耗方面有着不小的优势。
一种基于分布式算法的高吞吐量LMS自适应滤波器，包括：本发明提出了基于分布式算法的辅助模块，该模块使用FPGA设计具有特殊寻址的辅助查找表，该查找表存储输入样本的所有可能的组合，克服了每次自适应滤波器运行时，都需要更新LUT的问题；该方案解决了传统的并行乘累加方法吞吐量低的问题，简化了计算过程，节约了硬件资源，可以匹配广泛的性能要求，提高效率。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种基于分布式算法的高吞吐量LMS自适应滤波器。本发明的技术方案如下：
一种基于分布式算法的高吞吐量LMS自适应滤波器，其包括：基于分布式算法DA的滤波器模块、基于DA的辅助模块和控制器模块，所述基于DA的滤波器模块主要负责将接收过来的串行样本数据与权值系数进行乘法累加处理，并输出信号y(n)；所述基于DA的辅助模块通过特殊寻址的方式来对权值系数的更新进行处理，用于避免每次自适应滤波器运行时，都需要更新LUT；
所述基于DA的控制器模块用于对基于DA的辅助模块和基于DA的滤波模块提供控制信号和地址信号。
进一步的，所述基于DA的滤波模块包括输入数据接收模块、基于DA-F-LUT的滤波模块、带符号控制的累加模块，其中，
数据接收模块，用于通过串行的方式输入样本数据，然后将串行数据与存储在LUT(查找表)的权值系数相乘，再经过带符号控制的累加模块进行累加输出信号y(n)；DA-F-LUT的滤波模块(通过使用FPGA的查找表资源进行滤波处理)；
带符号控制的累加模块用于控制输出信号y(n)的符号位。
进一步的，所述基于DA的辅助模块包括一个LUT，该LUT为基于DA的辅助LUT即DA-A-LUT，DA-A-LUT的大小与结构和DA-F-LUT相同，但是功能有所不同；其中DA-A-LUT[n-1]在更新为DA-A-LUT[n]时，下半部分将会被重新映射到DA-A-LUT[n-1]的偶寻址的位置，该映射通过旋转DA-A-LUT的地址来执行，用于对权值系数的更新迭代。
进一步的，所述基于DA的控制模块包括控制信号产生器和地址控制器，控制信号产生器和地址控制器，其中地址控制器采用二进制编码的方式产生DA-A-LUT和DA-F-LUT的外部地址，控制信号产生器负责控制系统权值系数的更新，以及输入信号x[n]与权值系数的乘累加过程。
进一步的，所述分布式算法DA具体包括：
分布式算法DA采用一种位串行的运算规则，以固定步数实现一系列定点乘累加运算；此时滤波器的信号样本表示为B位的二进制补码，乘累加操作到位串行的转换如下所示；
Figure BDA0003601306110000031
其中，bil表示二进制补码中的第l位，B表示数据的宽度，bi0、x[n-i]分别表示符号位和输入的样本信号。同时，输出信号y(n)表示为：
Figure BDA0003601306110000032
其中，wi表示权值系数，x(n)表示输入样本；根据以上两式，此时的y(n)可以表示为：
Figure BDA0003601306110000033
对于给定的一组权值系数wi，方括号可以取2K中可能值的一种，这些值全部存储在LUT中，表示为DA-F-LUT，DA-F-LUT中由r寻址的条目，如下式表示：
Figure BDA0003601306110000034
其中，
Figure BDA0003601306110000035
表示地址r的第i位，K表示滤波器的抽头长度；换言之，r可以表示为：
Figure BDA0003601306110000036
针对每个l，l＝0,...,B-1，输出y(n)的方括号，本质上是DA-F-LUT的存储内容，其地址表示为
Figure BDA0003601306110000037
进一步的，还提出了四个量化指标进行量化，分别是吞吐量、逻辑单元数、占用内存大小以及功耗计算。
进一步的，所述吞吐量定义为每秒自适应滤波器所处理的信号样本数，根据权值系数更新和自适应算法的滤波处理所需要周期数，可以将吞吐量表示为：
吞吐量＝时钟频率/所需时间。
进一步的，当基于DA的自适应滤波器抽头长度为K时，此时DA-A-LUT完成更新所需要的时钟周期个数为2k-1，这与需要B个时钟周期的滤波操作并行完成；因此，更新DA-A-LUT所需的时钟个数此时可以表示为max(B,2k-1)，然后使用DA-A-LUT更新DA-F-LUT需要2K个时钟周期，故整个系统需要的时钟周期数为2k+max(B,2k-1)+[log2(m)]；m表示分解后滤波器的个数，吞吐量计算如下所示
Figure BDA0003601306110000041
本发明的优点及有益效果如下：
本发明结合分布式算法(DA)用于自适应算法局限性的问题，提出了一种基于分布式算法的高吞吐量LMS自适应滤波器，该结构摒弃了传统的基于乘累加的LMS自适应滤波器，而是在DA的基础上加入了辅助模块进行设计，在FPGA上实现所提出的结构，并分析基于分布式算法的高吞吐量LMS自适应滤波器结构的吞吐量、逻辑单元数量、内存消耗、功耗计算。
本发明在在系统吞吐量上有着明显提升，并且有更少的逻辑单元、内存和功耗需求，具有以下突出优点：
1.模型的实用性，基于DA的自适应滤波器的基础上加入辅助模块减少了硬件资源的消耗，使得其更加容易在硬件上面实现。
2.信号处理的实时性，该系统基于FPGA对该算法进行硬件实现，有效利用了FPGA并行处理和灵活性的特点，相比较传统的单片机和DSP等控制芯片有着更快的速度和更低的功耗。
3.系统结构的模块化设计，整个自适应算法结构，采用模块化的设计方式，合理利用查找表LUT、寄存器以及DSP等资源，使得速度、功耗和面积达到一个平衡状态。
本发明中权利1中提到，基于DA的滤波器模块、基于DA的辅助模块和控制器模块构成了一种基于分布式算法的高吞吐量LMS自适应滤波器，其中控制模块通过编码的方式产生基于DA的滤波模块和基于DA的辅助模块的控制信号和地址信号。权利2中基于DA的滤波器模块通过串行的方式输入样本数据，然后将串行数据与存储在查找表(Look Up Table，LUT)的权值系数相乘，再经过带符号控制的累加模块进行累加输出信号y(n)；权利3中提到的基于DA的辅助模块主要利用FPGA的查找表资源对自适应滤波器的权值系数进行更新。本发明的结构使用具有特殊寻址的辅助查找表，该查找表存储输入样本的所有可能的组合，克服了每次自适应滤波器运行时，都需要更新LUT的问题，同时相比较传统的MAC单元有着更高的吞吐量，且该设计可以很容易被重新配置，可以匹配广泛的性能要求。当系统滤波器的抽头个数为1024时，使用FPGA进行验证可以知道，所提出一种基于分布式算法的高吞吐量LMS自适应滤波器吞吐量是并行乘累加器的50倍，所消耗的逻辑单元数量LE为传统结构的一半，并且占据更少的内存资源和更低的功耗。
附图说明
图1是本发明提供优选实施例抽头为4的FIR滤波器DA实现框图；
图2分解后抽头为4的FIR滤波器DA实现框图；
图3提出的分布式辅助滤波器流程图；
图4DA-A-LUT[n-1]更新为DA-A-LUT[n]的映射过程；
图5表示K抽头分布式算法的滤波和自适应单元；
图6抽头个数位1024、256和32次时的吞吐量变化；
图7表示不同自适应滤波器大小K的LEs数量的变化
图8表示本发明的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
如附图1所示，本发明提出一种基于分布式算法的高吞吐量LMS自适应滤波器，其中图1表示抽头为4的FIR滤波器的DA实现框图，DA是一种位串行运算，以固定的步数实现乘累加，一种基于分布式算法的高吞吐量LMS自适应滤波器，其包括基于DA的滤波器模块、基于DA的辅助模块和控制器模块设计以及整个自适应算法的电路模型搭建。其中，DA采用一种位串行的运算规则，以固定步数实现一系列定点乘累加运算。此时滤波器的信号样本表示为B位的二进制补码，乘累加操作到位串行的转换如下所示。
Figure BDA0003601306110000061
其中，bil表示二进制补码中的第l位。B表示数据的宽度。同时，输出信号y(n)表示为：
Figure BDA0003601306110000062
其中，wi表示权值系数，x(n)表示输入样本。根据以上两式，此时的y(n)可以表示为：
Figure BDA0003601306110000063
对于给定的一组权值系数wi，方括号可以取2K中可能值的一种，这些值全部存储在LUT中，表示为DA-F-LUT，DA-F-LUT中由r寻址的条目，如下式表示：
Figure BDA0003601306110000071
其中，
Figure BDA0003601306110000072
表示地址r的第i位，K表示滤波器的抽头长度。换言之，r可以表示为：
Figure BDA0003601306110000073
针对每个l，l＝0,...,B-1，输出y(n)的方括号，本质上是DA-F-LUT的存储内容，其地址表示为
Figure BDA0003601306110000074
如附图2所示，本发明提出一种基于分布式算法的高吞吐量LMS自适应滤波器，图2表示分解后抽头为4的FIR滤波器DA实现框图，采用分解后的DA实现结构，该分解后的结构采用更小的单元来缓解对内存需求增长的。
如附图3所示，本发明提出一种基于分布式算法的高吞吐量LMS自适应滤波器，图3表示提出的分布式辅助滤波器流程图，该模块使用具有特殊寻址的辅助查找表，该查找表存储输入样本的所有可能的组合，克服了每次自适应滤波器运行时，都需要更新LUT的问题，同时相比较传统的MAC单元有着更高的吞吐量，且该设计可以很容易被重新配置，可以匹配广泛的性能要求。
如附图4所示，本发明提出一种基于分布式算法的高吞吐量LMS自适应滤波器，图4表示DA-A-LUT[n-1]更新为DA-A-LUT[n]的映射过程，符号DA-A-LUT[n]和DA-F-LUT[n]表示在时间n时的DA-A-LUT和DA-F-LUT，使用DA-F-LUT对x(n),x(n-1),...,x(n-K+1)进行滤波处理。当滤波处理正在操作时，DA-A-LUT从DA-A-LUT(n-1)更新为DA-A-LUT(n)，当DA-A-LUT更新完成后，DA-F-LUT(n)更新为DA-F-LUT(n+1)。一旦更新了DA-F-LUT(n+1)，表明滤波等操作完成。基于分布式算法的高吞吐量LMS自适应滤波器结构吞吐量计算，当基于DA的自适应滤波器抽头长度为K时，此时DA-A-LUT完成更新所需要的时钟周期个数为2k-1，这与需要B个时钟周期的滤波操作并行完成。因此，更新DA-A-LUT所需的时钟个数此时可以表示为max(B,2k-1)，然后使用DA-A-LUT更新DA-F-LUT需要2K个时钟周期，故整个系统需要的时钟周期数为2k+max(B,2k-1)+[log2(m)]。本发明所提出的基于分布式算法的高吞吐量LMS自适应滤波器结构的吞吐量计算如下所示
Figure BDA0003601306110000081
如附图5、附图6和附图7所示，分别表示K抽头分布式算法的滤波和自适应单元、抽头个数位1024、256和32次时的吞吐量变化和不同自适应滤波器大小K的LE数量的效果展示。
上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (8)

1.一种基于分布式算法的高吞吐量LMS自适应滤波器，其特征在于，包括：基于分布式算法DA的滤波器模块、基于DA的辅助模块和控制器模块，所述基于DA的滤波器模块主要负责将接收过来的串行样本数据与权值系数进行乘法累加处理，并输出信号y(n)；所述基于DA的辅助模块通过特殊寻址的方式来对权值系数的更新进行处理，用于避免每次自适应滤波器运行时，都需要更新LUT；
所述基于DA的控制器模块用于对基于DA的辅助模块和基于DA的滤波模块提供控制信号和地址信号。
2.根据权利要求1所述的一种基于分布式算法的高吞吐量LMS自适应滤波器，其特征在于，所述基于DA的滤波模块包括输入数据接收模块、基于DA-F-LUT的滤波模块、带符号控制的累加模块，其中，
数据接收模块，用于通过串行的方式输入样本数据，然后将串行数据与存储在查找表(Look Up Table，LUT)的权值系数相乘，再经过带符号控制的累加模块进行累加输出信号y(n)；DA-F-LUT的滤波模块主要使用FPGA的LUT存储所有的权值系数，使得每个输入样本都可以直接进行乘累加计算；
带符号控制的累加模块用于控制输出信号y(n)的符号位。
3.根据权利要求1所述的一种基于分布式算法的高吞吐量LMS自适应滤波器，其特征在于，所述基于DA的辅助模块包括一个LUT，该LUT为基于DA的辅助LUT即DA-A-LUT，DA-A-LUT的大小与结构和DA-F-LUT相同，但是功能有所不同；其中DA-A-LUT[n-1]在更新为DA-A-LUT[n]时，下半部分将会被重新映射到DA-A-LUT[n-1]的偶寻址的位置，该映射通过旋转DA-A-LUT的地址来执行，用于对权值系数的更新迭代。
4.根据权利要求1所述的一种基于分布式算法的高吞吐量LMS自适应滤波器，其特征在于，所述基于DA的控制模块包括控制信号产生器和地址控制器，其中地址控制器采用二进制编码的方式产生DA-A-LUT和DA-F-LUT的外部地址，控制信号产生器负责控制系统权值系数的更新，以及输入信号x[n]与权值系数的乘累加过程。
5.根据权利要求1-4任一项所述的一种基于分布式算法的高吞吐量LMS自适应滤波器，其特征在于，所述分布式算法DA具体包括：
分布式算法DA采用一种位串行的运算规则，以固定步数实现一系列定点乘累加运算；此时滤波器的信号样本表示为B位的二进制补码，乘累加操作到位串行的转换如下所示；
Figure FDA0003601306100000021
其中，bil表示二进制补码中的第l位，B表示数据的宽度，bi0、x[n-i]分别表示符号位和输入的样本信号。同时，输出信号y(n)表示为：
Figure FDA0003601306100000022
其中，wi表示权值系数，x(n)表示输入样本；根据以上两式，此时的y(n)可以表示为：
Figure FDA0003601306100000023
对于给定的一组权值系数wi，方括号可以取2K中可能值的一种，这些值全部存储在LUT中，表示为DA-F-LUT，DA-F-LUT中由r寻址的条目，如下式表示：
Figure FDA0003601306100000024
其中，
Figure FDA0003601306100000025
表示地址r的第i位，K表示滤波器的抽头长度；换言之，r可以表示为：
Figure FDA0003601306100000026
针对每个l，l＝0,...,B-1，输出y(n)的方括号，本质上是DA-F-LUT的存储内容，其地址表示为
Figure FDA0003601306100000027
6.根据权利要求5所述的一种基于分布式算法的高吞吐量LMS自适应滤波器，其特征在于，还提出了四个量化指标进行量化，分别是吞吐量、逻辑单元数、占用内存大小以及功耗计算。
7.根据权利要求6所述的一种基于分布式算法的高吞吐量LMS自适应滤波器，其特征在于，所述吞吐量定义为每秒自适应滤波器所处理的信号样本数，根据权值系数更新和自适应算法的滤波处理所需要周期数，可以将吞吐量表示为：
吞吐量＝时钟频率/所需时间。
8.根据权利要求7所述的一种基于分布式算法的高吞吐量LMS自适应滤波器，其特征在于，当基于DA的自适应滤波器抽头长度为K时，此时DA-A-LUT完成更新所需要的时钟周期个数为2k-1，这与需要B个时钟周期的滤波操作并行完成；因此，更新DA-A-LUT所需的时钟个数此时可以表示为max(B,2k-1)，然后使用DA-A-LUT更新DA-F-LUT需要2K个时钟周期，故整个系统需要的时钟周期数为2k+max(B,2k-1)+[log2(m)]；m表示分解后滤波器的个数，吞吐量计算如下所示
Figure FDA0003601306100000031
CN202210404643.7A 2022-04-18 2022-04-18 一种基于分布式算法的高吞吐量lms自适应滤波器 Pending CN114900156A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210404643.7A CN114900156A (zh) 2022-04-18 2022-04-18 一种基于分布式算法的高吞吐量lms自适应滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210404643.7A CN114900156A (zh) 2022-04-18 2022-04-18 一种基于分布式算法的高吞吐量lms自适应滤波器

Publications (1)

Publication Number Publication Date
CN114900156A true CN114900156A (zh) 2022-08-12

Family

ID=82716775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210404643.7A Pending CN114900156A (zh) 2022-04-18 2022-04-18 一种基于分布式算法的高吞吐量lms自适应滤波器

Country Status (1)

Country Link
CN (1) CN114900156A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116781041A (zh) * 2023-08-18 2023-09-19 无锡沐创集成电路设计有限公司 一种具有高资源利用率的多速率变换滤波器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050201457A1 (en) * 2004-03-10 2005-09-15 Allred Daniel J. Distributed arithmetic adaptive filter and method
CN103138714A (zh) * 2013-03-19 2013-06-05 苏州朗宽电子技术有限公司 一种高性能的lms自适应滤波器的硬件实现

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050201457A1 (en) * 2004-03-10 2005-09-15 Allred Daniel J. Distributed arithmetic adaptive filter and method
CN103138714A (zh) * 2013-03-19 2013-06-05 苏州朗宽电子技术有限公司 一种高性能的lms自适应滤波器的硬件实现

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D.J. ALLRED等: ""LMS adaptive filters using distributed arithmetic for high throughput"", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS》, vol. 52, no. 7, 25 July 2005 (2005-07-25), pages 1327 - 1336 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116781041A (zh) * 2023-08-18 2023-09-19 无锡沐创集成电路设计有限公司 一种具有高资源利用率的多速率变换滤波器
CN116781041B (zh) * 2023-08-18 2023-11-03 无锡沐创集成电路设计有限公司 一种具有高资源利用率的多速率变换滤波器

Similar Documents

Publication Publication Date Title
Allred et al. LMS adaptive filters using distributed arithmetic for high throughput
US20050201457A1 (en) Distributed arithmetic adaptive filter and method
US6112218A (en) Digital filter with efficient quantization circuitry
Prakash et al. Low-area and high-throughput architecture for an adaptive filter using distributed arithmetic
Guo et al. A novel adaptive filter implementation scheme using distributed arithmetic
Baghel et al. FPGA implementation of Fast Block LMS adaptive filter using Distributed Arithmetic for high throughput
Allred et al. A novel high performance distributed arithmetic adaptive filter implementation on an FPGA
CN114900156A (zh) 一种基于分布式算法的高吞吐量lms自适应滤波器
Jeng et al. FPGA implementation of FIR filter using M-bit parallel distributed arithmetic
Khan et al. High-performance hardware design of block LMS adaptive noise canceller for in-ear headphones
Chowdari et al. Systolic architecture for adaptive block FIR filter for throughput using distributed arithmetic
Khan et al. Low complexity and critical path based VLSI architecture for LMS adaptive filter using distributed arithmetic
Vinitha et al. Area and energy-efficient approximate distributive arithmetic architecture for LMS adaptive FIR filter
Ch et al. VLSI implementation of distributed arithmetic based block adaptive finite impulse response filter
Li et al. The design of FIR filter based on improved DA and implementation to high-speed ground penetrating radar system
Khan et al. Area and power efficient VLSI architecture of distributed arithmetic based LMS adaptive filter
JP5126366B2 (ja) フィルタ装置
US8645444B2 (en) IIR filter for reducing the complexity of multiplying elements
GB2403360A (en) Reduced complexity filter implementation
Trakultritrung et al. Distributed arithmetic LMS adaptive filter implementation without look-up table
Mehra et al. Reconfigurable Area and Speed Efficient Interpolator Using DALUT Algorithm
Tiwari et al. High throughput adaptive block FIR filter using distributed arithmetic
Hong et al. Implementation of FIR filter on FPGA using DAOBC algorithm
Yergaliyev et al. A Systematic Review on Distributed Arithmetic-Based Hardware Implementation of Adaptive Digital Filters
Ramanathan et al. Low power adaptive FIR filter based on distributed arithmetic

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination