CN114866619B - 一种异构加速方法、装置、系统及计算机可读存储介质 - Google Patents

一种异构加速方法、装置、系统及计算机可读存储介质 Download PDF

Info

Publication number
CN114866619B
CN114866619B CN202210468196.1A CN202210468196A CN114866619B CN 114866619 B CN114866619 B CN 114866619B CN 202210468196 A CN202210468196 A CN 202210468196A CN 114866619 B CN114866619 B CN 114866619B
Authority
CN
China
Prior art keywords
target data
data packet
message format
target
heterogeneous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210468196.1A
Other languages
English (en)
Other versions
CN114866619A (zh
Inventor
阚宏伟
公维锋
李仁刚
王彦伟
樊嘉恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210468196.1A priority Critical patent/CN114866619B/zh
Priority to PCT/CN2022/102087 priority patent/WO2023206787A1/zh
Publication of CN114866619A publication Critical patent/CN114866619A/zh
Application granted granted Critical
Publication of CN114866619B publication Critical patent/CN114866619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/06—Notations for structuring of protocol data, e.g. abstract syntax notation one [ASN.1]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Information Transfer Between Computers (AREA)

Abstract

本发明公开了一种异构加速方法，该方法包括以下步骤：对接收到的目标数据包进行解析，得到数据来源端标识信息；当配置信息表中不存在数据来源端标识信息时，根据目标数据包自定义数据报文格式，得到目标数据报文格式；当配置信息表中存在数据来源端标识信息时，从配置信息表中读取目标数据报文格式；按照目标数据报文格式对目标数据包进行加速处理，得到处理后数据，并将处理后数据返回给数据来源端。应用本发明所提供的异构加速方法，系统结构得到了简化，方便部署，较大地降低了传输时延，避免了对服务器的依赖。本发明还公开了一种异构加速装置、系统及存储介质，具有相应技术效果。

Description

一种异构加速方法、装置、系统及计算机可读存储介质
技术领域
本发明涉及人工智能技术领域，特别是涉及一种异构加速方法、装置、异构加速系统及计算机可读存储介质。
背景技术
随着人工智能各类应用的快速发展，其对计算力的需求越来越大，以CPU（CentralProcessing Unit，中央处理器）为处理核心的通用计算，已无法满足AI（ArtificialIntelligence，人工智能）应用对计算力的需求。以GPU（Graphics Processing Unit，图形处理器）和FPGA（Field Programmable Gate Array，现场可编程与门阵列）为代表的异构计算开始部署在服务器中。
当前主流的部署模式均将各类异构加速卡通过PCIE（Peripheral ComponentInterconnect Express，高速串行计算机扩展总线标准）插槽插在服务器中。异构加速处理流程为数据来源端将待加速处理的数据发送到服务器，服务器将数据转换为PCIE协议的数据，服务器将接收到的数据存储至硬盘，FPGA加速板卡从硬盘中读取数据进行加速处理，将处理后的数据返回给服务器，服务器再将处理后的数据返回给之前的数据来源端。在该部署方式下，需要服务器掉电才能完成硬件的板卡的插拔，无法实现方便快捷的部署使用。现有的异构加速处理流程需要经过服务器的协议处理及转发过程，传输时延高，对服务器依赖性强，甚至影响服务器自身运行的正常业务。
综上所述，如何有效地解决无法实现方便快捷的部署使用，传输时延高，对服务器依赖性强等问题，是目前本领域技术人员急需解决的问题。
发明内容
本发明的目的是提供一种异构加速方法，该方法系统结构得到了简化，方便部署，较大地降低了传输时延，避免了对服务器的依赖；本发明的另一目的是提供一种异构加速装置、异构加速系统及计算机可读存储介质。
为解决上述技术问题，本发明提供如下技术方案：
一种异构加速方法，包括：
对接收到的目标数据包进行解析，得到数据来源端标识信息；
当配置信息表中不存在所述数据来源端标识信息时，根据所述目标数据包自定义数据报文格式，得到目标数据报文格式；
当所述配置信息表中存在所述数据来源端标识信息时，从所述配置信息表中读取所述目标数据报文格式；
按照所述目标数据报文格式对所述目标数据包进行加速处理，得到处理后数据，并将所述处理后数据返回给数据来源端。
在本发明的一种具体实施方式中，在根据所述目标数据包自定义数据报文格式，得到目标数据报文格式之后，还包括：
根据所述目标数据报文格式更新所述配置信息表。
在本发明的一种具体实施方式中，在确定所述配置信息表中不存在所述数据来源端标识信息之后，根据所述目标数据包自定义数据报文格式之前，还包括：
判断所述目标数据包中是否存在配置字段；
若否，则不对所述目标数据包进行响应；
若是，则执行所述根据所述目标数据包自定义数据报文格式的步骤。
在本发明的一种具体实施方式中，根据所述目标数据包自定义数据报文格式，包括：
读取所述配置字段；
判断所述配置字段是否为指定数据；
若否，则执行所述不对所述目标数据包进行响应的步骤；
若是，则执行所述根据所述目标数据包自定义数据报文格式的步骤。
一种异构加速装置，包括：
数据包解析模块，用于对接收到的目标数据包进行解析，得到数据来源端标识信息；
报文格式自定义模块，用于当配置信息表中不存在所述数据来源端标识信息时，根据所述目标数据包自定义数据报文格式，得到目标数据报文格式；
报文格式读取模块，用于当所述配置信息表中存在所述数据来源端标识信息时，从所述配置信息表中读取所述目标数据报文格式；
加速处理模块，用于按照所述目标数据报文格式对所述目标数据包进行加速处理，得到处理后数据，并将所述处理后数据返回给数据来源端。
一种异构加速系统，包括：
数据来源端，用于向FPGA异构加速卡发送目标数据包；接收处理后数据；
FPGA异构加速卡，用于对所述目标数据包进行解析，得到数据来源端标识信息；当配置信息表中不存在所述数据来源端标识信息时，根据所述目标数据包自定义数据报文格式，得到目标数据报文格式；当所述配置信息表中存在所述数据来源端标识信息时，从所述配置信息表中读取所述目标数据报文格式；按照所述目标数据报文格式对所述目标数据包进行加速处理，得到所述处理后数据，并将所述处理后数据返回给所述数据来源端。
在本发明的一种具体实施方式中，所述FPGA异构加速卡，还用于在根据所述目标数据包自定义数据报文格式，得到目标数据报文格式之后，根据所述目标数据报文格式更新所述配置信息表。
在本发明的一种具体实施方式中，所述FPGA异构加速卡，具体用于在确定所述配置信息表中不存在所述数据来源端标识信息之后，根据所述目标数据包自定义数据报文格式之前，判断所述目标数据包中是否存在配置字段；若否，则不对所述目标数据包进行响应；若是，则执行所述根据所述目标数据包自定义数据报文格式的步骤。
在本发明的一种具体实施方式中，所述FPGA异构加速卡，具体用于读取所述配置字段；判断所述配置字段是否为指定数据；若否，则执行所述不对所述目标数据包进行响应的步骤；若是，则执行所述根据所述目标数据包自定义数据报文格式的步骤。
在本发明的一种具体实施方式中，还包括设置于所述数据来源端与所述FPGA异构加速卡之间的光交换机；
所述数据来源端，具体用于向所述光交换机发送所述目标数据包；
所述光交换机，用于将所述目标数据包转发至所述FPGA异构加速卡；将所述处理后数据转发给所述数据来源端；
所述FPGA异构加速卡，具体用于将所述处理后数据返回给所述光交换机。
在本发明的一种具体实施方式中，还包括可移动供电装置；
所述移动供电装置，用于为所述FPGA异构加速卡供电。
在本发明的一种具体实施方式中，所述移动供电装置内置有PCIE插槽；
所述移动供电装置，具体用于通过将所述PCIE插槽与所述FPGA异构加速卡的PCIE金手指对接为所述FPGA异构加速卡供电。
在本发明的一种具体实施方式中，所述移动供电装置还包括外接电源接口和电源适配器；
所述移动供电装置，还用于通过所述外接电源接口接通系统外电源，并通过所述电源适配器将所述系统外电源提供的第一电压值转化为所述FPGA异构加速卡所需的第二电压值，基于所述第二电压值为所述FPGA异构加速卡供电。
一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如前所述异构加速方法的步骤。
本发明所提供的异构加速方法，包括：对接收到的目标数据包进行解析，得到数据来源端标识信息；当配置信息表中不存在数据来源端标识信息时，根据目标数据包自定义数据报文格式，得到目标数据报文格式；当配置信息表中存在数据来源端标识信息时，从配置信息表中读取目标数据报文格式；按照目标数据报文格式对目标数据包进行加速处理，得到处理后数据，并将处理后数据返回给数据来源端。
由上述技术方案可知，当数据来源端需要目标数据包进行加速处理时，直接将目标数据包发送给FPGA异构加速卡，FPGA异构加速卡通过对目标数据包进行解析，得到数据来源端标识信息，并根据来源端标识信息查找配置信息表中是否存在来源端标识信息。若从配置信息表中匹配到来源端标识信息，则直接从配置信息表中读取目标数据报文格式，按照目标数据报文格式对目标数据包进行加速处理；若从配置信息表中未匹配到来源端标识信息，则根据待加速处理的目标数据包自定义数据报文格式，得到目标数据报文格式，按照目标数据报文格式对目标数据包进行加速处理。从而实现主机端与FPGA异构加速卡之间的直接数据通信。不需要经过服务器的协议处理及转发过程，系统结构得到了简化，方便部署，较大地降低了传输时延，避免了对服务器的依赖。
相应的，本发明还提供了与上述异构加速方法相对应的异构加速装置、设备和计算机可读存储介质，具有上述技术效果，在此不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中异构加速方法的一种实施流程图；
图2为本发明实施例中异构加速方法的另一种实施流程图；
图3为本发明实施例中一种网络数据包格式的结构框图；
图4为本发明实施例中一种自定义数据包格式的结构框图；
图5为本发明实施例中一种异构加速装置的结构框图；
图6为本发明实施例中一种异构加速系统的结构框图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，图1为本发明实施例中异构加速方法的一种实施流程图，该方法可以包括以下步骤：
S101：对接收到的目标数据包进行解析，得到数据来源端标识信息。
当数据来源端需要目标数据包进行加速处理时，直接将目标数据包发送给FPGA异构加速卡，目标数据包中包含数据来源端标识信息，还可以包含数据来源端的数据流格式（Data format）、对目标数据包进行加速处理具体使用的算法类型（Kernel Type）、对目标数据包进行加速处理完成后需要发送至的目的互联网协议地址（Destination IP）等信息。
FPGA异构加速卡接收目标数据包，并对接收到的目标数据包进行解析，得到数据来源端标识信息。数据来源端标识信息可以是待加速处理的目标数据包的数据来源端互联网协议地址（Source IP）。
S102：当配置信息表中不存在数据来源端标识信息时，根据目标数据包自定义数据报文格式，得到目标数据报文格式。
预先设置配置信息表，配置信息表中存储有各数据来源端标识信息与各数据报文格式之间对应关系。在对接收到的目标数据包进行解析，得到数据来源端标识信息之后，根据来源端标识信息查找配置信息表中是否存在来源端标识信息。当配置信息表中不存在数据来源端标识信息时，根据目标数据包自定义数据报文格式，得到目标数据报文格式。FPGA异构加速卡通过根据待加速处理的目标数据包本身的特性自定义数据报文格式，通过自定义数据传输的帧格式、数据编码方式以及传输规则，实现数据来源端与FPGA异构加速卡之间的数据通信，并使得自定义得到的目标数据报文格式自适应待加速处理的目标数据包。
S103：当配置信息表中存在数据来源端标识信息时，从配置信息表中读取目标数据报文格式。
当从配置信息表中匹配到数据来源端标识信息时，说明配置信息表中存在当前数据来源端标识信息对应的目标数据报文格式，从配置信息表中读取目标数据报文格式。通过在配置信息表中预先存储各数据来源端标识信息与各数据报文格式之间的对应关系，使得在从目标数据包解析得到数据来源端标识信息之后，可以直接从配置信息表中调取该数据来源端标识信息对应的目标数据报文格式，从而能够快速确定对待加速处理的数据包进行加速处理所需处理流程，进一步加快了异构加速处理效率。
S104：按照目标数据报文格式对目标数据包进行加速处理，得到处理后数据，并将处理后数据返回给数据来源端。
在得到待加速处理的目标数据包对应的目标数据报文格式之后，按照目标数据报文格式对目标数据包进行加速处理，得到处理后数据，并将处理后数据返回给数据来源端。例如，FPGA异构加速卡按照目标数据报文格式中的数据流格式对目标数据包进行解析，得到解析后的待加速处理的数据，再按照目标数据报文格式中的使用算法类型对待加速处理的数据进行加速处理，如实现人工智能、高性能计算等应用的加速，得到处理后数据，将处理后数据返回给数据来源端。通过从配置信息表中匹配数据来源端标识信息，根据匹配结果，从配置信息表中直接读取数据来源端标识信息对应的目标数据报文格式，或者根据待加速处理的目标数据包本身的特性自定义数据报文格式，从而使得目标数据报文格式自适应待加速处理的目标数据包，不需要预先通过服务器对待加速处理的目标数据包通过协议转化为PCIE协议的数据，省去了服务器对待加速处理数据的硬盘存储、转发以及协议处理流程，避免了对服务器的依赖，降低了传输时延。
由上述技术方案可知，当数据来源端需要目标数据包进行加速处理时，直接将目标数据包发送给FPGA异构加速卡，FPGA异构加速卡通过对目标数据包进行解析，得到数据来源端标识信息，并根据来源端标识信息查找配置信息表中是否存在来源端标识信息。若从配置信息表中匹配到来源端标识信息，则直接从配置信息表中读取目标数据报文格式，按照目标数据报文格式对目标数据包进行加速处理；若从配置信息表中未匹配到来源端标识信息，则根据待加速处理的目标数据包自定义数据报文格式，得到目标数据报文格式，按照目标数据报文格式对目标数据包进行加速处理。从而实现主机端与FPGA异构加速卡之间的直接数据通信。不需要经过服务器的协议处理及转发过程，系统结构得到了简化，方便部署，较大地降低了传输时延，避免了对服务器的依赖。
需要说明的是，基于上述实施例，本发明实施例还提供了相应的改进方案。在后续实施例中涉及与上述实施例中相同步骤或相应步骤之间可相互参考，相应的有益效果也可相互参照，在下文的改进实施例中不再一一赘述。
参见图2，图2为本发明实施例中异构加速方法的另一种实施流程图，该方法可以包括以下步骤：
S201：对接收到的目标数据包进行解析，得到数据来源端标识信息。
参见图3，图3为本发明实施例中一种网络数据包格式的结构框图。FPGA异构加速卡上电获取自身的IP（Internet Protocol，互联网协议）地址后，接收数据来源端使用自定义的网络包数据格式完成配置的目标数据包。网络传输分为物理层、链路层、网络层、传输层。其中标准的数据包格式如图3所示，以太网报文头是链接层，互联网协议头是网络层，UDP（User Datagram Protocol，用户数据报协议）报文头是传输层。使用PAYLOAD（有效载荷）的位置自定义用于通信的数据包格式，用于完成FPGA异构加速卡的功能配置。FPGA异构加速卡通过自定义的网络数据包与数据来源端进行通信交互，实现人工智能、高性能计算等应用的加速。
S202：当配置信息表中不存在数据来源端标识信息时，判断目标数据包中是否存在配置字段，若否，则执行步骤S203，若是，则执行步骤S204。
当确定配置信息表中不存在数据来源端标识信息时，当前接收到的目标数据包可能是一个用于自定义配置的配置包，判断目标数据包中是否存在配置字段（Config），若否，则说明该目标数据包不属于配置包，执行步骤S203，若是，则说明该目标数据包属于配置包，执行步骤S206。
参见图4，图4为本发明实施例中一种自定义数据包格式的结构框图。其中：
配置字段（Config）：配置使能位，若接收到指定数据则代表该数据报文为配置报文。
数据来源互联网协议地址（Source IP）：待加速处理的数据来源IP，若FPGA异构加速卡接收到该IP地址发送的数据，则认为该数据为待处理的数据，其它IP地址的数据报文且配置字段和指定数据不符，则认为该数据报文无效。
数据流格式（Data format）：指定数据源的数据流格式，FPGA异构加速卡按照数据流格式对数据进行解析，例如数据流格式为视频流。
使用算法类型（Kernel Type）：需要处理的数据具体使用算法类型。
目的互联网协议地址（Destination IP）：目的IP，数据按照指定的算法处理完成后，将结果发送至该IP地址。
S203：不对目标数据包进行响应。
当确定目标数据包中不存在配置字段时，说明该目标数据包不属于配置包，不对目标数据包进行响应。
S204：读取配置字段。
当确定目标数据包中存在配置字段时，读取配置字段。
S205：判断配置字段是否为指定数据，若否，则返回执行步骤S203，若是，则执行步骤S206。
预先设置配置字段中用于标识是对数据报文格式进行配置使能的指定数据。在读取配置字段之后，判断配置字段是否为指定数据，若否，则说明当前并未对数据报文格式进行配置使能，不对目标数据包进行响应，若是，则说明当前目标数据包确实为用于自定义配置的配置包，执行步骤S206。
S206：根据目标数据包自定义数据报文格式，得到目标数据报文格式。
FPGA异构加速卡包括配置信息模块、协议处理模块、网络数据收发模块、加速执行单元模块。配置信息模块由FPGA异构加速卡的RAM（Random Access Memory，随机存取存储器）或者寄存器资源实现。异构加速卡上电后，该配置信息模块由所连接的主机按照上述数据包格式进行配置，配置信息将根据配置报文进行更新。配置表信息上电初始化时为空。配置模式即为当FPGA异构加速卡收到数据来源端发来的网络数据包后，进入配置模式，根据自定义格式解析出有效载荷数据段，当检验出配置字段为指定的数据时，继续接收报文，FPGA异构加速卡则将数据来源互联网协议地址、数据流格式、使用算法类型、目的互联网协议地址存储在FPGA异构加速卡的随机存取存储器或者寄存器中。
S207：根据目标数据报文格式更新配置信息表。
在根据目标数据包自定义数据报文格式，得到目标数据报文格式之后，根据目标数据报文格式更新配置信息表，即，将数据来源端标识信息与目标数据报文格式对应存储在配置信息表中。从而方便后续直接根据数据来源端标识信息从配置信息表中读取目标数据报文格式，进而按照直接读取到的目标数据报文格式进行目标数据包加速处理。
S208：当配置信息表中存在数据来源端标识信息时，从配置信息表中读取目标数据报文格式。
S209：按照目标数据报文格式对目标数据包进行加速处理，得到处理后数据，并将处理后数据返回给数据来源端。
本实施例区别于第一个实施例，还增加了其他技术方案，当然，根据实际情况和要求的不同，可将各技术方案在不影响方案完整性的基础上进行灵活组合，以更加符合不同使用场景的要求，本实施例只是给出了其中一种包含方案最多、效果最优的方案，因为情况复杂，无法对所有可能存在的方案一一列举，本领域技术人员应能意识到根据本申请提供的基本方法原理结合实际情况可以存在很多的例子，在不付出足够的创造性劳动下，应均在本申请的保护范围内。
相应于上面的方法实施例，本发明还提供了一种异构加速装置，下文描述的异构加速装置与上文描述的异构加速方法可相互对应参照。
参见图5，图5为本发明实施例中一种异构加速装置的结构框图，该装置可以包括：
数据包解析模块51，用于对接收到的目标数据包进行解析，得到数据来源端标识信息；
报文格式自定义模块52，用于当配置信息表中不存在数据来源端标识信息时，根据目标数据包自定义数据报文格式，得到目标数据报文格式；
报文格式读取模块53，用于当配置信息表中存在数据来源端标识信息时，从配置信息表中读取目标数据报文格式；
加速处理模块54，用于按照目标数据报文格式对目标数据包进行加速处理，得到处理后数据，并将处理后数据返回给数据来源端。
由上述技术方案可知，当数据来源端需要目标数据包进行加速处理时，直接将目标数据包发送给FPGA异构加速卡，FPGA异构加速卡通过对目标数据包进行解析，得到数据来源端标识信息，并根据来源端标识信息查找配置信息表中是否存在来源端标识信息。若从配置信息表中匹配到来源端标识信息，则直接从配置信息表中读取目标数据报文格式，按照目标数据报文格式对目标数据包进行加速处理；若从配置信息表中未匹配到来源端标识信息，则根据待加速处理的目标数据包自定义数据报文格式，得到目标数据报文格式，按照目标数据报文格式对目标数据包进行加速处理。从而实现主机端与FPGA异构加速卡之间的直接数据通信。不需要经过服务器的协议处理及转发过程，系统结构得到了简化，方便部署，较大地降低了传输时延，避免了对服务器的依赖。
在本发明的一种具体实施方式中，该装置还可以包括：
配置信息表更新模块，用于在根据目标数据包自定义数据报文格式，得到目标数据报文格式之后，根据目标数据报文格式更新配置信息表。
在本发明的一种具体实施方式中，该装置还可以包括：
判断模块，用于在确定配置信息表中不存在数据来源端标识信息之后，根据目标数据包自定义数据报文格式之前，判断目标数据包中是否存在配置字段；
响应拒绝模块，用于当确定目标数据包中不存在配置字段时，不对目标数据包进行响应；
报文格式自定义模块52具体为当确定目标数据包中存在配置字段时，根据目标数据包自定义数据报文格式的模块。
在本发明的一种具体实施方式中，报文格式自定义模块52包括：
字段读取子模块，用于读取配置字段；
判断子模块，用于判断配置字段是否为指定数据；
响应拒绝模块具体为当确定配置字段不是指定数据时，不对目标数据包进行响应的模块；
报文格式自定义子模块，用于当确定配置字段是指定数据时，根据目标数据包自定义数据报文格式。
相应于上面的方法实施例，本发明还提供了一种异构加速系统，下文描述的构加速系统与上文描述的异构加速方法可相互对应参照。
参见图6，图6为本发明实施例中一种异构加速系统的结构框图。该异构加速系统可以包括：
数据来源端61，用于向FPGA异构加速卡62发送目标数据包；接收处理后数据；
FPGA异构加速卡62，用于对目标数据包进行解析，得到数据来源端61标识信息；当配置信息表中不存在数据来源端61标识信息时，根据目标数据包自定义数据报文格式，得到目标数据报文格式；当配置信息表中存在数据来源端61标识信息时，从配置信息表中读取目标数据报文格式；按照目标数据报文格式对目标数据包进行加速处理，得到处理后数据，并将处理后数据返回给数据来源端61。
由上述技术方案可知，当数据来源端需要目标数据包进行加速处理时，直接将目标数据包发送给FPGA异构加速卡，FPGA异构加速卡通过对目标数据包进行解析，得到数据来源端标识信息，并根据来源端标识信息查找配置信息表中是否存在来源端标识信息。若从配置信息表中匹配到来源端标识信息，则直接从配置信息表中读取目标数据报文格式，按照目标数据报文格式对目标数据包进行加速处理；若从配置信息表中未匹配到来源端标识信息，则根据待加速处理的目标数据包自定义数据报文格式，得到目标数据报文格式，按照目标数据报文格式对目标数据包进行加速处理。从而实现主机端与FPGA异构加速卡之间的直接数据通信。不需要经过服务器的协议处理及转发过程，系统结构得到了简化，方便部署，较大地降低了传输时延，避免了对服务器的依赖。
在本发明的一种具体实施方式中，FPGA异构加速卡62，还用于在根据目标数据包自定义数据报文格式，得到目标数据报文格式之后，根据目标数据报文格式更新配置信息表。
在本发明的一种具体实施方式中，FPGA异构加速卡62，具体用于在确定配置信息表中不存在数据来源端61标识信息之后，根据目标数据包自定义数据报文格式之前，判断目标数据包中是否存在配置字段；若否，则不对目标数据包进行响应；若是，则执行根据目标数据包自定义数据报文格式的步骤。
在本发明的一种具体实施方式中，FPGA异构加速卡62，具体用于读取配置字段；判断配置字段是否为指定数据；若否，则执行不对目标数据包进行响应的步骤；若是，则执行根据目标数据包自定义数据报文格式的步骤。
在本发明的一种具体实施方式中，还包括设置于数据来源端61与FPGA异构加速卡62之间的光交换机；
数据来源端61，具体用于向光交换机发送目标数据包；
光交换机，用于将目标数据包转发至FPGA异构加速卡62；将处理后数据转发给数据来源端61；
FPGA异构加速卡62，具体用于将处理后数据返回给光交换机。
本发明实施例所提供的异构加速系统还可以包括设置于数据来源端61与FPGA异构加速卡62之间的光交换机。数据来源端61向光交换机发送目标数据包，光交换机将目标数据包转发至FPGA异构加速卡62，FPGA异构加速卡62在将目标数据包进行加速处理后将处理后数据返回给光交换机，光交换机再将处理后数据转发给数据来源端61。通过设置在便携式FPGA异构加速系统中，FPGA异构加速卡62通过光交换机机直接挂接在光交换机的网络接口中，实现异构加速卡与数据来源端61的硬件链路连接，从而为数据来源端61与FPGA异构加速卡62之间提供独享的电信号通路。
在本发明的一种具体实施方式中，还包括可移动供电装置；
移动供电装置，用于为FPGA异构加速卡62供电。
本发明实施例所提供的异构加速系统还可以包括可移动供电装置，通过可移动供电装置为FPGA异构加速卡62供电，相较于现有的依赖服务器的供电方式，本发明实施例的可移动供电装置供电方式较大地提升了便捷性。
在本发明的一种具体实施方式中，移动供电装置内置有PCIE插槽；
移动供电装置，具体用于通过将PCIE插槽与FPGA异构加速卡62的PCIE金手指对接为FPGA异构加速卡62供电。
发明实施例所提供的为FPGA异构加速卡62供电的移动供电装置内置有PCIE插槽，移动供电装置具体通过将PCIE插槽与FPGA异构加速卡62的PCIE金手指对接为FPGA异构加速卡62供电。移动供电装置的高度和长度可以设置为与FPGA异构加速卡62相等，当使用FPGA异构加速卡62时，将供电装置和异构加速卡对插，使得供电装置内置的PCIE插槽与FPGA异构加速卡62的PCIE金手指对接，从而实现了即插即用的便携式部署，
在本发明的一种具体实施方式中，移动供电装置还包括外接电源接口和电源适配器；
移动供电装置，还用于通过外接电源接口接通系统外电源，并通过电源适配器将系统外电源提供的第一电压值转化为FPGA异构加速卡62所需的第二电压值，基于第二电压值为FPGA异构加速卡62供电。
移动供电装置还包括外接电源接口和电源适配器。移动供电装置还用于通过外接电源接口接通系统外电源，并通过电源适配器将系统外电源提供的第一电压值转化为FPGA异构加速卡62所需的第二电压值，基于第二电压值为FPGA异构加速卡62供电。例如，移动供电装置外侧留电源线直接接220V，通过电源适配器实现12V电压的转换，以完成FPGA异构加速卡62的供电。
相应于上面的方法实施例，本发明还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时可实现如下步骤：
对接收到的目标数据包进行解析，得到数据来源端标识信息；当配置信息表中不存在数据来源端标识信息时，根据目标数据包自定义数据报文格式，得到目标数据报文格式；当配置信息表中存在数据来源端标识信息时，从配置信息表中读取目标数据报文格式；按照目标数据报文格式对目标数据包进行加速处理，得到处理后数据，并将处理后数据返回给数据来源端。
该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器（Read-OnlyMemory，ROM）、随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
对于本发明提供的计算机可读存储介质的介绍请参照上述方法实施例，本发明在此不做赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置、系统及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (14)

1.一种异构加速方法，其特征在于，包括：
对接收到的目标数据包进行解析，得到数据来源端标识信息；
当配置信息表中不存在所述数据来源端标识信息时，根据所述目标数据包自定义数据报文格式，得到目标数据报文格式；
当所述配置信息表中存在所述数据来源端标识信息时，从所述配置信息表中读取目标数据报文格式；
按照所述目标数据报文格式对所述目标数据包进行加速处理，得到处理后数据，并将所述处理后数据返回给数据来源端。
2.根据权利要求1所述的异构加速方法，其特征在于，在根据所述目标数据包自定义数据报文格式，得到目标数据报文格式之后，还包括：
根据所述目标数据报文格式更新所述配置信息表。
3.根据权利要求1或2所述的异构加速方法，其特征在于，在确定所述配置信息表中不存在所述数据来源端标识信息之后，根据所述目标数据包自定义数据报文格式之前，还包括：
判断所述目标数据包中是否存在配置字段；
若否，则不对所述目标数据包进行响应；
若是，则执行所述根据所述目标数据包自定义数据报文格式的步骤。
4.根据权利要求3所述的异构加速方法，其特征在于，根据所述目标数据包自定义数据报文格式，包括：
读取所述配置字段；
判断所述配置字段是否为指定数据；
若否，则执行所述不对所述目标数据包进行响应的步骤；
若是，则执行所述根据所述目标数据包自定义数据报文格式的步骤。
5.一种异构加速装置，其特征在于，包括：
数据包解析模块，用于对接收到的目标数据包进行解析，得到数据来源端标识信息；
报文格式自定义模块，用于当配置信息表中不存在所述数据来源端标识信息时，根据所述目标数据包自定义数据报文格式，得到目标数据报文格式；
报文格式读取模块，用于当所述配置信息表中存在所述数据来源端标识信息时，从所述配置信息表中读取目标数据报文格式；
加速处理模块，用于按照所述目标数据报文格式对所述目标数据包进行加速处理，得到处理后数据，并将所述处理后数据返回给数据来源端。
6.一种异构加速系统，其特征在于，包括：
数据来源端，用于向FPGA异构加速卡发送目标数据包；接收处理后数据；
FPGA异构加速卡，用于对所述目标数据包进行解析，得到数据来源端标识信息；当配置信息表中不存在所述数据来源端标识信息时，根据所述目标数据包自定义数据报文格式，得到目标数据报文格式；当所述配置信息表中存在所述数据来源端标识信息时，从所述配置信息表中读取目标数据报文格式；按照所述目标数据报文格式对所述目标数据包进行加速处理，得到所述处理后数据，并将所述处理后数据返回给所述数据来源端。
7.根据权利要求6所述的异构加速系统，其特征在于，所述FPGA异构加速卡，还用于在根据所述目标数据包自定义数据报文格式，得到目标数据报文格式之后，根据所述目标数据报文格式更新所述配置信息表。
8.根据权利要求6或7所述的异构加速系统，其特征在于，所述FPGA异构加速卡，具体用于在确定所述配置信息表中不存在所述数据来源端标识信息之后，根据所述目标数据包自定义数据报文格式之前，判断所述目标数据包中是否存在配置字段；若否，则不对所述目标数据包进行响应；若是，则执行所述根据所述目标数据包自定义数据报文格式的步骤。
9.根据权利要求8所述的异构加速系统，其特征在于，所述FPGA异构加速卡，具体用于读取所述配置字段；判断所述配置字段是否为指定数据；若否，则执行所述不对所述目标数据包进行响应的步骤；若是，则执行所述根据所述目标数据包自定义数据报文格式的步骤。
10.根据权利要求6所述的异构加速系统，其特征在于，还包括设置于所述数据来源端与所述FPGA异构加速卡之间的光交换机；
所述数据来源端，具体用于向所述光交换机发送所述目标数据包；
所述光交换机，用于将所述目标数据包转发至所述FPGA异构加速卡；将所述处理后数据转发给所述数据来源端；
所述FPGA异构加速卡，具体用于将所述处理后数据返回给所述光交换机。
11.根据权利要求6所述的异构加速系统，其特征在于，还包括可移动供电装置；
所述移动供电装置，用于为所述FPGA异构加速卡供电。
12.根据权利要求11所述的异构加速系统，其特征在于，所述移动供电装置内置有PCIE插槽；
所述移动供电装置，具体用于通过将所述PCIE插槽与所述FPGA异构加速卡的PCIE金手指对接为所述FPGA异构加速卡供电。
13.根据权利要求11所述的异构加速系统，其特征在于，所述移动供电装置还包括外接电源接口和电源适配器；
所述移动供电装置，还用于通过所述外接电源接口接通系统外电源，并通过所述电源适配器将所述系统外电源提供的第一电压值转化为所述FPGA异构加速卡所需的第二电压值，基于所述第二电压值为所述FPGA异构加速卡供电。
14.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述异构加速方法的步骤。
CN202210468196.1A 2022-04-29 2022-04-29 一种异构加速方法、装置、系统及计算机可读存储介质 Active CN114866619B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210468196.1A CN114866619B (zh) 2022-04-29 2022-04-29 一种异构加速方法、装置、系统及计算机可读存储介质
PCT/CN2022/102087 WO2023206787A1 (zh) 2022-04-29 2022-06-28 一种异构加速方法、装置、系统及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210468196.1A CN114866619B (zh) 2022-04-29 2022-04-29 一种异构加速方法、装置、系统及计算机可读存储介质

Publications (2)

Publication Number Publication Date
CN114866619A CN114866619A (zh) 2022-08-05
CN114866619B true CN114866619B (zh) 2023-08-08

Family

ID=82636191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210468196.1A Active CN114866619B (zh) 2022-04-29 2022-04-29 一种异构加速方法、装置、系统及计算机可读存储介质

Country Status (2)

Country Link
CN (1) CN114866619B (zh)
WO (1) WO2023206787A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104660574A (zh) * 2013-11-22 2015-05-27 华为技术有限公司 数据中心的配置方法、控制实体和转发实体
US10394485B1 (en) * 2018-03-29 2019-08-27 EMC IP Holding Company LLC Storage system with efficient re-synchronization mode for use in replication of data from source to target
CN111708761A (zh) * 2020-06-18 2020-09-25 浪潮云信息技术股份公司 一种分区自治的分布式异构数据库管理系统及方法
CN113900982A (zh) * 2021-12-09 2022-01-07 苏州浪潮智能科技有限公司 一种分布式异构加速平台通信方法、系统、设备及介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013048477A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Direct i/o access for system co-processors
US9891935B2 (en) * 2015-08-13 2018-02-13 Altera Corporation Application-based dynamic heterogeneous many-core systems and methods
CN111343148A (zh) * 2020-02-05 2020-06-26 苏州浪潮智能科技有限公司 一种fgpa通信数据的处理方法、系统及装置
CN112416840B (zh) * 2020-11-06 2023-05-26 浪潮(北京)电子信息产业有限公司 一种计算资源的远程映射方法、装置、设备及存储介质
CN114138476A (zh) * 2021-11-19 2022-03-04 浪潮电子信息产业股份有限公司 一种池化资源的处理方法、装置、电子设备及介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104660574A (zh) * 2013-11-22 2015-05-27 华为技术有限公司 数据中心的配置方法、控制实体和转发实体
US10394485B1 (en) * 2018-03-29 2019-08-27 EMC IP Holding Company LLC Storage system with efficient re-synchronization mode for use in replication of data from source to target
CN111708761A (zh) * 2020-06-18 2020-09-25 浪潮云信息技术股份公司 一种分区自治的分布式异构数据库管理系统及方法
CN113900982A (zh) * 2021-12-09 2022-01-07 苏州浪潮智能科技有限公司 一种分布式异构加速平台通信方法、系统、设备及介质

Also Published As

Publication number Publication date
WO2023206787A1 (zh) 2023-11-02
CN114866619A (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
CN111131037B (zh) 基于虚拟网关的数据传输方法、装置、介质与电子设备
CN110708393A (zh) 用于传输数据的方法、装置和系统
CN110324405B (zh) 消息发送方法、装置、系统及计算机可读存储介质
CN110263277A (zh) 页面数据的显示方法、更新方法、装置、设备及存储介质
CN113746749A (zh) 网络连接设备
CN111294235A (zh) 数据处理方法、装置、网关及可读存储介质
CN114500633B (zh) 数据转发方法、相关装置、程序产品及数据传输系统
CN110535812B (zh) 报文传输方法、通信装置和系统
CN114629816B (zh) 公网ip网络状态探测方法及系统
CN115484322A (zh) 数据包解封装卸载方法、装置、电子设备及存储介质
CN113596017B (zh) 一种协议解析方法、装置、软网关和存储介质
CN114866619B (zh) 一种异构加速方法、装置、系统及计算机可读存储介质
CN113010381A (zh) 一种部件管理的方法和设备
CN116567076A (zh) 一种数据报文处理方法及相关装置
CN115277553B (zh) 一种流表存储方法、装置、设备和计算机可读存储介质
CN111459819B (zh) 软件测试方法及装置、电子设备、计算机可读介质
KR101926283B1 (ko) 적어도 하나의 네트워크-연계된 객체를, 적어도 부분적으로, 할당 및/또는 구성하는 것을, 적어도 부분적으로, 허용하는 적어도 하나의 메커니즘
CN113676521A (zh) 业务请求的响应方法、装置及电子设备
CN114095458B (zh) 一种数据处理方法及装置
CN115277640B (zh) 数据处理方法、装置、智能网卡及存储介质
CN112311833B (zh) 数据更新方法和装置
CN108519912B (zh) 数据清洗方法、装置、计算机可读存储介质及电子设备
CN114827055B (zh) 数据镜像的方法、装置、电子设备及交换机集群
CN118227343A (zh) 一种数据处理方法、系统、装置、设备、介质及产品
CN117793038A (zh) 报文处理方法、装置、电子设备、计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant