CN114862654A - 一种实时模板卷积在fpga上的实现方法及系统 - Google Patents

一种实时模板卷积在fpga上的实现方法及系统 Download PDF

Info

Publication number
CN114862654A
CN114862654A CN202210393094.8A CN202210393094A CN114862654A CN 114862654 A CN114862654 A CN 114862654A CN 202210393094 A CN202210393094 A CN 202210393094A CN 114862654 A CN114862654 A CN 114862654A
Authority
CN
China
Prior art keywords
data
template
module
line
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210393094.8A
Other languages
English (en)
Inventor
薄振桐
赵鑫鑫
姜凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Inspur Science Research Institute Co Ltd
Original Assignee
Shandong Inspur Science Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Inspur Science Research Institute Co Ltd filed Critical Shandong Inspur Science Research Institute Co Ltd
Priority to CN202210393094.8A priority Critical patent/CN114862654A/zh
Publication of CN114862654A publication Critical patent/CN114862654A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Image Processing (AREA)

Abstract

本发明公开了一种实时模板卷积在FPGA上的实现方法及系统，属于图像处理技术领域；所述的方法实现平台为FPGA,在FPGA中构建n组模板卷积运算单元进行并行计算，模板大小为mxm,每组模板卷积运算单元由m个乘法器和m‑l个加法器组成；运算过程中，m个乘法器的图像数据和模板数据利用FPGA内部的m+l个寄存器给出，通过水平方向并行计算和垂直方向流水计算，实现模板卷积运算。发明方法通过在FPGA中构建n个独立的卷积运算单元并行计算和垂直方向流水计算，实现模板卷积运算，提高了模板卷积的运算速度，能够更好地满足实时性的要求。

Description

一种实时模板卷积在FPGA上的实现方法及系统
技术领域
本发明公开一种实时模板卷积在FPGA上的实现方法及系统，涉及图像处理技术领域。
背景技术
目前，模板卷积运算被广泛应用于图像增强、边缘检测以及目标识别等数字图像处理领域。模板卷积运算虽然操作简单，但运算量巨大且非常耗时。对于一个N×N的模板来说，每个输出点的运算量为N2次乘法N2-1次加法，1次除法；对于一帧大小为M×M的图像来说，输出点的数量为(M-N+1)2，总的乘法运算量将是(M-N+1)2×N2。
传统的实现方法是采用通用CPU或DSP做处理机，通过流水线方式进行模板卷积运算。由于CPU或DSP速度的限制，对于高速实时的设计，传统方法不再能满足要求。同时，因为模板越大，运算量越大，所以传统方法所使用的模板都相对较小，进而影响处理结果。
故现发明一种实时模板卷积在FPGA上的实现方法及系统，以解决上述问题。
发明内容
本发明针对现有技术的问题，提供一种实时模板卷积在FPGA上的实现方法及系统，所采用的技术方案为：一种实时模板卷积在FPGA上的实现方法，所述的方法实现平台为FPGA,在FPGA中构建n组模板卷积运算单元进行并行计算，模板大小为mxm,每组模板卷积运算单元由m个乘法器和m-l个加法器组成；运算过程中，m个乘法器的图像数据和模板数据利用FPGA内部的m+l个寄存器给出，通过水平方向并行计算和垂直方向流水计算，实现模板卷积运算。
所述方法的具体步骤如下：
S1将一帧M×N图像的第1行第1个到第m个图像数据存放到FPGA内部的第1到第m个寄存器，同时将模板的第1行数据提供给模板卷积运算单元的m个乘法器；
S2将S1中第1个到第m个寄存器中存放的m个图像数据提供给m个乘法器进行乘法运算，这相当于第1组数据；
S3在进行S2的同时，将图像该行的第m+1个图像数据更新至第m+1个寄存器；
S4保持模板数据不变，将FPGA内部第2到第m+1个寄存器中的m个图像数据提供给模板卷积运算单元的m个乘法器，进行乘法运算，这相当于第2组数据；
S5在进行S4的同时，将图像该行第m+2个图像数据更新至m+1个寄存器中闲置的一个寄存器中；
S6重复以上步骤直至图像数据运算结束。
S7将第1行至第m行所有对应组数据运算结果相加，得到模板运算处理结果；
S8将一帧图像的第2行到M-m+1行重复S1～S8。
所述S6具体步骤如下：
S601重复S1～S5，直到第1行图像数据运算结束；
S602重复S1～S601，直到第m行图像数据运算结束；
所述S8将一帧图像的第2行到M-m+1行重复S1～S8，直到完成整帧图像的模板卷积运算。
一种实时模板卷积在FPGA上的实现系统，所述的系统实现平台为FPGA,在FPGA中构建n组模板卷积运算单元进行并行计算，模板大小为mxm,每组模板卷积运算单元由m个乘法器和m-l个加法器组成；
运算过程中，m个乘法器的图像数据和模板数据利用FPGA内部的m+l个寄存器给出，通过水平方向并行计算和垂直方向流水计算，实现模板卷积运算。
所述系统具体包括数据存放模块、数据组件模块A、数据更新模块A、数据组件模块B、数据更新模块B、循环操作模块、运算处理模块和运算循环模块：
数据存放模块：将一帧M×N图像的第1行第1个到第m个图像数据存放到FPGA内部的第1到第m个寄存器，同时将模板的第1行数据提供给模板卷积运算单元的m个乘法器；
数据组件模块A：将数据存放模块中第1个到第m个寄存器中存放的m个图像数据提供给m个乘法器进行乘法运算，这相当于第1组数据；
数据更新模块A：在数据组件模块A工作的同时，将图像该行的第m+1个图像数据更新至第m+1个寄存器；
数据组件模块B：保持模板数据不变，将FPGA内部第2到第m+1个寄存器中的m个图像数据提供给模板卷积运算单元的m个乘法器，进行乘法运算，这相当于第2组数据；
数据更新模块B：在数据组件模块B工作的同时，将图像该行第m+2个图像数据更新至m+1个寄存器中闲置的一个寄存器中；
循环操作模块：重复以上步骤直至图像数据运算结束。
运算处理模块：将第1行至第m行所有对应组数据运算结果相加，得到模板运算处理结果；
运算循环模块：将一帧图像的第2行到M-m+1行重复S1～S8。
所述循环操作模块具体包括第一循环模块和第二循环模块：
第一循环模块：重复之前的模块工作，直到第1行图像数据运算结束；
第二循环模块：重复之前的模块工作，直到第m行图像数据运算结束；
所述运算循环模块将一帧图像的第2行到M-m+1行重复S1～S8，直到完成整帧图像的模板卷积运算。
本发明的有益效果为：本发明方法通过在FPGA中构建n个独立的卷积运算单元并行计算和垂直方向流水计算，实现模板卷积运算，提高了模板卷积的运算速度，能够更好地满足实时性的要求。同时由于能够在FPGA中建立多个运算单元，而且运算能力相比传统的CPU或DSP大大提高，增大了卷积模板的大小，从而改善了模板卷积的处理结果，可应用于图像增强、边缘检测以及目标识别等数字图像处理技术领域，尤其用于对实时性要求较高的系统。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明方法实施例的模板卷积运算单元计算示意图；图2是本发明方法实施例的模板运算到哪元并行流水运算流程图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
实施例一：
一种实时模板卷积在FPGA上的实现方法，所述的方法实现平台为FPGA,在FPGA中构建n组模板卷积运算单元进行并行计算，模板大小为mxm,每组模板卷积运算单元由m个乘法器和m-l个加法器组成；运算过程中，m个乘法器的图像数据和模板数据利用FPGA内部的m+l个寄存器给出，通过水平方向并行计算和垂直方向流水计算，实现模板卷积运算；
进一步的，所述方法的具体步骤如下：
S1将一帧M×N图像的第1行第1个到第m个图像数据存放到FPGA内部的第1到第m个寄存器，同时将模板的第1行数据提供给模板卷积运算单元的m个乘法器；
S2将S1中第1个到第m个寄存器中存放的m个图像数据提供给m个乘法器进行乘法运算，这相当于第1组数据；
S3在进行S2的同时，将图像该行的第m+1个图像数据更新至第m+1个寄存器；
S4保持模板数据不变，将FPGA内部第2到第m+1个寄存器中的m个图像数据提供给模板卷积运算单元的m个乘法器，进行乘法运算，这相当于第2组数据；
S5在进行S4的同时，将图像该行第m+2个图像数据更新至m+1个寄存器中闲置的一个寄存器中；
S6重复以上步骤直至图像数据运算结束；
S7将第1行至第m行所有对应组数据运算结果相加，得到模板运算处理结果；
S8将一帧图像的第2行到M-m+1行重复S1～S8；
如图1所示，本发明方法采用4组模板卷积运算单元进行并行计算，模板大小为15x15；每组模板卷积运算单元由15个乘法器和14个加法器组成；在运算过程中，15个乘法器的图像数据和模板数据利用FPGA内部16个寄存器给出，通过水平力向并行计算和垂直力向流水计算，实现模板卷积运算；
进一步的，所述S6具体步骤如下：
S601重复S1～S5，直到第1行图像数据运算结束；
S602重复S1～S601，直到第m行图像数据运算结束；
再进一步的，所述S8将一帧图像的第2行到M-m+1行重复S1～S8，直到完成整帧图像的模板卷积运算；
如图2所示，基于FPGA的实时模板卷积实现方法，模板运算单元的并行和流水运算步骤如下：
(la)将一阵图像的第1行第1到第15个图像数据存放到第1到第15个寄存器，同时将模板的第1行数据提供给模板卷积运算单元的15个乘法器；
(1b)将步骤(la)中第1个到第15个寄存器中存放的15个图像数据提供给15个乘法器进行乘法运算，这相当于第1组数据；
(lc)在进行步骤(1b)的同时，将该行第16个图像数据更新至第16个寄存器；
(1d)步骤(1b)(lc)结束后，保持模板数据不变，将第2到第16个寄存器中的15个图像数据提供给模板卷积运算单元的15个乘法器，进行乘法运算，这相当于第2组数据；
(le)在进行步骤(1d)的同时，将该行第17个图像数据更新至16个寄存器中闲置的一个寄存器中，此时为第1个寄存器；
结果，到此完成了模板在原始输入图像上扫描1行的运算；
(1f)重复步骤(la)至(li)，直到完成整帧图像的模板卷积运算；
上述模板尺寸为15×15，对于小尺寸模板的运算，可以通过将15×15模板边缘置0实现；上述模板卷积运算单元由15个乘法器和14个加法器组成，15个乘法器进行并行乘法运算；上述寄存器共使用31个，其中15个寄存器存放卷积模板数据，16个寄存器存放图像数据；上述模板运算过程采用4个独立模板卷积运算单元，即可同时并行计算4行图像数据。
实施例二：
一种实时模板卷积在FPGA上的实现系统，所述的系统实现平台为FPGA,在FPGA中构建n组模板卷积运算单元进行并行计算，模板大小为mxm,每组模板卷积运算单元由m个乘法器和m-l个加法器组成；
运算过程中，m个乘法器的图像数据和模板数据利用FPGA内部的m+l个寄存器给出，通过水平方向并行计算和垂直方向流水计算，实现模板卷积运算；
进一步的，所述系统具体包括数据存放模块、数据组件模块A、数据更新模块A、数据组件模块B、数据更新模块B、循环操作模块、运算处理模块和运算循环模块：
数据存放模块：将一帧M×N图像的第1行第1个到第m个图像数据存放到FPGA内部的第1到第m个寄存器，同时将模板的第1行数据提供给模板卷积运算单元的m个乘法器；
数据组件模块A：将数据存放模块中第1个到第m个寄存器中存放的m个图像数据提供给m个乘法器进行乘法运算，这相当于第1组数据；
数据更新模块A：在数据组件模块A工作的同时，将图像该行的第m+1个图像数据更新至第m+1个寄存器；
数据组件模块B：保持模板数据不变，将FPGA内部第2到第m+1个寄存器中的m个图像数据提供给模板卷积运算单元的m个乘法器，进行乘法运算，这相当于第2组数据；
数据更新模块B：在数据组件模块B工作的同时，将图像该行第m+2个图像数据更新至m+1个寄存器中闲置的一个寄存器中；
循环操作模块：重复以上步骤直至图像数据运算结束；
运算处理模块：将第1行至第m行所有对应组数据运算结果相加，得到模板运算处理结果；
运算循环模块：将一帧图像的第2行到M-m+1行重复以上操作；
进一步的，所述循环操作模块具体包括第一循环模块和第二循环模块：
第一循环模块：重复之前的模块工作，直到第1行图像数据运算结束；
第二循环模块：重复之前的模块工作，直到第m行图像数据运算结束；
再进一步的，所述运算循环模块将一帧图像的第2行到M-m+1行重复以上操作，直到完成整帧图像的模板卷积运算。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种实时模板卷积在FPGA上的实现方法，其特征是所述的方法实现平台为FPGA,在FPGA中构建n组模板卷积运算单元进行并行计算，模板大小为mxm,每组模板卷积运算单元由m个乘法器和m-l个加法器组成；运算过程中，m个乘法器的图像数据和模板数据利用FPGA内部的m+l个寄存器给出，通过水平方向并行计算和垂直方向流水计算，实现模板卷积运算。
2.根据权利要求1所述的方法，其特征是所述方法的具体步骤如下：
S1将一帧M×N图像的第1行第1个到第m个图像数据存放到FPGA内部的第1到第m个寄存器，同时将模板的第1行数据提供给模板卷积运算单元的m个乘法器；
S2将S1中第1个到第m个寄存器中存放的m个图像数据提供给m个乘法器进行乘法运算，这相当于第1组数据；
S3在进行S2的同时，将图像该行的第m+1个图像数据更新至第m+1个寄存器；
S4保持模板数据不变，将FPGA内部第2到第m+1个寄存器中的m个图像数据提供给模板卷积运算单元的m个乘法器，进行乘法运算，这相当于第2组数据；
S5在进行S4的同时，将图像该行第m+2个图像数据更新至m+1个寄存器中闲置的一个寄存器中；
S6重复以上步骤直至图像数据运算结束。
S7将第1行至第m行所有对应组数据运算结果相加，得到模板运算处理结果；
S8将一帧图像的第2行到M-m+1行重复S1～S8。
3.根据权利要求2所述的方法，其特征是所述S6具体步骤如下：
S601重复S1～S5，直到第1行图像数据运算结束；
S602重复S1～S601，直到第m行图像数据运算结束。
4.根据权利要求3所述的方法，其特征是所述S8将一帧图像的第2行到M-m+1行重复S1～S8，直到完成整帧图像的模板卷积运算。
5.一种实时模板卷积在FPGA上的实现系统，其特征是所述的系统实现平台为FPGA,在FPGA中构建n组模板卷积运算单元进行并行计算，模板大小为mxm,每组模板卷积运算单元由m个乘法器和m-l个加法器组成；
运算过程中，m个乘法器的图像数据和模板数据利用FPGA内部的m+l个寄存器给出，通过水平方向并行计算和垂直方向流水计算，实现模板卷积运算。
6.根据权利要求5所述的系统，其特征是所述系统具体包括数据存放模块、数据组件模块A、数据更新模块A、数据组件模块B、数据更新模块B、循环操作模块、运算处理模块和运算循环模块：
数据存放模块：将一帧M×N图像的第1行第1个到第m个图像数据存放到FPGA内部的第1到第m个寄存器，同时将模板的第1行数据提供给模板卷积运算单元的m个乘法器；
数据组件模块A：将数据存放模块中第1个到第m个寄存器中存放的m个图像数据提供给m个乘法器进行乘法运算，这相当于第1组数据；
数据更新模块A：在数据组件模块A工作的同时，将图像该行的第m+1个图像数据更新至第m+1个寄存器；
数据组件模块B：保持模板数据不变，将FPGA内部第2到第m+1个寄存器中的m个图像数据提供给模板卷积运算单元的m个乘法器，进行乘法运算，这相当于第2组数据；
数据更新模块B：在数据组件模块B工作的同时，将图像该行第m+2个图像数据更新至m+1个寄存器中闲置的一个寄存器中；
循环操作模块：重复以上步骤直至图像数据运算结束。
运算处理模块：将第1行至第m行所有对应组数据运算结果相加，得到模板运算处理结果；
运算循环模块：将一帧图像的第2行到M-m+1行重复以上操作。
7.根据权利要求6所述的系统，其特征是所述循环操作模块具体包括第一循环模块和第二循环模块：
第一循环模块：重复之前的模块工作，直到第1行图像数据运算结束；
第二循环模块：重复之前的模块工作，直到第m行图像数据运算结束。
8.根据权利要求7所述的系统，其特征是所述运算循环模块将一帧图像的第2行到M-m+1行重复以上操作，直到完成整帧图像的模板卷积运算。
CN202210393094.8A 2022-04-15 2022-04-15 一种实时模板卷积在fpga上的实现方法及系统 Withdrawn CN114862654A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210393094.8A CN114862654A (zh) 2022-04-15 2022-04-15 一种实时模板卷积在fpga上的实现方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210393094.8A CN114862654A (zh) 2022-04-15 2022-04-15 一种实时模板卷积在fpga上的实现方法及系统

Publications (1)

Publication Number Publication Date
CN114862654A true CN114862654A (zh) 2022-08-05

Family

ID=82632308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210393094.8A Withdrawn CN114862654A (zh) 2022-04-15 2022-04-15 一种实时模板卷积在fpga上的实现方法及系统

Country Status (1)

Country Link
CN (1) CN114862654A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104035750A (zh) * 2014-06-11 2014-09-10 西安电子科技大学 一种基于fpga的实时模板卷积实现方法
CN107656899A (zh) * 2017-09-27 2018-02-02 深圳大学 一种基于fpga的模板卷积实现方法和系统
CN109447085A (zh) * 2018-09-07 2019-03-08 西安电子科技大学 一种模板卷积运算方法
CN112529799A (zh) * 2020-12-07 2021-03-19 中国工程物理研究院流体物理研究所 一种基于fpga卷积神经网络结构的光学像差畸变校正系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104035750A (zh) * 2014-06-11 2014-09-10 西安电子科技大学 一种基于fpga的实时模板卷积实现方法
CN107656899A (zh) * 2017-09-27 2018-02-02 深圳大学 一种基于fpga的模板卷积实现方法和系统
CN109447085A (zh) * 2018-09-07 2019-03-08 西安电子科技大学 一种模板卷积运算方法
CN112529799A (zh) * 2020-12-07 2021-03-19 中国工程物理研究院流体物理研究所 一种基于fpga卷积神经网络结构的光学像差畸变校正系统

Similar Documents

Publication Publication Date Title
CN109886400B (zh) 基于卷积核拆分的卷积神经网络硬件加速器系统及其计算方法
US11334648B2 (en) Matrix multiplier
US10585621B2 (en) Statically-schedulable feed and drain structure for systolic array architecture
CN108205702B (zh) 一种多输入多输出矩阵卷积的并行处理方法
CN108647773B (zh) 一种可重构卷积神经网络的硬件互连系统
CN106846235B (zh) 一种利用NVIDIA Kepler GPU汇编指令加速的卷积优化方法及系统
CN112836813B (zh) 一种用于混合精度神经网络计算的可重构脉动阵列系统
CN111738433A (zh) 一种可重配置的卷积硬件加速器
CN114781629B (zh) 基于并行复用的卷积神经网络的硬件加速器及并行复用方法
Shen et al. Scale-out acceleration for 3D CNN-based lung nodule segmentation on a multi-FPGA system
CN111198670B (zh) 执行矩阵乘法运算的方法、电路及soc
CN111008691A (zh) 一种权值和激活值都二值化的卷积神经网络加速器架构
CN114862654A (zh) 一种实时模板卷积在fpga上的实现方法及系统
CN116822616A (zh) 一种用于大语言模型中Softmax函数训练的装置
CN116109481A (zh) 缩放方法、芯片、存储介质及电子设备
KR102372869B1 (ko) 인공 신경망을 위한 행렬 연산기 및 행렬 연산 방법
CN110163793B (zh) 卷积计算加速方法和装置
CN109558638B (zh) Fft处理器
CN111368250B (zh) 基于傅里叶变换/逆变换的数据处理系统、方法及设备
US11848688B2 (en) Decoding method and device, apparatus, and storage medium
Wang et al. An FPGA-Based Reconfigurable CNN Training Accelerator Using Decomposable Winograd
CN110659446A (zh) 一种卷积运算控制方法、装置、介质和程序产品
CN116432725A (zh) 嵌入式设备可配置的神经网络运算器及嵌入式设备
WO2023092669A1 (zh) 一种基于脉动阵列的多精度加速器及其数据处理方法
CN116451004A (zh) 一种用于矩阵求逆和矩阵乘法的处理器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220805

WW01 Invention patent application withdrawn after publication