CN114860286A - 一种cpld无感升级方法、系统、存储介质及设备 - Google Patents
一种cpld无感升级方法、系统、存储介质及设备 Download PDFInfo
- Publication number
- CN114860286A CN114860286A CN202210577671.9A CN202210577671A CN114860286A CN 114860286 A CN114860286 A CN 114860286A CN 202210577671 A CN202210577671 A CN 202210577671A CN 114860286 A CN114860286 A CN 114860286A
- Authority
- CN
- China
- Prior art keywords
- cpld
- server
- upgrading
- power
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 230000001939 inductive effect Effects 0.000 claims abstract description 39
- 230000004044 response Effects 0.000 claims abstract description 20
- 230000008569 process Effects 0.000 claims description 25
- 238000012544 monitoring process Methods 0.000 claims description 11
- 238000004590 computer program Methods 0.000 claims description 10
- 238000010200 validation analysis Methods 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 6
- 238000011084 recovery Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 230000002159 abnormal effect Effects 0.000 description 6
- 230000001960 triggered effect Effects 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
Abstract
本发明提供了一种CPLD无感升级方法、系统、存储介质及设备，方法包括：在服务器中设置无感升级使能信号，且所述无感升级使能信号配置为PG信号及控制信号同时为高时有效，并且所述控制信号默认为低；服务器开机上电，CPLD控制上电时序，PG信号拉高，并由BMC监测并判断服务器状态；响应于监测到服务器进入开机状态，BMC通过i2c将所述控制信号拉高，使得根据升级需求刷新CPLD芯片flash中的数据，其中CPLD将关键数据记录于UFM中；BMC发送重加载指令以执行CPLD升级，并且CPLD锁存管脚电压以保持服务器通电状态；响应于重加载执行完毕，CPLD从UFM中恢复所述关键数据并释放管脚电压锁存。根据本发明优化了CPLD无感升级的可靠性和执行性。
Description
技术领域
本发明涉及服务器技术领域，尤其涉及服务器控制系统技术领域，具体涉及服务器控制系统中的CPLD升级。
背景技术
CPLD(Complex Programmable logic device，复杂可编程逻辑器件)作为可编程逻辑器件广泛应用于服务器控制系统中，承担电源开关控制、上电时序控制、异常监控、实现低速总线协议如：i2c(简单双向二线制同步串行总线)、SGPIO(Serial General-purposeinput/output，串行通用输入/输出)、eSPI(Enhanced Serial Peripheral Interface总线)等功能。在服务器使用过程中，不可避免的需要对CPLD代码进行升级，如何确保升级CPLD过程中服务器不掉电且业务无需中断是技术人员需要解决的问题。
目前常见的方式是使用BMC升级CPLD，并且在升级过程中触发CPLD的hitless无感升级功能，即升级过程中CPLD会锁存当前管脚电压，实现板卡不掉电升级。
无感升级触发方式有两种：
第一，使用BMC(Baseboard Manager Controller，基板管理控制器)的GPIO(General-purpose input/output，通用型之输入输出)控制hitless_en-无感升级使能信号。当BMC升级CPLD时拉高此信号使其有效，在升级完成后CPLD发出升级完成信号给BMC，BMC收到后再拉低hitless_en。此升级完成信号可通过GPIO发送，也可通过i2c上报BMC。
第二，使用外部器件的PG(POWER GOOD，电源正常)信号，此信号在服务器上电过程中被拉高后始终保持有效，可以作为CPLD无感升级的使能信号。
然而，上述两种方式均具有相应的缺点或不足。
当使用BMC的GPIO控制hitless_en信号时，若在升级过程中BMC挂死hitless_en信号失去控制会导致无感升级功能失效，CPLD无法锁存当前管脚状态，可能导致服务器出现异常掉电，导致业务中断。
当使用板卡上其他电子器件的PG信号作为hitless_en信号时，可以确保无感升级功能始终保持有效，但可能出现服务器首次上电过程中，CPLD尚未加载完成，PG信号已经有效的情况，这会误触发无感升级功能，使得上电过程中CPLD锁存管脚状态，导致服务器出现上电异常。
此外无论使用那种方式控制hitless_en信号，在CPLD升级过程中其内部寄存器的值都会被清除。这意味着若是在服务器power on(开机)状态下升级CPLD虽然可以确保服务器不掉电但部分业务可能会因寄存器被清除而出现异常，而在power off(关机)状态下升级可以降低风险但却需要将业务下线，给用户带来不便。
因此，针对现有技术中的上述缺点、问题，需要提出一种优化的CPLD无感升级方法，即保证无感升级功能的有效性，又不会出现由于无感升级功能的误触发导致服务器上电异常，同时确保用户业务不受影响。
发明内容
有鉴于此，本发明的目的在于提出一种改进的CPLD无感升级的方法、系统、存储介质及设备，从而解决现有技术中BMC挂死hitless_en信号失去控制会导致无感升级功能失效、由于无感升级功能的误触发导致服务器上电异常、用户业务会因寄存器被清除而出现异常等问题。
基于上述目的，一方面，本发明提供了一种CPLD无感升级方法，其中该方法包括以下步骤：
在服务器中设置无感升级使能信号，且所述无感升级使能信号配置为PG信号及控制信号同时为高时有效，并且所述控制信号默认为低；
服务器开机上电，CPLD控制上电时序，PG信号拉高，并由BMC监测并判断服务器状态；
响应于监测到服务器进入开机状态，BMC通过i2c将所述控制信号拉高，使得根据升级需求刷新CPLD芯片flash中的数据，其中CPLD将关键数据记录于UFM(User FlashMemory，用户闪存)中；
BMC发送重加载指令以执行CPLD升级，并且CPLD锁存管脚电压以保持服务器通电状态；
响应于重加载执行完毕，CPLD从UFM中恢复所述关键数据并释放管脚电压锁存。
在根据本发明的CPLD无感升级方法的一些实施例中，所述响应于监测到服务器进入开机状态，BMC通过i2c将所述控制信号拉高，使得根据升级需求刷新CPLD芯片flash中的数据，其中CPLD将关键数据记录于UFM中进一步包括：
响应于服务器上电过程完毕，CPLD通过i2c上报服务器进入开机状态。
在根据本发明的CPLD无感升级方法的一些实施例中，所述响应于监测到服务器进入开机状态，BMC通过i2c将所述控制信号拉高，使得根据升级需求刷新CPLD芯片flash中的数据，其中CPLD将关键数据记录于UFM中进一步包括：
所述控制信号的值记录在所述CPLD的寄存器中。
在根据本发明的CPLD无感升级方法的一些实施例中，所述响应于重加载执行完毕，CPLD从UFM中恢复所述关键数据并释放管脚电压锁存进一步包括：
响应于重加载执行完毕，CPLD延迟一定时间后释放管脚电压锁存。
本发明的另一方面，还提供了一种CPLD无感升级系统，其中包括：
使能信号配置模块，所述使能信号配置模块配置为在服务器中设置无感升级使能信号，且所述无感升级使能信号配置为PG信号及控制信号同时为高时有效，并且所述控制信号默认为低；
开机上电控制模块，所述开机上电控制模块配置为服务器开机上电，CPLD控制上电时序，PG信号拉高，并由BMC监测并判断服务器状态；
使能信号生效模块，所述使能信号生效模块配置为响应于监测到服务器进入开机状态，BMC通过i2c将所述控制信号拉高，使得根据升级需求刷新CPLD芯片flash中的数据，其中CPLD将关键数据记录于UFM中；
无感升级执行模块，所述无感升级执行模块配置为BMC发送重加载指令以执行CPLD升级，并且CPLD锁存管脚电压以保持服务器通电状态；
元件状态恢复模块，所述元件状态恢复模块配置为响应于重加载执行完毕，CPLD从UFM中恢复所述关键数据并释放管脚电压锁存。
根据本发明的CPLD无感升级系统的一些实施例中，所述使能信号生效模块进一步配置为：
响应于服务器上电过程完毕，CPLD通过i2c上报服务器进入开机状态。
根据本发明的CPLD无感升级系统的一些实施例中，所述使能信号生效模块进一步配置为：
所述控制信号的值记录在所述CPLD的寄存器中。
根据本发明的CPLD无感升级系统的一些实施例中，所述元件状态恢复模块进一步配置为：
响应于重加载执行完毕，CPLD延迟一定时间后释放管脚电压锁存。
本发明的再一方面，还提供了一种计算机可读存储介质，存储有计算机程序指令，该计算机程序指令被执行时实现上述任一项根据本发明的CPLD无感升级方法。
本发明的又一方面，还提供了一种计算机设备，包括存储器和处理器，该存储器中存储有计算机程序，该计算机程序被处理器执行时执行上述任一项根据本发明的CPLD无感升级方法。
本发明至少具有以下有益技术效果：基于本发明的方法，使用服务器中的其它器件的PG信号作为hitless_en信号并利用BMC通过i2c下发的控制信号来决定当前是否应该触发无感升级。并且在系统运行过程中，利用CPLD内部资源记录关键数据，确保无需poweroff也可无风险升级CPLD。根据本发明可以确保CPLD升级过程中保持服务器系统运行的稳定，并利用CPLD内部资源记录运行过程中的关键数据，在power off条件下也能保证升级完成后的业务稳定。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
在图中：
图1示出了根据本发明的CPLD无感升级方法的实施例的流程示意图；
图2示出了根据本发明的CPLD无感升级方法的实施例的示意性框图；
图3示出了根据本发明的CPLD无感升级系统的实施例的示意性框图；
图4示出了根据本发明的实现CPLD无感升级方法的计算机可读存储介质的实施例的示意图；
图5示出了根据本发明的实现CPLD无感升级方法的计算机设备的实施例的硬件结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称的非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备固有的其他步骤或单元。
简单地说，本发明的构思基于在CPLD内部建立一个双重控制模块，引入两种控制信号控制无感升级功能，并且在服务器运行过程中实时记录内部关键数据，确保在poweron状态下更新CPLD后业务不受影响。图1示出了根据本发明的CPLD无感升级方法的实施例的流程示意图。
为此，本发明的第一方面，提供了一种CPLD无感升级方法100。图2示出了根据本发明的CPLD无感升级方法的实施例的示意性框图。在如图2所示的实施例中，该方法包括：
步骤S110：在服务器中设置无感升级使能信号，且所述无感升级使能信号配置为PG信号及控制信号同时为高时有效，并且所述控制信号默认为低；
步骤S120：服务器开机上电，CPLD控制上电时序，PG信号拉高，并由BMC监测并判断服务器状态；
步骤S130：响应于监测到服务器进入开机状态，BMC通过i2c将所述控制信号拉高，使得根据升级需求刷新CPLD芯片flash中的数据，其中CPLD将关键数据记录于UFM中；
步骤S140：BMC发送重加载指令以执行CPLD升级，并且CPLD锁存管脚电压以保持服务器通电状态；
步骤S150：响应于重加载执行完毕，CPLD从UFM中恢复所述关键数据并释放管脚电压锁存。
总的来说，针对现有技术中存在的上述问题，本发明在CPLD内部建立一个双重控制模块，并引入无感升级使能信号。即引入两种信号控制无感升级功能，这两种信号共同影响无感升级使能信号。因此，在步骤S110中，在服务器中设置无感升级使能信号，且所述无感升级使能信号配置为PG信号及控制信号同时为高时有效，并且所述控制信号默认为低。
随后，在服务器开机上电时，在步骤S120中，CPLD控制上电时序，PG信号拉高，并由BMC监测并判断服务器状态。此时，由于控制信号仍默认为低，虽然PG信号已经拉高，但是仍然确保无论PG信号是否出现异常(异常状态例如为CPLD尚未加载完成PG信号就拉高)都不会在上电时误触发无感升级功能。
在此基础上，当BMC监测到服务器进入开机状态后，在步骤S130中，BMC通过i2c将所述控制信号拉高，使得无感升级使能信号有效，进而使得无感升级功能生效。当需要升级CPLD时，BMC刷新CPLD芯片flash中的数据，并且此时CPLD将关键数据记录于UFM中，确保重加载后数据不会丢失。
然后在步骤S140中BMC发送重加载指令以执行CPLD升级，并且CPLD锁存管脚电压以保持服务器通电状态。换句话说，BMC发送重加载指令，此时由于无感升级使能信号(hitless_en)有效，CPLD会将管脚电压锁存确保服务器正常工作不掉电。由于BMC是通过i2c下发控制指令，其最新一次下发的指令已被记录于CPLD中，因此即使在此时BMC挂死也不会影响无感升级功能。
最后当重加载执行完毕后，在步骤S150中，CPLD从UFM中恢复所述关键数据并释放管脚电压锁存。具体地，在完成重加载后，CPLD从UFM中读取到之前记录的关键数据，并随后释放管脚，从而实现power on状态下的无感升级。
基于上述实施例，根据本发明提出的方法在CPLD内部建立一个双重控制模块，引入两种控制信号控制无感升级功能，并且在服务器运行过程中实时记录内部关键数据，确保在power on状态下更新CPLD后业务不受影响，同时确保CPLD升级过程中保持服务器系统运行的稳定，并利用CPLD内部资源记录运行过程中的关键数据，在power off条件下也能保证升级完成后的业务稳定。
下面结合图1和图2进一步说明根据本发明的方法。
本发明使用某器件的PG信号作为hitless_en信号并利用BMC通过i2c下发的控制信号来决定当前是否应该触发无感升级。并且在系统运行过程中，利用CPLD内部资源记录关键数据，确保无需power off也可无风险升级CPLD。如图1所示，根据本发明的方法可以进一步地根据以下实施例实现。
首先，无感升级使能信号需要PG信号为高且BMC下发的控制信号也为高时才能触发，在首次开机上电时，BMC的控制信号默认为低，确保无论PG信号是否出现异常(异常状态为CPLD尚未加载完成PG信号就拉高)都不会在上电时误触发无感升级功能。
随后，服务器进入power on状态后，CPLD可通过i2c上报当前服务器状态，BMC确认已开机后可下发指令将控制信号拉高(也可在升级CPLD之前拉高)。此时hitless_en信号有效。该控制信号的值会记录于CPLD寄存器中，除非BMC再次下发指令改变否则不会随BMC工作状态而改变。
因此，在根据本发明的CPLD无感升级方法100的一些实施例中，步骤S130：响应于监测到服务器进入开机状态，BMC通过i2c将所述控制信号拉高，使得根据升级需求刷新CPLD芯片flash中的数据，其中CPLD将关键数据记录于UFM中进一步包括：响应于服务器上电过程完毕，CPLD通过i2c上报服务器进入开机状态。
此外，优选地，在根据本发明的CPLD无感升级方法100的一些实施例中，步骤S130：响应于监测到服务器进入开机状态，BMC通过i2c将所述控制信号拉高，使得根据升级需求刷新CPLD芯片flash中的数据，其中CPLD将关键数据记录于UFM中进一步包括：所述控制信号的值记录在所述CPLD的寄存器中。
在此基础上，当需要升级CPLD时，BMC会先刷新CPLD芯片flash中的数据，此时CPLD会将关键数据记录于UFM(User Flash Memory，用户闪存，集成在CPLD芯片内部)中，确保重加载后数据不会丢失。
随后，BMC发送重加载指令，此时因hitless_en信号有效，CPLD会将管脚电压锁存确保服务器正常工作不掉电。因BMC是通过i2c下发控制指令，其最新一次下发的指令已被记录于CPLD中，在此时即使BMC挂死也不会影响无感升级功能。
最后，重加载完成后，CPLD会继续锁存管脚一段时间(通常为几秒钟)，待其内部完成上电时序并从UFM中读取到之前记录的关键数据后，释放管脚，从而实现power on状态下的无感升级。
为此，在根据本发明的CPLD无感升级方法100的一些实施例中，步骤S150：响应于重加载执行完毕，CPLD从UFM中恢复所述关键数据并释放管脚电压锁存进一步包括：响应于重加载执行完毕，CPLD延迟一定时间后释放管脚电压锁存。
综合根据本发明的前述实施例，本发明在CPLD内部建立一个双重控制模块，引入两种控制信号控制无感升级功能，并且在服务器运行过程中实时记录内部关键数据，确保在power on状态下更新CPLD后业务不受影响。也就是说，基于本发明的方法，使用服务器中的其它器件的PG信号作为hitless_en信号并利用BMC通过i2c下发的控制信号来决定当前是否应该触发无感升级。并且在系统运行过程中，利用CPLD内部资源记录关键数据，确保无需power off也可无风险升级CPLD。根据本发明可以确保CPLD升级过程中保持服务器系统运行的稳定，并利用CPLD内部资源记录运行过程中的关键数据，在power off条件下也能保证升级完成后的业务稳定。
本发明的第二方面，还提供了一种CPLD无感升级系统200。图3示出了根据本发明的CPLD无感升级系统200的实施例的示意性框图。如图3所示，该系统包括：
使能信号配置模块210，所述使能信号配置模块210配置为在服务器中设置无感升级使能信号，且所述无感升级使能信号配置为PG信号及控制信号同时为高时有效，并且所述控制信号默认为低；
开机上电控制模块220，所述开机上电控制模块220配置为服务器开机上电，CPLD控制上电时序，PG信号拉高，并由BMC监测并判断服务器状态；
使能信号生效模块230，所述使能信号生效模块230配置为响应于监测到服务器进入开机状态，BMC通过i2c将所述控制信号拉高，使得根据升级需求刷新CPLD芯片flash中的数据，其中CPLD将关键数据记录于UFM中；
无感升级执行模块240，所述无感升级执行模块240配置为BMC发送重加载指令以执行CPLD升级，并且CPLD锁存管脚电压以保持服务器通电状态；
元件状态恢复模块250，所述元件状态恢复模块250配置为响应于重加载执行完毕，CPLD从UFM中恢复所述关键数据并释放管脚电压锁存。
根据本发明的CPLD无感升级系统200的一些实施例中，所述使能信号生效模块230进一步配置为：响应于服务器上电过程完毕，CPLD通过i2c上报服务器进入开机状态。
根据本发明的CPLD无感升级系统200的一些实施例中，所述使能信号生效模块230进一步配置为：所述控制信号的值记录在所述CPLD的寄存器中。
根据本发明的CPLD无感升级系统200的一些实施例中，所述元件状态恢复模块250进一步配置为：响应于重加载执行完毕，CPLD延迟一定时间后释放管脚电压锁存。
本发明实施例的第三个方面，还提供了一种计算机可读存储介质，图4示出了根据本发明实施例提供的CPLD无感升级方法的计算机可读存储介质的示意图。如图4所示，计算机可读存储介质300存储有计算机程序指令310，该计算机程序指令310可以被处理器执行。该计算机程序指令310被执行时实现上述任意一项实施例的方法。
应当理解，在相互不冲突的情况下，以上针对根据本发明的CPLD无感升级方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的CPLD无感升级系统和存储介质。
本发明实施例的第四个方面，还提供了一种计算机设备400，包括存储器420和处理器410，该存储器中存储有计算机程序，该计算机程序被该处理器执行时实现上述任意一项实施例的方法。
如图5所示，为本发明提供的执行CPLD无感升级方法的计算机设备的一个实施例的硬件结构示意图。以如图5所示的计算机设备400为例，在该计算机设备中包括一个处理器410以及一个存储器420，并还可以包括：输入装置430和输出装置440。处理器410、存储器420、输入装置430和输出装置440可以通过总线或者其他方式连接，图5中以通过总线连接为例。输入装置430可接收输入的数字或字符信息，以及产生与CPLD无感升级有关的信号输入。输出装置440可包括显示屏等显示设备。
存储器420作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的资源监控方法对应的程序指令/模块。存储器420可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储资源监控方法的使用所创建的数据等。此外，存储器420可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器420可选包括相对于处理器410远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
处理器410通过运行存储在存储器420中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的方法。
最后需要说明的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种CPLD无感升级方法，其特征在于，包括以下步骤：
在服务器中设置无感升级使能信号，且所述无感升级使能信号配置为PG信号及控制信号同时为高时有效，并且所述控制信号默认为低；
服务器开机上电，CPLD控制上电时序，PG信号拉高，并由BMC监测并判断服务器状态；
响应于监测到服务器进入开机状态，BMC通过i2c将所述控制信号拉高，使得根据升级需求刷新CPLD芯片flash中的数据，其中CPLD将关键数据记录于UFM中；
BMC发送重加载指令以执行CPLD升级，并且CPLD锁存管脚电压以保持服务器通电状态；
响应于重加载执行完毕，CPLD从UFM中恢复所述关键数据并释放管脚电压锁存。
2.根据权利要求1所述的方法，其特征在于，所述响应于监测到服务器进入开机状态，BMC通过i2c将所述控制信号拉高，使得根据升级需求刷新CPLD芯片flash中的数据，其中CPLD将关键数据记录于UFM中进一步包括：
响应于服务器上电过程完毕，CPLD通过i2c上报服务器进入开机状态。
3.根据权利要求1或2所述的方法，其特征在于，所述响应于监测到服务器进入开机状态，BMC通过i2c将所述控制信号拉高，使得根据升级需求刷新CPLD芯片flash中的数据，其中CPLD将关键数据记录于UFM中进一步包括：
所述控制信号的值记录在所述CPLD的寄存器中。
4.根据权利要求1或2所述的方法，其特征在于，所述响应于重加载执行完毕，CPLD从UFM中恢复所述关键数据并释放管脚电压锁存进一步包括：
响应于重加载执行完毕，CPLD延迟一定时间后释放管脚电压锁存。
5.一种CPLD无感升级系统，其特征在于，包括：
使能信号配置模块，所述使能信号配置模块配置为在服务器中设置无感升级使能信号，且所述无感升级使能信号配置为PG信号及控制信号同时为高时有效，并且所述控制信号默认为低；
开机上电控制模块，所述开机上电控制模块配置为服务器开机上电，CPLD控制上电时序，PG信号拉高，并由BMC监测并判断服务器状态；
使能信号生效模块，所述使能信号生效模块配置为响应于监测到服务器进入开机状态，BMC通过i2c将所述控制信号拉高，使得根据升级需求刷新CPLD芯片flash中的数据，其中CPLD将关键数据记录于UFM中；
无感升级执行模块，所述无感升级执行模块配置为BMC发送重加载指令以执行CPLD升级，并且CPLD锁存管脚电压以保持服务器通电状态；
元件状态恢复模块，所述元件状态恢复模块配置为响应于重加载执行完毕，CPLD从UFM中恢复所述关键数据并释放管脚电压锁存。
6.根据权利要求5所述的系统，其特征在于，所述使能信号生效模块进一步配置为：
响应于服务器上电过程完毕，CPLD通过i2c上报服务器进入开机状态。
7.根据权利要求5或6所述的系统，其特征在于，所述使能信号生效模块进一步配置为：
所述控制信号的值记录在所述CPLD的寄存器中。
8.根据权利要求5或6所述的系统，其特征在于，所述元件状态恢复模块进一步配置为：
响应于重加载执行完毕，CPLD延迟一定时间后释放管脚电压锁存。
9.一种计算机可读存储介质，其特征在于，存储有计算机程序指令，所述计算机程序指令被执行时实现如权利要求1-4任意一项所述的CPLD无感升级方法。
10.一种计算机设备，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述计算机程序被所述处理器执行时执行如权利要求1-4任意一项所述的CPLD无感升级方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210577671.9A CN114860286B (zh) | 2022-05-25 | 2022-05-25 | 一种cpld无感升级方法、系统、存储介质及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210577671.9A CN114860286B (zh) | 2022-05-25 | 2022-05-25 | 一种cpld无感升级方法、系统、存储介质及设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114860286A true CN114860286A (zh) | 2022-08-05 |
| CN114860286B CN114860286B (zh) | 2024-10-15 |
Family
ID=82638715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210577671.9A Active CN114860286B (zh) | 2022-05-25 | 2022-05-25 | 一种cpld无感升级方法、系统、存储介质及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114860286B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117785248A (zh) * | 2024-02-28 | 2024-03-29 | 上海励驰半导体有限公司 | 程序升级中关键变量的注册方法、装置、存储介质及芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160224331A1 (en) * | 2013-06-18 | 2016-08-04 | Keyong JIA | Dual-bank telecommunication apparatus and method of upgrading firmware in dual-bank telecommunication apparatus |
| CN113127045A (zh) * | 2021-04-25 | 2021-07-16 | 中科可控信息产业有限公司 | 一种电子设备及cpld固件加载方法 |
| CN113590153A (zh) * | 2021-07-25 | 2021-11-02 | 苏州浪潮智能科技有限公司 | 一种cpld的固件升级方法、系统、设备以及介质 |
-
2022
- 2022-05-25 CN CN202210577671.9A patent/CN114860286B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160224331A1 (en) * | 2013-06-18 | 2016-08-04 | Keyong JIA | Dual-bank telecommunication apparatus and method of upgrading firmware in dual-bank telecommunication apparatus |
| CN113127045A (zh) * | 2021-04-25 | 2021-07-16 | 中科可控信息产业有限公司 | 一种电子设备及cpld固件加载方法 |
| CN113590153A (zh) * | 2021-07-25 | 2021-11-02 | 苏州浪潮智能科技有限公司 | 一种cpld的固件升级方法、系统、设备以及介质 |
Non-Patent Citations (1)
| Title |
|---|
| 杨光;刘纯平;: "基于CPLD的LCD时序控制", 科技风, no. 11, 15 June 2008 (2008-06-15) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117785248A (zh) * | 2024-02-28 | 2024-03-29 | 上海励驰半导体有限公司 | 程序升级中关键变量的注册方法、装置、存储介质及芯片 |
| CN117785248B (zh) * | 2024-02-28 | 2024-05-24 | 上海励驰半导体有限公司 | 程序升级中关键变量的注册方法、装置、存储介质及芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114860286B (zh) | 2024-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7200845B2 (en) | System and method for high availability firmware load | |
| US9146839B2 (en) | Method for pre-testing software compatibility and system thereof | |
| CN109670319B (zh) | 一种服务器flash安全管理方法及其系统 | |
| CN109510742B (zh) | 一种服务器网卡远程测试方法、装置、终端及存储介质 | |
| CN109976926B (zh) | 一种屏蔽重启保护bmc更新过程的方法、电路、终端及存储介质 | |
| CN111416836B (zh) | 基于Nginx的服务器维护方法、装置、计算机设备及存储介质 | |
| US20030106052A1 (en) | System and method for high availability firmware load | |
| CN112463239A (zh) | Bios与bmc交互选项默认值修改方法、系统、终端及存储介质 | |
| CN108510287A (zh) | 客户回访的判断方法、电子装置及计算机可读存储介质 | |
| CN115795477A (zh) | 一种服务器启动方法、装置、计算机设备及存储介质 | |
| CN114817105A (zh) | 设备枚举的方法、装置、计算机设备以及存储介质 | |
| CN114860286A (zh) | 一种cpld无感升级方法、系统、存储介质及设备 | |
| US11586536B1 (en) | Remote configuration of multi-mode DIMMs through a baseboard management controller | |
| CN117130672A (zh) | 服务器启动流程控制方法、系统、终端及存储介质 | |
| CN113672306B (zh) | 服务器组件自检异常恢复方法、装置、系统及介质 | |
| CN116820827B (zh) | 一种节点服务器的基板管理控制器的控制方法及其系统 | |
| CN106909382B (zh) | 输出不同类型系统启动信息的方法及装置 | |
| CN117707884A (zh) | 一种监控电源管理芯片的方法、系统、设备和介质 | |
| CN111352662A (zh) | 一种服务器启动顺序控制方法、系统、终端及存储介质 | |
| CN115951949A (zh) | 一种bios的配置参数的恢复方法、装置及计算设备 | |
| CN107179911B (zh) | 一种重启管理引擎的方法和设备 | |
| CN115098342A (zh) | 系统日志收集方法、系统、终端及存储介质 | |
| JP2022538080A (ja) | 車両の車載バス上のコンピュータと対話する方法 | |
| CN111913551A (zh) | 重置基板管理控制器的控制方法 | |
| CN114546694B (zh) | 一种缓存故障管理方法、系统、存储介质及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |