CN114830142A - 隔离故障解码器 - Google Patents
隔离故障解码器 Download PDFInfo
- Publication number
- CN114830142A CN114830142A CN202080087193.2A CN202080087193A CN114830142A CN 114830142 A CN114830142 A CN 114830142A CN 202080087193 A CN202080087193 A CN 202080087193A CN 114830142 A CN114830142 A CN 114830142A
- Authority
- CN
- China
- Prior art keywords
- syndrome
- fault
- trivial
- decoder
- faults
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Artificial Intelligence (AREA)
- Computational Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Software Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Algebra (AREA)
- Probability & Statistics with Applications (AREA)
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
量子计算系统包括解码单元,该解码单元实现与更复杂的解码器顺序连接的低成本“隔离故障解码器”,以便显著降低带宽消耗并且降低用于执行实现目标错误纠正率的错误纠正所需的解码硬件数量。隔离故障解码器从量子计算系统的测量电路接收校验子并且实现逻辑以尝试标识解释校验子并且还满足限制集合中的每对故障之间的接近度的故障隔离阈值的故障集。
Description
背景技术
用于量子错误纠正的解码器的可扩展性是生产实用量子计算设备的持续挑战。在工业应用中实现量子算法可能需要错误率非常低(例如,10-10或更低)的数百或数千个高质量量子位。使用当前的量子技术,如果不使用数千个高质量量子位就无法满足这些规范,数千个高质量量子位各自都被单独编码在数千个物理量子位中,因此可能存在运行量子计算机的每次计算的数百万个量子位。获得工业应用当前所需的错误率需要定期纠正在这数百万个量子位上累积的错误。检测和纠正这些错误需要处理大量的数据,从而导致带宽和硬件资源分配方面的重大挑战。
发明内容
根据一种实现,一种用于减少量子错误纠正中的解码硬件和带宽的方法提供了与更复杂的解码器顺序连接的低成本“隔离故障解码器”的实现。隔离故障解码器从测量电路接收包括多个平凡校验子位和非平凡校验子位的校验子位,其提供关于通过测量量子计算机的量子位寄存器中的一个或多个量子位而检测到的给定类型的一个或多个错误的信息。隔离故障解码器实现逻辑以确定观察到的校验子是否可以由故障集来解释,该故障集满足故障隔离阈值,该故障隔离阈值约束故障路径中的每对故障之间的接近度。本文还描述和记载了其他实现。
附图说明
图1图示了示例量子计算系统,其实现了与更复杂的解码器顺序连接的隔离故障解码器,以便显著减少针对量子计算系统执行错误纠正所需的计算硬件的数量。
图2图示了采用表面码向量子计算设备中的解码单元提供校验子数据的校验子测量电路的示例部分。
图3图示了表示可能在校验子测量电路内发生的给定类型的所有可能故障的示例解码图。
图4图示了由量子计算系统内的隔离故障解码器响应于从量子计算系统中的校验子测量电路接收校验子位阵列S而生成的三维解码图的示例部分。
图5图示了由量子计算系统内的隔离故障解码器生成的另一三维解码图的示例部分。
图6图示了由量子计算系统内的隔离故障解码器生成的又一三维解码图的示例部分。
图7图示了错误解码场景,其中在解码图的不同子集上同时实例化相同解码算法的多个实例。
图8图示了说明在执行和不执行本文描述的隔离故障解码器逻辑的各种量子计算系统内的每个逻辑量子位所使用的平均带宽的曲线图。
图9图示了说明在实现和不实现本文描述的隔离故障解码器逻辑的各种量子计算系统内的每个逻辑量子位达到目标逻辑错误率所需的总带宽的曲线图。
图10图示了示出解码硬件减少的曲线图,该减少可以通过在具有K个逻辑量子位的量子计算系统中实现本文描述的隔离故障解码器来实现。
图11图示了为了显著减少量子计算系统中所需的带宽消耗和解码硬件量而由隔离故障解码器执行的示例操作。
图12图示了适合于实现所公开技术的各方面的示例性计算环境。
具体实施方式
本文公开的技术提供了用于纠正在量子计算机的量子位寄存器中检测到的错误的低带宽、精简硬件解码解决方案。根据一种实现,量子计算机包括具有两个或更多个顺序连接的不同解码器的读出设备(例如,在流水线中)。校验子数据首先被提供给简单的硬判决解码器,在本文中被称为“隔离故障解码器”。隔离故障解码器实现逻辑以确定检测到的错误配置是否是可以被“轻松”纠正的配置。在一种实现中,隔离故障解码器实现逻辑以确定观察到的校验子数据是否可以通过由故障组成的故障路径来解释,每个故障彼此相隔阈值空间和/或时间间隔。当硬判决成功时,它返回解集,该解集限定了可以共同解释该校验子的最小故障数量的位置。该解集在本文中被称为最小权重故障路径。
如果隔离故障解码器无法以100%的置信度标识满足上述约束的解,则隔离故障解码器中止其纠正错误的尝试并且返回失败模式。在这种情况下,校验子数据被发送到主解码器,该解码器实现更复杂的解码算法,该更复杂的解码算法适合于实现最佳或准最佳性能(例如,在所有情况下提供错误率为10-10或更低的错误纠正)。
在一些实现中,隔离故障解码器能够确定对99%或更多的观察到的非平凡校验子的纠正。因此,以本文描述的方式使用隔离故障解码器减少了由校验子数据消耗的带宽,代价是由于在设备内增加了隔离故障解码器,量子读出设备的复杂性略有增加。由于在所公开的系统中,主解码器执行不到所有纠正的1%,因此所提出的隔离故障解码器的使用还显著减少了实现由当前提出的量子工业应用所需的精确错误纠正所需的解码硬件的数量。
图1图示了示例量子计算系统100,其实现了在本文中被称为“隔离故障解码器104”的第一解码器与在本文中被称为“主解码器106”的更复杂的第二解码器顺序连接。与仅实现主解码器120的相同系统相比,本文所述的这两个顺序连接解码器的使用显著减少了在量子计算系统内执行错误纠正所需的计算硬件的数量。
量子计算系统100包括控制器102,控制器102通过操纵量子寄存器102内的量子位来执行计算。量子位是量子计算机中的基本信息单元并且耦合到噪声环境(可以与量子位交换能量的材料缺陷或杂散电磁场)。不完美的量子门操作使这个问题更加复杂,因为量子门是从可能值的连续体中选择的单一变换,并且因此不能以完美的准确度来实现。
量子计算的基础依赖于两个量子力学性质:量子位的叠加和量子位的纠缠。量子位可以被表示为它的两个基态的线性组合。如果基态是|0>和|1>,则量子位|ψ>可以被表示为|ψ>=α|0>+β|1>,其中并且|α|2+|β|2=1。当概率振幅α、β的幅度或/和相位发生变化时,量子位的状态会发生变化。例如,幅度翻转(或位翻转)将|ψ>的状态更改为β|0>+α|1>。备选地,相位翻转将其状态更改为α|0>-β|1>。量子指令使用恒等(I)和泡利(“Pauli”)矩阵所表示的量子门操作来修改概率振幅。泡利矩阵X、Z和Y分别标示位翻转、相位翻转或两者的影响。正如下面详细讨论的,许多量子错误纠正码(QECC)使用这些矩阵来模拟和检测错误。
已开发出QECC来保护量子态在测量期间免受噪声影响。在任何QECC中,逻辑量子位都使用多个物理量子位进行编码,以启用故障容忍量子计算。故障容忍会招致资源开销(通常每个逻辑量子位20倍至1000倍),并且在目前可用的小型原型机上实际上是不可行的。然而,为了在故障容忍量子计算机上运行有用的应用,量子错误纠正被认为是非常有价值的,如果不是完全必要的话。
为了在量子计算系统100中实现故障容忍量子计算,读出设备112包括校验子测量电路114,其将QECC应用于量子位寄存器108中的量子位。由于已知测量会破坏计算所需的量子位的脆弱状态,校验子测量电路114使用冗余量子位——被称为“辅助数据位”来执行计算。在量子处理期间,来自对受保护数据进行编码的数据量子位的熵被传送到可以被丢弃的辅助量子位(有时也被称为“测量量子位”)。辅助量子位被定位为与数据量子位交互,以使得可以通过测量辅助量子位来检测错误,并且使用包括一个或多个解码器的解码单元116来纠正这样的错误。在一些实现中,解码单元116包括由一个或多个经典计算系统执行的逻辑。
校验子测量电路114执行量子计算机中的辅助位的测量以提取校验子,该校验子提供关于错误(故障)所测量的信息。为了避免在量子计算期间累积错误,不断测量校验子数据,每轮校验子测量产生r个校验子位。在一种实现中,以每1μs的频率测量校验子数据。
校验子数据被发送到解码单元116,解码单元116实现一个或多个QECC以分析校验子数据并且检测每个错误的位置并且在校验子测量电路114内纠正每个错误。在解码单元内,隔离故障解码器104接收每轮校验子数据并且实现一个或多个量子LDPC码(QECC族)以分析校验子数据。量子LPDC码族包括通常描述隔离故障解码器104的表面码和颜色码。在其他实现中,隔离故障解码器104可以适用于利用其他类型的LPDC码。
隔离故障解码器104实现逻辑以确定观察到的校验子是否可以由有限数量的“易于解决”的解中的一个解来解释。根据一种实现,隔离故障解码器104在一轮或多轮测量中实现逻辑以确定是否存在最小权重故障路径以潜在地解释观察到的校验子。如关于图3更详细解释的,隔离故障解码器104专门检查由隔离故障组成的那些故障路径(例如,在解集中的每对故障路径之间至少存在预定义的最小空间和/或时间间隔)。如果隔离故障解码器104能够以100%的置信度标识这样的解,则隔离故障解码器104输出错误解信息118,控制器102可使用该信息来纠正关联的测量轮次中的所有故障。例如,输出错误解信息118可以标识量子位寄存器108内的故障位置和故障类型(例如,位翻转或相位翻转),故障位置和故障类型解释观察到的校验子,并且控制器102可以利用这样的信息来纠正从量子位寄存器108中测量到的数据。
隔离故障解码器104可以被理解为仅尝试纠正这些“易于解决”的错误配置的预解码器。如果隔离故障解码器不能以100%的置信度标识解集,则隔离故障解码器104中止解尝试并且返回失败模式。在那种情况下,校验子数据被发送到主解码器120,主解码器拥有更复杂的解码器,该解码器比隔离故障解码器104更加处理器密集和/或更加存储器密集。许多当前已知的复杂解码算法可能适合在主解码器120内实现,包括最小权重完美匹配(MWPM)解码器、并行MWPM解码器、联合查找(UF)解码器以及其他机器学习解码器或张量网络解码器。主解码器120输出错误解信息122,该错误解信息允许控制器102纠正不能通过最小故障纠正来解释或纠正的更复杂的故障。
在一种实现中,隔离故障解码器104实现由在校验子位上的单个循环组成的逻辑,这使隔离故障解码器104易于并行化,并且是具有现场可编程门阵列(FPGA)或互补金属氧化物半导体(CMOS)集成电路的低级硬件实现的理想候选。
尽管可以以多种方式来实现隔离故障解码器104,但是一种实现将隔离故障解码器104集成到尽可能靠近读出设备112放置的硬件单元中,以避免增加物理量子位时钟循环的长反馈回路。对照而言,主解码器120可以被放置在离量子位寄存器108更远的距离处以避免将附加噪声引入到量子平面中。
如本文所述的隔离故障解码器104的使用减少了错误纠正所需的带宽,因为在大多数情况下,隔离故障解码器104负责纠正而不需要任何数据到达主解码器120。根据一种实现,估计总测量轮次中的大约99%的轮次具有可以由独立故障解码器104纠正的非平凡校验子,而无需采用主解码器120。此外,本文描述的隔离故障解码器104的实现还允许显著减少被利用来实现错误纠正的硬件(例如,处理单元和硬件),因为大部分时间可以依赖隔离故障解码器104。根据一种实现,本文所公开的设计可实现来将所需的解码硬件量减少几个数量级以实现小于10-3的标准错误率。
图2图示了采用表面码向量子计算设备中的解码单元提供校验子数据的校验子测量电路200的示例部分。如关于图1的校验子测量电路114和隔离故障解码器104所讨论的,校验子测量电路200可以被集成在量子计算系统内以将校验子数据提供给隔离故障解码器。
在一种实现中,校验子测量电路200采用表面码来在校验子测量电路200中测量与多个辅助量子位(例如,辅助量子位206)中的每个辅助量子位相对应的校验子位。在表面码中,物理量子位使用一系列物理量子位CNOT操作而被纠缠在一起,随后对纠缠态的测量提供了错误纠正和错误检测的方法。以这种方式纠缠的物理量子位集被用来限定逻辑量子位,逻辑量子位由于纠缠和测量而具有远优于底层物理量子位的性能。
在图2中,校验子测量电路200将单个逻辑量子位编码到d x d个数据量子位的方形网格202上,其中d被称为表面码的最小距离。在图2的示例中,网格202表示二维距离-3表面码。在最简单的实现中,距离为d的表面码使用(2d-1)2个量子位来存储单个逻辑量子位,其中d是冗余和错误容忍的度量。更大的码距离会导致更大的冗余度和增加的d错误容忍性。因此,所示出的方形网格202可以被理解为表示单个逻辑量子位,其是由量子计算系统中的校验子测量电路200测量的许多不同逻辑量子位中的一个逻辑量子位。
在所示出的特定表示中,数据量子位由网格的顶点上的空心圆来示出(例如,数据量子位204),并且辅助量子位由实心圆来表示(例如,辅助量子位206),各自都被居中在多个不同方形元格中关联的一个元格(例如,方形元格208)的面上以及边界面上(例如,边界面222)。错误纠正基于由校验子测量电路200从量子位寄存器中提取的r=d2-1校验子位的测量。
作为背景,注意到逻辑量子位(例如,网格202)可以被理解为具有分散在许多数据量子位上的冗余数据,以便提供更好的测量准确度。这个概念源于肖尔的错误纠正码,也称为重复码,它通过使用以下定义将逻辑量子位编码为九个物理量子位来工作:
在上面的示例中,数据不再被存储在单个量子位中,而是被分散在九个量子位之中。然后可以基于“多数投票”来检测和纠正位翻转(例如,在最左边的量子位上有错误的状态|100>+|011>被返回到|000>+|111>但是被正确地返回在其他量子位上)。类似地,可以基于三个量子位的分组之间的符号变化来检测相位翻转。限定逻辑量子位所需的物理量子位的数量很大程度上取决于物理量子位中的错误率。
通常,量子电路对量子寄存器中的n个量子位应用一系列量子操作(门和测量)。本文所公开的技术设想对应用两个单量子位量子操作或双量子位量子操作(例如,一次对一个或两个量子位的操作)的量子电路进行错误纠正。在时间步长t对量子位i的单量子位量子操作限定了电路位置{(i,t)}(其中时间是图2中未示出的维度)。不支持门或测量操作的量子位被称为“等待量子位”,并且被认为是单量子位操作(恒等操作)。在时间步长t对量子位i和j的双量子位量子操作限定了电路位置{(i,t),(j,t)}。
在图2的校验子测量电路200中,可以通过在量子位状态的演化中引入随机X位翻转和Z相位翻转操作来对量子位错误进行建模,其中X和Z分别是泡利X门和泡利Z门。注意,泡利Y门是组合并且因此可用于对组合的位翻转错误和相位翻转错误进行建模。用于纠正单量子位错误的算子模型意味着,这些错误原则上可以通过应用X和Z纠正门来消除(例如,错误的Z类型错误可以通过随后应用有意的来消除,因为(身份矩阵)。之前已经证明,只要在量子位上应用克利福德(“Clifford”)门,就不需要执行主动错误纠正。相反,在软件中跟踪泡利帧就足够了。因此,量子错误纠正的主要焦点是错误解码,而不是错误纠正。一般来说,量子错误解码器接收校验子测量作为输入,并且返回对数据量子位中的错误的估计。
在图2中,生成针对校验子测量电路200噪声的电路级噪声以模拟在每个门和等待步骤期间在所有量子位上的缺陷。通过在量子电路中的每两个步骤之间注入随机泡利故障来模拟底层量子电路中的这种噪声。如本文中所使用的,术语“故障”是指在给定位置发生并且在量子操作期间发生的泡利错误。
校验子测量电路200利用两种类型的辅助量子位,在本文中分别被称为“测量Z”量子位(以具有阴影面的元格为中心,诸如阴影元格208)和“测量X”量子位(以具有非阴影面的元格为中心,诸如无阴影元格210)。在表面码的文献中,测量Z和测量X量子位有时被称为Z校验子和X校验子量子位。在图2的表面码配置中,每个测量X和测量Z量子位(例如,图3中的每个实心圆)耦合到四个数据量子位(例如,四个最近的空心圆)。此外,每个数据量子位(例如,每个实心圆)耦合到两个测量Z量子位和两个测量X量子位(例如,四个最近的实心圆)。
测量Z量子位被用来强制用于强制其相邻数据量子位a、b、c和d进入到算子积的本征态(“eigenstate”)。同样,测量X量子位被用于强制用于强制其相邻数据量子位a、b、c和d进入到算子积的本征态。因此,每个测量Z量子位都测量所谓的Z稳定子,每个测量X量子位都测量所谓的X稳定子。稳定子(例如X稳定子和Z稳定子)对于保持量子态非常重要。通过使用完整的交换稳定子集(commuting stabilizer)来重复测量量子系统,校验子测量电路200将与每个测量X和测量Z量子位相关联的数据位强制进入到所有稳定子的同时并且唯一的本征态,从而允许测量稳定子而不扰乱系统。当测量结果发生变化时,这对应于一个或多个量子位错误,并且量子态通过测量而被投影到不同的稳定子本征态上。
每个测量Z和测量X量子位的测量是通过以非常特定的顺序实现一系列操作来执行的。相关于视图214示出了用于对测量X量子位的校验子值进行测量的这些操作的一个完整循环。同样地,相关于视图216示出了用于对测量Z量子位的校验子值进行测量的这些操作的一个完整循环。在将每个辅助量子位(例如,测量X量子位和测量X量子位)初始化为其基态|g>之后,该序列包括四个CNOT操作,然后是投影测量。对于测量Z量子位,CNOT以测量量子位为目标,其中四个最近邻数据量子位作为控制,投影测量产生的本征态。对于测量X量子位,四个CNOT使用测量量子位作为控制以最近邻数据量子位为目标,并且该序列还包括在CNOT之前和之后被应用于测量量子位的阿达马(“Hadamard”)。投影测量产生的本征态。因此,在对网格202中的所有测量量子位进行投影测量之后,所有数据量子位的状态同时满足特征值并且特征值在测量后,重复该循环。执行网格202中的所有辅助量子位的测量(例如,形成相同的逻辑量子位),以使得在下一步骤开始之前在整个2D阵列上完成视图214中所示循环中的每个步骤。
在图2中,表面码编码提供了逻辑量子位(由网格202表示),其错误等级下降到下面的等式(1):
pL(p,d)=0.1(100p)(d+1)/2 (1)
其中d是表面码最小距离,并且p是影响电路内的量子位和量子门的电路级噪声率。假设物理错误率p已知,人们可以使用该公式来估计达到目标局部错误率所需的最小距离d。目前许多实际应用需要在10-10和10-15之间变化的逻辑错误率,这在没有强大错误纠正功能的当前硬件解决方案中是无法实现的。
在网格202中的所有测量X和测量X量子位的单次测量期间,提取校验子S,其中S是0和1值的三维阵列。阵列S中的每个值对应于校验子测量电路200中的测量位置。一般来说,平凡校验子(‘0’)指示在对应的电路位置处未检测到故障,而非平凡校验子(‘1’)指示在对应的电路位置处检测到故障。
可以了解,平凡校验子位不必然指示附近电路位置不存在故障。例如,在偶数个故障影响测量到的辅助位的情况下,对应的测量到的校验子位可能显得平凡。用于标识和纠正这些类型的故障(例如,紧邻发生的偶数故障)的操作超出了本申请的范围并且不旨在由本文描述的隔离故障解码器来处理。
根据一种实现,校验子测量电路200将校验子位阵列S输出到隔离故障解码器,诸如关于图1描述和示出的隔离故障解码器104。隔离故障解码器分开地分析Z类型故障(例如,与阴影元格面上的辅助位相对应的校验子值)和X类型故障(例如,与非阴影元格面上的辅助位相对应的校验子值)。隔离故障解码器的示例操作将参考图3详细讨论。
图3图示了表示可能发生在诸如校验子测量电路200的校验子测量电路内的给定类型(例如,Z类型或X类型)的所有可能故障的示例解码图300。在一种实现中,隔离故障解码器(例如,图1的隔离故障解码器104)响应于接收到包括与校验子测量电路中的辅助位相对应的校验子测量位的校验子阵列S来构建解码图300。
为简单起见,图3的示例解码图300图示了针对校验子测量电路中的单个逻辑位的校验子阵列S的二维切片。在此,解码图300图示了与i、j个电路位置集合相对应的校验子测量位,针对这些位置测量相同类型的故障信息(例如,解码图300仅图示了Z类型故障或X类型故障中的一个故障,但是可以为任何一个来构建)。应该理解,解码图300实际上可以是三维的,其中第三维度表示在由电路位置集(i,j)所限定的位置处的时间和重复的校验子位测量。
解码图300在逻辑上对应于图2中所示的校验子测量电路200,其中它包括表示校验子测量位的节点(例如,图2的辅助量子位)。这些节点在本文中被称为“校验子节点”。每对校验子节点通过边(例如边310)连接。数据量子位由每个边上的实心圆(例如,数据量子位302)来指示。这些数据量子位各自表示潜在的故障位置。
在一种实现中,解码图300中的校验子节点各自对应于来自图2的校验子测量电路的具有相同故障类型(例如,测量X或测量X)的辅助量子位中的相应一个辅助量子位。例如,图3中所示的校验子位集可以通过在图2的校验子测量电路200中的测量X量子位中的每个测量X量子位(例如,居中在阴影元格上的辅助量子位)上放置校验子位来绘制。
值得注意的是,隔离故障解码器一次考虑一种类型的错误。因此,在阵列S中的校验子位对应于测量X量子位的情形中,解码图300不包括对应于测量Z量子位的校验子节点。由于隔离故障解码器尝试分开检测和纠正X类型和Z类型故障,所以为简单起见,以下描述仅讨论X类型故障。然而,应当理解,下文关于X类型故障的检测和纠正所描述的相同或相似的操作可以分别被执行以检测和纠正Z类型故障。
解码图300中所示的校验子节点中的每个校验子节点(例如,校验子节点304)对应于表示平凡校验子位的“0”值或指示非平凡校验子位的“1”值。这些位提供了有关在底层量子电路中发生的故障的相对位置的信息。对于每个发生的故障,可能会在一个或两个位置观察到非平凡校验子位。在单个位置v检测到的故障会引发所谓的“半边,由{u,-}描述;并且在两个位置(由索引u和v描述)检测到的故障限定了本文中所谓的“完整边”{u,v}。例如,半边312可以与已在单个校验子位320中检测到的故障相关联。完整边310可以与校验子节点314和316两者中检测到的故障相关联。
如本文中所使用的,解码图300中的故障路径描述了针对给定的相邻电路位置集的故障集。每个故障路径包括解码图中的边集,这些边在两个非平凡校验子节点对之间延伸。例如,影响数据量子位306的X类型故障位于由边310组成的故障路径上。该边310是将两个非平凡校验子节点314、316连接在一起的故障路径的示例。虽然未示出,但是可以理解,一些自然发生的故障路径可以沿着与一个或多个非平凡校验子节点相交的多个不同边延伸。隔离故障解码器并非被设计为在这些更复杂的场景中提供故障纠正。
隔离故障解码器的目标是标识最可能的故障路径集,其解释了从校验子测量电路接收到的X类型测量的完整校验子S。找到用于解释校验子阵列S中的每个非平凡校验子的最可能的故障路径在数学上是复杂的;然而,尝试标识与每个非平凡校验子位相关联的本文中所谓的“最小权重故障路径”在数学上要简单得多。在这里,术语“权重”被用来指代路径中的故障数目。因此,“最小权重故障路径”是利用尽可能少的故障数目来解释观察到的校验子的故障路径。
从统计上看,最小权重故障路径非常接近于两个非平凡校验子位之间的最可能的故障路径。根据一种实现,隔离故障解码器尝试标识校验子阵列S的故障路径(例如,故障集),它是该校验子的最小权重故障路径。
沿着单个故障路径发生多个故障的情况可能难以解决,特别是当多个故障发生在校验子测量电路的同一局部化区域中时。然而,这些场景在统计上很少见。根据一种实现,隔离故障解码器不考虑其中在接近于已限定阈值间隔的附近的相同故障路径上存在多个故障的解。相反,隔离故障解码器尝试标识最小权重故障路径,其解释了观察到的校验子S,并且仅包括满足故障隔离阈值的故障。如本文中所使用的,当故障路径中的每个标识的故障与故障路径中的所有其他故障相隔至少一条边时,故障路径(例如,故障集)被称为满足故障隔离阈值。例如,相邻的边上有故障的故障不满足故障隔离阈值。
隔离故障解码器能够以100%的置信度来纠正满足故障隔离阈值的任何最小权重故障路径。隔离故障解码器的基本思想是纠正可以由单个故障解释并且在本地进行纠正的所有配置(例如,故障彼此充分相隔)。这保证了并行性的高潜力。如果故障在空间和时间上彼此充分分开,则可以从局部最优子解中获得全局最小解。
当隔离故障解码器成功时,所返回的边集定义了最小权重故障路径,该路径由共同满足隔离阈值的故障集组成(例如,最小权重故障路径中的所有故障在解码图300中彼此相隔至少一条边)。在这些情况下,可以证明当隔离故障解码器成功时,所返回的边集以100%的置信度解释了校验子S。当隔离故障解码器失败时,它返回失败模式。
下面的算法1详述了针对上述架构的隔离故障解码器的示例逻辑。在这里,假设校验子集S是算法1的输入。该校验子集S是由相同故障类型的故障(例如X类型故障)所引入的,并且算法返回对支持故障的边集(例如,最小权重故障路径)的估计或失败模式。
算法1(上图)试图通过实现循环来标识解释观察到的校验子S的最小权重故障路径,对阵列W中的每个非平凡校验子节点重复该循环。对于阵列W中的给定的非平凡校验子节点(v),该算法确定解码图中的非平凡校验子节点(v)是否有相邻的非平凡校验子节点(u)。如本文中所使用的,当被单个边分开时,两个位或节点(u和v)相对于解码图300被称为“邻居”或“相邻”。
当可以标识出相邻的非平凡校验子节点u,v对时,连接边{u,v}被添加到估计阵列ε中,并且关联的非平凡校验子节点u和v从阵列W中被移除。这条边{u,v}表示潜在的故障位置,它解释了在其端点处的两个相邻的非平凡校验子节点。如果阵列W中的任意一个非平凡校验子节点无法被匹配到仍保留在集W中的相邻非平凡校验子节点u,则算法确定该非平凡校验子节点是否对应于解码图中的边界(例如,连接到图的边处的半边312的节点)。
如果非平凡校验子节点确实对应于边界节点,则算法将半边{v,-}添加到解集,并且接下来确定关联的半边是否“不明确”(例如,与不明确故障位置相关联)。在连接的非平凡边界节点(v)最初在非平凡节点集合W中具有邻居节点(u)但是邻居节点(u)后来从集合W被移除的场景中,半边被称为“不明确”。这使得故障的位置不明确,因为同样可能的是(1)故障可能仅在边界节点(v)处被观察到,或者相反,(2)故障可能在边界节点(v)和相邻节点(u)处都被观察到。如果算法确定半边{v,-}是不明确故障位置,则变量Namb被递增,表示解集中的不明确半边的总数。
如果在任何时间点处,非平凡校验子节点被标识为(1)不能被匹配到仍然保留在集W中的相邻非平凡校验子节点;并且(2)不在解码图300的边界上,则算法返回失败并且不尝试对解释校验子S的故障路径进行求解。
在阵列W中的所有非平凡校验子节点可以成功被匹配到相邻的非平凡校验子位的情况下,估计阵列ε表示定义最小权重故障路径的边集,该路径解释了观察到的校验子并且还满足故障隔离阈值,在该阈值下,故障路径中的每个故障与故障路径中的所有其他故障相隔至少一条边。
在所有剩余的情况下,算法继续确定估计阵列ε中的不明确配对的数量是否大于1。如果是,则算法返回失败。已经证明,当算法1返回包括单个不明确半边的边集E时,可以求解不明确半边并且保证全局最优解。当算法1返回包括多于一个不明确半边的边集E时,此保证不存在。
在一种实现中,提供给解码器的校验子S包括三轮连续的校验子值。例如,校验子阵列S的形式为{i,j,t},其中t=3。当检测到隔离故障解码器的失败时,校验子阵列S被发送到主解码器(例如,图1的主解码器120),其累积d轮校验子数据以提供纠正。
下面表2中的证明1表明,当隔离故障解码器成功时,它会以100%的置信度返回针对校验子S的真实最小权重故障路径。
图4图示了由量子计算系统内的隔离故障解码器(例如,图1中的隔离故障解码器104)响应于从量子计算系统中的校验子测量电路接收到校验子位阵列S而生成的三维解码图400的示例部分。未在下文关于图4明确描述的量子计算系统、校验子测量和隔离故障解码器的各方面可以与关于图1至图3描述的那些相同或相似。
在图4中,校验子位阵列S在下面也被简称为“校验子”,它是形式为S=[i,j,t]的三维向量,其中i和j是指量子电路中的位置,并且t表示时间。阵列S中的所有位都具有相同的故障类型。例如,如果隔离故障解码器正在解决X类型故障,则阵列S中的位是X类型故障校验子。备选地,如果隔离故障解码器正在解决Z类型故障,则阵列S中的位是Z类型故障校验子。
解码图400由节点和边组成,其中每个节点表示所确定的校验子位值,并且边连接相邻节点。解码图内的节点的相对布置表示校验子测量电路内的对应辅助位的相对布置。例如,解码图400中的两个相邻节点对应于测量相同类型故障(X类型或Z类型)的两个辅助位,它们位于由单个数据量子位隔开的相邻电路位置处。
解码图400中的每条边可以被理解为表示单个位操作或双位量子操作。在所示的示例中,解码图400表示由校验子测量电路执行的三个测量轮次(t1、t2、t3)。在图4的特定示例中,解码图400包括四个非平凡校验子节点402、404、406和408。这些由图上的节点位置处的实心圆来指示。该校验子中的所有其他节点都是平凡的,并且由空心圆来表示。
响应于校验子S的接收,隔离故障解码器实现上面关于图3概述的逻辑和/或表1中所示的算法1,并且开始循环通过由未配对的非平凡校验子节点402、404、406和408组成的校验子子集。隔离故障解码器首先评估非平凡校验子节点402并且确定其具有相邻的非平凡校验子节点404;因此,节点402和404被配对在一起,并且连接边410被添加到解集中。在这里,边410表示已标识的故障路径,在该路径上发生了单个故障。然后将节点402和404从未配对的非平凡校验子节点的子集中移除,只留下节点406和408。隔离故障解码器确定剩余的非平凡校验子节点406和408是邻居;因此,节点406和408被配对在一起,并且连接边412被添加到解集中。
此时,解码图400中的所有非平凡节点都已经与相邻的非平凡节点匹配,并且通过这种匹配,隔离故障解码器已经标识出位于边410上的单个故障和位于边412上的另一单个故障位置。在这里,边410和412表示完全解释了校验子S的完整故障集(例如,最小权重故障路径)。此外,作为算法1中提出的逻辑的结果,故障路径内的故障沿着各边,各边在解码图彼此相隔至少一条边(例如,边414)。因此,解集也满足最小隔离阈值,其要求最小权重故障路径(例如,解集)中的故障相隔至少一条边。
隔离故障解码器将标识出的权重故障路径(例如,边410和412)返回给系统控制器,系统控制器进而纠正在量子电路中测量的数据。例如,如果解码图400表示X类型故障,则可以通过将对应的辅助量子位乘以泡利X矩阵来纠正沿着边410和412中的每个边的故障。
图5图示了由量子计算系统内的隔离故障解码器(例如,图1中的隔离故障解码器104)响应于从量子计算系统中的校验子测量电路接收到校验子位阵列S而生成的又一三维解码图500的示例部分。
由解码图500所图示的校验子S表示对图4的示例的变型。在这种情况下,解码图500包括五个非平凡校验子节点502、504、506、508和510。同样,隔离故障解码器循环通过算法1的逻辑。在这里,未配对的非平凡校验子节点由502、504、506、508和510组成。以与上面关于图4描述的相同方式,隔离故障解码器标识两对相邻节点。在这里,节点502和504被配对在一起并且从未配对的非平凡校验子节点阵列中被移除。连接边512被添加到解集中。同样,节点506和508被配对在一起并且从未配对的平凡校验子节点阵列中被移除。连接边514被添加到解集中。
在这个时间点,节点510是唯一剩余的未配对的非平凡校验子节点。隔离故障解码器确定节点510表示边界节点,并且将半边516添加到解集中。由于节点510与按照上述逻辑已被配对(例如,与节点502)的另一非平凡校验子节点504相邻这一事实,隔离故障解码器进一步确定半边516表示不明确故障位置。因此,不明确半边的总数从0递增到1。
由于在这种情况下,解集中存在单个不明确半边,因此隔离故障解码器能够有把握地(例如,基于上文表2中的证明1)确定解集表示最小权重故障路径。在这里,隔离故障解码器再次成功,并且将最小权重故障路径中包括的故障集(例如,边512、514和半边516)返回给系统控制器,系统控制器进而纠正量子电路中测量到的数据。
未在下文关于图5明确描述的量子计算系统、校验子测量和隔离故障解码器的各方面可以与关于图1至图4描述的那些相同或相似。
图6图示了由量子计算系统内的隔离故障解码器(例如,图1中的隔离故障解码器104)响应于从量子计算系统中的校验子测量电路接收到校验子位阵列S而生成的又一三维解码图600的示例部分。由解码图600所图示的校验子S表示对图4至图5的示例的另一变型。在这种情况下,解码图600包括六个非平凡校验子节点602、604、606、608、610和612。同样,隔离故障解码器循环通过算法1的逻辑。以与上面关于图4至图5描述的相同方式,隔离故障解码器将相邻的校验子节点602、604配对并且还将相邻的校验子节点606和608配对。连接边614和616被添加到解集中,并且校验子节点602、604、606和608从未配对的非平凡节点阵列中被移除。
在这个时间点,非平凡校验子节点610和612两者都保留在未配对的非平凡校验子节点阵列中。隔离故障解码器确定非平凡校验子节点610是解码图600中的边界节点并且将半边618添加到解集中。由于非平凡校验子节点610与经由上述逻辑已经与平凡校验子节点602配对的另一非平凡校验子节点604相邻这一事实,隔离故障解码器进一步确定半边618是不明确故障位置。可以了解,在这种场景中的不明确性起因于这样一个事实,即非平凡校验子节点610可以通过沿半边618发生的故障来解释,或者也可以由沿着非平凡校验子节点604与610之间的边624发生的故障来解释。
在执行上述操作之后,隔离故障解码器接下来确定节点612也是解码图600中的边界节点并且将半边620添加到解集合中。半边620不表示不明确故障位置,因为它没有任何相邻的非平凡校验子节点。
在图6的示例中,最终解集包括由半边618表示的解集中的单个不明确故障。由于没有其他故障是不明确的,所以隔离故障解码器可以确定解集提供了准确的完整故障位置集。隔离解码器返回表示最小权重故障路径的解集。
图7图示了错误解码场景,其中在解码图700的不同子集上同时实例化相同解码算法的多个实例。在这里,本文描述的由隔离故障解码器执行的逻辑被分解为多个可共同执行的子模块,每个子模块在解码图的不同部分上操作,以使得每个子模块在解码图700中的不同节点子集(例如,由虚线图案702、704、706等包围的节点子集)上同时操作。这保证了并行性的高潜力。如果故障在空间和时间上彼此充分分开,则可以从局部最优子解中获得全局最小解。
图8图示了说明在执行和不执行本文描述的隔离故障解码器逻辑的量子计算系统内的每个逻辑量子位所使用的平均带宽(以“位/秒”为单位)的曲线图800。具体地,曲线图800图示了实现(例如,表1的)隔离故障解码器逻辑结合不同距离的表面码(例如,d=5、15、25和30)以及还相对于实现不同物理目标错误率(例如,p=10-5,10-4,10-3,10-2)的系统的效果。如曲线图图例802所示,线804、806和808表示为了实现不同的目标物理错误率在没有隔离故障解码器的情况下的每个逻辑量子位所使用的平均带宽,而其余的线810、812、814和816表示平均值当隔离故障解码器被放置在如图1中所示并且在本文中描述的解码流水线中时被用来实现相同的不同物理目标错误率的带宽。
当隔离故障解码器成功时,逻辑量子位所使用的读出解码单元带宽下降到零。在物理错误率p=10-4的情况下,平均带宽节省在距离35表面码的1个数量级和距离5的表面码的超过3个数量级之间变化。
曲线图800还图示了带宽饱和状态818,其指示带宽饱和的区域。该区域对应于在实现具有不太严格的量子位质量要求(例如,10-3或10-2的目标错误率)的系统中使用的较大距离的表面码。在这些情况下,隔离故障解码器几乎不断地失败,几乎没有观察到带宽减少。这表明市场需要继续提高量子位质量(例如,进入到10-4或10-5范围)以扩大量子硬件及其经典控制,以达到隔离故障解码器的实际应用状态。
图9图示了说明为了达到10-15的目标逻辑错误率所需的以位/秒为单位的每个逻辑量子位的总带宽的曲线图900。与图示了平均带宽的图8对照而言,图9的总带宽曲线图反映了一个事实,即量子计算系统有时可能需要比平均使用更多的带宽。所需的带宽和所需的解码单元数量取决于隔离故障解码器在K个逻辑量子位上的最大失败次数。曲线图900假设量子计算机的K个量子位中的每个量子位都用距离-d表面码进行编码。如图所示,更多数量的量子位允许更好地分配资源,从而将每个逻辑量子位所需的带宽降低到更接近平均带宽使用。
图10图示了示出解码硬件减少的曲线图1000,该减少可以通过在具有K个逻辑量子位的量子计算系统中实现本文描述的隔离故障解码器来实现。为了在k=10,0000个逻辑量子位并且物理错误率p=10-4的系统中达到10-15的目标错误率,简单的设计使用2k=20,000个解码单元,而利用隔离故障解码器则仅仅377个单元就足够了,节省了所需总解码硬件的98%。
图11图示了为了显著减少量子计算系统中所需的带宽消耗和解码硬件量而由隔离故障解码器执行的示例操作1100。第一接收操作1102用于在隔离故障解码器处从量子计算系统中的测量电路接收校验子S。校验子S包括多个平凡和非平凡校验子位。解码图生成操作1104基于校验子来生成解码图,如以上关于图3至图7在本文中一般性讨论和描述的。阵列初始化操作1106初始化包括非平凡节点(对应于校验子S中的非平凡位)的阵列,并且选择操作1108从阵列中选择非平凡校验子节点中的一个节点。
第一确定操作1110确定所选择的非平凡校验子节点在解码图上是否具有仍保留在阵列中的相邻非平凡校验子节点。如果不存在这样的相邻节点,则第二确定操作1112确定所选择的节点是否连接到解码图的边界边。如果所选择的节点不对应于边界边,则失败模式返回操作1122返回失败模式并且更复杂的解码单元尝试解决校验子。另一方面,如果第二确定操作1112确定所选择的节点确实连接到解码图的边界边,则阵列修改操作1116将连接到所选择的节点的边界边添加到解集中并且从阵列中移除所选择的节点。确定操作1126确定边界边是否是不明确的(例如,表示不明确故障位置),如果是,则诸如通过递增计数器或其他方式来跟踪该信息。在这种情况下,第三确定操作1118确定是否有任何节点剩余在阵列中,如果是,则重新执行选择操作1008以从阵列中选择新节点。在这里,如上所述重复继续选择操作1108的各操作。
在第一确定操作1010确定所选择的非平凡校验子节点在解码图上具有仍保留在阵列中的相邻非平凡校验子节点的情况下,另一阵列修改操作1114将连接两个相邻节点的图边添加到解集中并且从阵列中移除这两个节点。在这种情况下,第三确定操作1118确定是否有任何节点保留在阵列中,如果有,则重新执行选择操作1008以从阵列中选择新节点。在这里,如上所述重复继续选择操作1108的各操作。
一旦在阵列中不再剩余位,第四确定操作1120确定解集是否包括多于一个的不明确边界边。如果是,则失败模式返回操作1122返回失败模式。如果不是,则输出操作1124输出解集。
图12和以下讨论旨在提供对可以在其中实现所公开技术的示例性计算环境的简要概括描述。尽管不是必需的,但是在由个人计算机(PC)执行的计算机可执行指令(诸如,程序模块)的一般上下文中描述了所公开的技术。通常,程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等。此外,所公开的技术可以用其他计算机系统配置来实现,包括手持设备、多处理器系统、基于微处理器的或可编程的消费电子产品、网络PC、小型计算机、大型计算机等等。所公开的技术还可以在分布式计算环境中被实践,其中任务由通过通信网络而链接的远程处理设备来执行。在分布式计算环境中,程序模块可以位于本地和远程存储器存储设备中。通常,经典计算环境耦合到量子计算环境,但是图12中未示出量子计算环境。
参考图12,用于实现所公开技术的示例性系统包括示例性传统PC 1200形式的通用计算设备,包括一个或多个处理单元1202、系统存储器1204和耦合各种系统组件的系统总线1206,包括将系统存储器1204耦合到一个或多个处理单元1202。系统总线1206可以是任何多个类型的总线结构,包括存储器总线或存储器控制器、外围总线和使用任何多种总线架构的本地总线。示例性系统存储器1204包括只读存储器(ROM)1208和随机存取存储器(RAM)1210。包含帮助在PC 1200内的各元素之间传送信息的基本例程的基本输入/输出系统(BIOS)1212被存储在ROM 1208中。
在一个实现中,系统存储器1204存储解码逻辑1211,诸如QECC和由各种系统解码器(例如,图1的隔离故障解码器104或主解码器106)具体实现的逻辑。
示例性PC 1200还包括一个或多个存储设备1230,诸如用于读取和写入硬盘的硬盘驱动器、用于读取或写入可移动磁盘的磁盘驱动器以及用于读取或写入可移动光盘(诸如,CD-ROM或其他光学介质)的光盘驱动器。这样的存储设备可以分别通过硬盘驱动器接口、磁盘驱动器接口和光驱接口而连接到系统总线1206。驱动器及其关联的计算机可读介质针对PC 1200提供计算机可读指令、数据结构、程序模块和其他数据的非易失性存储。可以存储可由PC访问的数据的其他类型的计算机可读介质,诸如磁带、闪存卡、数字视频磁盘、CD、DVD、RAM、ROM等等,也可以在示例性操作环境中被使用。
多个程序模块可以被存储在存储设备1230中,包括操作系统、一个或多个应用程序、其他程序模块和程序数据。解码逻辑可以被存储在存储设备1230中以及存储器1204中或除了存储器1204之外。用户可以通过一个或多个输入设备1240(诸如,键盘)和定点设备(诸如,鼠标)将命令和信息输入到PC 1200中。其他输入设备可以包括数码相机、麦克风、操纵杆、游戏手柄、卫星天线、扫描仪等。这些和其他输入设备常常通过耦合到系统总线1206的串行端口接口而连接到一个或多个处理单元1202,但是也可以通过诸如并行端口、游戏端口或通用串行总线(USB)的其他接口来连接。监视器1246或其他类型的显示设备经由诸如视频适配器的接口也连接到系统总线1206。可以包括其他外围输出设备1245,诸如扬声器和打印机(未示出)。
PC 1200可以使用与诸如远程计算机1260的一个或多个远程计算机的逻辑连接来在网络环境中操作。在一些示例中,一个或多个网络或通信连接1250被包括。远程计算机1260可以是另一台PC、服务器、路由器、网络PC或对等设备或其他公共网络节点,并且通常包括以上关于PC 1200描述的许多或所有元素,但是只有存储器存储设备1262已在图12中被图示。个人计算机1200和/或远程计算机1260可以连接到逻辑局域网(LAN)和广域网(WAN)。这样的网络环境在办公室、企业范围的计算机网络、内部网和互联网中很常见。
当在LAN联网环境中被使用时,PC 1200通过网络接口而被连接到LAN。当在WAN网络环境中被使用时,PC 1200通常包括调制解调器或用于在WAN(诸如,互联网)上建立通信的其他部件。在网络环境中,相对于个人计算机1200描绘的程序模块或其部分可以被存储在远程存储器存储设备中或LAN或WAN上的其他位置中。所示的网络连接是示例性的,并且可以使用在计算机之间建立通信链路的其他方式。
本文所公开的示例方法提供:从测量电路接收包括多个平凡校验子位和非平凡校验子位的校验子,该校验子提供关于通过测量量子位寄存器中的一个或多个量子位而被检测到的给定类型的一个或多个错误的信息。该方法还提供:在隔离故障解码器处实现逻辑以标识故障集,该故障集解释校验子同时还满足故障隔离阈值,该故障隔离阈值约束集中的每对故障之间的接近度的故障隔离阈值。
任何前述方法的另一示例方法提供:响应于对满足故障隔离阈值的故障集的标识,输出标识量子位寄存器内的故障位置的错误解信息,该故障位置说明校验子中的非平凡校验子位中的每个非平凡校验子位。
在任何前述方法的又一示例方法中,实现标识故障集的逻辑还包括:从校验子中生成解码图,该解码图限定节点和边,节点对应于平凡校验子位和非平凡校验子位,并且相对于彼此而被布置为对应于测量电路中相应的相对位置。
在任何前述方法的又一示例方法中,其中当集中的每个故障与集中的其余故障在解码图中相隔至少一条边时,满足故障隔离阈值。
在任何前述方法的又一示例方法中,实现逻辑以标识满足故障隔离阈值的故障集还包括:将校验子中、与解码图中的相邻节点相对应的非平凡校验子位配对在一起,以及当非平凡校验子位中少于两个非平凡校验子被标识为对应于解码图中的不明确故障位置并且所有其他非平凡校验子位经由配对操作而被配对时,输出错误解信息。
在任一前述方法的又一示例方法中,该方法还包括:当校验子中的两个或更多个非平凡校验子位被标识为对应于解码图中的不明确故障位置时,输出失败模式。
在任何前述方法的又一示例方法中,该方法还包括:响应于标识不能经由配对操作而被配对并且也不对应于解码图中的不明确边界边的非平凡校验子位,输出失败模式。
在任何前述方法的又一示例方法中,该方法还提供:响应于对满足故障隔离阈值的故障集的标识失败,向实现量子错误纠正码的主解码器提供校验子提供,量子错误纠正码是比由隔离故障解码器实现的逻辑更加处理器密集或更加存储器密集中的至少一个。
在任何前述方法的又一示例方法中,实现逻辑以标识满足故障隔离阈值的故障集还包括:在基于校验子而被生成的解码图的不同子集上共同执行相同解码模块的不同实例。
在任何前述方法的又一示例方法中,故障集定义最小权重故障路径。
本文公开的示例系统包括隔离故障解码器,其被配置为:从测量电路接收包括多个平凡校验子位和非平凡校验子位的校验子,所述校验子提供关于通过测量量子位寄存器中的一个或多个量子位而被检测到的给定类型的一个或多个错误的信息;以及实现逻辑以标识故障集和关联的故障位置,其解释校验子同时还满足故障隔离阈值,该故障隔离阈值约束该集中的每对故障之间的接近度。
在任何前述系统的另一示例系统中,隔离故障解码器还可执行以:响应于对满足故障隔离阈值的故障集的标识,输出标识量子位寄存器内的故障位置的错误解信息,该故障位置说明校验子中的非平凡校验子位中的每个非平凡校验子位。
在根据任一前述系统的又一示例系统中,隔离故障解码器还可执行以:从校验子中生成解码图,该解码图定义节点和边。在解码图内,节点对应于平凡校验子位和非平凡校验子位并且相对于彼此而被布置为对应于测量电路中相应的相对位置。
在任一前述系统的另一示例系统中,当所标识的集中的每个故障与所标识的集中的其余故障在解码图中相隔至少一条边时,满足故障隔离阈值。
在任一前述系统的又一示例系统中,由隔离故障解码器实现的逻辑还提供:将校验子中、与解码图中的相邻节点相对应的非平凡校验子位配对在一起,以及当非平凡校验子位中少于两个非平凡校验子位被标识为对应于解码图中的不明确故障位置并且所有其他非平凡校验子位经由配对操作而被配对时,输出错误解信息。
在任何前述系统的又一示例系统中,当校验子中的两个或更多个非平凡校验子位被标识为对应于解码图中的不明确故障位置时,隔离故障解码器输出失败模式。
在任何前述系统的又一示例系统中,隔离故障解码器还可执行以:响应于标识不能经由配对操作进行配对并且也不对应于解码图中的不明确边界边的非平凡校验子位,输出失败模式。
任何前述系统的又一示例系统还包括主解码器,其在隔离故障解码器输出失败模式时接收校验子,主解码器实现量子错误纠正码,量子错误纠正码是比由隔离故障解码器实现的逻辑更加处理器密集或更加存储器密集中的至少一个。
本文公开的示例存储器设备对用于执行计算机过程的计算机可执行指令进行编码,包括:接受来自测量电路的包括多个平凡校验子位和非平凡校验子位的校验子作为输入,该校验子提供关于通过测量一个或多个量子位寄存器中的一个或多个量子位而检测到的给定类型的一个或多个错误的信息,并且标识故障集和关联的故障位置,其解释校验子同时还满足故障隔离阈值,该故障隔离阈值约束该集中的每对故障之间的接近度。
在根据任一前述存储器装置的另一示例存储器设备中,当所标识的集中的每个故障与所标识的集中的其余故障相隔基于校验子所生成的解码图中的至少一条边时,满足故障隔离阈值。
本文公开的示例系统包括:用于从测量电路接收校验子的部件和用于标识解释校验子同时还满足约束集中的每对故障之间的接近度的故障隔离阈值的故障集和相关故障位置的部件。校验子包括多个平凡校验子位和非平凡校验子位,其提供关于通过测量量子位寄存器中的一个或多个量子位而检测到的给定类型的一个或多个错误的信息。
上述规范、示例和数据提供了对示例性实现的结构和使用的完整描述。由于可以在不背离所要求保护的发明的精神和范围的情况下进行许多实现,因此下文所附的权利要求限定了本发明。此外,不同示例的结构特征可以在又一实现中进行组合而不背离所引用的权利要求。上述规范、示例和数据提供了对示例性实现的结构和使用的完整描述。由于可以在不背离所要求保护的发明的精神和范围的情况下进行许多实现,因此下文所附的权利要求限定了本发明。此外,不同示例的结构特征可以在又一实现中进行组合而不背离所引用的权利要求。
Claims (15)
1.一种方法,包括:
从测量电路接收包括多个平凡校验子位和非平凡校验子位的校验子,所述校验子提供关于通过测量量子位寄存器中的一个或多个量子位而检测到的给定类型的一个或多个错误的信息;以及
在隔离故障解码器处实现逻辑以标识故障集,所述故障集解释所述校验子同时还满足故障隔离阈值,所述故障隔离阈值约束所述集中的每对故障之间的接近度。
2.根据权利要求1所述的方法,还包括:
响应于对满足所述故障隔离阈值的所述故障集的标识,输出标识所述量子位寄存器内的故障位置的错误解信息,所述故障位置说明所述校验子中的所述非平凡校验子位中的每个非平凡校验子位。
3.根据权利要求1所述的方法,其中实现所述逻辑以标识所述故障集还包括:
从所述校验子中生成解码图,所述解码图定义节点和边,所述节点对应于所述平凡校验子位和所述非平凡校验子位,并且相对于彼此而被布置为对应于所述测量电路中相应的相对位置。
4.根据权利要求3所述的方法,其中当所述集中的每个故障与所述集中的其余所述故障在所述解码图中相隔至少一条边时,所述故障隔离阈值被满足。
5.根据权利要求3所述的方法,其中实现所述逻辑以标识满足所述故障隔离阈值的所述故障集还包括:
将所述校验子中、与所述解码图中的相邻节点相对应的非平凡校验子位配对在一起;以及
当所述非平凡校验子位中少于两个非平凡校验子位被标识为对应于所述解码图中的不明确故障位置、并且所有其他非平凡校验子位经由所述配对操作而被配对时,输出错误解信息。
6.根据权利要求5所述的方法,还包括:
当所述非平凡校验子中的两个或更多个非平凡校验子位被标识为对应于不明确故障位置时,输出失败模式。
7.根据权利要求5所述的方法,还包括:
响应于不能经由所述配对操作而被配对并且也不对应于所述解码图中的不明确故障位置的非平凡校验子位的标识,输出失败模式。
8.根据权利要求1所述的方法,还包括:
响应于对满足所述故障隔离阈值的所述故障集的标识的失败,向实现量子错误纠正码的主解码器提供所述校验子,所述量子错误纠正码是比由所述隔离故障解码器实现的所述逻辑更加处理器密集或更加存储器密集中的至少一个。
9.根据权利要求1所述的方法,其中实现所述逻辑以标识满足所述故障隔离阈值的所述故障集还包括:
在基于所述校验子而被生成的解码图的不同子集上共同执行相同解码模块的不同实例。
10.根据权利要求1所述的方法,其中所述故障集定义最小权重故障路径。
11.一种系统,包括:
隔离故障解码器,被配置为:
从测量电路接收包括多个平凡校验子位和非平凡校验子位的校验子,所述校验子提供关于通过测量量子位寄存器中的一个或多个量子位而检测到的给定类型的一个或多个错误的信息;以及
实现逻辑以标识故障集和关联的故障位置,所述故障集解释所述校验子同时还满足故障隔离阈值,所述故障隔离阈值约束所述集中的每对故障之间的接近度。
12.根据权利要求11所述的系统,其中所述隔离故障解码器还被配置为:
响应于对满足所述故障隔离阈值的所述故障集的标识,输出标识所述量子位寄存器内的一个或多个故障位置的错误解信息。
13.根据权利要求11所述的系统,其中所述隔离故障解码器还被配置为:
从所述校验子中生成解码图,所述解码图定义节点和边,所述节点对应于所述平凡校验子位和所述非平凡校验子位,并且相对于彼此而被布置为对应于所述测量电路中相应的相对位置。
14.根据权利要求13所述的系统,其中当所标识的所述集中的每个故障与所述集中的其余所述故障在所述解码图中相隔至少一条边时,所述故障隔离阈值被满足。
15.根据权利要求13所述的系统,其中由所述隔离故障解码器实现的所述逻辑还提供:
将所述校验子中、与所述解码图中的相邻节点相对应的非平凡校验子位配对在一起;以及
当所述非平凡校验子位中少于两个非平凡校验子被标识为对应于所述解码图中的不明确故障位置并且所有其他非平凡校验子位经由所述配对操作而被配对时,输出错误解信息。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/721,194 US11469778B2 (en) | 2019-12-19 | 2019-12-19 | Isolated fault decoder |
US16/721,194 | 2019-12-19 | ||
PCT/US2020/058904 WO2021126386A1 (en) | 2019-12-19 | 2020-11-04 | Isolated fault decoder |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114830142A true CN114830142A (zh) | 2022-07-29 |
Family
ID=73449254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080087193.2A Pending CN114830142A (zh) | 2019-12-19 | 2020-11-04 | 隔离故障解码器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11469778B2 (zh) |
EP (1) | EP4078468A1 (zh) |
CN (1) | CN114830142A (zh) |
AU (1) | AU2020407563A1 (zh) |
WO (1) | WO2021126386A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102406312B1 (ko) * | 2019-12-30 | 2022-06-10 | 한국과학기술원 | 양자회로 에러 보정 방법 및 그 장치 |
CN111510157B (zh) * | 2020-04-15 | 2022-03-04 | 腾讯科技(深圳)有限公司 | 基于神经网络的量子纠错解码方法、装置及芯片 |
US11699002B2 (en) * | 2020-05-28 | 2023-07-11 | Microsoft Technology Licensing, Llc | Separable-state simulation of quantum program code |
US11625639B2 (en) * | 2020-09-28 | 2023-04-11 | Beit Inc. | Controllable quantum logic gates with measurement and methods for use therewith |
US11521104B2 (en) * | 2021-02-19 | 2022-12-06 | Microsoft Licensing Technology, LLC | Quantum error correction with realistic measurement data |
US11966813B2 (en) * | 2021-03-19 | 2024-04-23 | International Business Machines Corporation | Mitigation of readout error in a quantum computation |
US11901915B1 (en) * | 2022-09-16 | 2024-02-13 | Riverlane Ltd. | Quantum computing decoder and associated methods |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9748976B2 (en) * | 2015-05-22 | 2017-08-29 | Northrop Grumman Systems Corporation | Fault tolerant syndrome extraction and decoding in Bacon-Shor quantum error correction |
US9978020B1 (en) * | 2017-03-29 | 2018-05-22 | International Business Machines Corporation | Optimizing physical parameters in fault-tolerant quantum computing to reduce frequency crowding |
WO2019055843A1 (en) * | 2017-09-15 | 2019-03-21 | President And Fellows Of Harvard College | ERROR CORRECTION WITHOUT MODEL ADAPTED TO THE DEVICE IN QUANTUM PROCESSORS |
WO2019173651A1 (en) * | 2018-03-07 | 2019-09-12 | PsiQuantum Corp. | Methods and devices for obtaining quantum cluster states with high fault tolerance |
US11374594B2 (en) * | 2018-05-05 | 2022-06-28 | Intel Corporation | Apparatus and method including neural network learning to detect and correct quantum errors |
WO2020068237A1 (en) * | 2018-06-29 | 2020-04-02 | Yale University | Quantum information processing with an asymmetric error channel |
US11444636B2 (en) * | 2018-10-12 | 2022-09-13 | Error Corp. | System and methods for quantum post-selection using logical parity encoding and decoding |
US11455207B2 (en) * | 2019-07-15 | 2022-09-27 | International Business Machines Corporation | Using flag qubits for fault-tolerant implementations of topological codes with reduced frequency collisions |
US11449783B2 (en) * | 2019-10-23 | 2022-09-20 | International Business Machines Corporation | Trivalent lattice scheme to identify flag qubit outcomes |
-
2019
- 2019-12-19 US US16/721,194 patent/US11469778B2/en active Active
-
2020
- 2020-11-04 WO PCT/US2020/058904 patent/WO2021126386A1/en unknown
- 2020-11-04 EP EP20807638.0A patent/EP4078468A1/en active Pending
- 2020-11-04 CN CN202080087193.2A patent/CN114830142A/zh active Pending
- 2020-11-04 AU AU2020407563A patent/AU2020407563A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20210194507A1 (en) | 2021-06-24 |
US11469778B2 (en) | 2022-10-11 |
AU2020407563A1 (en) | 2022-07-07 |
EP4078468A1 (en) | 2022-10-26 |
WO2021126386A1 (en) | 2021-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114830142A (zh) | 隔离故障解码器 | |
US11455207B2 (en) | Using flag qubits for fault-tolerant implementations of topological codes with reduced frequency collisions | |
Fowler et al. | Surface codes: Towards practical large-scale quantum computation | |
Stephens | Fault-tolerant thresholds for quantum error correction with the surface code | |
Higgott et al. | Improved decoding of circuit noise and fragile boundaries of tailored surface codes | |
Suchara et al. | Leakage suppression in the toric code | |
Breuckmann et al. | Local decoders for the 2D and 4D toric code | |
CN112632881B (zh) | 量子克里福德电路的容错计算方法、装置、设备及芯片 | |
Nagayama et al. | Surface code error correction on a defective lattice | |
Webster et al. | Reducing the overhead for quantum computation when noise is biased | |
Kubica et al. | Single-shot quantum error correction with the three-dimensional subsystem toric code | |
US20210365315A1 (en) | Topological quantum error correction using a data bus | |
Jones et al. | Gauge color codes in two dimensions | |
Dumer et al. | Thresholds for correcting errors, erasures, and faulty syndrome measurements in degenerate quantum codes | |
Stephens et al. | Asymmetric quantum error correction via code conversion | |
Sheth et al. | Neural ensemble decoding for topological quantum error-correcting codes | |
Mazumdar et al. | Associative memory using dictionary learning and expander decoding | |
TW202236812A (zh) | 以真實量測資料進行量子誤差校正 | |
Huang et al. | Between shor and steane: A unifying construction for measuring error syndromes | |
Brun et al. | Teleportation-based fault-tolerant quantum computation in multi-qubit large block codes | |
Steane | Fast fault-tolerant filtering of quantum codewords | |
Huang et al. | Constructions for measuring error syndromes in Calderbank-Shor-Steane codes between Shor and Steane methods | |
US11416761B2 (en) | Fault-tolerant quantum cat state preparation | |
Bhoumik et al. | Efficient decoding of surface code syndromes for error correction in quantum computing | |
Buchbinder et al. | Encoding an arbitrary state in a [7, 1, 3] quantum error correction code |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |