CN114815092A - 一种光电混合集成芯片 - Google Patents
一种光电混合集成芯片 Download PDFInfo
- Publication number
- CN114815092A CN114815092A CN202210462381.XA CN202210462381A CN114815092A CN 114815092 A CN114815092 A CN 114815092A CN 202210462381 A CN202210462381 A CN 202210462381A CN 114815092 A CN114815092 A CN 114815092A
- Authority
- CN
- China
- Prior art keywords
- groove
- photonic
- photonic integrated
- integrated component
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
Abstract
本公开提供了一种光电混合集成芯片,包括:衬底;凹槽,开设于衬底的上表面;第一光子集成元件和第二光子集成元件设置于衬底上,且位于凹槽的两侧;凹槽靠近第一光子集成元件和第二光子集成元件的侧面之间的夹角大于0°且小于180°;第一光子集成元件和第二光子集成元件通过光子引线进行光学连接。本公开通过在衬底上开设凹槽,且该凹槽的两侧设置有第一光子集成元件和第二光子集成元件,使得能够通过凹槽观测到光子引线和第一光子集成元件、第二光子集成元件之间的光学连接情况,从而提高光子引线和第一光子集成元件、第二光子集成元件之间的对准精度,降低了光耦合难度和损耗,提高了光电混合集成芯片的可靠性和实用性。
Description
技术领域
本公开涉及光通信、光传感和光计算等技术领域,尤其涉及一种光电混合集成芯片。
背景技术
随着摩尔定律的放缓,电子学数据传输容量接近物理极限,为突破现有瓶颈,传输更高容量的数据,硅光子学的研究和商业化得到了加强,其中将硅应用于光子学的关键因素在于硅波导具有尺寸紧凑、均匀性优异、损耗低且和CMOS工艺相兼容的优点。随着带宽需求的不断增加,数据中心的互联带宽已经从400G向800G迈进。为了满足未来高带宽的需求,硅光子集成电路(PIC)的封装形式正在从电路板外围的可插拔光收发器件发展成光电共封装。同时,为了降低光互连的耦合损耗,硅光集成电路的光学元件采用光子引线键合PWB进行光互连。不同于金丝键合,光子引线键合需要将光子引线聚合物波导键合在出光面上,因此键合时会出现较大的对准误差,从而造成高的光耦合损耗。
发明内容
鉴于上述问题,本公开提供了一种光电混合集成芯片。
根据本公开的第一个方面,提供了一种光电混合集成芯片,包括:
衬底;
凹槽,开设于上述衬底的上表面;
第一光子集成元件和第二光子集成元件设置于上述衬底上,且位于上述凹槽的两侧;
上述凹槽靠近上述第一光子集成元件和上述第二光子集成元件的侧面之间的夹角大于0°且小于180°;
上述第一光子集成元件和上述第二光子集成元件通过光子引线进行光学连接。
可选地,上述第一光子集成元件和上述第二光子集成元件关于上述凹槽对称分布。
可选地,上述光子引线的两端分别连接于上述第一光子集成元件靠近上述凹槽的侧面和上述第二光子集成元件靠近上述凹槽的侧面。
可选地,上述凹槽的开口面与上述第一光子集成元件和上述第二光子集成元件之间的距离相同;
上述凹槽的长度不小于上述第一光子集成元件和上述第二光子集成元件的长度。
可选地,上述凹槽表面镀有反射膜,上述反射膜对可见光具有反射作用,上述反射膜包括金属反射膜、全电介质反射膜和金属电介质反射膜中任一种。
可选地,上述第一光子集成元件和上述第二光子集成元件均包括激光器光芯片、探测器光芯片、调制器光芯片和集成光波导中任一种。
可选地,上述衬底包括硅基衬底、铌酸锂材料衬底和硅基铌酸锂薄膜衬底中任一种。
可选地,上述凹槽的深度小于上述衬底的厚度。
可选地,上述凹槽包括V型槽和倒梯形槽中任一种。
可选地,当上述凹槽为梯形槽时,上述凹槽靠近上述第一光子集成元件和上述第二光子集成元件的侧面与上述凹槽的底面之间的夹角大于90°且小于180°。
本公开提供了一种光电混合集成芯片,包括:衬底;凹槽,开设于衬底的上表面;第一光子集成元件和第二光子集成元件设置于衬底上,且位于凹槽的两侧;凹槽靠近第一光子集成元件第二光子集成元件的侧面之间的夹角大于0°且小于180°;第一光子集成元件和第二光子集成元件通过光子引线进行光学连接。本公开通过在衬底上开设凹槽,且该凹槽的两侧设置有第一光子集成元件和第二光子集成元件,该凹槽靠近第一光子集成元件和第二光子集成元件的侧面的夹角大于0°且小于180°,使得能够通过凹槽观测到光子引线和第一光子集成元件、第二光子集成元件之间的光学连接情况,从而提高光子引线和第一光子集成元件、第二光子集成元件之间的对准精度,降低了光耦合难度和损耗,提高了光电混合集成芯片的可靠性和实用性。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开中的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他附图。
图1示意性示出了根据本公开实施例的一种光电混合集成芯片的剖视图;
图2示意性示出了根据本公开实施例的一种光电混合集成芯片的俯视图;
图3示意性示出了根据本公开实施例的一种光电混合集成芯片的立体结构示意图;以及
图4示意性示出了根据本公开实施例的一种光电混合集成芯片的凹槽为V型槽时的剖视图。
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。在下面的详细描述中,为便于解释,阐述了许多具体的细节以提供对本公开实施例的全面理解。然而,明显地,一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在此使用的术语仅仅是为了描述具体实施例,而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在,但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义,除非另外定义。应注意,这里使用的术语应解释为具有与本说明书的上下文相一致的含义,而不应以理想化或过于刻板的方式来解释。
在使用类似于“A、B和C等中至少一个”这样的表述的情况下,一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如,“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。在使用类似于“A、B或C等中至少一个”这样的表述的情况下,一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如,“具有A、B或C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。本领域技术人员还应理解,实质上任意表示两个或更多可选项目的转折连词和/或短语,无论是在说明书、权利要求书还是附图中,都应被理解为给出了包括这些项目之一、这些项目任一方、或两个项目的可能性。例如,短语“A或B”应当被理解为包括“A”或“B”、或“A和B”的可能性。
本公开提供了一种光电混合集成芯片,包括:衬底;凹槽,开设于衬底的上表面;第一光子集成元件和第二光子集成元件设置于衬底上,且位于凹槽的两侧;凹槽靠近第一光子集成元件第二光子集成元件的侧面之间的夹角大于0°且小于180°;第一光子集成元件和第二光子集成元件通过光子引线进行光学连接。本公开通过在衬底上开设凹槽,且该凹槽的两侧设置有第一光子集成元件和第二光子集成元件,该凹槽靠近第一光子集成元件和第二光子集成元件的侧面的夹角大于0°且小于180°,使得能够通过凹槽观测到光子引线和第一光子集成元件、第二光子集成元件之间的光学连接情况,从而提高光子引线和第一光子集成元件、第二光子集成元件之间的对准精度,降低了光耦合难度和损耗,提高了光电混合集成芯片的可靠性和实用性。
以下将通过图1~图4对本公开实施例的一种光电混合集成芯片进行详细描述。便于本领域技术人员能够更加清楚地了解本公开的技术方案。应当理解,以下说明仅是示例性的,以帮助本领域技术人员理解本公开的方案,并非用以限定本公开的保护范围。
图1示意性示出了根据本公开实施例的一种光电混合集成芯片的剖视图,图2示意性示出了根据本公开实施例的一种光电混合集成芯片的俯视图,图3示意性示出了根据本公开实施例的一种光电混合集成芯片的立体结构示意图。
请一并参考图1~图3,在本公开一实施例中,上述光电混合集成芯片包括:衬底1;凹槽2,开设于衬底1的上表面;第一光子集成元件3和第二光子集成元件4设置于衬底1上,且位于凹槽2的两侧;凹槽2靠近第一光子集成元件3和第二光子集成元件4的侧面之间的夹角大于0°且小于180°;第一光子集成元件3和第二光子集成元件4通过光子引线5进行光学连接。
在本实施例中,衬底1上开设有凹槽2,本实施例中的衬底1可以选择硅基衬底、铌酸锂材料衬底和硅基铌酸锂薄膜衬底中任一种。凹槽2的两侧还设置有第一光子集成元件3和第二光子集成元件4,本实施例中,第一光子集成元件3和第二光子集成元件4可以关于凹槽2对称分布,本实施例中的第一光子集成元件3和第二光子集成元件4可以是激光器光芯片、探测器光芯片、调制器光芯片和集成光波导中任一种。第一光子集成元件3和第二光子集成元件4通过光子引线5进行光学连接,例如,光子引线5的两端分别连接于第一光子集成元件3靠近凹槽2的侧面和第二光子集成元件4靠近凹槽2的侧面(如图1所示)。凹槽2靠近第一光子集成元件3和第二光子集成元件4的侧面之间的夹角大于0°且小于180°,如此,通过凹槽2靠近第一光子集成元件3和第二光子集成元件4的侧面便可以观测到第一光子集成元件3和第二光子集成元件4的侧面,而第一光子集成元件3和第二光子集成元件4通过光子引线5进行光学连接(如图1所示),因此,通过凹槽2便能够观测到光子引线5和第一光子集成元件3、第二光子集成元件4之间的光学连接情况,从而可以提高光子引线5和第一光子集成元件3、第二光子集成元件4之间的对准精度,降低了光耦合难度和损耗,提高了光电混合集成芯片的可靠性和实用性。
应当理解,本实施例中的关于衬底的材料、光子集成元件的类型以及光子集成元件的位置的举例说明仅是示例性的,以帮助本领域技术人员理解本公开的技术方案,并非用以限制本公开的保护范围。
请同时参考图2和图3,在本公开一实施例中,凹槽2的开口面与第一光子集成元件3和第二光子集成元件4之间的距离相同;凹槽2的长度不小于第一光子集成元件3和第二光子集成元件4的长度。凹槽2的深度小于衬底1的厚度。凹槽2包括V型槽和倒梯形槽中任一种。
第一光子集成元件3和第二光子集成元件4设置于凹槽2的两侧,利用凹槽2的侧面的反射观测第一光子集成元件3、第二光子集成元件4和光子引线5之间的光学连接情况,在本实施例中,凹槽2的开口面与第一光子集成元件3和第二光子集成元件4之间的距离相同(如图2所示),凹槽2的长度不小于第一光子集成元件3和第二光子集成元件4的长度,此时,第一光子集成元件3、第二光子集成元件4靠近凹槽2的侧面与凹槽2的侧面相连接,无论光子引线5和第一光子集成元件3之间的连接点位于第一光子集成元件3靠近所述凹槽2的侧面的任何位置,通过凹槽2靠近第一光子集成元件3的侧面均能够观测到,第二光子集成元件4和光子引线5之间的光学连接情况与第一光子集成元件3和光子引线5之间的光学连接情况相似或相同,因此不再赘述。本实施例中使凹槽2的开口面与第一光子集成元件3和第二光子集成元件4之间的距离相同,且凹槽2的长度不小于第一光子集成元件3和第二光子集成元件4的长度,可以保证始终能够观测到光子引线5和第一光子集成元件3、第二光子集成元件4之间的光学连接情况,从而能够提高光子引线5和第一光子集成元件3、第二光子集成元件4之间的对准精度,降低了光耦合难度和损耗,提高了光电混合集成芯片的可靠性和实用性。
应当理解,本实施例中的关于凹槽的尺寸以及形状的举例说明仅是示例性的,以帮助本领域技术人员理解本公开的技术方案,并非用以限制本公开的保护范围。
在本公开一实施例中,凹槽2表面镀有反射膜,反射膜对可见光具有反射作用,反射膜包括金属反射膜、全电介质反射膜和金属电介质反射膜中任一种。
通过凹槽2观测光子引线5和第一光子集成元件3、第二光子集成元件4之间的光学连接情况,本实施例中在凹槽2上镀有反射膜,该反射膜对可见光具有反射作用,例如,该反射膜可以是金属反射膜、全电介质反射膜和金属电介质反射膜中任一种,本实施例通过在凹槽2镀反射膜,可以更清晰的观测光子引线5和第一光子集成元件3、第二光子集成元件4之间的光学连接情况,进一步降低对准难度,从而提高光子引线5和第一光子集成元件3、第二光子集成元件4之间的对准精度,降低了光耦合难度和损耗,提高了光电混合集成芯片的可靠性和实用性。
应当理解,本实施例中的关于反射膜的材料的举例说明仅是示例性的,以帮助本领域技术人员理解本公开的技术方案,并非用以限制本公开的保护范围。
图4示意性示出了根据本公开实施例的一种光电混合集成芯片的凹槽为V型槽时的剖视图。
在本公开一实施例中,凹槽2的深度小于衬底1的厚度。凹槽2包括V型槽和倒梯形槽中任一种。当凹槽2为梯形槽时,凹槽2靠近第一光子集成元件3和第二光子集成元件4的侧面与凹槽2的底面之间的夹角大于90°且小于180°。
在本实施例中,凹槽2的深度需小于衬底1的厚度,否则会将衬底1穿透,无法得到光电混合集成芯片,本实施例中的凹槽2可以是V型槽或倒梯形槽,当凹槽2为V型槽时,该光电混合集成芯片的剖视图如图4所示。凹槽2可以是梯形槽或U型槽,当凹槽2为梯形槽时,凹槽2靠近第一光子集成元件3和第二光子集成元件4的侧面与凹槽2的底面之间的夹角大于90°且小于180°(如图1或图3所示),此时通过凹槽2靠近第一光子集成元件3和第二光子集成元件4的侧面可以观测到光子引线5与第一光子集成元件3和第二光子集成元件4之间的光学连接情况,可以降低光电混合集成芯片组装中光子集成元件的摆放精度,从而提高光子引线5和第一光子集成元件3、第二光子集成元件4之间的对准精度,降低了光耦合难度和损耗,提高了光电混合集成芯片的可靠性和实用性。
应当理解,本实施例中的关于凹槽的类型的举例说明仅是示例性的,以帮助本领域技术人员理解本公开的技术方案,并非用以限制本公开的保护范围。
需要说明的是,上述对于光电混合集成芯片中各部件尺寸、位置、材料等等的说明仅是示例性的,以便于本领域技术人员理解本公开的方案,并非意在限定本公开的保护范围。在其他一些实施例中,上述光电混合集成芯片中各部件尺寸、位置、材料等等可以根据实际情况选择,在此不做限定。
在本公开实施例中,通过在衬底上开设凹槽,且该凹槽的两侧设置有第一光子集成元件和第二光子集成元件,该凹槽靠近第一光子集成元件和第二光子集成元件的侧面的夹角大于0°且小于180°,使得能够通过凹槽观测到光子引线和第一光子集成元件、第二光子集成元件之间的光学连接情况,从而提高光子引线和第一光子集成元件、第二光子集成元件之间的对准精度,降低了光耦合难度和损耗,提高了光电混合集成芯片的可靠性和实用性。
本领域技术人员可以理解,本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合,即使这样的组合或结合没有明确记载于本公开中。特别地,在不脱离本公开精神和教导的情况下,本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。
以上对本公开的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本公开的范围。尽管已经参照本公开的特定示例性实施例示出并描述了本公开,但是本领域技术人员应该理解,在不背离所附权利要求及其等同物限定的本公开的精神和范围的情况下,可以对本公开进行形式和细节上的多种改变。因此,本公开的范围不应该限于上述实施例,而是应该不仅由所附权利要求来进行确定,还由所附权利要求的等同物来进行限定。
Claims (10)
1.一种光电混合集成芯片,其特征在于,包括:
衬底(1);
凹槽(2),开设于所述衬底(1)的上表面;
第一光子集成元件(3)和第二光子集成元件(4)设置于所述衬底(1)上,且位于所述凹槽(2)的两侧;
所述凹槽(2)靠近所述第一光子集成元件(3)和所述第二光子集成元件(4)的侧面之间的夹角大于0°且小于180°;
所述第一光子集成元件(3)和所述第二光子集成元件(4)通过光子引线(5)进行光学连接。
2.根据权利要求1所述的光电混合集成芯片,其特征在于,所述第一光子集成元件(3)和所述第二光子集成元件(4)关于所述凹槽(2)对称分布。
3.根据权利要求1所述的光电混合集成芯片,其特征在于,所述光子引线(5)的两端分别连接于所述第一光子集成元件(3)靠近所述凹槽(2)的侧面和所述第二光子集成元件(4)靠近所述凹槽(2)的侧面。
4.根据权利要求1所述的光电混合集成芯片,其特征在于,所述凹槽(2)的开口面与所述第一光子集成元件(3)和所述第二光子集成元件(4)之间的距离相同;
所述凹槽(2)的长度不小于所述第一光子集成元件(3)和所述第二光子集成元件(4)的长度。
5.根据权利要求1所述的光电混合集成芯片,其特征在于,所述凹槽(2)表面镀有反射膜,所述反射膜对可见光具有反射作用,所述反射膜包括金属反射膜、全电介质反射膜和金属电介质反射膜中任一种。
6.根据权利要求1所述的光电混合集成芯片,其特征在于,所述第一光子集成元件(3)和所述第二光子集成元件(4)均包括激光器光芯片、探测器光芯片、调制器光芯片和集成光波导中任一种。
7.根据权利要求1所述的光电混合集成芯片,其特征在于,所述衬底(1)包括硅基衬底、铌酸锂材料衬底和硅基铌酸锂薄膜衬底中任一种。
8.根据权利要求1所述的光电混合集成芯片,其特征在于,所述凹槽(2)的深度小于所述衬底(1)的厚度。
9.根据权利要求1所述的光电混合集成芯片,其特征在于,所述凹槽(2)包括V型槽和倒梯形槽中任一种。
10.根据权利要求1所述的光电混合集成芯片,其特征在于,当所述凹槽(2)为梯形槽时,所述凹槽(2)靠近所述第一光子集成元件(3)和所述第二光子集成元件(4)的侧面与所述凹槽(2)的底面之间的夹角大于90°且小于180°。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210462381.XA CN114815092B (zh) | 2022-04-28 | 2022-04-28 | 一种光电混合集成芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210462381.XA CN114815092B (zh) | 2022-04-28 | 2022-04-28 | 一种光电混合集成芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114815092A true CN114815092A (zh) | 2022-07-29 |
CN114815092B CN114815092B (zh) | 2023-07-21 |
Family
ID=82510038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210462381.XA Active CN114815092B (zh) | 2022-04-28 | 2022-04-28 | 一种光电混合集成芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114815092B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294478A (ja) * | 2008-08-25 | 2008-12-04 | Panasonic Electric Works Co Ltd | チップ間端子接続方法及びそれを用いて作製した回路基板とそれを具備する火災感知器 |
EP3418784A1 (en) * | 2017-06-21 | 2018-12-26 | ADVA Optical Networking SE | Photonic chip/optical device for aligning and connecting an optical fiber and a photonic integrated waveguide and method of its production |
US20190187373A1 (en) * | 2017-12-18 | 2019-06-20 | Roshmere, Inc. | Hybrid fiber integrated soi/iii-v module |
CN111244227A (zh) * | 2020-01-19 | 2020-06-05 | 中国科学院上海微系统与信息技术研究所 | 一种硅基光子集成模块及其制备方法 |
CN112925073A (zh) * | 2021-02-09 | 2021-06-08 | 中国科学院半导体研究所 | 光电子集成器件的光互联方法 |
CN113109901A (zh) * | 2020-01-13 | 2021-07-13 | 苏州旭创科技有限公司 | 一种混合集成光电芯片及其制作方法 |
CN113985536A (zh) * | 2021-10-28 | 2022-01-28 | 中国科学院半导体研究所 | 一种光电子集成器件及其制备方法 |
-
2022
- 2022-04-28 CN CN202210462381.XA patent/CN114815092B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294478A (ja) * | 2008-08-25 | 2008-12-04 | Panasonic Electric Works Co Ltd | チップ間端子接続方法及びそれを用いて作製した回路基板とそれを具備する火災感知器 |
EP3418784A1 (en) * | 2017-06-21 | 2018-12-26 | ADVA Optical Networking SE | Photonic chip/optical device for aligning and connecting an optical fiber and a photonic integrated waveguide and method of its production |
US20190187373A1 (en) * | 2017-12-18 | 2019-06-20 | Roshmere, Inc. | Hybrid fiber integrated soi/iii-v module |
CN113109901A (zh) * | 2020-01-13 | 2021-07-13 | 苏州旭创科技有限公司 | 一种混合集成光电芯片及其制作方法 |
CN111244227A (zh) * | 2020-01-19 | 2020-06-05 | 中国科学院上海微系统与信息技术研究所 | 一种硅基光子集成模块及其制备方法 |
CN112925073A (zh) * | 2021-02-09 | 2021-06-08 | 中国科学院半导体研究所 | 光电子集成器件的光互联方法 |
CN113985536A (zh) * | 2021-10-28 | 2022-01-28 | 中国科学院半导体研究所 | 一种光电子集成器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114815092B (zh) | 2023-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10670816B2 (en) | Polymer-based 1 x 2 vertical optical splitters on silicon substrate | |
CN107003478B (zh) | 光耦合装置 | |
US20190170945A1 (en) | Waveguide connector elements and optical assemblies incorporating the same | |
US20150205062A1 (en) | Optical Interposer | |
US8755655B2 (en) | Edge-coupled optical proximity communication | |
US11105981B2 (en) | Optical connectors and detachable optical connector assemblies for optical chips | |
US20070081760A1 (en) | Embedded on-die laser source and optical interconnect | |
US10288805B2 (en) | Coupling between optical devices | |
CA2807122C (en) | Optical component | |
US10564374B2 (en) | Electro-optical interconnect platform | |
US11209598B2 (en) | Photonics package with face-to-face bonding | |
Zheng et al. | Optical proximity communication using reflective mirrors | |
US20200132931A1 (en) | Relaxed tolerance adiabatic coupler for optical interconnects | |
Brusberg et al. | Single-mode glass waveguide platform for dwdm chip-to-chip interconnects | |
US7142748B1 (en) | Optical waveguide evanescent ribbon coupler | |
CN106066510A (zh) | 光模块和光纤组件 | |
Brusberg et al. | Glass substrate with integrated waveguides for surface mount photonic packaging | |
Krähenbühl et al. | High-precision, self-aligned, optical fiber connectivity solution for single-mode waveguides embedded in optical PCBs | |
CN108873184A (zh) | 一种具有侧向v形槽的激光刻写光纤连接器 | |
CN114815092B (zh) | 一种光电混合集成芯片 | |
CN107076923A (zh) | 光波导 | |
EP2700991B1 (en) | Optical component | |
La Porta et al. | Scalable optical coupling between silicon photonics waveguides and polymer waveguides | |
CN109116469A (zh) | 光模块 | |
Amano et al. | Low-Loss Characteristics of a Multimode Polymer Optical Waveguide at 1.3 um Wavelength on an Electrical Hybrid LSI Package Substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |