CN114785364A - 接收器及相关的信号处理方法 - Google Patents
接收器及相关的信号处理方法 Download PDFInfo
- Publication number
- CN114785364A CN114785364A CN202110088356.5A CN202110088356A CN114785364A CN 114785364 A CN114785364 A CN 114785364A CN 202110088356 A CN202110088356 A CN 202110088356A CN 114785364 A CN114785364 A CN 114785364A
- Authority
- CN
- China
- Prior art keywords
- signal
- data
- sampling
- circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims description 12
- 238000005070 sampling Methods 0.000 claims abstract description 68
- 238000001914 filtration Methods 0.000 claims abstract description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000005236 sound signal Effects 0.000 description 8
- 230000001934 delay Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种接收器,其包含有取样电路、数据取样点选择电路以及判断电路。该取样电路用于使用频率信号来对输入信号进行取样以产生取样后信号,其中该频率信号的频率高于该输入信号的频率;该数据取样点选择电路用于对起始点数据进行滤波操作以产生滤波后起始点数据,并将该滤波后起始点加上偏移值后产生数据取样点,其中该起始点数据对应至该取样后信号的取样值改变的时间点;以及该判断电路用于根据该取样后信号中对应于该数据取样点的取样值来确定对应于该输入信号的数字输出信号的逻辑值。
Description
技术领域
本发明申请是关于电子装置当中的接收器及对应的信号处理 方法。
背景技术
在高画质多媒体接口(High Definition Multimedia Interface, HDMI)中关于增强音频回传信道(Enhanced Audio Return Channel,eARC)的规 格中,音频信号主要具有两种不同的工作周期(duty cycle),其分别是40%与 60%,而接收器会根据所接收的音频信号的工作周期来确定对应的逻辑值。 举例来说,当接收器所接收的音频信号的工作周期为40%时,接收器会输出 逻辑值“0”至后端电路以进行后续处理;而当接收器所接收的音频信号的工 作周期为60%时,接收器会输出逻辑值“1”至后端电路。然而,由于音频信号会有抖动(jitter)的现象发生,因此增加了接收器在判断音频信号的工作周 期上的误差,进而影响到所输出的逻辑值的正确性。
发明内容
因此,本发明的目的之一在于提供一种接收器,其可以准确 地判断音频信号的工作周期以决定数字输出信号的逻辑值,以解决现有技术 中所述的问题。
在本发明的一个实施例中,公开了一种接收器,其包含有取 样电路、数据取样点选择电路以及判断电路。该取样电路用于使用频率信号 来对输入信号进行取样以产生取样后信号,其中该频率信号的频率高于该输 入信号的频率;该数据取样点选择电路耦接于该取样电路,用于对起始点数 据进行滤波操作以产生滤波后起始点数据,并将该滤波后起始点加上偏移值 后产生数据取样点,其中该起始点数据对应至该取样后信号的取样值改变的 时间点;以及该判断电路耦接于该数据取样点选择电路,用于根据该取样后 信号中对应于该数据取样点的取样值来确定对应于该输入信号的数字输出信 号的逻辑值。
在本发明的一个实施例中,公开了一种用于接收器内的信号 处理方法,其包含有以下步骤:使用频率信号来对输入信号进行取样以产生 取样后信号,其中该频率信号的频率高于该输入信号的频率;对起始点数据 进行滤波操作以产生滤波后起始点数据,其中该起始点数据对应至该取样后 信号的取样值改变的时间点;将该滤波后起始点加上偏移值后产生数据取样 点;以及根据该取样后信号中对应于该数据取样点的取样值来确定对应于该 输入信号的数字输出信号的逻辑值。
附图说明
为让本发明申请的上述和其他目的、特征、优点与实施例能 够更加清楚、易懂,将结合附图做如下说明。
图1为根据本发明一个实施例的接收器的示意图。
图2为输入信号包含两种不同工作周期及所对应的逻辑值的 示意图。
图3绘示了输入信号、频率信号及取样后信号的时序图与数据 取样点选择电路的操作示意图。
图4为根据本发明一个实施例的滤波器、三角积分调变电路及 输出电路的示意图。
图5为根据本发明一个实施例的用于接收器的信号处理方法 的流程图。
符号说明
100:接收器
110:取样电路
120:数据取样点选择电路
122:起始点选择电路
124:滤波器
126:三角积分调变电路
128:输出电路
130:判断电路
140:计数器
412:加法器
414:乘法器
416:加法器
418:延迟电路
422:加法器
424:延迟电路
426:延迟电路
CLK:频率信号
CNT:计数值
Dout:数字输出信号
FB1,FB2,FB3:反馈信号
Kp:乘数
NS:起始点数据
NS’:滤波后起始点数据
ND:数据取样点
Vin:输入信号
NS_T:输出信号
具体实施方式
在图1为根据本发明一个实施例的接收器100的示意图。如图1 所示,接收器100包含了取样电路110、数据取样点选择电路120、判断电路130 以及计数器140,其中数据取样点选择电路120包含了起始点选择电路122、滤 波器124、三角积分调变电路126以及输出电路128。在本实施例中,接收器100 应用在高画质多媒体接口(HDMI)中的增强音频回传信道(eARC),例如接收器 100可以是设置于电子装置(例如电视)内且用来接收音频信号的接收器。此 外,接收器110用来判断输入信号Vin的工作周期为40%或是60%,但不以此为 限,以确定数字输出信号Dout的逻辑值,例如图2所示,当输入信号Vin的工 作周期为60%时(信号波形如图中上半部所示)数字输出信号Dout的逻辑值为 “1”,而当输入信号Vin的工作周期为40%时(信号波形如图中下半部所示)数字 输出信号Dout的逻辑值为“0”。为了方便以下的叙述,接收器100直接应用在 增强音频回传信道的相关规格来进行说明,但本发明并不以此为限。
在接收器100的操作中,取样电路110使用频率信号CLK来对输 入信号Vin进行过取样(oversampling)操作,以产生取样后信号Vin’,其中频率 信号CLK的频率高于输入信号Vin的频率以供取样电路110进行过取样操作。 为了方便以下的说明,本实施例中频率信号CLK的频率为输入信号Vin的频率 的40倍,但本发明并不以此数值为限。接着,请同时参考图3,其中图3绘示 了输入信号Vin、频率信号CLK及取样后信号Vin’的时序图与数据取样点选择 电路120的操作示意图,其中图3中的输入信号Vin以工作周期60%来作为说 明,而在理想上输入信号Vin的一个周期为频率信号CLK的一个周期的40倍。 在数据取样点选择电路120的操作中,首先,起始点选择电路122持续接收取 样后信号Vin’,并选择取样后信号Vin’由‘0’改变为‘1’时(大致对应至Vin的上 升缘)的取样点来作为起始点,即起始点数据NS大致表示了输入信号Vin由低 电压准位改变为高电压准位时的时间点。详细来说,计数器140可以根据频率 信号CLK或是其他相关的频率信号以持续产生计数值CNT,其中每一个计数 值CNT对应于取样后信号Vin’的一个取样值,而起始点选择电路122可以选择 取样后信号Vin’由‘0’改变为‘1’时所对应于计数值CNT来作为起始点数据NS, 如图3所示。接着,滤波器124及三角积分调变电路126对所接收到的起始点数 据NS进行滤波操作以产生滤波后起始点数据NS’,以使得滤波后起始点数据 NS’可以更接近于理想值。举例详细来说,理想上起始点选择电路122所产生 的两个相邻的起始点的间隔为40,例如起始点选择电路122产生的起始点数据 NS依序为40、80、120、160、200、240、…以此类推,但由于每一笔起始点 数据NS可能会因为输入信号Vin的抖动现象而偏离了理想值(例如,实际上 NS=38、82、115、…),因此,通过滤波器126及三角积分调变电路126持续接 收起始点数据NS并根据前述的起始点数据NS来对目前的起始点数据NS进行 滤波操作,可以产生接近于理想值的滤波后起始点数据NS’。接着,输出电路 128将滤波后起始点数据NS’加上偏移值以产生数据取样点ND,其中该偏移值 可以位于第一参考值与第二参考值之间,其中该第一参考值可以是当输入信 号Vin的工作周期为40%时取样后信号Vin’为‘1’的宽度(即,取样后信号Vin’ 连续为‘1’的数量)、而该第二参考值可以是当输入信号Vin的工作周期为60% 时取样后信号Vin’为‘1’的宽度(即,取样后信号Vin’连续为‘1’的数量)。举例 来说,假设频率信号CLK的频率为输入信号Vin的频率的40倍,理想上输入信 号Vin的一个周期对应于取样后信号Vin’的40个取样值(即计数值CNT),则当 输入信号Vin的工作周期为40%时取样后信号Vin’为‘1’的宽度为‘16’(即有连 续16个计数值CNT对应的取样后信号Vin’为‘1’),输入信号Vin的工作周期为 60%时取样后信号Vin’为‘1’的宽度为‘24’(即有连续24个计数值CNT对应的取 样后信号Vin’为‘1’),此时该偏移值可以选择第一参考值‘16’与第二参考值 ‘24’的平均值‘20’,而数据取样点ND=NS’+20。
接着,判断电路130接收数据取样点选择电路120所输出的数 据取样点ND,并同时自计数器140接收计数值CNT,以选择取样后信号Vin’ 上对应于数据取样点ND的取样值,进而确定数字输出信号Dout的逻辑值。以 图3为例(输入信号Vin的工作周期为60%),若是取样后信号Vin’中对应于数据 取样点ND(例如,滤波后起始点数据NS’后的第20个取样点)的取样值为‘1’, 则表示输入信号Vin具有工作周期60%(因理想状态下工作周期60%时Vin会在 滤波后起始点数据NS’后的第24个取样点变化),而此时判断电路130所产生的 数字输出信号Dout的逻辑值为‘1’;在一些其他的实施例中,若是取样后信号 Vin’中对应于数据取样点ND的取样值为‘0’,则表示输入信号Vin具有工作周 期40%(因理想状态下工作周期40%时Vin会在滤波后起始点数据NS’后的第16 个取样点变化),而此时判断电路130所产生的数字输出信号Dout的逻辑值为 ‘0’。
综上所述,通过本实施例所述的接收器100,可以较为准确地 判断出输入信号Vin的工作周期,以确定数字输出信号Dout的逻辑值。此外, 接收器100的数据取样点选择电路120与判断电路130可以全部以数字化的方 式来实现,因此可以减少模拟电路在接收器100内的比例,以达成快速开发以 及兼具兼容于不同半导体制程的目的。
图4为根据本发明一个实施例的滤波器124、三角积分调变电 路126及输出电路128的示意图。如图4所示,滤波器124为低通滤波器,且包 含了加法器412、乘法器414、加法器416以及延迟电路418;三角积分调变电 路126包含了加法器422及两个延迟电路424、426;以及输出电路128以加法器 128来实现。在滤波器124的操作中,加法器412将起始点数据NS减去反馈信 号FB1以产生输出,乘法器414将加法器412的输出乘以乘数Kp,其中乘数Kp 可以是任何小于1的数值,例如Kp=(1/1024);加法器416将乘法器416的输出 加上反馈信号FB2以产生输出信号NS_T;延迟电路418对输出信号NS_T延迟 频率信号CLK的一个周期的延迟量后,产生反馈信号FB2至加法器416。在三 角积分调变电路126的操作中,加法器422将输出信号NS_T减去反馈信号FB3 以产生输出,其中加法器422的输出可以包含整数部分与小数部分,其中整数 部分作为滤波后起始点NS’,而小数部分则输入至延迟电路424;延迟电路424 对上述输出的小数部分延迟频率信号CLK的一个周期的延迟量后,产生反馈信号FB3至加法器422;且延迟电路426对上述输出的整数部分延迟频率信号 CLK的一个周期的延迟量后,产生反馈信号FB1至加法器412。在本实施例中, 由于滤波后起始点NS’仅包含了加法器422的输出的整数部分,因此,通过将 反馈信号FB3(即,加法器422的输出的小数部分)传送至加法器422以加入至输 出信号NS_T,可以让滤波后起始点NS’在整体的平均值上相同或很接近于输 出信号NS_T的平均值;另外,在传统上滤波器124会采用输出信号NS_T来作 为反馈信号(即,加法器412会接受输出信号NS_T),然而,考虑到输出信号 NS_T具有小数部分而可能会增加电路设计上的复杂度,所以本实施例采用回 馈信号FB1来作为滤波器124的回馈信号(输入至加法器412),而由于回馈信号 FB1是一个整数值,因此可以简化相关电路的设计。另外,输出电路128将滤 波后起始点NS’加上偏移值D_OS后产生数据取样点ND,其中在本实施例偏移 值D_OS可以是‘20’。
需注意的是,图4所示的滤波器124与三角积分调变电路126的 架构仅为示例例说明,而非是本发明的限制。在其他的实施例中,滤波器124 与三角积分调变电路126可以采用其他任意适合的低通滤波器来实现。此外, 图4所示的三角积分调变电路126为一个可选择的(optional)的组件,即在其他 的实施例中三角积分调变电路126可以自数据取样点选择电路120中移除而不 会影响到接收器100的正常操作,即图4所示的输出信号NS_T可以取整数部分 后作为滤波后起始点数据NS’。
在以上的实施例中,接收器100支持增强音频回传信道,且输 入信号Vin只具有40%与60%这两种工作周期,然而,本实施例的数据取样点 选择电路使用滤波器对起始点数据NS进行滤波后产生滤波后起始点数据 NS’,以供输出电路128产生数据取样点ND,然后判断电路130再根据取样后 信号Vin’中对应于数据取样点ND的取样值来判断出数字输出信号Dout的逻 辑值的概念可以应用在其他的规格中。具体来说,假设输入信号Vin具有A%与B%两种工作周期,其中A小于B,频率信号CLK的频率为输入信号Vin的频 率的N倍,则以上实施例所述的第一参考值可以是(N*A)、第二参考值可以是 (N*B),图4所示的偏移值D_OS可以介于(N*A)与(N*B)之间,例如偏移值D_OS 可以是(N*A)与(N*B)的平均值,其中上述假设(N*A)、(N*B)均为整数,若否, 该偏移值D_OS可以是(N*A)与(N*B)的平均值进位或舍去至整数位的值。
在以上的实施例中,起始点选择电路122选择取样后信号Vin’ 由‘0’改变为‘1’时(即上升缘)的取样点来作为起始点,然而,在其他的实施 例中,起始点选择电路122可以选择取样后信号Vin’由‘1’改变为‘0’时(即下降 缘)的取样点来作为起始点,由于本领域具有通常知识者在阅读过以上实施例 后应能了解此实施变化的操作,所以相关细节不再赘述。
图5为根据本发明一个实施例的用于接收器的信号处理方法 的流程图。同时参考以上实施例所述的内容,信号处理方法的流程包含以下 步骤:
步骤500:流程开始。
步骤502:使用频率信号来对输入信号进行取样以产生取样后 信号,其中该频率信号的频率高于该输入信号的频率。
步骤504:对起始点数据进行滤波操作以产生滤波后起始点数 据,其中该起始点数据对应至取样后信号的取样值改变的时间点。
步骤506:将该滤波后起始点加上偏移值后产生数据取样点。
步骤508:根据该取样后信号中对应于该数据取样点的取样值 来确定数字输出信号的逻辑值。
简要归纳本发明,在本发明的接收器及相关的信号处理方法 中,数据取样点选择电路使用滤波器对起始点数据进行滤波后产生滤波后起 始点数据,以供输出电路产生数据取样点,然后判断电路再根据取样后信号 中对应于数据取样点的取样值来判断出数字输出信号的逻辑值。如上所述, 由于滤波后起始点数据很接近于理想值,因此判断电路可以较为准确地判断 出输入信号的工作周期,以供确定数字输出信号的逻辑值。
以上所述仅为本发明的较佳实施例,凡依本发明申请专利范 围所做的均等变化与修饰,皆应属本发明的涵盖范围。
虽然本发明申请内容已通过具体实施方式公开如上,但是这 些实施例并非用于限定本发明申请内容,本领域普通技术人员在不脱离本发 明申请内容的构思和范围,可依据本发明申请的明示或隐含的内容对本发明 申请的技术方案作修改或调整,凡此种种变化均可能属于本发明申请所寻求 的专利保护范畴,换言之,因此本发明申请的保护范围当视权利要求书所界 定的范围为准。
Claims (10)
1.一种接收器,其特征在于,所述接收器包含:
取样电路,用于使用频率信号来对输入信号进行取样以产生取样后信号,其中所述频率信号的频率高于所述输入信号的频率;
数据取样点选择电路,耦接于所述取样电路,用于对起始点数据进行滤波操作以产生滤波后起始点数据,并将所述滤波后起始点加上偏移值后产生数据取样点,其中所述起始点数据对应至所述取样后信号的取样值改变的时间点;以及
判断电路,耦接于所述数据取样点选择电路,用于根据所述取样后信号中对应于所述数据取样点的取样值来确定对应于所述输入信号的数字输出信号的逻辑值。
2.如权利要求1所述的接收器,其特征在于,所述输入信号具有A%与B%两种工作周期,所述频率信号的频率为输入信号Vin的频率的N倍,所述偏移值介于(N*A)与(N*B)之间,所述数字输出信号的逻辑值对应所述输入信号的工作周期。
3.如权利要求2所述的接收器,其特征在于,所述偏移值为(N*A)与(N*B)的平均值。
4.如权利要求1所述的接收器,其特征在于,所述数据取样点选择电路包含:
起始点选择电路,用于选择所述取样后信号的取样值改变时所对应的计数值来作为所述起始点数据;
滤波器,耦接于所述起始点选择电路,用于对所述起始点数据进行滤波操作以产生滤波后起始点数据;以及
输出电路,用于将所述滤波后起始点数据加上所述偏移值后产生所述数据取样点。
5.如权利要求1所述的接收器,其特征在于,所述数据取样点选择电路包含:
起始点选择电路,用于选择所述取样后信号的取样值改变时所对应的计数值来作为所述起始点数据;
滤波器,耦接于所述起始点选择电路,用于对所述起始点数据进行滤波操作以产生信号;
三角积分调变电路,耦接于所述滤波器,用于根据所述信号以产生滤波后起始点数据;以及
输出电路,用于将所述滤波后起始点数据加上所述偏移值后产生所述数据取样点。
6.如权利要求4或5所述的接收器,其特征在于,所述滤波器为低通滤波器,且所述数据取样点选择电路为全数字化电路。
7.如权利要求1所述的接收器,其特征在于,所述接收器符合高画质多媒体接口中的增强音频回传信道规格。
8.一种用于接收器的信号处理方法,其特征在于,所述信号处理方法包含:
使用频率信号来对输入信号进行取样以产生取样后信号,其中所述频率信号的频率高于所述输入信号的频率;
对起始点数据进行滤波操作以产生滤波后起始点数据,其中所述起始点数据对应至所述取样后信号的取样值改变的时间点;
将所述滤波后起始点加上偏移值后产生数据取样点;以及
根据所述取样后信号中对应于所述数据取样点的取样值来确定对应于所述输入信号的数字输出信号的逻辑值。
9.如权利要求8所述的信号处理方法,其特征在于,所述输入信号具有A%与B%两种工作周期,所述频率信号的频率为输入信号Vin的频率的N倍,所述偏移值介于(N*A)与(N*B)之间,所述数字输出信号的逻辑值对应所述输入信号的工作周期。
10.如权利要求9所述的信号处理方法,其特征在于,所述偏移值为(N*A)与(N*B)的平均值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110088356.5A CN114785364B (zh) | 2021-01-22 | 2021-01-22 | 接收器及相关的信号处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110088356.5A CN114785364B (zh) | 2021-01-22 | 2021-01-22 | 接收器及相关的信号处理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114785364A true CN114785364A (zh) | 2022-07-22 |
CN114785364B CN114785364B (zh) | 2024-01-26 |
Family
ID=82407657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110088356.5A Active CN114785364B (zh) | 2021-01-22 | 2021-01-22 | 接收器及相关的信号处理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114785364B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1040883A (zh) * | 1986-07-15 | 1990-03-28 | 哈依斯微型计算机产品公司 | 带有改进的数字信号处理器的调制解调器 |
US20030025625A1 (en) * | 2001-07-31 | 2003-02-06 | Tamotsu Mizuno | Filtering method and A/D conversion apparatus having filtering function |
US6563448B1 (en) * | 2002-04-29 | 2003-05-13 | Texas Instruments Incorporated | Flexible sample rate converter for multimedia digital-to-analog conversion in a wireless telephone |
WO2007104176A1 (fr) * | 2006-03-13 | 2007-09-20 | Memetics Technology Co., Ltd. | Procédé de construction et de commande d'une boucle à phase asservie fractionnelle n comprenant un diviseur de fréquence fractionnelle |
JP2009239653A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | サンプルレート変換器及びこれを用いた受信機 |
CN101677246A (zh) * | 2008-09-19 | 2010-03-24 | 扬智科技股份有限公司 | 具有取样频率转换的数模转换系统及其取样频率转换方法 |
CN102064767A (zh) * | 2009-11-17 | 2011-05-18 | 瑞昱半导体股份有限公司 | 频率转换装置与转换方法及其滤波器 |
CN103297039A (zh) * | 2012-02-27 | 2013-09-11 | 瑞昱半导体股份有限公司 | 数字锁相回路装置及其方法 |
CN103762983A (zh) * | 2012-09-07 | 2014-04-30 | 联发科技股份有限公司 | 三角积分模拟数字转换器 |
CN105302393A (zh) * | 2014-07-01 | 2016-02-03 | 义隆电子股份有限公司 | 触碰感测装置以及其使用的方法 |
CN111181566A (zh) * | 2018-11-09 | 2020-05-19 | 瑞昱半导体股份有限公司 | 三角积分调制器及相关的信号处理方法 |
-
2021
- 2021-01-22 CN CN202110088356.5A patent/CN114785364B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1040883A (zh) * | 1986-07-15 | 1990-03-28 | 哈依斯微型计算机产品公司 | 带有改进的数字信号处理器的调制解调器 |
US20030025625A1 (en) * | 2001-07-31 | 2003-02-06 | Tamotsu Mizuno | Filtering method and A/D conversion apparatus having filtering function |
US6563448B1 (en) * | 2002-04-29 | 2003-05-13 | Texas Instruments Incorporated | Flexible sample rate converter for multimedia digital-to-analog conversion in a wireless telephone |
WO2007104176A1 (fr) * | 2006-03-13 | 2007-09-20 | Memetics Technology Co., Ltd. | Procédé de construction et de commande d'une boucle à phase asservie fractionnelle n comprenant un diviseur de fréquence fractionnelle |
JP2009239653A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | サンプルレート変換器及びこれを用いた受信機 |
CN101677246A (zh) * | 2008-09-19 | 2010-03-24 | 扬智科技股份有限公司 | 具有取样频率转换的数模转换系统及其取样频率转换方法 |
CN102064767A (zh) * | 2009-11-17 | 2011-05-18 | 瑞昱半导体股份有限公司 | 频率转换装置与转换方法及其滤波器 |
CN103297039A (zh) * | 2012-02-27 | 2013-09-11 | 瑞昱半导体股份有限公司 | 数字锁相回路装置及其方法 |
CN103762983A (zh) * | 2012-09-07 | 2014-04-30 | 联发科技股份有限公司 | 三角积分模拟数字转换器 |
CN105302393A (zh) * | 2014-07-01 | 2016-02-03 | 义隆电子股份有限公司 | 触碰感测装置以及其使用的方法 |
CN111181566A (zh) * | 2018-11-09 | 2020-05-19 | 瑞昱半导体股份有限公司 | 三角积分调制器及相关的信号处理方法 |
Non-Patent Citations (2)
Title |
---|
VILLE EEROLA: "Optimizing matched filters for GNSS receivers", 2017 INTERNATIONAL CONFERENCE ON LOCALIZATION AND GNSS (ICL-GNSS) * |
黄进芳;林伟健;刘荣宜;: "使用DWA技术之1.2V连续时间三角积分调变器芯片设计", no. 04 * |
Also Published As
Publication number | Publication date |
---|---|
CN114785364B (zh) | 2024-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6219394B1 (en) | Digital frequency sampling and discrimination | |
US10491201B2 (en) | Delay circuit, count value generation circuit, and physical quantity sensor | |
US6396313B1 (en) | Noise-shaped digital frequency synthesis | |
US8284885B2 (en) | Clock and data recovery circuits | |
JP5463976B2 (ja) | 受信回路及びサンプリングクロック制御方法 | |
CN114362745A (zh) | 50%工作周期检测器及其方法 | |
US11671236B2 (en) | Receiver and associated signal processing method | |
JP2017135506A (ja) | スキュー調整回路、半導体装置およびスキューキャリブレーション方法 | |
US7830190B2 (en) | Data latch circuit with a phase selector | |
CN114785364A (zh) | 接收器及相关的信号处理方法 | |
JP5560989B2 (ja) | 受信回路 | |
US10879924B2 (en) | Delta-sigma modulator and associated signal processing method | |
CN111211774B (zh) | 除弹跳电路 | |
US6960960B2 (en) | Frequency detector detecting variation in frequency difference between data signal and clock signal | |
US7420398B1 (en) | Pulse extension circuits for extending pulse signals | |
US6052422A (en) | Analog signal offset cancellation circuit and method | |
US10778240B1 (en) | Device and method for digital to analog conversion | |
US10797715B2 (en) | Filtering method and filter | |
CN113722258A (zh) | 读取资料的方法和资料读取装置 | |
JP6787105B2 (ja) | デジタルフィルター、レシプロカルカウント値生成回路および物理量センサー | |
US20050007863A1 (en) | Sampling frequency conversion device and sampling frequency conversion method | |
CN111034137A (zh) | 具有更大增益的多级采样器 | |
CN115694431A (zh) | 倍频电路的占空比校正方法及校正系统 | |
CN117375538B (zh) | 一种衰减补偿方法和衰减补偿电路 | |
US8384464B1 (en) | Low jitter clock interpolator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |