CN114783381B - 像素驱动电路及显示面板 - Google Patents

Abstract

本申请公开了一种像素驱动电路及显示面板，属于显示技术领域。所述像素驱动电路包括开关晶体管、储能电容、驱动晶体管和控制模块。开关晶体管导通时数据电压对储能电容充电。开关晶体管关断时储能电容对驱动晶体管放电，从而使驱动晶体管向发光单元输出驱动电流，以驱动发光单元发光。控制模块与驱动晶体管串联。驱动晶体管向发光单元输出驱动电流的过程中，控制模块检测驱动电流的大小，并在驱动电流的大小超出预设电流范围时断开，从而使驱动晶体管不能向发光单元输出驱动电流。如此，可以将驱动晶体管输出至发光单元的驱动电流的大小限制在预设电流范围内，从而保护发光单元。

Description

像素驱动电路及显示面板

技术领域

本申请涉及显示技术领域，特别涉及一种像素驱动电路及显示面板。

背景技术

OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板包括AMOLED(Active-Matrix Organic Light-Emitting Diode，有源矩阵有机发光二极管)显示面板和PMOLED(Passive-Matrix Organic Light-Emitting Diode，无源矩阵有机发光二极管)显示面板。其中，AMOLED显示面板是指显示面板中的每一发光单元都连接有一个像素驱动电路。像素驱动电路用于驱动发光单元发光。

相关技术中，像素驱动电路通常包括一个开关晶体管、一个驱动晶体管和一个储能电容。开关晶体管导通时，数据电压通过开关晶体管存储在储能电容中。开关晶体管关断后，储能电容向驱动晶体管的控制极放电，从而使驱动晶体管导通。驱动晶体管导通时向发光单元输出驱动电流，驱动发光单元发光。

然而，当驱动晶体管输出至发光单元的驱动电流过大时，可能会损坏发光单元。

发明内容

本申请实施例提供了一种像素驱动电路，可以解决相关技术中驱动晶体管输出至发光单元的驱动电流过大导致发光单元损坏的问题。所述技术方案如下：

第一方面，提供了一种像素驱动电路，包括开关晶体管、储能电容和驱动晶体管；

所述开关晶体管的第一极用于输入数据电压，所述开关晶体管的第二极与所述储能电容连接；所述驱动晶体管的第一极用于输入电源电压，所述驱动晶体管的第二极用于与发光单元连接，所述驱动晶体管的控制极与所述储能电容连接，以当所述储能电容向所述驱动晶体管的控制极放电时，所述驱动晶体管向所述发光单元输出驱动电流；

所述像素驱动电路还包括：控制模块，所述控制模块与所述驱动晶体管串联，所述控制模块还具有检测端，所述控制模块的检测端与所述发光单元连接，以检测所述驱动电流的大小，所述控制模块在所述驱动电流的大小超出预设电流范围时断开，以使所述驱动晶体管停止向所述发光单元输出驱动电流。

在本申请中，开关晶体管导通时数据电压对储能电容充电。开关晶体管关断时储能电容对驱动晶体管放电，从而使驱动晶体管向发光单元输出驱动电流，以驱动发光单元发光。控制模块与驱动晶体管串联。驱动晶体管向发光单元输出驱动电流的过程中，控制模块检测驱动电流的大小，并在驱动电流的大小超出预设电流范围时断开，从而使驱动晶体管不能向发光单元输出驱动电流。如此，可以将驱动晶体管输出至发光单元的驱动电流的大小限制在预设电流范围内，从而保护发光单元。

可选地，所述控制模块包括：采样电阻、开关单元和第一电压比较单元；

所述采样电阻与所述发光单元并联；

所述开关单元的第一端用于输入电源电压，所述开关单元的第二端与所述驱动晶体管的第一极连接；

所述第一电压比较单元的第一输入端与所述发光单元连接，所述第一电压比较单元的第二输入端用于输入基准电压，所述第一电压比较单元的输出端与所述开关单元的控制端连接；所述第一电压比较单元在所述发光单元的电压大于所述基准电压时输出高电平信号，以控制所述开关单元关断。

可选地，所述第一电压比较单元包括：第一二极管和第一电压比较器；所述开关单元包括第一晶体管，所述第一晶体管为P型晶体管；

所述第一二极管的阳极与所述发光单元连接，所述第一二极管的阴极与所述第一电压比较器的同相输入端连接，所述第一电压比较器的反相输入端用于输入所述基准电压，所述第一电压比较器的输出端与所述第一晶体管的控制极连接；

所述第一晶体管的第一极用于输入电源电压，所述第一晶体管的第二极与所述驱动晶体管的第一极连接。

可选地，所述控制模块还包括：控制单元；

所述控制单元的第一端用于输入高电平信号，所述控制单元的第二端与地线连接，所述控制单元的输入端与所述第一电压比较单元的输出端连接，所述控制单元的输出端与所述开关单元的控制端连接；所述第一电压比较单元输出高电平信号时，所述控制单元向所述开关单元的控制端输出高电平信号，所述第一电压比较单元输出低电平信号时，所述控制单元向所述开关单元的控制端输出低电平信号。

可选地，所述控制单元包括：第二晶体管和第三晶体管，所述第二晶体管为N型晶体管，所述第三晶体管为P型晶体管；

所述第二晶体管的第一极用于输入所述高电平信号，所述第二晶体管的第二极与所述第三晶体管的第一极及所述开关单元的控制端连接，所述第三晶体管的第二极与所述地线连接；所述第二晶体管的控制极和所述第三晶体管的控制极均与所述第一电压比较单元的输出端连接。

可选地，所述控制单元包括：第四晶体管、第五晶体管、第六晶体管和第七晶体管，所述第四晶体管和所述第六晶体管均为P型晶体管，所述第五晶体管和所述第七晶体管均为N型晶体管；

所述第四晶体管的第一极和所述第六晶体管的第一极均用于输入所述高电平信号，所述第四晶体管的第二极、所述第五晶体管的第一极、所述第六晶体管的控制极和所述第七晶体管的控制极连接至同一节点，所述第六晶体管的第二极与所述第七晶体管的第一极及所述开关单元的控制端连接，所述第五晶体管的第二极和所述第七晶体管的第二极均与所述地线连接；

所述第四晶体管的控制极和所述第五晶体管的控制极均与所述第一电压比较单元的输出端连接。

可选地，所述控制模块包括：采样电阻、开关单元和第二电压比较单元；

所述采样电阻与所述发光单元并联；

所述开关单元的第一端用于输入电源电压，所述开关单元的第二端与所述驱动晶体管的第一极连接；

所述第二电压比较单元的第一输入端与地线连接，所述第二电压比较单元的第二输入端与所述发光单元连接，所述第二电压比较单元的输出端与所述开关单元的控制端连接；所述第二电压比较单元在所述发光单元的电压小于所述地线的电压时输出高电平信号，以控制所述开关单元关断。

可选地，所述第二电压比较单元包括：第二二极管和第二电压比较器；

所述第二二极管的阴极与所述发光单元连接，所述第二二极管的阳极与所述第二电压比较器的反相输入端连接，所述第二电压比较器的同相输入端与所述地线连接，所述第二电压比较器的输出端与所述开关单元的控制端连接。

可选地，所述控制模块还包括：第一电压比较单元和或门电路；

所述第一电压比较单元的第一输入端与所述发光单元连接，所述第一电压比较单元的第二输入端用于输入基准电压，所述第一电压比较单元的输出端与所述或门电路的第一输入端连接；

所述第二电压比较单元的输出端与所述或门电路的第二输入端连接，所述或门电路的输出端与所述开关单元的控制端连接；所述或门电路的第一输入端和第二输入端中的至少一个输入高电平信号时，所述或门电路的输出端输出高电平信号。

第二方面，提供了一种显示面板，包括发光单元和如第一方面中任意一项所述的像素驱动电路；

所述驱动晶体管的第二极与所述发光单元连接，以当所述储能电容向所述驱动晶体管的控制极放电时，所述驱动晶体管向所述发光单元输出驱动电流。

可以理解的是，上述第二方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例一提供的第一种像素驱动电路的结构示意图；

图2是本申请实施例一提供的第二种像素驱动电路的结构示意图；

图3是本申请实施例一提供的第三种像素驱动电路的结构示意图；

图4是本申请实施例一提供的像素驱动电路的控制时序图；

图5是本申请实施例二提供的像素驱动电路的结构示意图；

图6是本申请实施例二提供的第一种像素驱动电路的电路结构图；

图7是本申请实施例二提供的第二种像素驱动电路的电路结构图；

图8是本申请实施例二提供的第三种像素驱动电路的电路结构图；

图9是本申请实施例三提供的像素驱动电路的结构示意图；

图10是本申请实施例三提供的第一种像素驱动电路的电路结构图；

图11是本申请实施例三提供的第二种像素驱动电路的电路结构图；

图12是本申请实施例三提供的第三种像素驱动电路的电路结构图；

图13是本申请实施例四提供的第一种像素驱动电路的电路结构图；

图14是本申请实施例四提供的第二种像素驱动电路的电路结构图；

图15是本申请实施例四提供的第三种像素驱动电路的电路结构图。

其中，各附图标号所代表的含义分别为：

10、像素驱动电路；

110、控制模块；

112、开关单元；

114、第一电压比较单元；

116、控制单元；

118、第二电压比较单元。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

应当理解的是，本申请提及的“多个”是指两个或两个以上。在本申请的描述中，除非另有说明，“/”表示或的意思，比如，A/B可以表示A或B；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，比如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，为了便于清楚描述本申请的技术方案，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

实施例一：

像素驱动电路10用于驱动发光单元发光。这里的发光单元可以是LED(Light-Emitting Diode，发光二极管)单元，也可以是OLED单元、MicroLED(Micro Light-EmittingDiode，微发光二极管)单元或MiniLED(Mini Light-Emitting Diode，次毫米发光二极管)单元。图1是本申请实施例一提供的一种像素驱动电路10的结构示意图。在图1所示的实施例中，发光单元为OLED单元(下称发光单元OLED)。如图1所示，像素驱动电路10包括开关晶体管T1、储能电容C1、驱动晶体管T0和控制模块110。

具体来说，开关晶体管T1具有控制极、第一极和第二极。开关晶体管T1的控制极用于输入第一扫描信号SCAN1。当开关晶体管T1的控制极输入第一扫描信号SCAN1时，开关晶体管T1的第一极和第二极之间导通，即开关晶体管T1导通。反之，当开关晶体管T1的控制极未输入第一扫描信号SCAN1时，开关晶体管T1关断。开关晶体管T1的第一极为输入极，用于输入数据电压DATA。开关晶体管T1的第二极为输出极，与储能电容C1连接。如此，当开关晶体管T1导通时，数据电压DATA可以通过开关晶体管T1对储能电容C1进行充电。在一些具体的实施例中，如图1所示，储能电容C1具有第一极板和第二极板。储能电容C1的第一极板与开关晶体管T1的第二极连接，储能电容C1的第二极板与地线GND连接。

驱动晶体管T0也具有控制极、第一极和第二极。驱动晶体管T0的控制极与储能电容C1连接。例如，驱动晶体管T0的控制极可以与储能电容C1的第一极板连接。如此，当储能电容C1向驱动晶体管T0的控制极放电时，驱动晶体管T0的第一极和第二极之间导通，即驱动晶体管T0导通。反之，当储能电容C1未向驱动晶体管T0的控制极放电时，驱动晶体管T0关断。驱动晶体管T0的第一极为输入极，用于输入电源电压VDD。驱动晶体管T0的第二极为输出极，与发光单元OLED连接。如此，当储能电容C1向驱动晶体管T0的控制极放电时，驱动晶体管T0可以向发光单元OLED输出驱动电流，从而驱动发光单元OLED发光。一般地，驱动电流的大小与数据电压DATA对储能电容C1进行充电的充电量相关。在一些具体的实施例中，如图1所示，发光单元OLED具有阳极和阴极，发光单元OLED的阳极与驱动晶体管T0的第二极连接，发光单元OLED的阴极与地线GND连接。

控制模块110与驱动晶体管T0串联，以当控制模块110导通且储能电容C1向驱动晶体管T0的控制极放电时，驱动晶体管T0可以向发光单元OLED输出驱动电流。反之，当控制模块110关断或/和储能电容C1不向驱动晶体管T0的控制极放电时，驱动晶体管T0停止向发光单元OLED输出驱动电流。控制模块110还具有检测端c。控制模块110的检测端c与发光单元OLED连接，以检测驱动晶体管T0输出至发光单元OLED的驱动电流的大小。一般地，控制模块110可以具有预设电流范围。控制模块110在其检测端c检测到的驱动电流的大小超出预设电流范围时断开，以使驱动晶体管T0停止向发光单元OLED输出驱动电流。也就是说，在本申请实施例中，在驱动晶体管T0向发光单元OLED输出驱动电流的过程中，控制模块110可以检测驱动电流的大小，并在驱动电流的大小超出预设电流范围时断开，使驱动晶体管T0不能向发光单元OLED输出驱动电流。如此，可以将驱动晶体管T0输出至发光单元OLED的驱动电流的大小限制在预设电流范围内，从而保护发光单元OLED。

下面对“控制模块110与驱动晶体管T0串联”的具体实现方式进行详细地解释说明。

除检测端c外，控制模块110还具有第一端a和第二端b。控制模块110的导通指控制模块110的第一端a和第二端b之间导通。控制模块110的关断指控制模块110的第一端a和第二端b之间关断。在一些实施例中，如图1所示，控制模块110的第一端a用于输入电源电压VDD，控制模块110的第二端b与驱动晶体管T0的第一极连接。如此，当控制模块110导通时，驱动晶体管T0的第一极可以通过控制模块110获取电源电压VDD。这种情况下，若储能电容C1向驱动晶体管T0的控制极放电，则驱动晶体管T0向发光单元OLED输出驱动电流。反之，当控制模块110关断时，驱动晶体管T0的第一极无法通过控制模块110获取电源电压VDD。这种情况下，驱动晶体管T0不能向发光单元OLED输出驱动电流。

在另一些实施例中，如图2所示，控制模块110的第一端a与驱动晶体管T0的第二极连接，控制模块110的第二端b与发光单元OLED连接。如此，当控制模块110导通时，驱动晶体管T0与发光单元OLED之间形成通路。这种情况下，若储能电容C1向驱动晶体管T0的控制极放电，则驱动晶体管T0可以向发光单元OLED输出驱动电流。反之，当控制模块110关断时，驱动晶体管T0与发光单元OLED之间无法形成通路。这种情况下，驱动晶体管T0不能向发光单元OLED输出驱动电流。

需要注意的是，在上述实施例中，除控制模块110之外的开关晶体管T1、储能电容C1和驱动晶体管T0所构成的2T1C电路为驱动发光单元OLED的最简电路。在此基础上，像素驱动电路10还可以进一步包括更多的晶体管和电容，以构成3T1C电路、5T2C电路或8T2C电路等。例如，图3是本申请实施例一提供的又一种像素驱动电路10的结构示意图。如图3所示，在2T1C电路的基础上，像素驱动电路10还可以包括放电晶体管T2。

图4是本申请实施例一提供的像素驱动电路10的控制时序图。该控制时序适用于图3所示的像素驱动电路10。如图4所示，该像素驱动电路10的工作过程如下：

S110，在第一时间段，向开关晶体管T1的控制极输出第一扫描信号SCAN1，以控制开关晶体管T1导通。

开关晶体管T1和放电晶体管T2均可以是高电平导通的N型晶体管。在第一时间段内，向开关晶体管T1的控制极输入第一扫描信号SCAN1。此时第一扫描信号SCAN1呈高电平，第二扫描信号SCAN2呈低电平，从而控制开关晶体管T1导通，放电晶体管T2关断。如此，即可在第一时间段内通过开关晶体管T1向储能电容C1充电。

S120，在第二时间段，停止输出第一扫描信号SCAN1，以控制开关晶体管T1关断，并向放电晶体管T2的控制极输出第二扫描信号SCAN2，以控制放电晶体管T2导通。

在第二时间段内，向放电晶体管T2的控制极输入第二扫描信号SCAN2。此时第二扫描信号SCAN2呈高电平，第一扫描信号SCAN1呈低电平，从而控制开关晶体管T1关断，放电晶体管T2导通。如此，即可在第二时间段内使储能电容C1通过放电晶体管T2对地放电。第二时间段之后，储能电容C1的电压等于放电晶体管T2的阈值电压。

S130，在第三时间段，停止输出第二扫描信号SCAN2，以控制放电晶体管T2关断，并向开关晶体管T1的控制极输出第一扫描信号SCAN1，以控制开关晶体管T1导通。

在第三时间段内，向开关晶体管T1的控制极输入第一扫描信号SCAN1。此时第一扫描信号SCAN1呈高电平，第二扫描信号SCAN2呈低电平，从而控制开关晶体管T1导通，放电晶体管T2关断。如此，即可在第三时间段内通过开关晶体管T1再次向储能电容C1充电。

S140，在第四时间段，停止输出第一扫描信号SCAN1，以控制开关晶体管T1关断。

在第四时间段内，第一扫描信号SCAN1和第二扫描信号SCAN2均呈低电平，从而控制开关晶体管T1和放电晶体管T2关断。此时，储能电容C1向驱动晶体管T0放电，驱动晶体管T0导通，向发光单元OLED输出驱动电流。如此，通过步骤S110和S120，可以减小驱动晶体管T0的阈值电压对驱动晶体管T0输出的驱动电流的影响，从而提升发光单元OLED的亮度。

在上述步骤S140中，驱动晶体管T0向发光单元OLED输出驱动电流时，控制模块110可以检测驱动电流的大小，并在驱动电流的大小超出预设电流范围时断开，使驱动晶体管T0不能向发光单元OLED输出驱动电流。如此，可以将驱动晶体管T0输出至发光单元OLED的驱动电流的大小限制在预设电流范围内，从而保护发光单元OLED。

下面对控制模块110的具体实现方式进行详细地解释说明。

在第一种可能的实现方式中，预设电流范围为不超过最大电流值。

实施例二：

图5是本申请实施例二提供的像素驱动电路10的结构示意图。如图5所示，控制模块110包括采样电阻R1、开关单元112和第一电压比较单元114。

具体来说，采样电阻R1与发光单元OLED并联。也就是说，采样电阻R1的第一端与发光单元OLED的阳极连接，采样电阻R1的第二端与发光单元OLED的阴极连接。

开关单元112具有第一端d、第二端e和控制端f。开关单元112的第一端d即为控制模块110的第一端a，开关单元112的第二端e即为控制模块110的第二端b。以“控制模块110的第一端a用于输入电源电压VDD，控制模块110的第二端b与驱动晶体管T0的第一极连接”为例，也就是说，开关单元112的第一端d用于输入电源电压VDD，开关单元112的第二端e与驱动晶体管T0的第一极连接。在其他一些实施例中，若“控制模块110的第一端a与驱动晶体管T0的第二极连接，控制模块110的第二端b与发光单元OLED连接”，则开关单元112的连接方式可以是：开关单元112的第一端d与驱动晶体管T0的第二极连接，开关单元112的第二端e与发光单元OLED连接。不再赘述。

第一电压比较单元114具有第一输入端g、第二输入端h和输出端i。第一电压比较单元114的第一输入端g与发光单元OLED连接。第一电压比较单元114的第二输入端h用于输入基准电压Vref。第一电压比较单元114的输出端i与开关单元112的控制端f连接。第一电压比较单元114用于对其第一输入端g和第二输入端h输入的电压进行大小对比，且第一电压比较单元114在其第一输入端g输入的电压大于第二输入端h输入的电压时输出高电平信号，在第一输入端g输入的电压小于或等于第二输入端h输入的电压时输出低电平信号。也就是说，第一电压比较单元114在发光单元OLED的电压大于基准电压Vref时输出高电平信号，以控制开关单元112的第一端d和第二端e之间关断，即控制开关单元112关断。第一电压比较单元114在发光单元OLED的电压小于或等于基准电压Vref时输出低电平信号，以使开关单元112的第一端d和第二端e之间导通，即使开关单元112导通。

在本申请实施例中，第一电压比较单元114在发光单元OLED的电压大于基准电压Vref时控制开关单元112关断。也就是说，控制模块110在发光单元OLED的电压大于基准电压Vref时关断。因此，驱动晶体管T0输出驱动电流时，驱动电流应满足：驱动电流的大小与采样电阻R1的电阻值的乘积小于或等于基准电压Vref的大小。即最大电流值为基准电压Vref的大小除以采样电阻R1的电阻值的商。该像素驱动电路10，可以将驱动晶体管T0输出至发光单元OLED的驱动电流的大小限制在最大电流值之下，从而保护发光单元OLED。

图6是本申请实施例二提供的一种像素驱动电路10的电路结构图。如图6所示，在一些具体的实施例中，第一电压比较单元114包括：第一二极管D1和第一电压比较器U1。开关单元112包括第一晶体管Q1，第一晶体管Q1为低电平导通的P型晶体管。

具体来说，第一二极管D1的阳极与发光单元OLED连接，第一二极管D1的阴极与第一电压比较器U1的同相输入端连接。第一电压比较器U1的反相输入端用于输入基准电压Vref。第一电压比较器U1的输出端与开关单元112的控制端f连接，即第一电压比较器U1的输出端与第一晶体管Q1的控制极连接。第一晶体管Q1的第一极用于输入电源电压VDD，第一晶体管Q1的第二极与驱动晶体管T0的第一极连接。如此，当发光单元OLED的电压大于基准电压Vref时，第一电压比较器U1的同相输入端输入的电压大于第一电压比较器U1的反相输入端输入的电压，第一电压比较器U1输出高电平信号，控制第一晶体管Q1关断。反之，发光单元OLED的电压小于或等于基准电压Vref时，第一电压比较器U1的同相输入端输入的电压小于或等于第一电压比较器U1的反相输入端输入的电压，第一电压比较器U1输出低电平信号，第一晶体管Q1导通。

在一些实施例中，如图7所示，控制模块110还包括控制单元116。

具体来说，控制单元116具有第一端m、第二端n、输入端j和输出端k。控制单元116的第一端m用于输入高电平信号Vgh。控制单元116的第二端n与地线GND连接。控制单元116的输入端j与第一电压比较单元114的输出端i连接，控制单元116的输出端k与开关单元112的控制端f连接。第一电压比较单元114输出高电平信号时，控制单元116向开关单元112的控制端f输出高电平信号，第一电压比较单元114输出低电平信号时，控制单元116向开关单元112的控制端f输出低电平信号。

在一些具体的实施例中，如图7所示，控制单元116包括第二晶体管Q2和第三晶体管Q3。第二晶体管Q2为高电平导通的N型晶体管，第三晶体管Q3为低电平导通的P型晶体管。第二晶体管Q2的第一极用于输入高电平信号Vgh，第二晶体管Q2的第二极与第三晶体管Q3的第一极及开关单元112的控制端f连接，第三晶体管Q3的第二极与地线GND连接。第二晶体管Q2的控制极和第三晶体管Q3的控制极均与第一电压比较单元114的输出端i连接。如此，当第一电压比较单元114输出高电平信号时，第二晶体管Q2导通，第三晶体管Q3关断。这种情况下，第二晶体管Q2的第一极输入的高电平信号Vgh即可通过第二晶体管Q2输出至开关单元112的控制端f，从而控制开关单元112关断。当第一电压比较单元114输出低电平信号时，第二晶体管Q2关断，第三晶体管Q3导通。这种情况下，开关单元112的控制端f即可通过第三晶体管Q3与地线GND连通，从而控制开关单元112导通。在本申请实施例中，第二晶体管Q2和第三晶体管Q3组成互补晶体管，一方面，互补晶体管具有功耗小的特性，可以减小像素驱动电路10的功耗，另一方面，控制单元116输出至开关单元112的高电平信号的电压大小可以控制，即等于第二晶体管Q2的第一极所输入的高电平信号Vgh的电压大小。

在另一些具体的实施例中，如图8所示，控制单元116包括第四晶体管Q4、第五晶体管Q5、第六晶体管Q6和第七晶体管Q7。第四晶体管Q4和第六晶体管Q6均为低电平导通的P型晶体管，第五晶体管Q5和第七晶体管Q7均为高电平导通的N型晶体管。第四晶体管Q4的第一极和第六晶体管Q6的第一极均用于输入高电平信号Vgh。第四晶体管Q4的第二极、第五晶体管Q5的第一极、第六晶体管Q6的控制极和第七晶体管Q7的控制极连接至同一节点。第六晶体管Q6的第二极与第七晶体管Q7的第一极及开关单元112的控制端f连接。第五晶体管Q5的第二极和第七晶体管Q7的第二极均与地线GND连接。第四晶体管Q4的控制极和第五晶体管Q5的控制极均与第一电压比较单元114的输出端i连接。如此，当第一电压比较单元114输出高电平信号时，第五晶体管Q5导通，第四晶体管Q4关断。第五晶体管Q5导通时，第六晶体管Q6的控制极和第七晶体管Q7的控制极与地线GND连通，第六晶体管Q6导通，第七晶体管Q7关断。这种情况下，第六晶体管Q6的第一极输入的高电平信号Vgh即可通过第六晶体管Q6输出至开关单元112的控制端f，从而控制开关单元112关断。当第一电压比较单元114输出低电平信号时，第五晶体管Q5关断，第四晶体管Q4导通。第四晶体管Q4导通时，第四晶体管Q4的第一极输入的高电平信号Vgh即可输出至第六晶体管Q6的控制极和第七晶体管Q7的控制极，使第七晶体管Q7导通，第六晶体管Q6关断。这种情况下，开关单元112的控制端f即可通过第七晶体管Q7与地线GND连通，从而控制开关单元112导通。在本申请实施例中，第四晶体管Q4和第五晶体管Q5组成互补晶体管，第六晶体管Q6和第七晶体管Q7也组成互补晶体管，一方面，互补晶体管具有功耗小的特性，可以减小像素驱动电路10的功耗，另一方面，控制单元116输出至开关单元112的高电平信号的电压大小可以控制，即等于第四晶体管Q4的第一极和第六晶体管Q6的第一极所输入的高电平信号Vgh的电压大小。

在第二种可能的实现方式中，预设电流范围为不出现负向电流。这里的负向电流是指从发光单元OLED的阴极流向发光单元OLED的阳极的电流。

实施例三：

图9是本申请实施例三提供的像素驱动电路10的结构示意图。如图9所示，控制模块110包括采样电阻R1、开关单元112和第二电压比较单元118。

具体来说，采样电阻R1与发光单元OLED并联。也就是说，采样电阻R1的第一端与发光单元OLED的阳极连接，采样电阻R1的第二端与发光单元OLED的阴极连接。

开关单元112具有第一端d、第二端e和控制端f。开关单元112的第一端d即为控制模块110的第一端a，开关单元112的第二端e即为控制模块110的第二端b。以“控制模块110的第一端a用于输入电源电压VDD，控制模块110的第二端b与驱动晶体管T0的第一极连接”为例，也就是说，开关单元112的第一端d用于输入电源电压VDD，开关单元112的第二端e与驱动晶体管T0的第一极连接。在其他一些实施例中，若“控制模块110的第一端a与驱动晶体管T0的第二极连接，控制模块110的第二端b与发光单元OLED连接”，则开关单元112的连接方式可以是：开关单元112的第一端d与驱动晶体管T0的第二极连接，开关单元112的第二端e与发光单元OLED连接。不再赘述。

第二电压比较单元118具有第一输入端p、第二输入端q和控制端r。第二电压比较单元118的第一输入端p与地线GND连接。第二电压比较单元118的第二输入端q与发光单元OLED连接。第二电压比较单元118的输出端r与开关单元112的控制端f连接。第二电压比较单元118用于对其第一输入端p和第二输入端q输入的电压进行大小对比，且第二电压比较单元118在其第一输入端p输入的电压大于第二输入端q输入的电压时输出高电平信号，在第一输入端p输入的电压小于或等于第二输入端q输入的电压时输出低电平信号。也就是说，第二电压比较单元118在地线GND的电压(即零电压)大于发光单元OLED的电压时输出高电平信号，以控制开关单元112的第一端d和第二端e之间关断，即控制开关单元112关断。第二电压比较单元118在地线GND的电压小于或等于发光单元OLED的电压时输出低电平信号，以使开关单元112的第一端d和第二端e之间导通，即使开关单元112导通。

在本申请实施例中，第二电压比较单元118在地线GND的电压大于发光单元OLED的电压时控制开关单元112关断。也就是说，控制模块110在地线GND的电压大于发光单元OLED的电压时关断。由于地线GND的电压为零电压，因此驱动晶体管T0输出驱动电流时，驱动电流应满足：发光单元OLED的阳极的电压不是负电压，即发光单元OLED内没有负向电流的产生。该像素驱动电路10，可以将驱动晶体管T0输出至发光单元OLED的驱动电流限制为正向电流，从而保护发光单元OLED。这里的正向电流指从发光单元OLED的阳极流向发光单元OLED的阴极的电流。

图10是本申请实施例三提供的一种像素驱动电路10的电路结构图。如图10所示，在一些具体的实施例中，第二电压比较单元118包括：第二二极管D2和第二电压比较器U2。开关单元112包括第一晶体管Q1，第一晶体管Q1为低电平导通的P型晶体管。

具体来说，第二二极管D2的阴极与发光单元OLED连接，第二二极管D2的阳极与第二电压比较器U2的反相输入端连接。第二电压比较器U2的同相输入端与地线GND连接。第二电压比较器U2的输出端与开关单元112的控制端f连接，即第二电压比较器U2的输出端与第一晶体管Q1的控制极连接。第一晶体管Q1的第一极用于输入电源电压VDD，第一晶体管Q1的第二极与驱动晶体管T0的第一极连接。如此，当地线GND的电压大于发光单元OLED的电压时，即发光单元OLED中出现负向电流时，第二电压比较器U2的同相输入端输入的电压大于第二电压比较器U2的反相输入端输入的电压，第二电压比较器U2输出高电平信号，控制第一晶体管Q1关断。反之，地线GND的电压小于或等于发光单元OLED的电压时，即发光单元OLED中没有出现负向电流时，第二电压比较器U2的同相输入端输入的电压小于或等于第二电压比较器U2的反相输入端输入的电压，第二电压比较器U2输出低电平信号，第一晶体管Q1导通。

在一些实施例中，如图11所示，控制模块110还包括控制单元116。

具体来说，控制单元116具有第一端m、第二端n、输入端j和输出端k。控制单元116的第一端m用于输入高电平信号Vgh。控制单元116的第二端n与地线GND连接。控制单元116的输入端j与第二电压比较单元118的输出端r连接，控制单元116的输出端k与开关单元112的控制端f连接。第二电压比较单元118输出高电平信号时，控制单元116向开关单元112的控制端f输出高电平信号，第二电压比较单元118输出低电平信号时，控制单元116向开关单元112的控制端f输出低电平信号。

在一些具体的实施例中，如图11所示，控制单元116包括第二晶体管Q2和第三晶体管Q3。第二晶体管Q2为高电平导通的N型晶体管，第三晶体管Q3为低电平导通的P型晶体管。第二晶体管Q2的第一极用于输入高电平信号Vgh，第二晶体管Q2的第二极与第三晶体管Q3的第一极及开关单元112的控制端f连接，第三晶体管Q3的第二极与地线GND连接。第二晶体管Q2的控制极和第三晶体管Q3的控制极均与第二电压比较单元118的输出端r连接。如此，当第二电压比较单元118输出高电平信号时，第二晶体管Q2导通，第三晶体管Q3关断。这种情况下，第二晶体管Q2的第一极输入的高电平信号Vgh即可通过第二晶体管Q2输出至开关单元112的控制端f，从而控制开关单元112关断。当第二电压比较单元118输出低电平信号时，第二晶体管Q2关断，第三晶体管Q3导通。这种情况下，开关单元112的控制端f即可通过第三晶体管Q3与地线GND连通，从而控制开关单元112导通。在本申请实施例中，第二晶体管Q2和第三晶体管Q3组成互补晶体管，一方面，互补晶体管具有功耗小的特性，可以减小像素驱动电路10的功耗，另一方面，控制单元116输出至开关单元112的高电平信号的电压大小可以控制，即等于第二晶体管Q2的第一极所输入的高电平信号Vgh的电压大小。

在另一些具体的实施例中，如图12所示，控制单元116包括第四晶体管Q4、第五晶体管Q5、第六晶体管Q6和第七晶体管Q7。第四晶体管Q4和第六晶体管Q6均为低电平导通的P型晶体管，第五晶体管Q5和第七晶体管Q7均为高电平导通的N型晶体管。第四晶体管Q4的第一极和第六晶体管Q6的第一极均用于输入高电平信号Vgh。第四晶体管Q4的第二极、第五晶体管Q5的第一极、第六晶体管Q6的控制极和第七晶体管Q7的控制极连接至同一节点。第六晶体管Q6的第二极与第七晶体管Q7的第一极及开关单元112的控制端f连接。第五晶体管Q5的第二极和第七晶体管Q7的第二极均与地线GND连接。第四晶体管Q4的控制极和第五晶体管Q5的控制极均与第二电压比较单元118的输出端r连接。如此，当第二电压比较单元118输出高电平信号时，第五晶体管Q5导通，第四晶体管Q4关断。第五晶体管Q5导通时，第六晶体管Q6的控制极和第七晶体管Q7的控制极与地线GND连通，第六晶体管Q6导通，第七晶体管Q7关断。这种情况下，第六晶体管Q6的第一极输入的高电平信号Vgh即可通过第六晶体管Q6输出至开关单元112的控制端f，从而控制开关单元112关断。当第二电压比较单元118输出低电平信号时，第五晶体管Q5关断，第四晶体管Q4导通。第四晶体管Q4导通时，第四晶体管Q4的第一极输入的高电平信号Vgh即可输出至第六晶体管Q6的控制极和第七晶体管Q7的控制极，使第七晶体管Q7导通，第六晶体管Q6关断。这种情况下，开关单元112的控制端f即可通过第七晶体管Q7与地线GND连通，从而控制开关单元112导通。在本申请实施例中，第四晶体管Q4和第五晶体管Q5组成互补晶体管，第六晶体管Q6和第七晶体管Q7也组成互补晶体管，一方面，互补晶体管具有功耗小的特性，可以减小像素驱动电路10的功耗，另一方面，控制单元116输出至开关单元112的高电平信号的电压大小可以控制，即等于第四晶体管Q4的第一极和第六晶体管Q6的第一极所输入的高电平信号Vgh的电压大小。

在第三种可能的实现方式中，预设电流范围为既不超过最大电流值，又不出现负向电流。

实施例四：

图13是本申请实施例四提供的一种像素驱动电路10的电路结构图。如图13所示，像素驱动电路10既可以包括实施例三中的采样电阻R1、开关单元112和第二电压比较单元118，还可以包括实施例二中的第一电压比较单元114。

具体来说，采样电阻R1与发光单元OLED并联。开关单元112的第一端d用于输入电源电压VDD，开关单元112的第二端e与驱动晶体管T0的第一极连接。第二电压比较单元118的第一输入端p与地线GND连接，第二电压比较单元118的第二输入端q与发光单元OLED连接。第一电压比较单元114的第一输入端g与发光单元OLED连接，第一电压比较单元114的第二输入端h用于输入基准电压Vref。在这一实施例中，控制模块110还包括或门电路。或门电路具有第一输入端、第二输入端和输出端。第一电压比较单元114的输出端i与或门电路的第一输入端连接；第二电压比较单元118的输出端r与或门电路的第二输入端连接。或门电路的输出端与开关单元112的控制端f连接。或门电路的第一输入端和第二输入端中的至少一个输入高电平信号时，或门电路的输出端输出高电平信号。在其他一些未示出的实施例中，开关单元112的第一端d也可以与驱动晶体管T0的第二极连接，此时开关单元112的第二端e与发光单元OLED连接，不再赘述。

在这一实施例中，如图13所示，控制模块110还可以包括由第二晶体管Q2和第三晶体管Q3构成的控制单元116。或者，如图14所示，控制模块110还可以包括由第四晶体管Q4、第五晶体管Q5、第六晶体管Q6和第七晶体管Q7构成的控制单元116，不再赘述。

图15是本申请实施例四提供的又一种像素驱动电路10的电路结构图，其中，包含了图14所示的像素驱动电路10中的控制模块110和图3所示的像素驱动电路10中的3T1C电路结构。下面结合图15，对像素驱动电路10的工作过程进行详细的描述。

第一晶体管Q1的初始状态为导通。像素驱动电路10工作时，在第一时间段内，向开关晶体管T1的控制极输入第一扫描信号SCAN1。此时第一扫描信号SCAN1呈高电平，从而控制开关晶体管T1导通，向储能电容C1充电。第二扫描信号SCAN2呈低电平，放电晶体管T2关断。在第二时间段内，向放电晶体管T2的控制极输入第二扫描信号SCAN2。此时，第二扫描信号SCAN2呈高电平，放电晶体管T2导通储能电容C1通过放电晶体管T2对地放电。第一扫描信号SCAN1呈低电平，开关晶体管T1关断。在第三时间段内，向开关晶体管T1的控制极输入第一扫描信号SCAN1。此时第一扫描信号SCAN1呈高电平，从而控制开关晶体管T1导通，向储能电容C1充电。第二扫描信号SCAN2呈低电平，放电晶体管T2关断。在第四时间段内，第一扫描信号SCAN1和第二扫描信号SCAN2均呈低电平，开关晶体管T1和放电晶体管T2均关断。此时储能电容C1向驱动晶体管T0放电，驱动晶体管T0导通。又由于第一晶体管Q1导通，因此驱动晶体管T0向发光单元OLED输出驱动电流。

在驱动晶体管T0向发光单元OLED输出驱动电流的过程中：

第一电压比较器U1的同相输入端的电压等于发光单元OLED的阳极的电压，即等于驱动电流的大小与采样电阻R1的电阻值的乘积。当发光单元OLED的电压大于基准电压Vref时，第一电压比较器U1输出高电平信号。此时，或门电路输出高电平信号，第五晶体管Q5导通，第四晶体管Q4关断。第五晶体管Q5导通时，第六晶体管Q6的控制极和第七晶体管Q7的控制极与地线GND连通，第六晶体管Q6导通，第七晶体管Q7关断。这种情况下，第六晶体管Q6的第一极输入的高电平信号Vgh即可通过第六晶体管Q6输出至第一晶体管Q1的控制极，第一晶体管Q1关断，驱动晶体管T0停止输出驱动电流。

第二电压比较器U2的反相输入端的电压等于发光单元OLED的阳极的电压。当地线GND的电压大于发光单元OLED的电压时，即发光单元OLED中出现负向电流时，第二电压比较器U2输出高电平信号。此时，或门电路输出高电平信号，第五晶体管Q5导通，第四晶体管Q4关断。第五晶体管Q5导通时，第六晶体管Q6的控制极和第七晶体管Q7的控制极与地线GND连通，第六晶体管Q6导通，第七晶体管Q7关断。这种情况下，第六晶体管Q6的第一极输入的高电平信号Vgh即可通过第六晶体管Q6输出至第一晶体管Q1的控制极，第一晶体管Q1关断，驱动晶体管T0停止输出驱动电流。

当发光单元OLED的电压小于或等于基准电压Vref时，第一电压比较器U1输出低电平信号；且，当地线GND的电压小于或等于发光单元OLED的电压时，即发光单元OLED中未出现负向电流时，第二电压比较器U2输出低电平信号。这种情况下，或门电路输出低电平信号，第五晶体管Q5关断，第四晶体管Q4导通。第四晶体管Q4导通时，第四晶体管Q4的第一极输入的高电平信号Vgh即可输出至第六晶体管Q6的控制极和第七晶体管Q7的控制极，使第七晶体管Q7导通，第六晶体管Q6关断。这种情况下，第一晶体管Q1的控制极即可通过第七晶体管Q7与地线GND连通，从而控制第一晶体管Q1导通。

该像素驱动电路10，可以避免发光单元OLED中的驱动电流从发光单元OLED的阴极流向阳极，也可以避免发光单元OLED中的驱动电流超出最大电流值，从而可以保护发光单元OLED。第四晶体管Q4和第五晶体管Q5组成互补晶体管，第六晶体管Q6和第七晶体管Q7也组成互补晶体管，一方面，互补晶体管具有功耗小的特性，可以减小像素驱动电路10的功耗，另一方面，控制单元116输出至开关单元112的高电平信号的电压大小可以控制，即等于第四晶体管Q4的第一极和第六晶体管Q6的第一极所输入的高电平信号Vgh的电压大小。

实施例五：

本申请实施例还提供一种显示面板，包括发光单元OLED和如上述任意一个实施例中的像素驱动电路10。其中，像素驱动电路10包括开关晶体管T1、储能电容C1、驱动晶体管T0和控制模块110。

开关晶体管T1的第一极用于输入数据电压DATA，开关晶体管T1的第二极与储能电容C1连接。驱动晶体管T0的第一极用于输入电源电压VDD，驱动晶体管T0的第二极用于与发光单元OLED连接，驱动晶体管T0的控制极与储能电容C1连接。当储能电容C1向驱动晶体管T0的控制极放电时，驱动晶体管T0向发光单元OLED输出驱动电流。控制模块110与驱动晶体管T0串联。控制模块110还具有检测端c，控制模块110的检测端c与发光单元OLED连接，以检测驱动电流的大小。控制模块110在驱动电流的大小超出预设电流范围时断开，以使驱动晶体管T0停止向发光单元OLED输出驱动电流。

在一些实施例中，控制模块110包括：采样电阻R1、开关单元112和第一电压比较单元114。采样电阻R1与发光单元OLED并联。开关单元112的第一端d用于输入电源电压VDD，开关单元112的第二端e与驱动晶体管T0的第一极连接。第一电压比较单元114的第一输入端g与发光单元OLED连接，第一电压比较单元114的第二输入端h用于输入基准电压Vref，第一电压比较单元114的输出端i与开关单元112的控制端f连接。第一电压比较单元114在发光单元OLED的电压大于基准电压Vref时输出高电平信号，以控制开关单元112关断。

在一些实施例中，第一电压比较单元114包括：第一二极管D1和第一电压比较器U1。开关单元112包括第一晶体管Q1，第一晶体管Q1为P型晶体管。第一二极管D1的阳极与发光单元OLED连接，第一二极管D1的阴极与第一电压比较器U1的同相输入端连接。第一电压比较器U1的反相输入端用于输入基准电压Vref，第一电压比较器U1的输出端与开关单元112的控制端f连接。第一晶体管Q1的第一极用于输入电源电压VDD，第一晶体管Q1的第二极与驱动晶体管T0的第一极连接。

在一些实施例中，控制模块110还包括：控制单元116。控制单元116的第一端m用于输入高电平信号Vgh，控制单元116的第二端n与地线GND连接。控制单元116的输入端j与第一电压比较单元114的输出端i连接，控制单元116的输出端k与开关单元112的控制端f连接。第一电压比较单元114输出高电平信号时，控制单元116向开关单元112的控制端f输出高电平信号。第一电压比较单元114输出低电平信号时，控制单元116向开关单元112的控制端f输出低电平信号。

在一些实施例中，控制单元116包括：第二晶体管Q2和第三晶体管Q3，第二晶体管Q2为N型晶体管，第三晶体管Q3为P型晶体管。第二晶体管Q2的第一极用于输入高电平信号Vgh，第二晶体管Q2的第二极与第三晶体管Q3的第一极及开关单元112的控制端f连接，第三晶体管Q3的第二极与地线GND连接。第二晶体管Q2的控制极和第三晶体管Q3的控制极均与第一电压比较单元114的输出端i连接。

在一些实施例中，控制单元116包括：第四晶体管Q4、第五晶体管Q5、第六晶体管Q6和第七晶体管Q7，第四晶体管Q4和第六晶体管Q6均为P型晶体管，第五晶体管Q5和第七晶体管Q7均为N型晶体管。第四晶体管Q4的第一极和第六晶体管Q6的第一极均用于输入高电平信号Vgh。第四晶体管Q4的第二极、第五晶体管Q5的第一极、第六晶体管Q6的控制极和第七晶体管Q7的控制极连接至同一节点。第六晶体管Q6的第二极与第七晶体管Q7的第一极及开关单元112的控制端f连接，第五晶体管Q5的第二极和第七晶体管Q7的第二极均与地线GND连接。第四晶体管Q4的控制极和第五晶体管Q5的控制极均与第一电压比较单元114的输出端i连接。

在一些实施例中，控制模块110包括：采样电阻R1、开关单元112和第二电压比较单元118。采样电阻R1与发光单元OLED并联。开关单元112的第一端d用于输入电源电压VDD，开关单元112的第二端e与驱动晶体管T0的第一极连接。第二电压比较单元118的第一输入端p与地线GND连接，第二电压比较单元118的第二输入端q与发光单元OLED连接，第二电压比较单元118的输出端r与开关单元112的控制端f连接。第二电压比较单元118在发光单元OLED的电压小于地线GND的电压时输出高电平信号，以控制开关单元112关断。

在一些实施例中，第二电压比较单元118包括：第二二极管D2和第二电压比较器U2。第二二极管D2的阴极与发光单元OLED连接，第二二极管D2的阳极与第二电压比较器U2的反相输入端连接。第二电压比较器U2的同相输入端与地线GND连接，第二电压比较器U2的输出端与开关单元112的控制端f连接。

在一些实施例中，控制模块110还包括：第一电压比较单元114和或门电路。第一电压比较单元114的第一输入端g与发光单元OLED连接，第一电压比较单元114的第二输入端h用于输入基准电压Vref，第一电压比较单元114的输出端i与或门电路的第一输入端连接。第二电压比较单元118的输出端r与或门电路的第二输入端连接，或门电路的输出端与开关单元112的控制端f连接。或门电路的第一输入端和第二输入端中的至少一个输入高电平信号时，或门电路的输出端输出高电平信号。

在本申请实施例中，开关晶体管T1导通时数据电压DATA对储能电容C1充电。开关晶体管T1关断时储能电容C1对驱动晶体管T0放电，从而使驱动晶体管T0向发光单元OLED输出驱动电流，以驱动发光单元OLED发光。控制模块110与驱动晶体管T0串联。驱动晶体管T0向发光单元OLED输出驱动电流的过程中，控制模块110检测驱动电流的大小，并在驱动电流的大小超出预设电流范围时断开，从而使驱动晶体管T0不能向发光单元OLED输出驱动电流。如此，可以将驱动晶体管T0输出至发光单元OLED的驱动电流的大小限制在预设电流范围内，从而保护发光单元OLED。第二晶体管Q2和第三晶体管Q3组成互补晶体管，第四晶体管Q4和第五晶体管Q5组成互补晶体管，第六晶体管Q6和第七晶体管Q7也组成互补晶体管，一方面，互补晶体管具有功耗小的特性，可以减小像素驱动电路10的功耗，另一方面，控制单元116输出至开关单元112的高电平信号的电压大小可以控制，即等于第二晶体管Q2或第四晶体管Q4的第一极和第六晶体管Q6的第一极所输入的高电平信号Vgh的电压大小。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (7)

1.一种像素驱动电路，包括开关晶体管、储能电容和驱动晶体管；

所述开关晶体管的第一极用于输入数据电压，所述开关晶体管的第二极与所述储能电容连接；所述驱动晶体管的第一极用于输入电源电压，所述驱动晶体管的第二极用于与发光单元连接，所述驱动晶体管的控制极与所述储能电容连接，以当所述储能电容向所述驱动晶体管的控制极放电时，所述驱动晶体管向所述发光单元输出驱动电流；

其特征在于，所述像素驱动电路还包括：控制模块，所述控制模块与所述驱动晶体管串联，所述控制模块还具有检测端，所述控制模块的检测端与所述发光单元连接，以检测所述驱动电流的大小；所述控制模块在所述驱动电流的大小超出预设电流范围时断开，以使所述驱动晶体管停止向所述发光单元输出驱动电流；

其中，所述控制模块包括：采样电阻、开关单元、第一电压比较单元、第二电压比较单元和或门电路；所述采样电阻与所述发光单元并联；所述开关单元的第一端用于输入电源电压，所述开关单元的第二端与所述驱动晶体管的第一极连接；所述第一电压比较单元的第一输入端与所述发光单元连接，所述第一电压比较单元的第二输入端用于输入基准电压，所述第一电压比较单元的输出端与所述或门电路的第一输入端连接；所述第一电压比较单元在所述发光单元的电压大于所述基准电压时输出高电平信号；

所述第二电压比较单元的第一输入端与地线连接，所述第二电压比较单元的第二输入端与所述发光单元连接，所述第二电压比较单元的输出端与所述或门电路的第二输入端连接，所述或门电路的输出端与所述开关单元的控制端连接；所述第二电压比较单元在所述发光单元的电压小于所述地线的电压时输出高电平信号；

所述或门电路的第一输入端和第二输入端中的至少一个输入高电平信号时，所述或门电路的输出端输出高电平信号，以控制所述开关单元关断。

2.如权利要求1所述的像素驱动电路，其特征在于，所述第一电压比较单元包括：第一二极管和第一电压比较器；所述开关单元包括第一晶体管，所述第一晶体管为P型晶体管；

所述第一二极管的阳极与所述发光单元连接，所述第一二极管的阴极与所述第一电压比较器的同相输入端连接，所述第一电压比较器的反相输入端用于输入所述基准电压，所述第一电压比较器的输出端与所述或门电路的第一输入端连接；

所述第一晶体管的第一极用于输入电源电压，所述第一晶体管的第二极与所述驱动晶体管的第一极连接。

3.如权利要求1所述的像素驱动电路，其特征在于，所述控制模块还包括：控制单元；

所述控制单元的第一端用于输入高电平信号，所述控制单元的第二端与地线连接，所述控制单元的输入端与所述或门电路的输出端连接，所述控制单元的输出端与所述开关单元的控制端连接；所述或门电路的输出端输出高电平信号时，所述控制单元向所述开关单元的控制端输出高电平信号，所述或门电路的输出端输出低电平信号时，所述控制单元向所述开关单元的控制端输出低电平信号。

4.如权利要求3所述的像素驱动电路，其特征在于，所述控制单元包括：第二晶体管和第三晶体管，所述第二晶体管为N型晶体管，所述第三晶体管为P型晶体管；

所述第二晶体管的第一极用于输入所述高电平信号，所述第二晶体管的第二极与所述第三晶体管的第一极及所述开关单元的控制端连接，所述第三晶体管的第二极与所述地线连接；所述第二晶体管的控制极和所述第三晶体管的控制极均与所述或门电路的输出端连接。

5.如权利要求3所述的像素驱动电路，其特征在于，所述控制单元包括：第四晶体管、第五晶体管、第六晶体管和第七晶体管，所述第四晶体管和所述第六晶体管均为P型晶体管，所述第五晶体管和所述第七晶体管均为N型晶体管；

所述第四晶体管的第一极和所述第六晶体管的第一极均用于输入所述高电平信号，所述第四晶体管的第二极、所述第五晶体管的第一极、所述第六晶体管的控制极和所述第七晶体管的控制极连接至同一节点，所述第六晶体管的第二极与所述第七晶体管的第一极及所述开关单元的控制端连接，所述第五晶体管的第二极和所述第七晶体管的第二极均与所述地线连接；

所述第四晶体管的控制极和所述第五晶体管的控制极均与所述或门电路的输出端连接。

6.如权利要求1所述的像素驱动电路，其特征在于，所述第二电压比较单元包括：第二二极管和第二电压比较器；

所述第二二极管的阴极与所述发光单元连接，所述第二二极管的阳极与所述第二电压比较器的反相输入端连接，所述第二电压比较器的同相输入端与所述地线连接，所述第二电压比较器的输出端与所述或门电路的第二输入端连接。

7.一种显示面板，其特征在于，包括发光单元和如权利要求1至6任意一项所述的像素驱动电路；

所述驱动晶体管的第二极与所述发光单元连接，以当所述储能电容向所述驱动晶体管的控制极放电时，所述驱动晶体管向所述发光单元输出驱动电流。