CN114780456A - 缩减引脚状态寄存器 - Google Patents
缩减引脚状态寄存器 Download PDFInfo
- Publication number
- CN114780456A CN114780456A CN202210066451.XA CN202210066451A CN114780456A CN 114780456 A CN114780456 A CN 114780456A CN 202210066451 A CN202210066451 A CN 202210066451A CN 114780456 A CN114780456 A CN 114780456A
- Authority
- CN
- China
- Prior art keywords
- command
- memory
- state
- memory die
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/378—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a parallel poll method
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
Abstract
本申请案是针对缩减引脚状态寄存器。一种设备可包含各自与数据总线耦合的第一存储器裸片及第二存储器裸片。所述设备可进一步包含经由所述数据总线与所述第一存储器裸片及所述第二存储器裸片耦合的控制器,所述数据总线经配置以向所述第一存储器裸片发射与第一操作相关联的第一命令且向所述第二存储器裸片发射与第二操作相关联的第二命令。所述控制器可进一步并发地向所述第一存储器裸片及所述第二存储器裸片发射第三命令,所述第三命令请求所述第一操作的第一状态及所述第二操作的第二状态。所述控制器可经由所述数据总线并发地接收来自所述第一存储器裸片及所述第二存储器裸片的所述第一状态及所述第二状态。
Description
交叉参考
本专利申请案主张由卡列罗(Cariello)于2021年1月21日提出申请的标题为“缩减引脚状态寄存器(REDUCED PIN STATUS REGISTER)”的美国专利申请案第17/155,070号的优先权,所述美国专利申请案转让给本发明受让人且其以全文引用的方式明确并入本文中。
技术领域
本技术领域涉及缩减引脚状态寄存器。
背景技术
存储器装置广泛地用于在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中存储信息。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如,二进制存储器单元可被编程为两个支持状态中的一个,通常对应于逻辑1或逻辑0。在一些实例中,单个存储器单元可支持多于两个可能状态,其中任何一个可由存储器单元存储。为了存取由存储器装置存储的信息,组件可读取或感测所述存储器装置内的一或多个存储器单元的状态。为了存储信息,组件可将存储器装置内的一或多个存储器单元写入或编程为对应状态。
存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、快闪存储器、相变存储器(PCM)、3维交叉点存储器(3D交叉点)、“或非”(NOR)及“与非”(NAND)存储器装置及其它装置。存储器装置可为易失性或非易失性。易失性存储器单元(例如,DRAM单元)可随时间丢失其经编程状态,除非其由外部电源定期刷新。即使在没有外部电源的情况下,非易失性存储器单元(例如,“与非”存储器单元)也可在延长时间段内维持其经编程状态。
发明内容
本发明描述了一种方法。所述方法可包含向与数据总线耦合的第一存储器裸片发射与第一操作相关联的第一命令;向与数据总线耦合的第二存储器裸片发射与第二操作相关联的第二命令;至少部分地基于发射第一命令及第二命令而并发地向第一存储器裸片及第二存储器裸片发射第三命令,所述第三命令请求所述第一操作的第一状态及所述第二操作的第二状态;及经由数据总线并发地接收来自第一存储器裸片的第一操作的第一状态及来自第二存储器裸片的第二操作的第二状态。
本发明描述了一种设备。所述设备可包含处理器;存储器,其与所述处理器耦合,及指令,其存储在所述存储器中。所述指令可由所述处理器执行以使所述设备向与数据总线耦合的第一存储器裸片发射与第一操作相关联的第一命令;向与数据总线耦合的第二存储器裸片发射与第二操作相关联的第二命令;至少部分地基于发射第一命令及第二命令而并发地向第一存储器裸片及第二存储器裸片发射第三命令,所述第三命令请求所述第一操作的第一状态及所述第二操作的第二状态;及经由数据总线并发地接收来自第一存储器裸片的第一操作的第一状态及来自第二存储器裸片的第二操作的第二状态。
本发明描述了另一设备。所述设备可包含用于向与数据总线耦合的第一存储器裸片发射与第一操作相关联的第一命令的装置;用于向与数据总线耦合的第二存储器裸片发射与第二操作相关联的第二命令的装置;用于至少部分地基于发射第一命令及第二命令而并发地向第一存储器裸片及第二存储器裸片发射第三命令的装置,所述第三命令请求所述第一操作的第一状态及所述第二操作的第二状态;及用于经由数据总线并发地接收来自第一存储器裸片的第一操作的第一状态及来自第二存储器裸片的第二操作的第二状态的装置。
本发明描述了一种非暂时性计算机可读媒体,其存储代码。所述代码可包含指令,所述指令可由所述处理器执行以向与数据总线耦合的第一存储器裸片发射与第一操作相关联的第一命令;向与数据总线耦合的第二存储器裸片发射与第二操作相关联的第二命令;至少部分地基于发射第一命令及第二命令而并发地向第一存储器裸片及第二存储器裸片发射第三命令,所述第三命令请求所述第一操作的第一状态及所述第二操作的第二状态;及经由数据总线并发地接收来自第一存储器裸片的第一操作的第一状态及来自第二存储器裸片的第二操作的第二状态。
本文中所描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:至少部分地基于与第一状态并发地接收到第二状态而确定第二存储器裸片可正等待为第二操作服务,向第二存储器裸片发射第四命令以选择第二存储器裸片以将与第二操作相关联的数据输出到数据总线上,及至少部分地基于发射第四命令而接收来自第二存储器裸片的数据。
在本文中所描述的方法、设备及非暂时性计算机可读媒体的一些实例中,指令在由电子装置的处理器执行时进一步使电子装置至少部分地基于接收到来自第二存储器裸片的数据而向第二存储器裸片发射与第三操作相关联的第五命令。
本发明描述了一种方法。所述方法可包含接收与对存储在包含多个存储器单元的存储器阵列处的数据的操作相关联的第一命令,至少部分地基于接收到第一命令而接收请求操作的状态的第二命令,其中第二命令与数据总线上的状态操作的并发输出相关联,所述数据总线与多个装置耦合,多个装置中的装置包含存储器阵列;至少部分地基于接收到第二命令而生成指示操作的状态的位,及至少部分地基于生成所述位而将所述位输出到数据总线的第一子组线上,其中数据总线的第二子组线与由剩余的多个装置进行的状态操作的并发输出相关联。
本发明描述了一种设备。所述设备可包含处理器;存储器,其与所述处理器耦合,及指令,其存储在所述存储器中。所述指令可由处理器执行以使设备接收与对存储在包含多个存储器单元的存储器阵列处的数据的操作相关联的第一命令,至少部分地基于接收到第一命令而接收请求操作的状态的第二命令,其中第二命令与数据总线上的状态操作的并发输出相关联,所述数据总线与多个装置耦合,多个装置中的装置包含存储器阵列;至少部分地基于接收到第二命令而生成指示操作的状态的位,及至少部分地基于生成所述位而将所述位输出到数据总线的第一子组线上,其中数据总线的第二子组线与由剩余的多个装置进行的状态操作的并发输出相关联。
本发明描述了另一设备。所述设备可包含用于接收与对存储在包含多个存储器单元的存储器阵列处的数据的操作相关联的第一命令的装置,用于至少部分地基于接收到第一命令而接收请求操作的状态的第二命令的装置,其中第二命令与数据总线上的状态操作的并发输出相关联,所述数据总线与多个装置耦合,多个装置中的装置包含存储器阵列;用于至少部分地基于接收到第二命令而生成指示操作的状态的位的装置,及用于至少部分地基于生成所述位而将所述位输出到数据总线的第一子组线上的装置,其中数据总线的第二子组线与由剩余的多个装置进行的状态操作的并发输出相关联。
本发明描述了一种非暂时性计算机可读媒体,其存储代码。所述代码可包含指令,所述指令可由处理器执行以接收与对存储在包含多个存储器单元的存储器阵列处的数据的操作相关联的第一命令,至少部分地基于接收到第一命令而接收请求操作的状态的第二命令,其中第二命令与数据总线上的状态操作的并发输出相关联,所述数据总线与多个装置耦合,多个装置中的装置包含存储器阵列;至少部分地基于接收到第二命令而生成指示操作的状态的位,及至少部分地基于生成所述位而将所述位输出到数据总线的第一子组线上,其中数据总线的第二子组线与由剩余的多个装置进行的状态操作的并发输出相关联。
本文中所描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:接收请求与操作相关联的数据的第三命令,及至少部分地基于接收到第三命令而将数据输出到数据总线的第一子组线上。
附图说明
图1说明根据如本文中所公开的实例的支持缩减引脚状态寄存器的系统的实例。
图2说明根据如本文中所公开的实例的支持缩减引脚状态寄存器的系统的实例。
图3说明根据如本文中所公开的实例的支持缩减引脚状态寄存器的时序图的实例。
图4说明根据如本文中所公开的实例的支持缩减引脚状态寄存器的电路的实例。
图5展示根据如本文中所公开的实例的支持缩减引脚状态寄存器的存储器系统的框图。
图6展示根据如本文中所公开的实例的支持缩减引脚状态寄存器的存储器装置的框图。
图7及8展示说明根据如本文中所公开的实例的支持缩减引脚状态寄存器的一或多种方法的流程图。
具体实施方式
系统可包含主机系统及存储用于主机系统的数据的存储器系统。在一些实例中,存储器系统可包含附接到接口的多个存储器装置。例如,存储器系统可包含附接到相同接口(例如,开放式“与非”快闪接口(ONFI)信道)的多个“与非”装置。主机系统可向存储器系统发射存取命令(例如,读取命令、编程命令、擦除命令)。在此类实例中,存储器系统可响应于从主机系统接收的命令来执行操作。在多个存储器装置被包含在存储器系统中的实例中,存储器装置可执行并发操作—例如,可不会同时启动但并行进行的操作。即,存储器系统可在第一存储器装置处启动第一操作,然后在第二存储器装置处启动第二操作,然后在第三存储器装置处启动第三操作,并且第一、第二及第三操作可至少部分地并行执行。在一些实例中,主机系统控制器或存储器系统控制器可对每一活动存储器装置的状态寄存器执行循环轮询以确定给定存储器装置是否准备好接受服务—例如,控制器可轮询第一存储器装置,然后轮询第二存储器装置,且然后轮询第三存储器装置,以确定第一、第二或第三存储器装置是否准备好接受服务。在一些实例中,执行循环轮询可增加系统中的等待时间及功耗。例如,第二存储器装置可在第一存储器装置之前准备好接受服务,但可空闲地等待直到系统完成对第一存储器装置的状态寄存器的轮询。此外,在循环轮询中从一个存储器装置切换到另一存储器装置以轮询存储器装置可利用额外的功耗进行总线转变。最后,空闲等待后续命令的存储器装置也可增加功耗。
本文中描述系统、技术及装置以在具有多个存储器装置的存储器系统中经由专用命令执行并发或并行状态轮询。即,存储器系统中的控制器可并发地向多个存储器装置发射命令,并且存储器装置可经由耦合控制器及存储器装置的数据总线并发地多路复用其状态。每一存储器装置可经配置以在数据总线的一或多个线上输出其状态。例如,对于八(8)位数据总线,四个存储器装置可各自使用数据总线的两个线来多路复用其状态—例如,每一存储器装置可经配置以并行执行两(2)个操作并且可输出每一操作的状态。在其它实例中,存储器系统可包含八(8)个存储器装置,所述存储器装置可各自使用数据总线的一(1)个线来多路复用其状态。在一些实例中,存储器装置可经永久地配置以在给定的数据总线上输出其状态——例如,通过使用在制造期间写入的修整设置。在其它实例中,存储器系统可动态地选择给定存储器装置在输出状态时可使用哪个数据线——例如,通过使用寄存器。在此类实例中,存储器系统可经配置以基于或有工作负荷进行调适—例如,如果超过八(8)个装置附接到相同数据总线,那么重新配置在给定的操作和/或工作负载期间每一存储器装置利用哪一数据总线可更方便。通过执行并发并行状态轮询,存储器系统可降低功耗及等待时间。即,存储器系统可经配置以识别哪些存储器装置准备好首先接受服务并且向给定存储器装置发射后续命令。此可减少存储器装置空闲等待后续命令的时间量,从而减少系统的功耗及等待时间。
本公开的特征最初是在参考图1所描述的系统、装置及电路的上下文中进行描述。本公开的特征是在如参考图2-4所描述的系统、时序图及电路的上下文中进行描述。本公开的这些及其它特征进一步通过与如参考图5-8所描述的缩减引脚状态寄存器有关的设备图及流程图进行说明且参考所述设备图及流程图进行描述。
图1说明根据如本文中所公开的实例的支持缩减引脚状态寄存器的系统100的实例。系统100包含与存储器系统110耦合的主机系统105。
存储器系统110可为或包含任何装置或装置集合,其中所述装置或装置集合包含至少一个存储器阵列。例如,存储器系统110可为或包含通用快闪存储(UFS)装置、嵌入式多媒体控制器(eMMC)装置、快闪装置、通用串行总线(USB)快闪装置、安全数字(SD)卡、固态驱动器(SSD)、硬盘驱动器(HDD)、双列直插式存储器模块(DIMM),小型DIMM(SO-DIMM)或非易失性DIMM(NVDIMM),以及其它可能性。
系统100可包含在计算装置中,例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如,飞机、无人机、火车、汽车或其它交通工具)、支持物联网(IoT)的装置、嵌入式计算机(例如,包含在运载工具、工业设备或联网商用装置中的计算机),或包含存储器及处理装置的任何其它计算装置。
系统100可包含主机系统105,所述主机系统可与存储器系统110耦合。在一些实例中,此耦合可包含与主机系统控制器106的接口,所述主机系统控制器可为经配置以使主机系统105根据如本文中所描述的实例执行各种操作的控制组件的实例。主机系统105可包含一或多个装置,且在一些状况下可包含处理器芯片组及由处理器芯片组执行的软件堆栈。例如,主机系统105可包含经配置用于与存储器系统110或其中的装置进行通信的应用程序。处理器芯片组可包含一或多个核心、一或多个高速缓冲存储器(例如,主机系统105本地或包含在主机系统105中的存储器)、存储器控制器(例如,NVDIMM控制器)及存储协议控制器(例如,快速外围组件互连(PCIe)控制器、串行先进技术总线附属(SATA)控制器)。主机系统105可使用存储器系统110,例如,来将数据写入到存储器系统110并从存储器系统110读取数据。虽然在图1中展示一个存储器系统110,主机系统105可与任何数量的存储器系统110耦合。
主机系统105可经由至少一个物理主机接口与存储器系统110耦合。在一些状况下,主机系统105及存储器系统110可经配置以使用相关联协议经由物理主机接口进行通信(例如,在存储器系统110与主机系统105之间交换或以其它方式传递控制、地址、数据及其它信号)。物理主机接口的实例可包含但不限于SATA接口、UFS接口、eMMC接口、PCIe接口、USB接口、光纤信道接口、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、双倍数据速率(DDR)接口、DIMM接口(例如,支持DDR的DIMM套接字接口),开放式“与非”快闪接口(ONFI)及低功耗双数据速率(LPDDR)接口。在一些实例中,一或多个此类接口可包含在或以其它方式支持在主机系统105的主机系统控制器106与存储器系统110的存储器系统控制器115之间。在一些实例中,主机系统105可经由用于包含在存储器系统110中的每一存储器装置130的相应物理主机接口,或经由用于包含在存储器系统110中的每一类型存储器装置130的相应物理主机接口与存储器系统110耦合(例如,主机系统控制器106可与存储器系统控制器115耦合)。
存储器系统110可包含存储器系统控制器115及一或多个存储器装置130。存储器装置130可包含任何类型存储器单元(例如,非易失性存储器单元、易失性存储器单元或其任何组合)的一或多个存储器阵列。尽管在图1的实例中展示两个存储器装置130-a及130-b,但存储器系统110可包含任何数量的存储器装置130。此外,如果存储器系统110包含多于一个存储器装置130,那么存储器系统110内的不同存储器装置130可包含相同或不同类型的存储器单元。
存储器系统控制器115可与主机系统105耦合并与其通信(例如,经由物理主机接口),且可为经配置以使存储器系统110根据如本文中所描述的实例执行各种操作的控制组件的实例。存储器系统控制器115还可与存储器装置130耦合且与其通信,以在存储器装置130处执行例如读取数据、写入数据、擦除数据或刷新数据的操作,以及其它此类操作,所述此类操作通常可被称为存取操作。在一些状况下,存储器系统控制器115可接收来自主机系统105的命令,且与一或多个存储器装置130通信以执行此类命令(例如,在一或多个存储器装置130内的存储器阵列处)。例如,存储器系统控制器115可接收来自主机系统105的命令或操作,且可将命令或操作转换为指令或适当命令以实现对存储器装置130的期望存取。在一些状况下,存储器系统控制器115可与主机系统105以及与一或多个存储器装置130交换数据(例如,响应于或以其它方式与来自主机系统105的命令相关联)。例如,存储器系统控制器115可将与存储器装置130相关联的响应(例如,数据包或其它信号)转换为用于主机系统105的对应信号。
存储器系统控制器115可经配置用于与存储器装置130相关联的其它操作。例如,存储器系统控制器115可执行或管理操作,例如损耗平衡操作、无用信息收集操作、例如错误检测操作或错误校正操作的错误控制操作、加密操作、高速缓存操作、媒体管理操作、后台刷新、运行状况监测,以及与来自主机系统105的命令相关联的逻辑地址(例如,逻辑块地址(LBA))与存储器装置130内的存储器单元相关联的物理地址(例如,物理块地址)之间的地址转变。
存储器系统控制器115可包含例如一或多个集成电路或离散组件、缓冲存储器或其组合的硬件。硬件可包含具有专用(例如,硬编码)逻辑的电路系统,以执行本文中属于存储器系统控制器115的操作。存储器系统控制器115可为或包含微控制器、专用逻辑电路系统(例如,现场可编程门阵列(FPGA)、专用集成电路(ASIC)、数字信号处理器(DSP))或任何其它合适的处理器或处理电路系统。
存储器系统控制器115还可包含本地存储器120。在一些状况下,本地存储器120可包含只读存储器(ROM)或其它存储器,其可存储可由存储器系统控制器115执行以执行本文中属于存储器系统控制器115的功能的操作代码(例如,可执行指令)。在一些状况下,本地存储器120可另外或替代地包含静态随机存取存储器(SRAM)或可由存储器系统控制器115用于例如与本文中属于存储器系统控制器115的功能有关的内部存储或计算的其它存储器。
存储器装置130可包含一或多个非易失性存储器单元阵列。例如,存储器装置130可包含“与非”(例如,“与非”快闪)存储器、ROM、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电随机存取存储器(RAM)(FeRAM)、磁RAM(MRAM)、“或非”(例如,“或非”快闪)存储器、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、电可擦除可编程ROM(EEPROM)或其任一组合。另外或替代地,存储器装置130可包含一或多个易失性存储器单元阵列。例如,存储器装置130可包含RAM存储器单元,例如动态RAM(DRAM)存储器单元及同步DRAM(SDRAM)存储器单元。
在一些实例中,存储器装置130可包含(例如,在同一裸片上或在同一封装内)本地控制器135,所述本地控制器可对相应存储器装置130的一或多个存储器单元执行操作。本地控制器135可结合存储器系统控制器115操作,或可执行本文中属于存储器系统控制器115的一或多个功能。例如,如在图1中所说明,存储器装置130-a可包含本地控制器135-a,且存储器装置130-b可包含本地控制器135-b。
在一些状况下,存储器装置130可为或包含“与非”装置(例如,“与非”快闪装置)。存储器装置130可为或包含存储器裸片160。例如,在一些状况下,存储器装置130可为包含一或多个裸片160的封装。在一些实例中,裸片160可为从晶片切割的一片电子级半导体(例如,从硅晶片切割的硅裸片)。每一裸片160可包含一或多个平面165,且每一平面165可包含相应的一组块170,其中每一块170可包含相应的一组页175,且每一页175可包含一组存储器单元。
在一些状况下,“与非”存储器装置130可包含经配置以各自存储一个信息位的存储器单元,其可被称为单级单元(SLC)。另外或替代地,“与非”存储器装置130可包含经配置以各自存储多个信息位的存储器单元,所述存储器单元可在经配置以各自存储两个信息位的情况下被称为多层级单元(MLC),在经配置以各自存储三个信息位的情况下被称为三层级单元(TLC),在经配置以各自存储四个信息位的情况下被称为四层级(QLC),或更一般地被称为多层级存储器单元。多层级存储器单元可相对于SLC存储器单元提供更大的存储密度,但在一些状况下可涉及较窄的读取或写入容限或较高的支持电路系统复杂性。
在一些状况下,平面165可指代块170的组,且在一些状况下,并发地操作可在不同平面165内进行。例如,可对不同块170内的存储器单元执行并发操作,只要不同块170在不同平面165中即可。在一些状况下,在不同平面165中执行并发操作可受到一或多个限制,例如对不同页175内的存储器单元执行相同操作,所述存储器单元在其相应平面165内具有相同页地址(例如,与命令解码、页地址解码电路系统或在横跨平面165共享的其它电路系统有关)。
在一些状况下,块170可包含组织成行(页175)及列(例如,字符串,未展示)的存储器单元。例如,同一页175中的存储器单元可共享(例如,耦合)共用字线,且同一字符串中的存储器单元可共享(例如,耦合)共用数字线(其可替代地被称为位线)。
对于一些“与非”架构,存储器单元可以第一粒度级别(例如,以页粒度级别)读取及编程(例如,写入),但可以第二粒度级别(例如,以块粒度级别)擦除。即,页175可为最小存储器单位(例如,存储器单元组),其可单独地被编程或读取(例如,作为单个编程或读取操作的一部分并发地被编程或读取),且块170可为最小存储器单位(例如,存储器单元组),其可单独地被擦除(例如,作为单个擦除操作的一部分同时被擦除)。此外,在一些状况下,“与非”存储器单元可在可用新数据重写之前被擦除。因此,例如,在一些状况下,使用的页175可未被更新,直到包含页175的整个块170已被擦除为止。
系统100可包含任何数量的支持缩减引脚状态寄存器的非暂时性计算机可读媒体。例如,主机系统105、存储器系统控制器115或存储器装置130可包含或以其它方式可存取一或多个非暂时性计算机可读媒体,所述非暂时性计算机可读媒体存储用于执行本文中属于主机系统105、存储器系统控制器115或存储器装置130的功能的指令(例如,固件)。例如,此类指令在由主机系统105(例如,由主机系统控制器106),由存储器系统控制器115或由存储器装置130(例如,由本地控制器135)执行的情况下可使主机系统105、存储器系统控制器115或存储器装置130执行如本文中所描述的一或多个相关联功能。
在一些状况下,存储器系统110可利用存储器系统控制器115来提供受管理存储器系统,所述受管理存储器系统可包含例如一或多个存储器阵列及与本地(例如,裸片上或封装内)控制器(例如,本地控制器135)组合的有关电路系统。受管理存储器系统的实例为受管理“与非”(MNAND)系统。
在一些实例中,存储器系统控制器115可对存储器装置130执行轮询操作以确定每一存储器装置130正在执行的操作的状态。在一些状况下,存储器系统控制器115可在循环系统中进行轮询操作。例如,存储器系统控制器115可首先请求在存储器装置130-a处正在执行的第一操作的状态,且然后请求在存储器装置130-b处正在执行的第二操作的状态。在一些状况下,可在第一操作之前执行第二操作。在此类实例中,存储器装置130-b可空闲地等待存储器系统控制器115请求第二操作的状态。空闲等待周期可增加系统的功耗及等待时间。
如本文中所描述,存储器系统控制器115可对存储器装置130执行并发轮询操作。例如,存储器系统控制器可向每一存储器装置130发射并发轮询命令。存储器装置130然后可通过耦合存储器装置130及存储器系统控制器115的数据总线在给定数据线上驱动状态信号。当任一存储器装置130完成其操作时,给定存储器装置130可将所述位从忙碌状态转变为准备好接受服务状态。存储器系统控制器115然后可继续为存储器装置130提供服务。通过执行并发轮询操作,存储器系统控制器115可为可用的第一存储器装置130提供服务,从而减少空闲时间并且降低系统的等待时间及功耗。
图2说明根据如本文中所公开的实例的支持缩减引脚状态寄存器的系统200的实例。系统200可为如参考图1所描述的存储器系统110的实例。系统200可包含存储器系统控制器215及存储器装置230,所述存储器系统控制器及存储器装置可为如参考图1所描述的存储器系统控制器115及存储器装置130的实例。存储器系统控制器215可经由数据总线205与存储器装置230耦合。存储器系统控制器215还可经由芯片使能线210与每一存储器装置230耦合—例如,存储器装置230-a可经由芯片使能线210-a与存储器系统控制器215耦合。在一些实例中,可存在八(8)个与存储器系统控制器215耦合的存储器装置230。在其它实例中,可存在多于或少于八(8)个与存储器系统控制器215耦合的存储器装置230。应注意,系统200中的存储器装置230的数量并非对权利要求书的限制。
如参考图1所描述的,存储器系统控制器215可经配置以从主机系统(例如,主机系统105)向存储器装置230传递命令。在一些实例中,存储器系统控制器215可经配置以经由数据总线205向存储器装置230发射命令235。在此类实例中,存储器系统控制器215可经配置以经由芯片使能线210激活存储器装置230-a以从存储器系统控制器215向给定存储器装置230发射命令235。例如,存储器系统控制器215可经由芯片使能线210-a激活存储器装置230-a,且然后向存储器装置230-a发射用以启动操作的命令235。在一些实例中,存储器系统控制器215可经配置以发射用以启动并发操作(例如,可并非同时启动但并行进行的操作)的命令235。例如,存储器系统控制器215可经配置以通过经由芯片使能线210-a发射芯片使能信号来激活存储器装置230-a。存储器系统控制器215然后可向存储器装置230-a发射用以启动第一操作的命令235。存储器系统控制器215然后可经由芯片使能线210-b激活存储器装置230-b且向存储器装置230-b发射用以启动第二操作的第二命令235。在此类实例中,第一操作及第二操作可由存储器装置230-a及存储器装置230-b并发地(例如,并行)执行。
在一些实例中,存储器系统控制器215可经配置以往返存储器装置230传递数据240。例如,存储器系统控制器215可在编程命令期间向存储器装置230发射数据240且在读取命令期间接收来自存储器装置230的数据240。存储器系统控制器215还可经配置以接收来自每一存储器装置230的状态245—例如,状态245可指示在给定存储器装置230处正在执行的给定操作的状态以及给定存储器装置230是否准备好接受服务。
数据总线205可经配置以在存储器系统控制器215与存储器装置230之间传递信号、命令235、数据240及状态245—例如,数据总线205可为多路复用的(例如,三态、双向)总线,所述总线经配置以传递地址及数据240两者。在一些实例中,数据总线205可经配置以具有与存储器系统控制器215的数据输入/输出(DQ)引脚的数量相等的位数量。例如,当存储器系统控制器215具有八(8)个DQ引脚时,数据总线205可为八(8)位数据总线205。在一些实例中,数据总线205还可包含与位数量相等的线数量—例如,数据总线205的每一线可经配置以传递信息位。在一些实例中,数据总线205还可传递并发地执行操作的每一存储器装置230的状态245。即,数据总线205可经配置以将来自存储器装置230的状态245多路复用到存储器系统控制器215—例如,来自存储器装置230-a的第一状态245可在数据总线205的第一线上传递到存储器系统控制器215,且来自存储器装置230-h的第二状态245可在数据总线205的第二线上并发地传递到存储器系统控制器215。
存储器装置230可经配置以存储数据。在一些实例中,存储器装置230可经配置以接收来自存储器系统控制器215的命令235。存储器装置230可经配置以响应于从存储器系统控制器215接收的命令而并发地执行操作。每一存储器装置230可经配置以将数据240传递往返存储器系统控制器215。在一些实例中,存储器装置230还可经配置以向存储器系统控制器215传递操作的状态245。状态245可为指示存储器装置230是否准备好接受服务的单个位—例如,在存储器装置230处正在执行的给定操作的状态245。存储器装置230可经配置以基于从存储器系统控制器215接收的芯片使能信号而存取数据总线205。例如,当芯片使能信号处于非激活(例如,高)状态时,存储器装置230可避免驱动状态245或避免从数据总线205接收命令235。替代地,当芯片使能信号处于激活(例如,低)状态时,存储器装置230可驱动状态245或从数据总线接收命令235—例如,存储器系统控制器215可通过将芯片使能信号驱动为高来将存储器装置230从数据总线205解耦。在一些实例中,每一存储器装置230可包含多个独立区段(例如,存储体、分区、平面)。即,每一存储器装置230可经配置以基于第一区段独立于第二区段而执行两个或多于两个并发操作—例如,第一平面可独立于存储器装置230中的第二平面进行操作。
在一些实例中,存储器系统控制器215可从主机系统接收命令。存储器系统控制器215然后可基于从主机系统接收的命令而激活存储器装置230—例如,存储器系统控制器215可基于所接收的命令而激活存储器装置230-a、存储器装置230-b或存储器装置230-h(例如,分别经由芯片使能线210-a、210-b及210-c)。在激活存储器装置230之后,存储器系统控制器215可发射命令235以启动存储器装置230处的操作(例如,读取、编程或擦除操作)。例如,存储器系统控制器可发射用以在存储器装置230-a处启动擦除操作的第一命令235、用以在存储器装置230-b处启动编程操作的第二命令235、以及用以在存储器装置230-h处启动读取操作的第三命令235。存储器系统控制器215可顺序地(例如,首先向存储器装置230-a且最后向存储器装置230-h)发射命令235,而这些操作可至少部分地并发地执行。在启动每一操作之后,存储器系统控制器215可执行轮询以确定每一操作的状态且确定存储器装置230是否准备好接受服务。
在一些实例中,存储器系统控制器215可对每一活动存储器装置230的状态寄存器执行循环轮询—例如,每一存储器装置230执行操作。例如,存储器系统控制器215可去激活芯片使能线210-b及210-c以将数据总线205与存储器装置230-b及存储器装置230-h断开连接,同时将芯片使能线210-a维持处于激活状态。存储器系统控制器215然后可向存储器装置230-a发射用以请求在存储器装置230-a处正在执行的操作的状态245的命令235。存储器装置230-a然后可利用数据总线205的八个位向存储器系统控制器215发射状态245。存储器系统控制器215然后可重复所述过程以确定存储器装置230-b及230-h处的操作的状态。在一些实例中,存储器装置230-h可首先完成其相应操作。例如,存储器装置230-h可在存储器装置230-a完成擦除操作之前完成读取操作。即,一些操作可花费比其它操作更长的持续时间来执行—例如,读取操作可在第一持续时间内执行,编程操作可在第二持续时间内执行,且擦除操作可在第三持续时间内执行,其中第一持续时间比第二及第三持续时间少,且第二持续时间比第三持续时间少。在此类实例中,存储器装置230-h可空闲地等待存储器系统控制器215请求操作的状态245。这可增加系统的等待时间及功耗。
如本文中所描述,存储器系统控制器215可对每一活动存储器装置230的状态寄存器执行并发轮询。例如,在每一存储器装置230处启动每一操作之后,存储器系统控制器215可向存储器装置230-a、230-b及230-h中的每一个并发地发射命令235(例如,通过在发射命令时激活芯片使能线210-a、210-b及210-c中的每一个),所述命令请求每一操作的状态。存储器装置230然后可并发地在数据总线205上驱动状态245。在此类实例中,存储器装置230可驱动第一值以指示存储器装置230忙碌且驱动第二值以指示存储器装置230准备好接受服务。因此,存储器系统控制器215可确定哪个存储器装置230准备好首先接受服务并且基于所述确定而发射后续命令235。例如,存储器装置230-h可在数据总线205上驱动第二值以指示存储器装置230-h准备好用于服务。存储器系统控制器215然后可从存储器装置230-h请求读取命令所指示的数据240,同时存储器装置230-a及存储器装置230-b可继续执行其相应操作。通过执行并发轮询,存储器系统控制器215可减少等待时间并减少无关的功耗。
图3说明根据如本文中所公开的实例的支持缩减引脚状态寄存器的时序图300的实例。时序图300可由处理逻辑执行,所述处理逻辑可包含硬件(例如,处理系统、电路系统、专用逻辑、可编程逻辑,微码,装置的硬件,集成电路等),软件(例如,在处理装置上运行或执行的指令),或其组合。在一些实例中,时序图300可由如参考图2所描述的系统(例如,系统200)来执行。例如,时序图可由存储器系统控制器(例如,如参考图2所描述的存储器系统控制器215)及存储器装置(例如,如参考图2所描述的存储器装置230)来执行。在一些实例中,存储器系统控制器可执行一组代码以控制存储器系统的功能元件以执行下文所描述的功能。尽管以特定顺序或次序展示,除非另有规定,否则可修改处理的次序。因此,所说明的实例被用作实例,且所说明的过程可以不同的次序执行,且一些过程可并行执行。图3可说明系统100在进行并发轮询操作的同时在存储器系统控制器与存储器装置之间传递信号及命令(例如,如参考图2所描述的命令235、数据240及状态245)。
在一些实例中,循环类型305可指示存储器系统控制器或存储器装置的当前循环—例如,经由数据总线(例如,如参考图2所描述的数据总线205)在存储器系统控制器与一或多个存储器装置之间传递的信号类型。DQ引脚310可为数据总线上的数据线及存储器系统控制器上的一些DQ引脚的实例。在数据总线为八(8)位数据总线的实例中,数据总线可包含八(8)个数据线—例如,数据线0-7。在一些实例中,存储器装置可在给定数据总线上永久地输出状态—例如,在制造期间,可将修整设置(例如,熔丝、一次性可编程(OTP)存储器)写入到存储器装置以使存储器装置将给定数据线用于每一状态输出。在存储器装置包含独立区段的实例中,存储器装置可具有两个或多于两个专用数据线—例如,存储器装置230-a可经配置以在数据线0(例如,DQ0)上输出与第一独立区段相关联的第一状态且在数据线1(例如,DQ1)上输出与第二独立区段相关联的第二状态。在其它实例中,存储器系统控制器可在输出状态的同时动态地选择给定存储器装置将使用哪个数据线。在一些实例中,存储器系统控制器可基于装置的工作负荷及数量而选择数据线。例如,存储器系统可包含多于八(8)个装置,且存储器系统控制器可为在给定持续时间期间激活的八(8)个装置选择数据线0-7。替代地,存储器系统可包含四(4)个装置,每一装置具有两(2)个独立区段(例如,存储体、分区、平面),且存储器系统可选择每一独立区段状态将在哪一数据线上输出。在其它实例中,存储器系统可选择各自具有一(1)或两(2)个区段的装置的某一组合,或可组合多个区段的状态(例如,在所有多个区段已完成命令时被驱动到就绪状态的一个状态位)。存储器系统控制器可通过向存储器装置上的寄存器写入值来为给定存储器装置选择数据线。在此类实例中,存储器装置可读取所述值以确定存储器系统控制器将存储器装置指派给哪(些)数据线。
在一些状况下,CE 315可指示由存储器系统控制器经由芯片使能线(例如,如参考图2所描述的芯片使能线210)发射到给定存储器装置的芯片使能信号。例如,CE 0可指示被驱动到第一存储器装置的芯片使能信号,且CE 1可指示被驱动到第二存储器装置的芯片使能信号。如参考图2所描述,CE信号可为活动低极性。即,在芯片使能线210上被驱动为低的芯片使能信号可启用存储器装置(例如,耦合用于命令、数据输入或输出或状态输出的数据总线),且被驱动为高的芯片使能信号可禁用存储器装置(例如,存储器装置可将输入及驱动器与数据总线解耦)。替代地,CE信号可使用活动高极性以类似方式操作。
在320处,可发射第一命令。例如,存储器系统控制器可经由数据总线向第一存储器装置及第二存储器装置发射命令“77h”。存储器系统控制器可发射用以请求从第一存储器装置及第二存储器装置输出的并发状态的命令“77h”。例如,存储器系统控制器可请求在第一存储器装置及第二存储器装置处正在执行的操作的状态—例如,存储器系统控制器可请求存储器装置指示存储器装置是否准备好接受服务。在发射命令“77h”之前,存储器系统控制器可已在第一存储器装置及第二存储器装置处启动操作。在如本文中所描述的实例中,每一存储器装置可包含两个独立的区段且每一个可执行两个独立的并发操作。
在325处,可接收受测装置(Dut)的状态。例如,存储器系统控制器可接收来自每一存储器装置的状态。在一些实例中,存储器系统控制器可为第一存储器装置选择数据线0及1以输出第一状态及第二状态且为第二存储器装置选择数据线4及5以输出第三状态及第四状态—例如,与每一独立区段及操作相关联的状态。在其它实例中,第一存储器装置及第二存储器装置可已在制造期间被编程为分别在数据线0及1以及数据线4及5上输出。第一存储器装置可发射“00b”,其可指示第一存储器装置的第一区段及第二区段(例如,第一独立存储体、分区、平面或字线及第二独立存储体、分区、平面或字线)两者均忙碌。第二存储器装置还可并发地发射“00b”,其指示第二存储器装置的第一区段及第二区段忙碌。每一存储器装置可继续驱动信号“00b”,直到区段或装置已完成操作且准备好接受服务。例如,第一存储器装置可在数据线0及1上驱动信号“00b”,直到第一存储器装置中的第二区段已完成操作且准备好用于服务。在此类实例中,第一存储器装置然后可在360处开始驱动信号“01b”,所述信号“01b”指示第二区段准备好接受服务。
在330处,可发射第二命令。例如,存储器系统控制器可基于第一存储器装置指示第二区段准备好接受服务而向第一存储器装置发射第二命令。与发射第二命令并发地,存储器系统控制器还可将用于第二存储器装置的芯片使能信号驱动为高—例如,CE 1可经由芯片使能线转变为高状态。通过将第二存储器装置的芯片使能信号驱动为高,存储器系统控制器可将第二存储器装置与数据总线解耦—例如,第二存储器装置可抑制驱动状态信息并继续执行操作,同时存储器系统控制器向第一存储器装置发射命令。在一些实例中,存储器系统可发射用以从第一存储器装置请求与完成的操作相关联的数据的第二命令。所发射的第二命令可指示命令类型(例如,由“06h”指示的读取命令)、列及行地址(例如,C&R Add)及与第二命令相关的额外信息(例如,“E0h”)。例如,存储器系统控制器可在发射第二命令之后(例如,通过发射“E0h”)之后指示读取命令为单平面读取、多平面读取、单页读取、多页读取或高速缓冲读取。
在335处,可接收数据。例如,存储器系统控制器可响应于发射第二命令而接收来自第一存储器装置的数据。在由第一存储器装置执行的操作是编程操作的实例中,在步骤335处,存储器系统控制器可向第一存储器装置发射数据。在其它实例中,在第一存储器装置执行擦除操作时,在步骤335处,第一存储器装置可向存储器系统控制器发射指示操作已完成的响应。
在340处,可发射第三命令。例如,存储器系统控制器可基于接收到来自存储器装置的数据(或在步骤335之后)而向第一存储器装置发射第三命令。在一些实例中,存储器系统控制器可发射用以在第一存储器装置处启动第二操作的第三命令。第三命令可指示命令类型(例如,由“00h”指示的编程命令)、列及行地址(例如,C&R Add)以及与第二命令相关的额外信息(例如,“20h”)。在一些实例中,存储器系统控制器可避免向第二存储器装置发射第三命令。即,因为第二存储器装置在时间325处驱动信号“00b”,所以存储器系统控制器可确定第二存储器装置没有准备好用于服务且将CE 1信号驱动为高以确保第二存储器装置与数据总线解耦且没有接收到第三命令。
在350处,可发射第四命令。例如,存储器系统控制器可基于在第一存储器装置处启动第二操作而向第一存储器装置发射第四命令。存储器系统控制器可发射用以继续并发轮询操作的第四命令“77h”。
在355处,可接收状态。例如,存储器系统控制器可并发地接收来自每一存储器装置的状态。在发送第四命令之后,存储器系统控制器还可将CE 1信号从高状态转变回低状态。即,存储器系统控制器可将第二存储器装置耦合回数据总线。由于第二存储器装置从时间325起与数据总线隔离,因此第二存储器装置可基于所发射的第一命令而驱动状态(例如,第二存储器装置是否准备好用于服务的指示)—例如,基于由存储器系统控制器发射的第一“77h”命令。在一些实例中,当存储器系统控制器正在为第一存储器装置提供服务(例如,发射第二命令、接收数据以及发射第三及第四命令)时,第二存储器装置可已完成初始操作。因此,第二存储器装置可驱动信号“10b”以指示第二存储器装置的第一区段准备好用于服务。存储器系统控制器然后可继续为第二存储器装置提供服务(例如,对第二存储器装置重复步骤330-350)。通过执行并发轮询操作,存储器系统控制器可快速地识别哪些存储器装置(或存储器装置的部分)可用于服务,从而减少存储器装置空闲等待接受服务的时间。此可减少系统的等待时间及功耗。
图4说明根据如本文中所公开的实例的支持缩减引脚状态寄存器的电路400的实例。电路400可被包含在存储器装置(例如,如参考图2所描述的存储器装置230)中且输出指示存储器装置是否准备好用于服务的状态(例如,如参考图2所描述的状态245)。电路400可包含状态寄存器405、反转寄存器410及屏蔽寄存器420。电路400可进一步包含“异或”门415、“与”门425、“或”门430、“或”门435及缓冲器440。电路400可输出DQi 445。
在一些实例中,如参考图2及3所描述,存储器装置可在数据总线上与其它存储器装置并发地输出状态(例如,DQi 445)。在一些实例中,存储器装置可利用电路400输出状态。即,存储器装置可利用电路400将状态寄存器405的多个位压缩或屏蔽为单个位DQi 445以传递到存储器系统控制器(例如,如参考图2所描述的存储器系统控制器215)。
状态寄存器405可经配置以存储与存储器装置的状态的信息相关联的位。例如,状态寄存器405可存储位,所述位指示存储器装置是否准备好用于输出数据、准备好用于新操作、准备好接受服务、高速缓冲存储器准备好用于服务、阵列准备好用于服务,在操作期间是否发生错误等。在一些实例中,状态寄存器405可包含八(8)个位。
反转寄存器410可经配置以反转存储在状态寄存器405中的位的状态。在一些实例中,反转寄存器410可由存储器控制器编程以选择状态寄存器405中的位是否应反转。反转寄存器可使单个位值被编程,所述单个位值对状态寄存器405的每一位是重复的,或在一些状况下,可针对状态寄存器405的每一位具有一个位(例如,状态寄存器405的每一位的反转状态可独立地控制)。
屏蔽寄存器420可存储一组位,所述位经配置以为存储在状态寄存器405中的位提供位屏蔽。即,状态寄存器405可存储八(8)个位且屏蔽寄存器420可经配置以经由“与”门425从由状态寄存器405输出的位提取指示存储器装置是否准备好用于服务的位。
“异或”门415、“与”门425、“或”门435可经配置以将八(8)个位屏蔽或压缩成单个位。应注意,“异或”门415、“与”门425及“或”门435的配置是从状态寄存器405输出的八(8)个位生成位的一个实例,且可利用其它配置来生成位。
“或”门430可经配置以输出位来启用或禁用缓冲器440。即,响应于如参考图3所描述的并发轮询命令(例如,“77h”),“或”门430可输出位,所述位激活缓冲器440以使得位DQi445能够基于从屏蔽寄存器420输出的位而被驱动到数据总线(例如,如参考图2所描述的数据总线205)。即,屏蔽寄存器420的输出也可经配置以向“或”门430提供输入以启用或禁用缓冲器440。
缓冲器440可经配置以输出或阻止位DQi 445的输出。例如,缓冲器440可输出位DQi 445且使得存储器装置能够响应于并发轮询命令而以存储器装置正在执行的操作的状态来驱动数据总线上的数据线。在其它实例中,缓冲器440可被禁用并且阻止输出位DQi445被驱动到数据总线的数据线上—例如,在存储器装置可能接收到来自存储器系统控制器的低芯片使能信号时。在一些状况下,存储器装置可经配置以生成多个输出位DQi 445—例如,每一独立字线或平面一个。在此类实例中,存储器装置可经配置以从不同数据线上的每一独立字线生成输出DQi 445—例如,存储器装置可输出两(2)个DQi445位,一个在第一数据线上且一个在第二数据线上。
应注意,每一存储器装置可包含一或多个电路400。此可使得每一存储器装置能够在每一DQ引脚(例如数据总线的数据线)处生成DQi 445位或为每一独立区段(例如,为每一独立字线或平面)生成多个DQI 445位。另外或替代地,电路400为生成状态位的一个实例。在其它实例中,存储器装置可使用不同的电路或配置来生成状态位。例如,存储器装置可包含更少的寄存器且用多路复用器及掩模路由来自状态寄存器405的结果。在此类实例中,来自多路复用器的屏蔽位可经由未选择的高阻抗(HI-Z)状态DQ引脚路由。另外或替代地,电路400可具有额外寄存器。例如,电路400可具有将“或”门430及435的输出多路复用到不同输出位(例如,DQi 445驱动器)的寄存器。因此,存储器系统控制器可使用寄存器来设置不同的存储器装置以驱动数据总线的不同输出位(例如,针对并发状态轮询命令动态地确定指派给多个存储器装置中的每一个的数据总线的数据线)。
图5展示根据如本文中所公开的实例的支持缩减引脚状态寄存器的存储器系统520的框图500。存储器系统520可为如参考图1到4所描述的存储器系统的各方面的实例。存储器系统520或其各种组件可为用于执行如本文中所描述的缩减引脚状态寄存器的各种方面的装置的实例。例如,存储器系统520可包含发射组件530、状态组件535、数据组件540、选择组件545、选择组件550或其任一组合。这些组件中的每一个可彼此直接或间接地通信(例如,经由一或多个总线)。
发射组件530可经配置为用于向第一存储器裸片发射与第一操作相关联的第一命令的装置,或以其它方式支持所述装置。在一些状况下,发射组件530可经配置为用于向第二存储器裸片发射与第二操作相关联的第二命令的装置,或以其它方式支持所述装置。在一些情况下,发射组件530可经配置为用于至少部分地基于发射第一命令及第二命令而并发地向第一存储器裸片及第二存储器裸片发射第三命令的装置,或以其它方式支持所述装置,所述第三命令请求来自第一存储器裸片的所述第一操作的第一状态及来自第二存储器裸片的所述第二操作的第二状态。
在一些实例中,发射组件530可经配置为用于至少部分地基于接收到来自第二存储器裸片的数据而向第二存储器裸片发射与第三操作相关联的第五命令的装置,或以其它方式支持所述装置。在一些状况下,发射组件530可经配置为用于至少部分地基于发射第五命令而并发地向第一存储器裸片及第二存储器裸片发射第六命令的装置,或以其它方式支持所述装置,第六命令请求第一操作的第一状态及第三操作的第三状态。
在一些情况下,发射组件530可经配置为用于向第一存储器裸片与第一命令并发地发射第四命令的装置,或以其它方式支持所述装置,其中第一命令与第一存储器裸片的第一部分相关联且第四命令与对第一存储器裸片的第二部分的第三操作相关联。在一些实例中,状态组件535可经配置为用于至少部分地基于发射第四操作而经由数据总线并发地接收第三操作的第三状态及第一操作的第一状态的装置,或以其它方式支持所述装置,且其中第三命令请求第三操作的第三状态。在一些状况下,发射组件530可经配置为用于向第二存储器裸片发射第四命令以选择第二存储器裸片以将与第二操作相关联的数据输出到数据总线上的装置,或以其它方式支持所述装置。
状态组件535可经配置为用于经由控制器处的数据总线并发地接收来自第一存储器裸片的第一操作的第一状态及来自第二存储器裸片的第二操作的第二状态的装置,或以其它方式支持所述装置。在一些实例中,状态组件535可经配置为用于至少部分地基于与第一状态并发地接收到第二状态而确定第二存储器裸片正在等待为第二操作服务的装置,或以其它方式支持所述装置。
在一些状况下,状态组件535可经配置为用于至少部分地基于与第二状态并发地接收到第一状态而确定第一存储器裸片及第二存储器裸片分别正在执行第一操作及第二操作的装置,或以其它方式支持所述装置。在一些情况下,状态组件535可经配置为用于至少部分地基于确定第一存储器裸片及第二存储器裸片分别正在执行第一操作及第二操作而避免向第一存储器裸片或第二存储器裸片发射与第三操作相关联的第四命令的装置,或以其它方式支持所述装置。
在一些实例中,状态组件535可经配置为用于在数据总线的第一子组线上接收第一状态的装置,或以其它方式支持所述装置,其中第一子组线与第一存储器裸片相关联用于输出关于设备的状态信息。在一些情况下,状态组件535可经配置为用于在数据总线的第二子组线上接收第二状态的装置,或以其它方式支持所述装置,其中第二子组线与第二存储器裸片相关联用于输出设备的状态信息。
在一些状况下,状态组件535可经配置为用于在与第一存储器裸片相关联的一子组线中的第一线上接收第一状态且在与第一存储器裸片相关联的所述子组线中的第二线上接收第三状态的装置,或以其它方式支持所述装置。
在一些实例中,数据组件540可经配置为用于至少部分地基于发射第四命令而接收来自第二存储器裸片的数据的装置,或以其它方式支持所述装置。
在一些情况下,选择组件545可经配置为用于选择数据总线上的第一子组线以接收来自第一存储器裸片的第一状态的装置,或以其它方式支持所述装置,其中选择第一子组线至少部分地基于为第一操作选择第一存储器裸片且为第二操作选择第二存储器裸片。在一些实例中,选择组件550可经配置为用于选择数据总线上的第二子组线以接收来自第二存储器裸片的第二状态的装置,或以其它方式支持所述装置,其中选择第二子组线基于为第一操作选择第一存储器裸片且为第二操作选择第二存储器裸片。
图6展示根据如本文中所公开的实例的支持缩减引脚状态寄存器的存储器装置620的框图600。存储器装置620可为如参考图1到4所描述的存储器装置的方面的实例。存储器装置620或其各种组件可为用于执行如本文中所描述的缩减引脚状态寄存器的各种方面的装置的实例。例如,存储器装置620可包含接收组件630、生成器组件635、数据总线组件640、逻辑组件645、多路复用组件650或其任一组合。这些组件中的每一个可彼此直接或间接地通信(例如,经由一或多个总线)。
接收组件630可经配置为用于接收与对存储在包含多个存储器单元的存储器处的数据的操作相关联的第一命令的装置,或以其它方式支持所述装置。在一些实例中,接收组件630可经配置为用于至少部分地基于接收到第一命令而接收请求操作的状态的第二命令的装置,或以其它方式支持所述装置,其中第二命令与在数据总线上的状态操作的并发输出相关联,所述数据总线与多个装置耦合,多个装置中的装置包含存储器阵列及与存储器阵列耦合的控制器。
在一些实例中,所输出的位与对与操作相关联的服务的请求相关联,且接收组件630可经配置为用于接收请求与操作相关联的数据的第三命令的装置,或以其它方式支持所述装置。
在一些情况下,接收组件630可经配置为用于至少部分地基于输出数据而接收与第二操作相关联的第四命令的装置,或以其它方式支持所述装置。在一些状况下,接收组件630可经配置为用于至少部分地基于接收到第四命令而接收请求第二操作的第二状态的第五命令的装置,或以其它方式支持所述装置,其中第五命令与状态操作的并发输出相关联。
在一些实例中,接收组件630可经配置为用于在多路复用器处接收与操作的状态相关联的第一组位及与存储器阵列相关联的信息的装置,或以其它方式支持所述装置。
在一些状况下,接收组件630可经配置为用于在接收到第一命令之前接收指令以利用数据总线的第一子组线来输出操作的状态的装置,或以其它方式支持所述装置,其中将指示操作的状态的位输出到第一子组线上基于所接收到的指令。
在一些情况下,接收组件630可经配置为用于接收第三命令的装置,或以其它方式支持所述装置,第一命令与对与第一字线耦合的多个存储器单元中的第一子组存储器单元的操作相关联,且第三命令与对与第二字线耦合的多个存储器单元的第二子组存储器单元的第二操作相关联。
生成器组件635可经配置为用于至少部分地基于接收到第二命令而生成指示操作的状态的位的装置,或以其它方式支持所述装置。在一些实例中,生成器组件635可经配置为用于至少部分地基于接收到第五命令而生成指示第二操作的第二状态的第二位的装置,或以其它方式支持所述装置。
在一些状况下,生成器组件635可经配置为用于在与操作的忙碌状态相关联的持续时间之后生成指示操作的第二状态的第二位的装置,或以其它方式支持所述装置。
在一些情况下,数据总线组件640可经配置为用于至少部分地基于生成第二位而将第二位输出到数据总线的第一子组线上的装置,或以其它方式支持所述装置。
在一些状况下,数据总线组件640可至少部分地基于一次性可编程元件而将数据总线的第一子组线与输出存储器阵列处的操作的状态相关联。
数据总线组件640可经配置为用于至少部分地基于生成位而将位输出到数据总线的第一子组线的装置,或以其它方式支持所述装置,其中数据总线的第二子组线通过剩余多个装置与状态操作的并发输出相关联。在一些实例中,所输出的位与对与操作相关联的服务的请求相关联,且数据总线组件640可经配置为用于至少部分地基于接收到第三命令而将数据输出到数据总线的第一子组线上的装置,或以其它方式支持所述装置。在一些情况下,数据总线组件640可经配置为用于至少部分地基于生成第二位而将第二位输出到数据总线的第一子组线上的装置,或以其它方式支持所述装置。
在一些状况下,数据总线组件640可经配置为用于至少部分地基于生成位而在与操作的忙碌状态相关联的持续时间内将位输出到第一子组线的装置,或以其它方式支持所述装置。
在一些情况下,数据总线组件640可经配置为用于至少部分地基于接收到第三命令而在数据总线的第一子组线上并发地输出所述位及指示第二操作的状态的第二位的装置,或以其它方式支持所述装置,其中第二命令请求第二操作的第二状态。
在一些状况下,数据总线组件640可将所述位与对为所述操作服务的请求相关联,且第二位与第二操作的忙碌状态相关联。
在一些情况下,数据总线组件640可经配置为用于输出来自第一寄存器的与操作的状态相关联的第一组位及存储器阵列相关联的信息的装置,或以其它方式支持所述装置。在一些实例中,数据总线组件640可经配置为用于输出来自第二寄存器的与第一组位的反转状态相关联的第二组位的装置,或以其它方式支持所述装置。
在一些实例中,逻辑组件645可经配置为用于在逻辑电路处至少部分地基于第一组位及第二组位而生成位的装置,或以其它方式支持所述装置。
在一些状况下,多路复用组件650可经配置为用于至少部分地基于接收到第一组位而将第一组位多路复用到所述位中的装置,或以其它方式支持所述装置,其中生成第一组位至少部分地基于第一组位的多路复用,且其中在将位输出到数据总线的第一子组线之前,屏蔽所述位。
图7展示根据如本文中所公开的实例的支持缩减引脚状态寄存器的方法700的流程图。方法700的操作可由如本文中所描述的存储器系统或其组件来实施。例如,方法700的操作可由存储器系统执行,如参考图1到5所描述的。在一些实例中,存储器系统可执行一组指令以控制装置的功能元件以执行所描述功能。另外或替代地,存储器系统可使用专用硬件来执行所描述功能的各方面。
在705处,所述方法可包含向第一存储器裸片发射与第一操作相关联的第一命令。705的操作可根据如本文中所公开的实例来执行。在一些实例中,705的操作的方面可由如参考图5所描述的发射组件530来执行。
在710处,所述方法可包含向第二存储器裸片发射与第二操作相关联的第二命令。710的操作可根据如本文中所公开的实例来执行。在一些实例中,710的操作的方面可由如参考图5所描述的发射组件530来执行。
在715处,所述方法可包含至少部分地基于发射第一命令及第二命令而并发地向第一存储器裸片及第二存储器裸片发射第三命令,所述第三命令请求来自第一存储器裸片的所述第一操作的第一状态及来自第二存储器裸片的所述第二操作的第二状态。715的操作可根据如本文中所公开的实例来执行。在一些实例中,715的操作的方面可由如参考图5所描述的发射组件530来执行。
在720处,所述方法可包含在控制器处经由数据总线并发地接收来自第一存储器裸片的第一操作的第一状态及来自第二存储器裸片的第二操作的第二状态。720的操作可根据如本文中所公开的实例来执行。在一些实例中,720的操作的方面可由如参考图5所描述的状态组件535来执行。
在一些实例中,如本文中所描述的设备可执行一或多种方法,例如方法700。所述设备可包含用于进行以下操作的特征、电路系统、逻辑、装置或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体):向第一存储器裸片发射与第一操作相关联的第一命令;向第二存储器裸片发射与第二操作相关联的第二命令;至少部分地基于发射第一命令及第二命令而并发地向第一存储器裸片及第二存储器裸片发射第三命令,所述第三命令请求来自第一存储器裸片的所述第一操作的第一状态及来自第二存储器裸片的所述第二操作的第二状态;及在控制器处经由数据总线并发地接收来自第一存储器裸片的第一操作的第一状态及来自第二存储器裸片的第二操作的第二状态。
本文中所描述的方法700及设备的一些状况可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:至少部分地基于与第一状态并发地接收到第二状态而确定第二存储器裸片可正等待为第二操作服务,向第二存储器裸片发射第四命令以选择第二存储器裸片以将与第二操作相关联的数据输出到数据总线上,及至少部分地基于发射第四命令而接收来自第二存储器裸片的数据。
本文中所描述的方法700及设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:至少部分地基于接收到来自第二存储器裸片的数据而向第二存储器裸片发射与第三操作相关联的第五命令。
本文中所描述的方法700及设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:用于至少部分地基于发射第五命令而并发地向第一存储器裸片及第二存储器裸片发射第六命令,第六命令请求第一操作的第一状态及第三操作的第三状态。
本文中所描述的方法700及设备的一些状况可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:至少部分地基于与第二状态并发地接收到第一状态,确定第一存储器裸片及第二存储器裸片可分别正在执行第一操作及第二操作,至少部分地基于确定第一存储器裸片及第二存储器裸片分别可正在执行第一操作及第二操作而避免向第一存储器裸片或第二存储器裸片发射与第三操作相关联的第四命令。
本文中所描述的方法700及设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:在数据总线的第一子组线上接收第一状态,其中第一子组线可与第一存储器裸片相关联用于输出关于设备的状态信息,及在数据总线的第二子组线上接收第二状态,其中第二子组线可与第二存储器裸片相关联用于输出关于设备的状态信息。
本文中所描述的方法700及设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:选择数据总线上的第一子组线以接收来自第一存储器裸片的第一状态,其中选择第一子组线可至少部分地基于为第一操作选择第一存储器裸片且为第二操作选择第二存储器裸片,及选择数据总线上的第二子组线以接收来自第二存储器裸片的第二状态,其中选择第二子组线可基于为第一操作选择第一存储器裸片且为第二操作选择第二存储器裸片。
本文中所描述的方法700及设备的一些状况可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:向第一存储器裸片与第一命令并发地发射第四命令,其中第一命令可与第一存储器裸片的第一部分相关联且第四命令可与对第一存储器裸片的第二部分的第三操作相关联,及至少部分地基于发射第四操作而经由数据总线并发地接收第三操作的第三状态及第一操作的第一状态,且其中第三命令请求第三操作的第三状态。
本文中所描述的方法700及设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:在与第一存储器裸片相关联的一子组线中的第一线上接收第一状态且在与第一存储器裸片相关联的所述子组线中的第二线上接收第三状态。
图8展示根据如本文中所公开的实例的支持缩减引脚状态寄存器的方法800的流程图。方法800的操作可由如本文中所描述的存储器装置或其组件实施。例如,方法800的操作可由存储器装置执行,如参考图1到4及6所描述的。在一些实例中,存储器装置可执行一组指令来控制装置的功能元件以执行所描述的功能。另外或替代地,存储器装置可使用专用硬件来执行所描述功能的方面。
在805处,所述方法可包含接收与对存储在包含多个存储器单元的存储器处的数据的操作相关联的第一命令。805的操作可根据如本文中所公开的实例来执行。在一些实例中,805的操作的方面可由如参考图6所描述的接收组件630来执行。
在810处,所述方法可包含至少部分地基于接收到第一命令而接收请求操作的状态的第二命令,其中第二命令与在数据总线上的状态操作的并发输出相关联,所述数据总线与多个装置耦合,多个装置中的装置包含存储器阵列及与存储器阵列耦合的控制器。810的操作可根据如本文中所公开的实例来执行。在一些实例中,810的操作的方面可由如参考图6所描述的接收组件630来执行。
在815处,所述方法可包含至少部分地基于接收到第二命令而生成指示操作的状态的位。815的操作可根据如本文中所公开的实例来执行。在一些实例中,815的操作的方面可由如参考图6所描述的生成器组件635来执行。
在820处,所述方法可包含至少部分地基于生成位而将位输出到数据总线的第一子组线,其中数据总线的第二子组线通过剩余多个装置与状态操作的并发输出相关联。820的操作可根据如本文中所公开的实例来执行。在一些实例中,820的操作的方面可由如参考图6所描述的数据总线组件640来执行。
在一些实例中,如本文中所描述的设备可执行一或多种方法,例如方法800。设备可包含用于进行以下操作的特征、电路系统、逻辑、装置或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体):接收与对存储在包含多个存储器单元的存储器处的数据的操作相关联的第一命令,至少部分地基于接收到第一命令而接收请求操作的状态的第二命令,其中第二命令与数据总线上的状态操作的并发输出相关联,所述数据总线与多个装置耦合,多个装置中的装置包含存储器阵列及与存储器阵列耦合的控制器;至少部分地基于接收到第二命令而生成指示操作的状态的位,及至少部分地基于生成所述位而将所述位输出到数据总线的第一子组线上,其中数据总线的第二子组线与由剩余的多个装置进行的状态操作的并发输出相关联。
在本文中所描述的方法800及设备的一些实例中,所输出的位可与对与操作相关联的服务的请求相关联,且方法、设备及非暂时性计算机可读媒体可包含用于进行以下操作的其它操作、特征、电路系统、逻辑、装置或指令:接收请求与操作相关联的数据的第三命令,及至少部分地基于接收到第三命令而将数据输出到数据总线的第一子组线。
本文中所描述的方法800及设备的一些状况可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:至少部分地基于输出数据而接收与第二操作相关联的第四命令,至少部分地基于接收到第四命令而接收请求第二操作的第二状态的第五命令,其中第五命令可与状态操作的并发输出相关联,至少部分地基于接收到第五命令而生成指示第二操作的第二状态的第二位,及至少部分地基于生成第二位而将第二位输出到数据总线的第一子组线上。
在本文中所描述的方法800及设备的一些实例中,且方法、设备及非暂时性计算机可读媒体可包含用于进行以下操作的其它操作、特征、电路系统、逻辑、装置或指令:至少部分地基于生成位而在与操作的忙碌状态相关联的持续时间内将位输出到第一子组线上,在与操作的忙碌状态相关联的持续时间之后生成指示操作的第二状态的第二位,及至少部分地基于生成第二位而将第二位输出到数据总线的第一子组线上。
在本文中所描述的方法800及设备的一些状况下,数据总线的第一子组线可与至少部分地基于一次性可编程元件而输出存储器阵列处的操作的状态相关联。
本文中所描述的方法800及设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:在接收到第一命令之前接收指令以利用数据总线的第一子组线来输出操作的状态,其中将指示操作的状态的位输出到第一子组线上可基于所接收到的指令。
本文中所描述的方法800及设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:接收第三命令,第一命令与对与第一字线耦合的多个存储器单元中的第一子组存储器单元的操作相关联,且第三命令与对与第二字线耦合的多个存储器单元的第二子组存储器单元的第二操作相关联,及至少部分地基于接收到第三命令而在数据总线的第一子组线上并发地输出所述位及指示第二操作的状态的第二位,其中第二命令请求第二操作的第二状态
在本文中所描述的方法800及设备的一些状况下,所述位可与对所述操作的服务的请求相关联,且第二位可与第二操作的忙碌状态相关联。
本文中所描述的方法800及设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:输出来自第一寄存器的与操作的状态相关联的第一组位及与存储器阵列相关联的信息,输出来自第二寄存器的与第一组位的反转状态相关联的第二组位,及在逻辑电路处至少部分地基于第一组位及第二组位而生成位。
本文中所描述的方法800及设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、装置或指令:在多路复用器处,接收与操作的状态相关联的第一组位及与存储器阵列相关联的信息,及至少部分地基于接收到第一组位而将第一组位多路复用到所述位中,其中生成第一组位可至少部分地基于第一组位的多路复用,且其中在将位输出到数据总线的第一子组线上之前,可屏蔽所述位。
应注意,上文所描述方法描述可能实施方案,且可重新布置或以其它方式修改操作及步骤,且其它实施方案为可能的。此外,可组合来自两个或多于两个方法的部分。
本发明描述了一种设备。设备可包含第一存储器裸片,其与数据总线耦合;第二存储器裸片,其与数据总线耦合;及控制器,其经由数据总线与第一存储器裸片及第二存储器裸片耦合,所述控制器经配置以向第一存储器裸片发射与第一操作相关联的第一命令;向第二存储器裸片发射与第二操作相关联的第二命令;至少部分地基于发射第一命令及第二命令而并发地向第一存储器裸片及第二存储器裸片发射第三命令,所述第三命令请求所述第一操作的第一状态及所述第二操作的第二状态;及经由数据总线并发地接收来自第一存储器裸片的第一操作的第一状态及来自第二存储器裸片的第二操作的第二状态。
在一些实例中,控制器可进一步至少部分地基于与第一状态并发地接收到第二状态而确定第二存储器裸片可正等待为第二操作服务,向第二存储器裸片发射第四命令以选择第二存储器裸片以将与第二操作相关联的数据输出到数据总线上,及至少部分地基于发射第四命令而接收来自第二存储器裸片的数据。
在一些情况下,控制器可进一步至少部分地基于接收到来自第二存储器裸片的数据而向第二存储器裸片发射与第三操作相关联的第五命令。
在一些状况下,控制器可进一步至少部分地基于发射第五命令而并发地向第一存储器裸片及第二存储器裸片发射第六命令,第六命令请求第一操作的第一状态及第三操作的第三状态。
在一些实例中,控制器可进一步至少部分地基于与第二状态并发地接收到第一状态,确定第一存储器裸片及第二存储器裸片可分别正在执行第一操作及第二操作,至少部分地基于确定第一存储器裸片及第二存储器裸片分别可正在执行第一操作及第二操作,避免向第一存储器裸片或第二存储器裸片发射与第三操作相关联的第四命令。
在一些情况下,控制器可进一步在数据总线的第一子组线上接收第一状态,其中第一子组线可与第一存储器裸片相关联用于输出关于设备的状态信息,及在数据总线的第二子组线上接收第二状态,其中第二子组线可与第二存储器裸片相关联用于输出关于设备的状态信息。
在一些状况下,控制器可进一步选择数据总线上的第一子组线以接收来自第一存储器裸片的第一状态,其中所述控制器可经配置以至少部分地基于为第一操作选择第一存储器裸片且为第二操作选择第二存储器裸片而选择第一子组线,及选择数据总线上的第二子组线以接收来自第二存储器裸片的第二状态,其中控制器可经配置以基于为第一操作选择第一存储器裸片且为第二操作选择第二存储器裸片而选择第二子组线。
在一些实例中,控制器可进一步向第一存储器裸片与第一命令并发地发射第四命令,其中第一命令可与第一存储器裸片的第一部分相关联且第四命令可与对第一存储器裸片的第二部分的第三操作相关联,及至少部分地基于发射第四操作而经由数据总线并发地接收第三操作的第三状态及第一操作的第一状态,且其中第三命令请求第三操作的第三状态。
在一些情况下,控制器可进一步在与第一存储器裸片相关联的一子组线中的第一线上接收第一状态且在与第一存储器裸片相关联的所述子组线中的第二线上接收第三状态。
在一些状况下,所述设备可包含与数据总线耦合的一定数量的存储器装置,其中与数据总线耦合的存储器装置的所述数量可至少部分地基于控制器的数据引脚的数量,且其中控制器可经配置以接收来自所述一定数量的存储器装置中的每一存储器装置的并发状态。
本发明描述了另一设备。所述设备可包含:存储器阵列,其包含存储数据的多个存储器单元;及控制器,其与存储器阵列耦合且经配置以接收与对所述数据的操作相关联的第一命令,至少部分地基于接收到第一命令而接收请求操作的状态的第二命令,其中第二命令与数据总线上的状态操作的并发输出相关联,所述数据总线与多个装置耦合,多个装置中的装置包含存储器阵列及控制器;至少部分地基于接收到第二命令而生成指示操作的状态的位,及至少部分地基于生成所述位而将所述位输出到数据总线的第一子组线上,其中数据总线的第二子组线与由剩余的多个装置进行的状态操作的并发输出相关联。
在一些实例中,控制器可进一步接收请求与操作相关联的数据的第三命令及至少部分地基于接收到第三命令而将数据输出到数据总线的第一子组线上。
在一些情况下,控制器可进一步至少部分地基于输出数据而接收与第二操作相关联的第四命令,至少部分地基于接收到第四命令而接收请求第二操作的第二状态的第五命令,其中第五命令可与状态操作的并发输出相关联,至少部分地基于接收到第五命令而生成指示第二操作的第二状态的第二位,及至少部分地基于生成第二位而将第二位输出到数据总线的第一子组线上。
在一些状况下,控制器可进一步至少部分地基于生成位而在与操作的忙碌状态相关联的持续时间内将位输出到第一子组线上,在与操作的忙碌状态相关联的持续时间之后生成指示操作的第二状态的第二位,及至少部分地基于生成第二位而将第二位输出到数据总线的第一子组线上。
在所述设备的一些实例中,数据总线的第一子组线可与至少部分地基于一次性可编程元件而输出存储器阵列处的操作的状态相关联。
在一些状况下,控制器可进一步在接收到第一命令之前接收指令以利用数据总线的第一子组线来输出操作的状态,其中控制器可经配置以基于所接收到的指令而将指示操作的状态的位输出到第一子组线上。
在一些实例中,控制器可进一步接收第三命令,第一命令与对与第一字线耦合的多个存储器单元中的第一子组存储器单元的操作相关联,且第三命令与对与第二字线耦合的多个存储器单元的第二子组存储器单元的第二操作相关联,及至少部分地基于接收到第三命令而在数据总线的第一子组线上并发地输出所述位及指示第二操作的状态的第二位,其中第二命令请求第二操作的第二状态。
在设备的一些实例中,所述位可与对为所述操作服务的请求相关联,且第二位可与第二操作的忙碌状态相关联。
在一些状况下,所述设备可包含第一寄存器,其包含与操作的状态相关联的第一组位及与存储器阵列相关联的信息;第二寄存器,其包含控制第一组位的反转状态的第二组位;及逻辑电路,其经配置以利用第一组位及第二组位来生成位,其中控制器可经配置以至少部分地基于第一寄存器、第二寄存器及逻辑电路而生成位。
在一些实例中,所述设备可包含多路复用器,所述多路复用器与控制器耦合且经配置以接收与操作的状态相关联的第一组位及与存储器阵列相关联的信息,及至少部分地基于接收到第一组位而将第一组位多路复用到位中,其中控制器经配置以至少部分地基于第一组位的多路复用而生成第一组位,且其中控制器经配置以在将位输出到数据总线的第一子组线上之前屏蔽所述位。
可使用多种不同科技及技术中的任一个来表示本文中所描述的信息及信号。例如,可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任一组合来表示可贯穿上文描述所提及的数据、指令、命令、信息、信号、位、符号及码片。一些图式可将信号说明为单一信号;然而,信号可表示信号的总线,其中总线可具有各种位宽度。
术语“电子通信”、“导电触点”、“连接”及“耦合”可指代支持组件之间信号流的组件之间的关系。如果组件之间存在任何可随时支持组件之间信号流的导电路径,那么认为组件彼此电子通信(或彼此导电接触或彼此连接或耦合)。在任何给定时间,基于包含所连接组件的装置的操作,彼此电子通信(或彼此导电接触或彼此连接或耦合)的组件之间的导电路径可为开路或闭路。所连接的组件之间的导电路径可为组件之间的直接导电路径,或所连接组件之间的导电路径可为间接导电路径,所述间接导电路径可包含中间组件,例如开关、晶体管或其它组件。在一些实例中,例如,使用例如开关或晶体管的一或多个中间组件,可将所连接组件之间的信号流中断一段时间。
术语“耦合”指代从组件之间的开路关系(其中信号目前不能够经由导电路径在组件之间通信)移动到组件之间闭路关系(其中信号能够经由导电路径在组件之间通信)的状态。如果组件(例如控制器)将其它组件耦合在一起时,那么所述组件启动改变,所述改变允许信号经由先前不准许信号流动的导电路径在其它组件之间流动。
术语“隔离”指代组件之间的关系,其中信号当前不能够在组件之间流动。如果组件之间存在开路,那么将组件彼此隔离。例如,如果位于两个组件之间的开关断开,那么由所述开关分开的所述组件彼此隔离。如果控制器将两个组件隔离,控制器会影响改变,所述改变会阻止信号使用先前准许信号流动的导电路径在组件之间流动。
术语“如果”、“在...时”、“基于”、“至少部分地基于”及“响应于”可互换使用。在一些实例中,如果使用术语“如果”、“在...时”、“基于”、“至少部分地基于”及“响应于”来描述条件动作,或过程各部分之间的联系,那么术语可互换。在一些实例中,如果用于描述条件动作或过程,那么术语“如果”、“在...时”、“基于”、“至少部分地基于”及“响应于”可互换。
本文中所论述的装置,包含存储器阵列,可形成在半导体衬底上,例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中,衬底为半导体晶片。在一些其它实例中,衬底可为绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOP),或另一衬底上的半导体材料的外延层。可通过使用各种化学物质(包含但不限于磷、硼或砷)掺杂来控制衬底或衬底的子区域的导电性。可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂手段执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如,金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如,简并)半导体区域。源极及漏极可由轻掺杂半导体区域或沟道分开。如果沟道为n型(即,多数载子为电子),那么FET可被称作为n型FET。如果沟道为p型(即,多数载子为空穴),那么FET可被称作为p型FET。沟道可由绝缘栅极氧化物覆盖。可通过将电压施加到栅极来控制沟道电导率。例如,分别将正电压或负电压施加到n型FET或p型FET可致使沟道变为导电的。如果将大于或等于晶体管的阈值电压的电压施加到晶体管栅极,那么晶体管可“接通”或“激活”。如果将小于晶体管的阈值电压的电压施加到晶体管栅极,那么晶体管可“关断”或“去激活”。
本文中所阐明的描述结合随附图式描述实例配置,且并不表示可被实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意谓“用作实例、例项或说明”,而非意谓“优选”或“优于其它实例”。为了提供对所描述技术的理解,详细描述包含特定细节。然而,可在无这些特定细节的情况下实践这些技术。在一些情况下,以框图形式展示众所周知的结构及装置以避免混淆所描述实例的概念。
在附图中,相似组件或特征可具有相同参考标签。此外,可通过在参考标签后接着连字符及在类似组件当中进行区分的第二标签而区分同一类型的各种组件。如果在说明书中仅使用第一参考标号,那么所述说明便适用于具有相同第一参考标号的类似组件中的任一个,而不管第二参考标号如何。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任一组合来实施。如果以由处理器执行的软件予以实施,那么所述功能可作为一或多个指令或代码而存储于计算机可读媒体上或经由计算机可读媒体进行发射。其它实例及实施方案在本公开及随附权利要求书的范围内。例如,由于软件的性质,可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一者的组合来实施上文所描述的功能。实施功能的特征也可实际上位于各种位置处,包含经分布使得在不同物理部位处实施功能的部分。
例如,结合本文中的公开内容所描述的各种说明性块及组件可用经设计以执行本文中所描述的功能的以下各项来实施或执行:通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或其任一组合。通用处理器可为微处理器,但在替代方案中,处理器可为任何处理器、控制器、微控制器或状态机。可将处理器实施为计算装置的组合(例如,DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此类配置)。
如本文中(包含在权利要求书中)所使用,如在物项列表(例如,后面接以例如“中的至少一个”或“中的一或多个”的短语的物项列表)中所使用的“或”指示包含性列表,使得(例如)A、B或C中的至少一个的列表意谓A或B或C或AB或AC或BC或ABC(即,A及B及C)。此外,如本文中所使用,短语“基于”不应被认作对条件的闭集的参考。例如,被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者而不脱离本公开的范围。换句话说,如本文中所使用,短语“基于”应在方式上应被认作与短语“至少部分地基于”相同。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者,包含促进将计算机程序从一个地方传送到另一地方的任一媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。作为实例而非限制,非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、紧密光盘(CD)ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置,或可用以载运或存储呈指令或数据结构形式的所要程序码装置且可由一般用途或特殊用途计算机或一般用途或特殊用途处理器存取的任何其它非暂时性媒体。此外,可将任何连接适当地称为计算机可读媒体。例如,如果使用同轴电缆、光纤、双绞线、数字订户线(DSL)或无线技术(例如红外线、无线电及微波)从网站、服务器或其它远端源发射软件,那么同轴电缆、光纤、双绞线、DSL或无线技术(例如红外线、无线电及微波)包含在媒体的定义中。如本文中所使用,磁盘及光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘及蓝光光盘,其中磁盘通常以磁性方式再现数据,而光盘通过激光以光学方式再现数据。以上各项的组合还包含于计算机可读媒体的范围内。
提供本文中的描述以使所属领域的技术人员能够制作或使用本公开。在不脱离本公开的范围的情况下,对本公开的各种修改对于所属领域的技术人员来说将显而易见,且本文中所定义的一般原理可应用于其它变化形式。因此,本公开并不限于本文中所描述的实例及设计,而是应符合与本文中所揭示的原理及新颖特征相一致的最广泛范围。
Claims (25)
1.一种设备,其包括:
第一存储器裸片,其与数据总线耦合;
第二存储器裸片,其与所述数据总线耦合;及
控制器,其经由所述数据总线与所述第一存储器裸片及所述第二存储器裸片耦合,所述控制器经配置以:
向所述第一存储器裸片发射与第一操作相关联的第一命令;
向所述第二存储器裸片发射与第二操作相关联的第二命令;
至少部分地基于发射所述第一命令及所述第二命令而并发地向所述第一存储器裸片及所述第二存储器裸片发射第三命令,所述第三命令请求所述第一操作的第一状态及所述第二操作的第二状态;及
经由所述数据总线并发地接收来自所述第一存储器裸片的所述第一操作的所述第一状态及来自所述第二存储器裸片的所述第二操作的所述第二状态。
2.根据权利要求1所述的设备,其中所述控制器进一步经配置以:
至少部分地基于与所述第一状态并发地接收到所述第二状态而确定所述第二存储器裸片正在等待为所述第二操作服务;
向所述第二存储器裸片发射第四命令以选择所述第二存储器裸片以将与所述第二操作相关联的数据输出到所述数据总线上;及
至少部分地基于发射所述第四命令而接收来自所述第二存储器裸片的所述数据。
3.根据权利要求2所述的设备,其中所述控制器进一步经配置以:
至少部分地基于接收到来自所述第二存储器裸片的所述数据而向所述第二存储器裸片发射与第三操作相关联的第五命令。
4.根据权利要求3所述的设备,其中所述控制器进一步经配置以:
至少部分地基于发射所述第五命令而并发地向所述第一存储器裸片及所述第二存储器裸片发射第六命令,所述第六命令请求所述第一操作的所述第一状态及所述第三操作的第三状态。
5.根据权利要求1所述的设备,其中所述控制器进一步经配置以:
至少部分地基于与所述第二状态并发地接收到所述第一状态,确定所述第一存储器裸片及所述第二存储器裸片分别正在执行所述第一操作及所述第二操作;及
至少部分地基于确定所述第一存储器裸片及所述第二存储器裸片分别正在执行所述第一操作及所述第二操作,避免向所述第一存储器裸片或所述第二存储器裸片发射与第三操作相关联的第四命令。
6.根据权利要求1所述的设备,其中所述控制器进一步经配置以:
在所述数据总线的第一子组线上接收所述第一状态,其中所述第一子组线与所述第一存储器裸片相关联用于输出关于所述设备的状态信息;及
在所述数据总线的第二子组线上接收所述第二状态,其中所述第二子组线与所述第二存储器裸片相关联用于输出关于所述设备的状态信息。
7.根据权利要求1所述的设备,其中所述控制器进一步经配置以:
选择所述数据总线上的第一子组线以接收来自所述第一存储器裸片的所述第一状态,其中所述控制器经配置以至少部分地基于为所述第一操作选择所述第一存储器裸片且为所述第二操作选择所述第二存储器裸片而选择所述第一子组线;及
选择所述数据总线上的第二子组线以接收来自所述第二存储器裸片的所述第二状态,其中所述控制器经配置以基于为所述第一操作选择所述第一存储器裸片且为所述第二操作选择所述第二存储器裸片而选择所述第二子组线。
8.根据权利要求1所述的设备,其中所述控制器进一步经配置以:
向所述第一存储器裸片与所述第一命令并发地发射第四命令,其中所述第一命令与所述第一存储器裸片的第一部分相关联且所述第四命令与对所述第一存储器裸片的第二部分的第三操作相关联;及
至少部分地基于发射所述第四操作而经由所述数据总线并发地接收所述第三操作的第三状态及所述第一操作的所述第一状态,且其中所述第三命令请求所述第三操作的所述第三状态。
9.根据权利要求8所述的设备,其中所述控制器进一步经配置以:
在与所述第一存储器裸片相关联的一子组线中的第一线上接收所述第一状态且在与所述第一存储器裸片相关联的所述子组线中的第二线上接收所述第三状态。
10.根据权利要求1所述的设备,其进一步包括:
与所述数据总线耦合的一定数量的存储器装置,其中与所述数据总线耦合的存储器装置的所述数量至少部分地基于所述控制器的数据引脚的数量,且其中所述控制器经配置以接收来自所述一定数量的存储器装置中的每一存储器装置的并发状态。
11.一种设备,其包括:
存储器阵列,其包括多个存储数据的存储器单元;及
控制器,其与所述存储器阵列耦合且经配置以:
接收与对所述数据的操作相关联的第一命令;
至少部分地基于接收到所述第一命令而接收请求所述操作的状态的第二命令,其中所述第二命令与在数据总线上的状态操作的并发输出相关联,所述数据总线与多个装置耦合,所述多个装置中的装置包括所述存储器阵列及所述控制器;
至少部分地基于接收到所述第二命令而生成指示所述操作的所述状态的位;及
至少部分地基于生成所述位而将所述位输出到所述数据总线的第一子组线上,其中所述数据总线的第二子组线通过剩余多个装置与状态操作的所述并发输出相关联。
12.根据权利要求11所述的设备,其中所述所输出的位与对与所述操作相关联的服务的请求相关联,且其中所述控制器进一步经配置以:
接收请求与所述操作相关联的所述数据的第三命令;及
至少部分地基于接收到所述第三命令而将所述数据输出到所述数据总线的所述第一子组线上。
13.根据权利要求12所述的设备,其中所述控制器进一步经配置以:
至少部分地基于输出所述数据而接收与第二操作相关联的第四命令;
至少部分地基于接收到所述第四命令而接收请求所述第二操作的第二状态的第五命令,其中所述第五命令与状态操作的所述并发输出相关联;
至少部分地基于接收到所述第五命令而生成指示所述第二操作的所述第二状态的第二位;及
至少部分地基于生成所述第二位而将所述第二位输出到所述数据总线的所述第一子组线上。
14.根据权利要求11所述的设备,其中所述所输出的位与所述操作的忙碌状态相关联,且其中所述控制器进一步经配置以:
至少部分地基于生成所述位而在与所述操作的所述忙碌状态相关联的持续时间内将所述位输出到所述第一子组线上;
在与所述操作的所述忙碌状态相关联的所述持续时间之后产生指示所述操作的第二状态的第二位;及
至少部分地基于生成所述第二位而将所述第二位输出到所述数据总线的所述第一子组线上。
15.根据权利要求11所述的设备,其中所述数据总线的所述第一子组线与至少部分地基于一次性可编程元件而输出所述存储器阵列处的所述操作的所述状态相关联。
16.根据权利要求11所述的设备,其中所述控制器进一步经配置以:
在接收到所述第一命令之前接收指令以利用所述数据总线的所述第一子组线来输出所述操作的所述状态,其中所述控制器经配置以基于所接收到的所述指令而将指示所述操作的所述状态的所述位输出到所述第一子组线上。
17.根据权利要求11所述的设备,其中所述控制器进一步经配置以:
接收第三命令,所述第一命令与对与第一字线耦合的所述多个存储器单元中的第一子组存储器单元的所述操作相关联,且所述第三命令与对与第二字线耦合的所述多个存储器单元的第二子组存储器单元的第二操作相关联;及
至少部分地基于接收到所述第三命令而在所述数据总线的所述第一子组线上并发地输出所述位及指示所述第二操作的所述状态的第二位,其中所述第二命令请求所述第二操作的第二状态。
18.根据权利要求17所述的设备,其中所述位与对为所述操作服务的请求相关联,且所述第二位与所述第二操作的忙碌状态相关联。
19.根据权利要求11所述的设备,其进一步包括:
第一寄存器,其包括与所述操作的所述状态相关联的第一组位及与所述存储器阵列相关联的信息;
第二寄存器,其包括控制所述第一组位的反转状态的第二组位;及
逻辑电路,其经配置以利用所述第一组位及所述第二组位来生成所述位,其中所述控制器经配置以至少部分地基于所述第一寄存器、所述第二寄存器及所述逻辑电路而生成所述位。
20.根据权利要求11所述的设备,其进一步包括:
多路复用器,其与所述控制器耦合且经配置以:
接收与所述操作的所述状态相关联的第一组位及与所述存储器阵列相关联的信息;及
至少部分地基于在接收到所述第一组位而将所述第一组位多路复用到所述位中,其中所述控制器经配置以至少部分地基于所述第一组位的所述多路复用而生成所述第一组位,且其中所述控制器经配置以在将所述位输出到所述数据总线的所述第一子组线上之前屏蔽所述位。
21.一种非暂时性计算机可读媒体,其存储代码,所述代码包括指令,所述指令在由电子装置的处理器执行时使所述电子装置:
向与数据总线耦合的第一存储器裸片发射与第一操作相关联的第一命令;
向与所述数据总线耦合的第二存储器裸片发射与第二操作相关联的第二命令;
至少部分地基于发射所述第一命令及所述第二命令而并发地向所述第一存储器裸片及所述第二存储器裸片发射第三命令,所述第三命令请求所述第一操作的第一状态及所述第二操作的第二状态;及
经由所述数据总线并发地接收来自所述第一存储器裸片的所述第一操作的所述第一状态及来自所述第二存储器裸片的所述第二操作的所述第二状态。
22.根据权利要求21所述的非暂时性计算机可读媒体,其中所述指令在由所述电子装置的所述处理器执行时进一步使所述电子装置:
至少部分地基于与所述第一状态并发地接收到所述第二状态而确定所述第二存储器裸片正在等待为所述第二操作服务;
向所述第二存储器裸片发射第四命令以选择所述第二存储器裸片以将与所述第二操作相关联的数据输出到所述数据总线上;及
至少部分地基于发射所述第四命令而接收来自所述第二存储器裸片的所述数据。
23.根据权利要求22所述的非暂时性计算机可读媒体,其中所述指令在由所述电子装置的所述处理器执行时进一步使所述电子装置至少部分地基于接收到来自所述第二存储器裸片的所述数据而向所述第二存储器裸片发射与第三操作相关联的第五命令。
24.一种非暂时性计算机可读媒体,其存储代码,所述代码包括指令,所述指令在由电子装置的处理器执行时使所述电子装置:
接收与对存储在存储器阵列处的数据的操作相关联的第一命令,所述存储器阵列包括多个存储器单元;
至少部分地基于接收到所述第一命令而接收请求所述操作的状态的第二命令,其中所述第二命令与在数据总线上的状态操作的并发输出相关联,所述数据总线与多个装置耦合,所述多个装置中的装置包括所述存储器阵列;
至少部分地基于接收到所述第二命令而生成指示所述操作的所述状态的位;及
至少部分地基于生成所述位而将所述位输出到所述数据总线的第一子组线上,其中所述数据总线的第二子组线通过剩余多个装置与状态操作的所述并发输出相关联。
25.根据权利要求24所述的非暂时性计算机可读媒体,其中所述指令在由所述电子装置的所述处理器执行时进一步使所述电子装置:
接收请求与所述操作相关联的所述数据的第三命令;及
至少部分地基于接收到所述第三命令而将所述数据输出到所述数据总线的所述第一子组线上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/155,070 US11404095B1 (en) | 2021-01-21 | 2021-01-21 | Reduced pin status register |
US17/155,070 | 2021-01-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114780456A true CN114780456A (zh) | 2022-07-22 |
Family
ID=82405269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210066451.XA Withdrawn CN114780456A (zh) | 2021-01-21 | 2022-01-20 | 缩减引脚状态寄存器 |
Country Status (2)
Country | Link |
---|---|
US (2) | US11404095B1 (zh) |
CN (1) | CN114780456A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11681467B2 (en) * | 2020-07-09 | 2023-06-20 | Micron Technology, Inc. | Checking status of multiple memory dies in a memory sub-system |
US11404095B1 (en) * | 2021-01-21 | 2022-08-02 | Micron Technology, Inc. | Reduced pin status register |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180210847A1 (en) * | 2017-01-24 | 2018-07-26 | Micron Technology, Inc. | Memory protocol with command priority |
CN108417233A (zh) * | 2017-02-09 | 2018-08-17 | 爱思开海力士有限公司 | 存储设备及其写入和读取方法、以及存储系统 |
US20180307597A1 (en) * | 2017-04-21 | 2018-10-25 | SK Hynix Inc. | Memory system, data processing system including the same and operating method of the same |
CN109599141A (zh) * | 2017-10-02 | 2019-04-09 | 美光科技公司 | 以堆叠存储器裸片传送数据的方法和设备 |
CN109597569A (zh) * | 2017-10-02 | 2019-04-09 | 美光科技公司 | 在存储器装置的单个引脚上多路复用相异信号 |
CN112231253A (zh) * | 2019-07-15 | 2021-01-15 | 美光科技公司 | 调度命令执行 |
US20220230664A1 (en) * | 2021-01-21 | 2022-07-21 | Micron Technology, Inc. | Reduced pin status register |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8762654B1 (en) * | 2008-07-02 | 2014-06-24 | Marvell International Ltd. | Selectively scheduling memory accesses in parallel based on access speeds of memory |
KR101903095B1 (ko) * | 2011-11-21 | 2018-10-02 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 |
JP6160294B2 (ja) * | 2013-06-24 | 2017-07-12 | 富士通株式会社 | ストレージシステム、ストレージ装置及びストレージシステムの制御方法 |
US9286208B2 (en) * | 2014-02-07 | 2016-03-15 | Kabushiki Kaisha Toshiba | Controller controlling an interleave operation, solid-state drive including the controller, and control method controlling an interleave operation |
US10096366B2 (en) * | 2016-01-28 | 2018-10-09 | Toshiba Memory Corporation | Memory system including multi-plane flash memory and controller |
KR20170090262A (ko) * | 2016-01-28 | 2017-08-07 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
KR20190032809A (ko) * | 2017-09-20 | 2019-03-28 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
KR20210040707A (ko) * | 2019-10-04 | 2021-04-14 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
US20220052073A1 (en) * | 2020-02-26 | 2022-02-17 | Sandisk Technologies Llc | Three-dimensional memory device including discrete memory elements and method of making the same |
US20220093555A1 (en) * | 2020-03-20 | 2022-03-24 | Sandisk Technologies Llc | Bonded assembly including interconnect-level bonding pads and methods of forming the same |
US11354041B2 (en) * | 2020-06-12 | 2022-06-07 | Western Digital Technologies, Inc. | Read latency reduction through command and polling overhead avoidance |
US11662939B2 (en) * | 2020-07-09 | 2023-05-30 | Micron Technology, Inc. | Checking status of multiple memory dies in a memory sub-system |
US11778818B2 (en) * | 2020-07-21 | 2023-10-03 | Sandisk Technologies Llc | Three-dimensional memory device with punch-through-resistant word lines and methods for forming the same |
US11556272B2 (en) * | 2020-09-18 | 2023-01-17 | Kioxia Corporation | System and method for NAND multi-plane and multi-die status signaling |
US11963354B2 (en) * | 2020-09-30 | 2024-04-16 | Sandisk Technologies Llc | Three-dimensional memory device with dielectric or semiconductor wall support structures and method of forming the same |
US11322483B1 (en) * | 2020-11-05 | 2022-05-03 | Sandisk Technologies Llc | Three-dimensional memory device containing a shared word line driver across different tiers and methods for making the same |
US11348901B1 (en) * | 2020-11-30 | 2022-05-31 | Sandisk Technologies Llc | Interfacial tilt-resistant bonded assembly and methods for forming the same |
US11631690B2 (en) * | 2020-12-15 | 2023-04-18 | Sandisk Technologies Llc | Three-dimensional memory device including trench-isolated memory planes and method of making the same |
US11676954B2 (en) * | 2020-12-28 | 2023-06-13 | Sandisk Technologies Llc | Bonded three-dimensional memory devices with backside source power supply mesh and methods of making the same |
US11586393B2 (en) * | 2020-12-30 | 2023-02-21 | Macronix International Co., Ltd. | Control method for requesting status of flash memory, flash memory die and flash memory with the same |
US20230046535A1 (en) * | 2021-08-12 | 2023-02-16 | Micron Technology, Inc. | Completion flag for memory operations |
US11733926B2 (en) * | 2021-10-08 | 2023-08-22 | Dell Products, L.P. | Command sequencing for read operations by solid-state drives |
-
2021
- 2021-01-21 US US17/155,070 patent/US11404095B1/en active Active
-
2022
- 2022-01-20 CN CN202210066451.XA patent/CN114780456A/zh not_active Withdrawn
- 2022-07-13 US US17/864,035 patent/US11763861B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180210847A1 (en) * | 2017-01-24 | 2018-07-26 | Micron Technology, Inc. | Memory protocol with command priority |
CN108417233A (zh) * | 2017-02-09 | 2018-08-17 | 爱思开海力士有限公司 | 存储设备及其写入和读取方法、以及存储系统 |
US20180307597A1 (en) * | 2017-04-21 | 2018-10-25 | SK Hynix Inc. | Memory system, data processing system including the same and operating method of the same |
CN109599141A (zh) * | 2017-10-02 | 2019-04-09 | 美光科技公司 | 以堆叠存储器裸片传送数据的方法和设备 |
CN109597569A (zh) * | 2017-10-02 | 2019-04-09 | 美光科技公司 | 在存储器装置的单个引脚上多路复用相异信号 |
CN112231253A (zh) * | 2019-07-15 | 2021-01-15 | 美光科技公司 | 调度命令执行 |
US20220230664A1 (en) * | 2021-01-21 | 2022-07-21 | Micron Technology, Inc. | Reduced pin status register |
Also Published As
Publication number | Publication date |
---|---|
US20220230664A1 (en) | 2022-07-21 |
US11404095B1 (en) | 2022-08-02 |
US11763861B2 (en) | 2023-09-19 |
US20230005512A1 (en) | 2023-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11687477B2 (en) | Signaling mechanism for bus inversion | |
US11763861B2 (en) | Reduced pin status register | |
CN115705887A (zh) | 存储器操作完成标记 | |
CN114627916A (zh) | 用于存储器装置的状态信息检索 | |
WO2022126578A1 (en) | Dynamic interval for memory device to enter low power state | |
CN116610251A (zh) | 执行写入操作的技术 | |
US20240004787A1 (en) | Techniques for suspend operations | |
US11899963B2 (en) | Suspension during a multi-plane write procedure | |
US20220229574A1 (en) | Data migration techniques | |
CN113870933B (zh) | 数据编程技术 | |
CN115729848A (zh) | 直接逻辑到物理地址映射 | |
US11599485B2 (en) | Status check using signaling | |
US11500791B2 (en) | Status check using chip enable pin | |
US11972144B2 (en) | Dynamic status registers array | |
US20220171572A1 (en) | Queue configuration for host interface | |
US11663062B2 (en) | Detecting page fault traffic | |
WO2023173362A1 (en) | Error information storage for boot-up procedures | |
US20230145114A1 (en) | Memory system directed memory address management techniques | |
US12001358B2 (en) | Status check using signaling from a memory device | |
US11355214B2 (en) | Debugging memory devices | |
US12001727B2 (en) | Techniques for managed NAND translation with embedded memory systems | |
US20240193042A1 (en) | Error information storage for boot-up procedures | |
US20230132223A1 (en) | Managing information protection schemes in memory systems | |
CN116364161A (zh) | 存储器装置的性能调整 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220722 |